TWM522467U - 整合電容感測控制積體電路裝置 - Google Patents

整合電容感測控制積體電路裝置 Download PDF

Info

Publication number
TWM522467U
TWM522467U TW104219874U TW104219874U TWM522467U TW M522467 U TWM522467 U TW M522467U TW 104219874 U TW104219874 U TW 104219874U TW 104219874 U TW104219874 U TW 104219874U TW M522467 U TWM522467 U TW M522467U
Authority
TW
Taiwan
Prior art keywords
touch
integrated circuit
integrated
metal
sensing control
Prior art date
Application number
TW104219874U
Other languages
English (en)
Inventor
李祥宇
金上
林丙村
Original Assignee
速博思股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 速博思股份有限公司 filed Critical 速博思股份有限公司
Priority to TW104219874U priority Critical patent/TWM522467U/zh
Publication of TWM522467U publication Critical patent/TWM522467U/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Position Input By Displaying (AREA)

Description

整合電容感測控制積體電路裝置
本創作係有關於一種觸控顯示整合驅動裝置，特別是一種整合電容感測控制積體電路裝置。
行動裝置輕薄短小的趨勢帶動內嵌式觸控顯示面板的潮流，且由於觸控顯示面板之解析度不斷提昇，故其驅動積體電路之面積與出線也隨之增加，顯示面板訊號線的走線佈局倍增困難，遑論還有觸控電極至觸控積體電路間之走線佈局；因此，為因應內嵌式觸控顯示面板之技術需求，觸控I.C.與顯示驅動I.C.之整合(TDDI)已是大勢所趨。然而，習知技術將觸控電路與顯示驅動電路整合於同一晶片又引發新的困境，諸如C.O.G晶片面積倍增佔據面板顯著面積，導至面板成本升高且不利窄邊框之實現；其次，觸控與顯示驅動電路皆佈局於一晶片內，勢必引發許多相互干擾難以有效隔絕之困擾；此外當顯示面板的尺寸或解析度變更時，該整個整合式積體電路，無論是顯示或觸控部份皆須配合重新設計且要重作相關磨合之測試，不僅曠日費時更徒增成本。故內嵌式觸控面板控制積體電路仍有改善之空間。
為改善上述習知技術之缺點，本創作之目的在於提供一種可節省封裝面積之整合電容感測控制積體電路裝置整合電容感測控制積體電路裝置。
為了達成上述目的，本創作提供一種整合電容感測控制積體電路裝置，包含：一顯示驅動電路晶片；及一觸控電路晶片，    其中，該顯示驅動電路晶片包含：複數個金屬凸塊；複數個矽穿孔導電結構；及一顯示驅動電路，電連接至該些金屬凸塊之至少一個；該觸控電路晶片包含：複數個金屬導電接點，及    一觸控電路，電連接至該些金屬導電接點之至少一個；該觸控電路晶片以面朝下方式貼合於該顯示驅動電路晶片之一表面，該些金屬導電接點與該顯示驅動電路晶片之該些矽穿孔導電結構及相對應之該些金屬凸塊電氣連接。
再者，本創作提供一種整合電容感測控制積體電路裝置，包含：一第一積體電路晶片；及一第二積體電路晶片，其中該第一積體電路晶片，包含：複數個金屬凸塊；複數個矽穿孔導電結構；一顯示輸出驅動電路，電連接至該些金屬凸塊之至少一個；及一觸控前端線性電路，電連接至該些金屬凸塊之至少一個，該第二積體電路晶片，包含：複數個金屬導電接點；一顯示數位時序電路，電連接至該些金屬導電接點之至少一個；及一觸控後端數位電路，電連接至該些金屬導電接點之至少一個，該第二積體電路晶片以面朝下方式貼合於該第一積體電路晶片之表面，該第二積體電路晶片經由該些金屬導電接點與該第一積體電路晶片之該些矽穿孔導電結構電氣連接至該第一積體電路晶片。
再者，本創作提供一種整合電容感測控制積體電路裝置，包含：一顯示驅動電路晶片；及一觸控電路晶片，其中該顯示驅動電路晶片，包含：複數個金屬凸塊；及一顯示驅動電路，電連接至該些金屬凸塊之至少一個；該觸控電路晶片，包含：複數個導電墊；一觸控電路，電連接至該些導電墊之至少一個；    一第一重分佈層，設置於該觸控電路晶片與該顯示驅動電路晶片之間，具有一第一表面及一第二表面；該第一表面與該第二表面皆具有複數個導電墊；及一第二重分佈層，具有一第一表面與一第二表面；該第一表面具有複數個導電墊，該顯示驅動電路晶片係以面朝下方式結合在該第二重分佈層之第一表面上；該觸控電路晶片之該些導電墊與該第一重分佈層之該第一表面之該些導電墊之間有複數條金屬線互相連接。
再者，本創作提供一種整合電容感測控制積體電路裝置，包含：一顯示驅動電路晶片；及一觸控電路晶片，其中該顯示驅動電路晶片，包含：複數個金屬凸塊；一顯示驅動電路，電連接至該些金屬凸塊之至少一個；該觸控電路晶片，包含：複數個導電墊；一觸控電路，電連接至該些導電墊之至少一個；及    一重分佈層，具有一第一表面與一第二表面，該第一表面設置有複數個導電墊，該顯示驅動電路晶片係以面朝下方式結合在該重分佈層之第一表面上；該觸控電路晶片之該些導電墊與該重分佈層之該第一表面部份的該些導電墊之間有複數條金屬線互相連接。
藉由上述之整合電容感測控制積體電路裝置，例如一COG封裝之積體電路，可有效減少佔用面板之面積，降低顯示面板走線佈局之困難，減少內部干擾，簡化積體電路重新設計之程序與難度並降低觸控面板整體之成本。
有關本創作的詳細說明及技術內容，請參閱以下的詳細說明和附圖說明如下，而附圖與詳細說明僅作為說明之用，並非用於限制本創作。
請參考圖1A，其係為依據本創作之第一具體實例之整合電容感測控制積體電路裝置之示意圖。本創作揭露之整合電容感測控制積體電路裝置10係應用於一觸控顯示面板20之基板或軟性電路板，該整合電容感測控制積體電路裝置10包含安裝在此觸控顯示面板20之一顯示驅動電路晶片100及一觸控電路晶片200。該顯示驅動電路晶片100包含複數個金屬凸塊102、複數個矽穿孔導電結構104及一顯示驅動電路106，其中該顯示驅動電路晶片100包含一安裝面(mounting face)100a及一與安裝面100a相對之承載面(supporting face)100b，該些金屬凸塊102係設置於安裝面100a，且至少部份矽穿孔導電結構104係由安裝面100a延伸到安裝面100b，以提供跨過顯示驅動電路晶片100之電連接。該觸控電路晶片200包含一觸控電路202及複數個金屬導電接點(例如金屬凸塊204a)，該觸控電路晶片200包含一安裝面200a。
該觸控電路晶片200以正面朝下方式貼合於該顯示驅動電路晶片100之一表面，亦即以該觸控電路晶片200之安裝面200a貼合於該顯示驅動電路晶片100之承載面100b。如圖1A所示，該些矽穿孔導電結構104包含提供安裝面100a及承載面100b之間電連接之第一矽穿孔導電結構104a、及提供承載面100b及顯示驅動電路106之間電連接之第二矽穿孔導電結構104b。藉由顯示驅動電路晶片100之第一矽穿孔導電結構104a及金屬凸塊102，該觸控電路晶片200之該些金屬凸塊204a可以直接電連接到觸控顯示面板20，達成該觸控電路晶片200及該觸控顯示面板20之間的訊號傳遞；例如，該觸控電路晶片200傳送一觸控訊號透過該矽穿孔導電結構104至該觸控顯示面板20之基板或軟性電路板。再者，藉由第二矽穿孔導電結構104b，該觸控電路晶片200可先將該觸控訊號送至顯示驅動電路106處理，或是可使該觸控電路晶片200可自顯示驅動電路106得到電源，或是使該觸控訊號與顯示訊號做開關控制。再者，該觸控電路晶片200之一金屬凸塊204a可透過一第二矽穿孔導電結構104b及顯示驅動電路106內部金屬走線110而與一金屬凸塊102電連接，藉此達成改變連接金屬凸塊102之功效，增加封裝彈性。再者，隨著顯示器解析度之增加，顯示驅動電路晶片100之設計及規格也會隨之改變，然觸控電路晶片200之解析度較不會改變。藉由本創作將顯示驅動電路晶片100及觸控電路晶片200彼此獨立且藉由金屬導電接點連接顯示驅動電路晶片100及觸控電路晶片200，即可將觸控電路晶片200自原本之整合電容感測控制積體電路裝置分離，而應用到另一不同顯示解析度之整合電容感測控制積體電路裝置，藉此簡化積體電路重新設計之程序與難度並降低觸控面板整體之成本。
該顯示驅動電路106包含一數位時序產生電路及一面板顯示輸出驅動電路，該觸控電路晶片200之該觸控電路202係一自電容觸控電路。再者，參見圖6，為本創作之整合電容感測控制積體電路裝置之顯示驅動電路及觸控電路之內部組成示意圖。
該顯示驅動電路晶片100之該些金屬凸塊102係選自下列金屬材料所形成:鋁、金、銅，銦、錫、銀，鎢，或前述之合金；該觸控電路晶片200之該些金屬凸塊204a係選自下列金屬材料所形成:鋁、金、銅，銦、錫、銀，鎢，或前述之合金；該觸控電路晶片200之該些金屬凸塊204a係經由一異相導電膠或一低熔點銲料與該顯示驅動電路晶片100之該些矽穿孔結構104電氣連接。
藉由圖1A之整合電容感測控制積體電路裝置，可有效減少佔用面板之面積，降低顯示面板走線佈局之困難，減少內部干擾，簡化積體電路重新設計之程序與難度並降低觸控面板整體之成本。
請參考圖1B，其係為依據本創作之第二具體實例之整合電容感測控制積體電路裝置之示意圖。本創作揭露之整合電容感測控制積體電路裝置10係應用於一觸控顯示面板20之基板或軟性電路板，該整合電容感測控制積體電路裝置10與圖1A大部分相同，唯一差異點在於該整合電容感測控制積體電路裝置10之該觸控電路晶片200包含一觸控電路202及複數個金屬導電接點，其中在此具體實例中，該些金屬導電接點為複數個金屬導電墊204b。如圖1B所示，該觸控電路晶片200之該些金屬導電墊204b透過該矽穿孔導電結構104連接至該顯示驅動電路晶片100之該金屬凸塊102，該觸控電路晶片200之該些金屬導電墊可以直接電連接到觸控顯示面板20，達成該觸控電路晶片200及該觸控顯示面板20之間的訊號傳遞。在本實施例中，該些金屬導電墊204b係選自下列金屬材料所形成:鋁、金、銅，銦、錫、銀，鎢，或前述之合金。
請參考圖2A，其係為依據本創作之第三具體實例之整合電容感測控制積體電路裝置之示意圖。本創作揭露之整合電容感測控制積體電路裝置10係應用於一觸控顯示面板20之基板或軟性電路板，該整合電容感測控制積體電路裝置10包含安裝在此觸控顯示面板20之一第一積體電路晶片400及一第二積體電路晶片500。該第一積體電路晶片400包含複數個金屬凸塊402、複數個矽穿孔導電結構404、一顯示驅動輸出電路406與一觸控前端線性電路407，其中該第一積體電路晶片400包含一安裝面400a及一與安裝面400a相對之承載面400b，該些金屬凸塊402係設置於安裝面400a。該第二積體電路晶片500包含複數個金屬導電接點（例如金屬凸塊502a）、一顯示數位時序電路504及一觸控後端數位電路505(例如數位處理與控制時序電路)；其中該第二積體電路晶片500包含一安裝面500a。
該第二積體電路晶片500以正面朝下方式貼合於該第一積體電路晶片400之一表面，亦即該第二積體電路晶片500之安裝面500a貼合於該第一積體電路晶片400之承載面400b。如圖2A所示，該些矽穿孔導電結構404為電連接該第一積體電路晶片400之該承載面400b及顯示驅動輸出電路406與觸控前端線性電路407之間，以提供第二積體電路晶片500之顯示數位時序電路504及觸控後端數位電路505，與第一積體電路晶片400之顯示驅動輸出電路406與觸控前端線性電路407之間的電連接。例如，該第二積體電路晶片500可透過該矽穿孔導電結構404而將一觸控訊號傳送至該第一積體電路晶片400之觸控前端線性電路407，該觸控前端線性電路407再將處理結果傳送至該觸控顯示面板20。
第二積體電路晶片500之顯示數位時序電路504及觸控後端數位電路505為價格較為昂貴且輸出接腳較少之電路，以減少矽穿孔導電結構404之數目。再者，視不同應用需求，也可將第二積體電路晶片500自原有之整合電容感測控制積體電路裝置分離，而應用到另一不同之整合電容感測控制積體電路裝置，藉此簡化積體電路重新設計之程序與難度並降低觸控面板整體之成本。
該第一積體電路晶片400之該些金屬凸塊402係選自下列金屬材料所形成:鋁、金、銅，銦、錫、銀，鎢，或前述之合金；該第二積體電路晶片500之金屬凸塊502a係選自下列金屬材料所形成:鋁、金、銅，銦、錫、銀，鎢，或前述之合金；該第二積體電路晶片500之該些金屬凸塊502a係經由一異相導電膠或一低熔點銲料與該第一積體電路晶片400之該些矽穿孔結構404電氣連接。
請參考圖2B，其係為依據本創作第四一具體實例之整合電容感測控制積體電路裝置之示意圖。本創作揭露之整合電容感測控制積體電路裝置10係應用於一觸控顯示面板20之基板或軟性電路板，該整合電容感測控制積體電路裝置10與圖2A大部分相同，唯一差異點在於該整合電容感測控制積體電路裝置10之該第二積體電路晶片500包含複數個金屬導電接點，且在此具體實例中，該些金屬導電接點為複數個金屬導電墊502b；如圖2B所示，該第二積體電路晶片500之該些金屬導電墊502b透過該矽穿孔導電結構404連接至該第一積體電路晶片400之該金屬凸塊402，該第二積體電路晶片500之該些金屬導電墊502b可以透過該矽穿孔導電結構404及該第一積體電路晶片400之該金屬凸塊402直接電連接到觸控顯示面板20，達成該第二積體電路晶片500及該觸控顯示面板20之間的訊號傳遞。在本實施例中，金屬導電墊502b係選自下列金屬材料所形成:鋁、金、銅，銦、錫、銀、鎢，或前述之合金。
請參考圖3A，其係為依據本創作之第五具體實例之整合電容感測控制積體電路裝置之示意圖。本創作揭露之整合電容感測控制積體電路裝置10係應用於一觸控顯示面板20之基板或軟性電路板，該整合電容感測控制積體電路裝置10包含安裝在此觸控顯示面板20之一顯示驅動電路晶片600、一觸控電路晶片700、一第一重分佈層800及一第二重分佈層900。該顯示驅動電路晶片600包含複數個金屬凸塊602及顯示驅動電路604，其中該顯示驅動電路晶片600包含一安裝面600a及一與安裝面600a相對之承載面600b，該些金屬凸塊602係設置於安裝面600a；該觸控電路晶片700包含複數個導電墊702及一觸控電路704；其中該觸控電路晶片700包含一安裝面700a，該安裝面700a設置有該些導電墊702；該第一重分佈層800具有一第一表面800a及一第二表面800b，其中該第一表面800a設置有複數個導電墊810及該第二表面800b設置有複數個導電墊808；該第二重分佈層900具有一第一表面900a及一第二表面900b，其中該第一表面900a設置有複數個導電墊908。
如圖3A所示，該顯示驅動電路晶片600以正面朝下方式貼合於該第二重分佈層900之第一表面900a，亦即該顯示驅動電路晶片600之安裝面600a貼合於第二重分佈層900之第一表面900a；該觸控電路晶片700之該些導電墊702與該第一重分佈層800之該第二表面800b之該些導電墊808之間有複數條金屬線1000電連接；該第一重分佈層800之該第一表面800a之該些導電墊810與該第二重分佈層900之該第一表面900a之該些導電墊908之間設置有複數個導電連接柱結構1002；該顯示驅動電路晶片600之該些金屬凸塊602與該第二重分佈層900之該第一表面900a上相對之該些導電墊908係電氣連接；該第二重分佈層900之該第二表面900b佈植有複數個金屬導電接點，例如此圖所示之導電墊910a。再者，該些金屬導電接點也可為金凸塊。
藉由圖3A之整合電容感測控制積體電路裝置，可有效減少佔用面板之面積，降低顯示面板走線佈局之困難，減少內部干擾，簡化積體電路重新設計之程序與難度並降低觸控面板整體之成本。
請參考圖3B，其係為依據本創作之第六具體實例之整合電容感測控制積體電路裝置之示意圖。本創作揭露之整合電容感測控制積體電路裝置10係應用於一觸控顯示面板20之基板或軟性電路板，該整合電容感測控制積體電路裝置10與圖3A大部分相同，唯一差異點在於該整合電容感測控制積體電路裝置10之該第二重分佈層900之該第二表面900b之該些金屬導電接點為複數個導電端子910b。該些導電端子910b與該觸控顯示面板20之基板或軟性電路板作電氣連接，且係低鎔點之金屬銲粒，如錫銲粒、銀錫銲粒或鉛錫銲粒。
如圖3B所示，該觸控電路晶片700之該觸控電路704透過該些導電墊702及該些金屬線1000傳送一觸控訊號至該第一重分佈層800之該第二表面800b，該第一重分佈層800之第一表面800a透過相對應之該些導電連接柱結構1002電性連接至該第二重分佈層900之該第一表面900a之該些導電墊908，且該第二重分佈層900之該第一表面900a之部分該些導電墊908電性連接至該顯示驅動電路晶片600之該些金屬凸塊602及該顯示驅動電路604，該第二重分佈層900之該第二表面900b之該些導電端子910b與該觸控顯示面板20之基板或軟性電路板作電氣連接。
請參考圖4A，其係為依據本創作之第七具體實例之整合電容感測控制積體電路裝置之示意圖。本創作揭露之整合電容感測控制積體電路裝置10係應用於一觸控顯示面板20之基板或軟性電路板，該整合電容感測控制積體電路裝置10與圖3A大部分相同，唯一差異點在於該整合電容感測控制積體電路裝置10之該第一重分佈層800之該第一表面800a之該些導電墊810與該第二重分佈層900之該第一表面900a之該些導電墊908之間不具有複數個導電連接柱結構1002；而是有複數個矽穿孔導電結構1004與金屬凸塊602，該些矽穿孔導電結構1004提供該第一重分佈層800之該第一表面800a之該些導電墊810與該顯示驅動電路晶片600之該些金屬凸塊602之間電連接。
如圖4A所示，該觸控電路晶片700之該觸控電路704透過該些導電墊702及該些金屬線1000傳送一觸控訊號至該第一重分佈層800之該第二表面800b，該第一重分佈層800之該第一表面800a透過相對應之該些矽穿孔導電結構1004電性連接至該顯示驅動電路晶片600之該些金屬凸塊602，且該第二重分佈層900之該第一表面900a之部分該些導電墊908電性連接至該顯示驅動電路晶片600之該些金屬凸塊602，故該顯示驅動電路晶片600透過該些金屬凸塊602及相對應之該第二重分佈層900之該第一表面900a之部分該些導電墊908傳送該觸控訊號至該觸控顯示面板20之基板或軟性電路板。
請參考圖4B，其係為依據本創作之第八具體實例之整合電容感測控制積體電路裝置之示意圖。本創作揭露之整合電容感測控制積體電路裝置10係應用於一觸控顯示面板20之基板或軟性電路板，該整合電容感測控制積體電路裝置10與圖4A大部分相同，唯一差異點在於該整合電容感測控制積體電路裝置10之該第二重分佈層900之該第二表面900b之該些金屬導電接點為複數個導電端子910b。
如圖4B所示，該觸控電路晶片700之該觸控電路704透過該些導電墊702及該些金屬線1000傳送一觸控訊號至該第一重分佈層800之該第二表面800b，該第一重分佈層800透過相對應之該些矽穿孔導電結構1004電性連接至該顯示驅動電路晶片600之該些金屬凸塊602，且該第二重分佈層900之該第一表面900a之部分該些導電墊908電性連接至該顯示驅動電路晶片600之該些金屬凸塊602，故該顯示驅動電路晶片600透過該些金屬凸塊602及相對應之該第二重分佈層900之該第一表面900a之部分該些導電墊908傳送該觸控訊號至該觸控顯示面板20之基板或軟性電路板。
請參考圖5A，其係為依據本創作之第九具體實例之整合電容感測控制積體電路裝置之示意圖。本創作揭露之整合電容感測控制積體電路裝置10係應用於一觸控顯示面板20之基板或軟性電路板，該整合電容感測控制積體電路裝置10包含安裝在此觸控顯示面板20之一顯示驅動電路晶片1100、一觸控電路晶片1200及一重分佈層1300。該顯示驅動電路晶片1100包含複數個金屬凸塊1102及顯示驅動電路1104，其中該顯示驅動電路晶片1100包含一安裝面1100a及一與安裝面1100a相對之承載面1100b，該些金屬凸塊1102係設置於安裝面1100a；該觸控電路晶片1200包含複數個導電墊1202及一觸控電路1204；其中該觸控電路晶片1200包含一安裝面1200a及一與安裝面1200a相對之承載面1200b；該重分佈層1300具有一第一表面1300a及一第二表面1300b，其中該第一表面1300a佈植有複數個導電墊1308及該第二表面1300b佈植有複數個導電墊1310a。
如圖5A所示，該觸控電路晶片1200以背面朝下方式貼合於該顯示驅動電路晶片1100之一表面，亦即該觸控電路晶片1200之承載面1200b貼合於該顯示驅動電路晶片1100之承載面1100b；該觸控電路晶片1200之該些導電墊1202與該重分佈層1300之該第一表面1300a之該些導電墊1308之間有複數條金屬線1000電連接；該顯示驅動電路晶片1100之該些金屬凸塊1102與該重分佈層1300之第一表面1300a上相對之該些導電墊1308係電氣連接；該重分佈層1300之第二表面1300b上佈植有複數個導電墊1310a(如圖5A所示)、金凸塊、或導電端子1310b(如圖5B所示)與觸控顯示面板20之基板或軟性電路板作電氣連接；該導電端子係低鎔點之金屬銲粒，如錫銲粒、銀錫銲粒或鉛錫銲粒。
藉由圖5A之整合電容感測控制積體電路裝置，可有效減少佔用面板之面積，降低顯示面板走線佈局之困難，減少內部干擾，簡化積體電路重新設計之程序與難度並降低觸控面板整體之成本。
請參考圖5B，其係為依據本創作之第十具體實例之整合電容感測控制積體電路裝置之示意圖。本創作揭露之整合電容感測控制積體電路裝置10係應用於一觸控顯示面板20之基板或軟性電路板，該整合電容感測控制積體電路裝置10與圖5A大部分相同，唯一差異點在於該整合電容感測控制積體電路裝置10之該第二重分佈層1300之該第二表面1300b之該些導電墊1310a為複數個導電端子1310b。
如圖5B所示，該觸控電路晶片1100之該觸控電路1104透過該些導電墊1202及該些金屬線1000傳送一觸控訊號至該重分佈層1300之該第一表面1300a，該重分佈層1300之該第二表面1300b之該些導電端子1310b與該觸控顯示面板20之基板或軟性電路板作電氣連接，該重分佈層1300之該第一表面1300a與該顯示驅動電路晶片1100之該些金屬凸塊1102電性連接以傳送該觸控訊號至該顯示驅動電路晶片1100及該觸控顯示面板20之基板或軟性電路板。
請參考圖6，其係為依據本創作之整合電容感測控制積體電路裝置之顯示驅動電路及觸控電路之示意圖。
該顯示驅動電路40包含一顯示數位時序電路42及一顯示驅動輸出電路44；其中該顯示數位時序電路42包含至少下列一個單元：一微處理單元(MPU)、一唯讀記憶體(ROM)、一隨機存取記憶體(RAM)、一計數器(counter)、一像素時脈產生器(pixel clock generator)、一線同步訊號產生器(line sync single generator)、一幀同步訊號產生器(frame sync single generator)及一移位暫存器(shift register)。該顯示驅動輸出電路44包含至少下列一個單元：一數據線驅動電路(data line driver circuit)及一柵級線驅動電路(gate line driver circuit)。該觸控電路30包含一觸控前端線性電路34及一觸控後端數位電路32，其中該觸控前端線性電34路包含至少下列一個單元：一前置放大器(pre amplifier)、一類比/數位轉換器(A/D converter)、一數位/類比轉換器(D/A converter)及一類比開關(analog switch)；該觸控後端數位電路32包含至少下列一個單元：一時脈產生器(clock generator)、一微處理單元(MPU)、一唯讀記憶體(ROM)、一隨機存取記憶體(RAM)及一計數器(counter)。
本創作之功效在於可有效減少佔用面板之面積，降低顯示面板走線佈局之困難，減少內部干擾，簡化積體電路重新設計之程序與難度並降低觸控面板整體之成本。
然以上所述者，僅為本創作之較佳實施例，當不能限定本創作實施之範圍，即凡依本創作申請專利範圍所作之均等變化與修飾等，皆應仍屬本創作之專利涵蓋範圍意圖保護之範疇。本創作還可有其它多種實施例，在不背離本創作精神及其實質的情況下，熟悉本領域的技術人員當可根據本創作作出各種相應的改變和變形，但這些相應的改變和變形都應屬於本創作所附的權利要求的保護範圍。綜上所述，當知本創作已具有產業利用性、新穎性與進步性，又本創作之構造亦未曾見於同類產品及公開使用，完全符合新型專利申請要件，爰依專利法提出申請。
10‧‧‧整合電容感測控制積體電路裝置
20‧‧‧觸控顯示面板
30‧‧‧觸控電路
32‧‧‧觸控後端數位電路
34‧‧‧觸控前端線性電路
40‧‧‧顯示驅動電路
42‧‧‧顯示數位時序電路
44‧‧‧顯示驅動輸出電路
100‧‧‧顯示驅動電路晶片
100a‧‧‧顯示驅動電路晶片之安裝面
100b‧‧‧顯示驅動電路晶片之承載面
102‧‧‧金屬凸塊
104‧‧‧矽穿孔導電結構
104a‧‧‧第一矽穿孔導電結構
104b‧‧‧第二矽穿孔導電結構
106‧‧‧顯示驅動電路
200‧‧‧觸控電路晶片
200a‧‧‧觸控電路晶片之安裝面
202‧‧‧觸控電路
204a‧‧‧金屬凸塊
204b‧‧‧金屬墊
400‧‧‧第一積體電路晶片
400a‧‧‧第一積體電路晶片之安裝面
400b‧‧‧第一積體電路晶片之承載面
402‧‧‧金屬凸塊
404‧‧‧矽穿孔導電結構
406‧‧‧顯示驅動輸出電路
407‧‧‧觸控前端線性電路
500‧‧‧第二積體電路晶片
500a‧‧‧第二積體電路晶片之安裝面
502a‧‧‧金屬凸塊
502b‧‧‧金屬導電墊
504‧‧‧顯示數位時序電路
505‧‧‧觸控後端數位電路
600‧‧‧顯示驅動電路晶片
700‧‧‧觸控電路晶片
800‧‧‧第一重分佈層
900‧‧‧第二重分佈層
602‧‧‧金屬凸塊
604‧‧‧顯示驅動電路
600a‧‧‧顯示驅動電路晶片之安裝面
600b‧‧‧顯示驅動電路晶片之承載面
702‧‧‧導電墊
704‧‧‧觸控電路
700a‧‧‧觸控電路晶之安裝面
800a‧‧‧第一重分佈層之第一表面
800b‧‧‧第一重分佈層之第二表面
808‧‧‧第一重分佈層之第一表面之複數個導電墊
810‧‧‧第一重分佈層之第二表面之複數個導電墊
900a‧‧‧第二重分佈層之第一表面
900b‧‧‧第二重分佈層之第二表面
908‧‧‧第二重分佈層之第一表面900a之複數個導電墊
910a‧‧‧第二重分佈層之第二表面900b之複數個導電墊
910b‧‧‧第二重分佈層之第二表面900b之複數個導電端子
1000‧‧‧金屬線
1002‧‧‧導電連接柱結構
1004‧‧‧矽穿孔導電結構
1100‧‧‧顯示驅動電路晶片
1200‧‧‧觸控電路晶片
1300‧‧‧重分佈層
1102‧‧‧金屬凸塊
1104‧‧‧顯示驅動電路
1100a‧‧‧顯示驅動電路晶片之安裝面
1100b‧‧‧顯示驅動電路晶片之承載面
1202‧‧‧導電墊
1204‧‧‧觸控電路
1200a‧‧‧觸控電路晶片之安裝面
1200b‧‧‧觸控電路晶片之承載面
1300a‧‧‧重分佈層1300之第一表面
1300b‧‧‧重分佈層1300之第二表面
1308, 1310a, 1310b‧‧‧導電墊
圖1A係為本創作之第一具體實例之整合電容感測控制積體電路裝置之示意圖。
圖2A係為本創作之第二具體實例之整合電容感測控制積體電路裝置之示意圖。
圖1B係為本創作之第三具體實例之整合電容感測控制積體電路裝置之示意圖。
圖2B係為本創作之第四具體實例之整合電容感測控制積體電路裝置之示意圖。
圖3A係為本創作之第五具體實例之整合電容感測控制積體電路裝置之示意圖。
圖3B係為本創作之第六具體實例之整合電容感測控制積體電路裝置之示意圖。
圖4A係為本創作之第七具體實例之整合電容感測控制積體電路裝置之示意圖。
圖4B係為本創作之第八具體實例之整合電容感測控制積體電路裝置之示意圖。
圖5A係為本創作之第九具體實例之整合電容感測控制積體電路裝置之示意圖。
圖5B係為本創作之第十具體實例之整合電容感測控制積體電路裝置之示意圖。
圖6係為本創作之整合電容感測控制積體電路裝置之顯示驅動電路及觸控電路之示意圖。
10‧‧‧整合電容感測控制積體電路裝置
20‧‧‧觸控顯示面板
100‧‧‧顯示驅動電路晶片
100a‧‧‧顯示驅動電路晶片之安裝面
100b‧‧‧顯示驅動電路晶片之承載面
102‧‧‧金屬凸塊
104‧‧‧矽穿孔導電結構
104a‧‧‧第一矽穿孔導電結構
104b‧‧‧第二矽穿孔導電結構
106‧‧‧顯示驅動電路
200‧‧‧觸控電路晶片
200a‧‧‧觸控電路晶片之安裝面
202‧‧‧觸控電路
204a‧‧‧金屬凸塊

Claims (29)

  1. 一種整合電容感測控制積體電路裝置，包含：     一顯示驅動電路晶片；及 一觸控電路晶片，     其中，該顯示驅動電路晶片包含： 　　複數個金屬凸塊；     複數個矽穿孔導電結構；及     一顯示驅動電路，電連接至該些金屬凸塊之至少一個；     該觸控電路晶片包含：     複數個金屬導電接點，及     一觸控電路，電連接至該些金屬導電接點之至少一個；     該觸控電路晶片以面朝下方式貼合於該顯示驅動電路晶片之一表面，該些金屬導電接點與該顯示驅動電路晶片之該些矽穿孔導電結構及相對應之該些金屬凸塊電氣連接。
  2. 如申請專利範圍第1項所述之整合電容感測控制積體電路裝置，該顯示驅動電路晶片之該些金屬凸塊是與一觸控顯示面板之基板或軟性電路板作電氣連接。
  3. 如申請專利範圍第1項所述之整合電容感測控制積體電路裝置，該顯示驅動電路更包含一顯示數位時序電路與一顯示輸出驅動電路。
  4. 如申請專利範圍第1項所述之整合電容感測控制積體電路裝置，該顯示驅動電路晶片之該些金屬凸塊係選自下列金屬材料：鋁、金、銅，銦、錫、銀，鎢，或前述之合金。
  5. 如申請專利範圍第1項所述之整合電容感測控制積體電路裝置，該觸控電路晶片之該些金屬導電接點係金屬導電墊或金屬凸塊。
  6. 如申請專利範圍第5項所述之整合電容感測控制積體電路裝置，該金屬導電墊係選自下列金屬材料： 鋁、金、銅，銦、錫、銀、鎢，或前述之合金。
  7. 如申請專利範圍第5項所述之整合電容感測控制積體電路裝置，該金屬凸塊係選自下列金屬材料： 鋁、金、銅，銦、錫、銀，鎢，或前述之合金。
  8. 如申請專利範圍第1項所述之整合電容感測控制積體電路裝置，該觸控電路晶片之該些金屬導電接點係經由異相導電膠或低熔點銲料與該顯示驅動電路晶片之複數個矽穿孔導電結構電氣連接。
  9. 如申請專利範圍第1項所述之整合電容感測控制積體電路裝置，該觸控電路晶片之該觸控電路係自電容觸控電路。
  10. 如申請專利範圍第1項所述之整合電容感測控制積體電路裝置，該觸控電路晶片之該觸控電路係互電容觸控電路。
  11. 一種整合電容感測控制積體電路裝置，包含：     一第一積體電路晶片；及     一第二積體電路晶片，     其中該第一積體電路晶片，包含：     複數個金屬凸塊；     複數個矽穿孔導電結構；     一顯示輸出驅動電路，電連接至該些金屬凸塊之至少一個；及     一觸控前端線性電路，電連接至該些金屬凸塊之至少一個，     該第二積體電路晶片，包含：     複數個金屬導電接點；     一顯示數位時序電路，電連接至該些金屬導電接點之至少一個；及     一觸控後端數位電路，電連接至該些金屬導電接點之至少一個，     該第二積體電路晶片以面朝下方式貼合於該第一積體電路晶片之表面，該第二積體電路晶片經由該些金屬導電接點與該第一積體電路晶片之該些矽穿孔導電結構電氣連接至該第一積體電路晶片。
  12. 如申請專利範圍第11項所述之整合電容感測控制積體電路裝置，該第一積體電路晶片之該些金屬凸塊是與一觸控顯示面板之基板或軟性電路板作電氣連接。
  13. 如申請專利範圍第11項所述之整合電容感測控制積體電路裝置，該第一積體電路晶片的該些金屬凸塊係選自下列金屬材料：鋁、金、銅，銦、錫、銀，鎢，或前述之合金。
  14. 如申請專利範圍第11項所述之整合電容感測控制積體電路裝置，該第二積體電路晶片之該些金屬導電接點係金屬導電墊或金屬凸塊。
  15. 如申請專利範圍第14項所述之整合電容感測控制積體電路裝置，該些金屬導電墊係選自下列金屬材料： 鋁、金、銅，銦、錫、銀、鎢，或前述之合金。
  16. 如申請專利範圍第14項所述之整合電容感測控制積體電路裝置，該些金屬凸塊係選自下列金屬材料：鋁、金、銅，銦、錫、銀，鎢，或前述之合金。
  17. 如申請專利範圍第11項所述之整合電容感測控制積體電路裝置，該第二積體電路晶片之該些金屬導電接點係經由異相導電膠或低熔點銲料與該第一積體電路晶片之複數個矽穿孔結構電氣連接。
  18. 如申請專利範圍第11項所述之整合電容感測控制積體電路裝置，該第一積體電路晶片之該觸控前端線性電路係自電容觸控電路。
  19. 如申請專利範圍第11項所述之整合電容感測控制積體電路裝置，該第一積體電路晶片之該觸控前端線性電路係互電容觸控電路。
  20. 一種整合電容感測控制積體電路裝置，包含：     一顯示驅動電路晶片；及     一觸控電路晶片，     其中該顯示驅動電路晶片，包含：     複數個金屬凸塊；及     一顯示驅動電路，電連接至該些金屬凸塊之至少一個；     該觸控電路晶片，包含：     複數個導電墊；     一觸控電路，電連接至該些導電墊之至少一個；     一第一重分佈層，設置於該觸控電路晶片與該顯示驅動電路晶片之間，具有一第一表面及一第二表面；該第一表面與該第二表面皆具有複數個導電墊；及     一第二重分佈層，具有一第一表面與一第二表面；該第一表面具有複數個導電墊，     該顯示驅動電路晶片係以面朝下方式結合在該第二重分佈層之第一表面上；該觸控電路晶片之該些導電墊與該第一重分佈層之該第一表面之該些導電墊之間有複數條金屬線互相連接。
  21. 如申請專利範圍第20項所述之整合電容感測控制積體電路裝置，該第一重分佈層之該第二表面之該些導電墊與該第二重分佈層之該第一表面之相對該些導電墊之間設置有複數個導電連接柱結構。
  22. 如申請專利範圍第20項所述之整合電容感測控制積體電路裝置，該驅動電路晶片包含複數個矽穿孔導電結構，使部份該些金屬凸塊與相對的該第一重分佈層之該第二表面之該些導電墊之間電氣連接。
  23. 如申請專利範圍第20項所述之整合電容感測控制積體電路裝置，該顯示驅動電路晶片的該些金屬凸塊與該第二重分佈層之該第一表面上相對之該些導電墊係電氣連接。
  24. 如申請專利範圍第20項所述之整合電容感測控制積體電路裝置，該第二重分佈層之該第二表面上設置植有複數個導電墊、金凸塊、或導電端子與一觸控顯示面板之基板或軟性電路板作電氣連接。
  25. 如申請專利範圍第24項所述之整合電容感測控制積體電路裝置，該些導電端子係低鎔點之金屬銲粒。
  26. 一種整合電容感測控制積體電路裝置，包含：     一顯示驅動電路晶片；及     一觸控電路晶片，     其中該顯示驅動電路晶片，包含：     複數個金屬凸塊；     一顯示驅動電路，電連接至該些金屬凸塊之至少一個；     該觸控電路晶片，包含：     複數個導電墊；     一觸控電路，電連接至該些導電墊之至少一個；及     一重分佈層，具有一第一表面與一第二表面，該第一表面設置有複數個導電墊，     該顯示驅動電路晶片係以面朝下方式結合在該重分佈層之第一表面上；該觸控電路晶片之該些導電墊與該重分佈層之該第一表面部份的該些導電墊之間有複數條金屬線互相連接。
  27. 如申請專利範圍第26項所述之整合電容感測控制積體電路裝置，該顯示驅動電路晶片的該些金屬凸塊與該重分佈層之該第一表面上相對之該些導電墊係電氣連接。
  28. 如申請專利範圍第26項所述之整合電容感測控制積體電路裝置，該重分佈層之該第二表面上設置有複數個導電墊、金凸塊、或導電端子與一觸控顯示面板之基板或軟性電路板作電氣連接。
  29. 如申請專利範圍第28項所述之整合電容感測控制積體電路裝置，該些導電端子係低鎔點之金屬銲粒。
TW104219874U 2015-12-10 2015-12-10 整合電容感測控制積體電路裝置 TWM522467U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104219874U TWM522467U (zh) 2015-12-10 2015-12-10 整合電容感測控制積體電路裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104219874U TWM522467U (zh) 2015-12-10 2015-12-10 整合電容感測控制積體電路裝置

Publications (1)

Publication Number Publication Date
TWM522467U true TWM522467U (zh) 2016-05-21

Family

ID=56511025

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104219874U TWM522467U (zh) 2015-12-10 2015-12-10 整合電容感測控制積體電路裝置

Country Status (1)

Country Link
TW (1) TWM522467U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI557619B (zh) * 2015-12-10 2016-11-11 速博思股份有限公司 整合電容感測控制積體電路裝置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI557619B (zh) * 2015-12-10 2016-11-11 速博思股份有限公司 整合電容感測控制積體電路裝置

Similar Documents

Publication Publication Date Title
CN101582412B (zh) 输入/输出垫结构
CN101383333B (zh) 半导体封装
JPH09186289A (ja) 多層積層化集積回路チップ組立体
JP2014123736A (ja) 半導体パッケージ
CN105280577A (zh) 芯片封装结构以及芯片封装结构的制作方法
TW546792B (en) Manufacturing method of multi-chip stack and its package
US9257418B2 (en) Semiconductor package having heat slug and passive device
CN104238796B (zh) 触控集成电路装置
US7863716B2 (en) Method and apparatus of power ring positioning to minimize crosstalk
TWM522467U (zh) 整合電容感測控制積體電路裝置
TWI557619B (zh) 整合電容感測控制積體電路裝置
CN113851437B (zh) 倒装芯片和芯片封装结构
JP4580004B2 (ja) 半導体装置
TW202236570A (zh) 系統級封裝
JP2011528196A5 (zh)
JP2001177046A (ja) 半導体装置およびその製造方法
CN117316912A (zh) 一种框架封装结构以及相应的制备方法
CN110112113A (zh) 半导体封装件
US9786332B2 (en) Semiconductor device package with mirror mode
JP2008124072A (ja) 半導体装置
CN109411482B (zh) 玻璃芯片接合封装组件
CN204810547U (zh) 麦克风安装组件
JP2002237567A (ja) 半導体装置
TWI406373B (zh) 可選擇線路之基板及覆晶接合結構
US11074846B2 (en) Display device