TWM491255U - 發光二極體晶片 - Google Patents

發光二極體晶片 Download PDF

Info

Publication number
TWM491255U
TWM491255U TW103208802U TW103208802U TWM491255U TW M491255 U TWM491255 U TW M491255U TW 103208802 U TW103208802 U TW 103208802U TW 103208802 U TW103208802 U TW 103208802U TW M491255 U TWM491255 U TW M491255U
Authority
TW
Taiwan
Prior art keywords
light
emitting diode
layer
type semiconductor
growth surface
Prior art date
Application number
TW103208802U
Other languages
English (en)
Inventor
Ming-Lun Lee
Original Assignee
Ming-Lun Lee
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ming-Lun Lee filed Critical Ming-Lun Lee
Priority to TW103208802U priority Critical patent/TWM491255U/zh
Priority to US14/521,471 priority patent/US9548419B2/en
Publication of TWM491255U publication Critical patent/TWM491255U/zh
Priority to US15/366,128 priority patent/US9768354B2/en
Priority to US15/672,179 priority patent/US9985180B2/en
Priority to US15/967,430 priority patent/US10193019B2/en

Links

Description

發光二極體晶片
本新型創作是有關於一種發光二極體晶片,且特別是有關於一種光取出效率良好的發光二極體晶片。
隨著半導體科技的進步,現今的發光二極體已具備了高亮度的輸出,加上發光二極體具有省電、體積小、低電壓驅動以及不含汞等優點,因此發光二極體已廣泛地應用在顯示器與照明方面的領域。
發光二極體結構包括發光二極體晶片及周邊走線佈局,其中發光二極體晶片包括成長基板以及半導體元件層。一般而言,發光二極體晶片的出光效率與光取出效率相關。
目前,為了提升出光效率,已有技術分別針對半導體元件層的光取出效率進行改良。舉例而言,美國專利第7053702號透過在成長基板上形成凹陷結構以增加光線被散射的機率,而美國專利第6091085號透過在成長基板上形成凸起或凹陷以增加光線被散射的機率。很明顯地,如何提升發光二極體晶片的光取出 效率實為當前研發人員亟欲解決的議題之一。
本新型創作提供一種一種發光二極體晶片,其具有良好的光取出效率。
本新型創作提出一種發光二極體晶片,其包括基板以及發光二極體元件層。基板具有成長表面以及多個位於成長表面上的微結構,其中成長表面被這些微結構所佔據的面積為A1,而成長表面未被這些微結構所佔據的面積為A2。A1、A2滿足0.1A2/(A1+A2)0.5之關係式。發光二極體元件層配置於基板的成長表面上。
在本新型創作的一實施例中,上述的微結構為突出。
在本新型創作的一實施例中,上述的突出的高度介於1微米至3微米之間。
在本新型創作的一實施例中,上述的突出的高度介於1.2微米至2微米之間。
在本新型創作的一實施例中,上述的突出分別具有與成長表面連接的底面,而底面具有寬度。相鄰二底面之間保有間距,且寬度與間距的總和介於1微米至3微米之間。
在本新型創作的一實施例中,上述的相鄰二底面的形心之間的距離介於1微米至3微米之間。
在本新型創作的一實施例中,上述的突出具有平行於成 長表面的多個截面,且這些截面的面積在沿著其高度方向上遞減。
在本新型創作的一實施例中,上述的截面的面積在沿著高度方向上呈線性遞減。
在本新型創作的一實施例中,上述的截面的面積在沿著高度方向上呈非線性遞減。
在本新型創作的一實施例中,上述的微結構為凹陷。
在本新型創作的一實施例中,上述的凹陷的深度介於1微米至3微米之間。
在本新型創作的一實施例中,上述的凹陷的深度介於1.2微米至2微米之間。
在本新型創作的一實施例中,上述的深度分別具有與成長表面連接的開口,而開口具有寬度。相鄰二底面之間保有間距,且寬度與間距的總和介於1微米至3微米之間。
在本新型創作的一實施例中,上述的相鄰二開口的形心之間的距離介於1微米至3微米之間。
在本新型創作的一實施例中,上述的凹陷具有平行於成長表面的多個截面,且這些截面的面積在沿著其深度方向上遞減。
在本新型創作的一實施例中,上述的截面的面積在沿著深度方向上呈線性遞減。
在本新型創作的一實施例中,上述的發光二極體元件層包括第一型半導體層、發光層以及第二型半導體層。第一型半導體層配置於成長表面上。發光層配置於第一型半導體層上。第二 型半導體層配置於發光層上。
在本新型創作的一實施例中,上述的發光二極體元件層更包括緩衝層,配置於成長表面上。其中,緩衝層位於基板與第一型半導體層之間,且包覆這些突出。
在本新型創作的一實施例中,上述的緩衝層的材料包括氮化鋁、氮化鎵、氮化銦、氮化鋁銦、氮化鋁鎵、氮化銦鎵、氮化鋁鎵銦、硼化鋯或氮化鉿。
在本新型創作的一實施例中,上述的第一型半導體層與第二型半導體層之一者為P型半導體層,且第一型半導體層與第二型半導體層之另一者為N型半導體層。
在本新型創作的一實施例中,上述的發光二極體元件層更包括第一電極以及第二電極。第一電極與第一型半導體層電性連接,而第二電極與第二型半導體層電性連接。
在本新型創作的一實施例中,上述的發光二極體元件層更包括透明導電層,配置於該第二型半導體層上。第二電極透過透明導電層與第二型半導體層電性連接。
在本新型創作的一實施例中,上述的發光二極體元件層更包括反射層,配置於透明導電層上。透明導電層位於反射層與第二型半導體層之間。
在本新型創作的一實施例中,上述的發光層具有單一或多重量子井結構。
在本新型創作的一實施例中,上述的微結構的表面與成 長表面的表面粗糙度不超過10奈米。
基於上述,本新型創作的發光二極體晶片在基板的成長表面上具有多個微結構,其中未被這些微結構所佔據的成長表面的面積與成長表面的總面積的比值介於0.1至0.5之間,所以能藉由這些突出提升光線被散射的機率,以進一步提升發光二極體晶片之光取出效率。
為讓本新型創作的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100、100A~100G‧‧‧發光二極體晶片
110、110a、110b‧‧‧基板
111、114‧‧‧成長表面
112、115‧‧‧突出
113、116‧‧‧底面
117‧‧‧凹陷
118‧‧‧開口
120、120a‧‧‧發光二極體元件層
121‧‧‧第一型半導體層
122‧‧‧發光層
123‧‧‧第二型半導體層
124‧‧‧緩衝層
125‧‧‧第一電極
126‧‧‧第二電極
127‧‧‧透明導電層
128‧‧‧反射層
C、C1‧‧‧形心
D‧‧‧高度方向
D1‧‧‧深度方向
DP‧‧‧深度
G、G1‧‧‧距離
H‧‧‧高度
S、S1‧‧‧間距
S1~S10、L1~L2‧‧‧線段
SEC、SEC1、SEC2‧‧‧截面
W、W1‧‧‧寬度
圖1是本新型創作一實施例的發光二極體晶片的示意圖。
圖2是圖1的成長基板的局部俯視圖。
圖3是本新型創作一對照例的發光二極體晶片的示意圖。
圖4是圖1的發光二極體晶片的光取出效率的測試結果。
圖5是本新型創作另一實施例的發光二極體晶片的示意圖。
圖6是圖5的成長基板的局部俯視圖。
圖7是圖5的發光二極體晶片的光取出效率的測試結果。
圖8是圖5的發光二極體晶片的光取出效率的另一測試結果。
圖9是本新型創作又一實施例的發光二極體晶片的示意圖。
圖10是本新型創作再一實施例的發光二極體晶片的示意圖。
圖11是本新型創作另一對照例的發光二極體晶片。
圖12是本新型創作另一實施例的發光二極體晶片。
圖13是圖12的成長基板的局部俯視圖。
圖14是本新型創作又一實施例的發光二極體晶片。
圖1是本新型創作一實施例的發光二極體晶片的示意圖。請參考圖1,在本實施例中,發光二極體晶片100包括基板110以及發光二極體元件層120。通常而言,基板110可以是藍寶石(氧化鋁,Al2 O3 )基板、碳化矽(SiC)基板、矽(Si)基板、砷化鎵(GaAa)基板、磷化鎵(GaP)基板、氮化鎵(GaN)基板、鋁酸鋰(LiAlO2 )基板、鎵酸鋰(LiGaO2 )基板或是其他適合用以磊晶的基板。
基板110例如是由上述材質所構成,並且透過圖案化(patterning)的方式所製作而得,使得基板110可具有成長表面111以及多個位於成長表面111上的微結構,其中這些微結構例如是突出112。一般而言,圖案化基板110的方式可以是微影蝕刻製程。詳言之,本實施例可透過光阻定義出欲轉移至基板110上的圖案,再透過乾式蝕刻或濕式蝕刻等方式移除部分的基板110,以於基板110的表面上形成突出112。然而,本新型創作對於基板110的圖案化製程不加以限制。在其他可行的實施例中,可於各個突出112的表面與成長表面111上進行表面處理(surface treatment),以使突出112的表面與成長表面111具有適當的粗糙度。舉例而言,各個突出112的表面與成長表面111的表面粗糙度以不超過10奈米 為原則。當各個突出112的表面與成長表面111的表面粗糙度不超過10奈米時,有助於提升發光二極體元件層120的磊晶品質,以確保發光二極體晶片100的發光效率。
在本實施例中,各個突出112的高度H介於1微米至3微米之間,其中又以高度H介於1.2微米至2微米之間為佳。當突出112的高度H過高時,容易導致不易磊晶的情形發生;而當突出112的高度H過高時,突出112對於光子的取出效率不彰。此外,基板110的厚度約介於50微米至500微米之間,此處,基板110的厚度不包含突出112的高度H。
請繼續參考圖1,發光二極體元件層120配置於基板110的成長表面111上。在本實施例中,發光二極體元件層120可包括第一型半導體層121、發光層122以及第二型半導體層123,其中第一型半導體層121配置於成長表面111上,發光層122配置於第一型半導體層121上,且第二型半導體123層配置於發光層122上。通常而言,第一型半導體層121、發光層122以及第二型半導體層123例如是藉由金屬有機化學氣相沉積法(Metal Organic Chemical Vapor Deposition,MOCVD)所形成,但本新型創作不以此為限。
此外,第一型半導體層121與第二型半導體層123之其中一者為P型半導體層,而第一型半導體層121與第二型半導體層123之另一者為N型半導體層。在此,第一型半導體層121例如是摻雜矽、鍺、銻或上述組合之N型氮化鎵層,而第二型半導 體層123例如是摻雜鎂之P型氮化鎵層。其中,第一型半導體層121的厚度約介於2微米至6微米之間,而第二型半導體層123的厚度約介於0.1微米至0.5微米之間。
在本實施例中,發光層122例如是由氮化鋁銦鎵所構成之單一或多重量子井結構(quantum well structure),其中發光層122的厚度約介於0.05微米至0.3微米之間。另一方面,發光二極體元件層120更可包括緩衝層124、第一電極125、第二電極126以及透明導電層127。緩衝層124配置於成長表面111上,且位於基板110與第一型半導體層121之間,以減低第一型半導體層121與基板110之間因晶格常數(lattice constant)差異所造成的晶格不匹配(lattice mismatch)現象。也就是說,緩衝層124可改善第一型半導體層121、發光層122以及第二型半導體層123的磊晶品質,進而避免發光二極體晶片100的光取出效率受到影響。
在此,位於成長表面111上的這些突出112由緩衝層124所包覆,其中緩衝層124的厚度約介於0.01微米至0.1微之間。通常而言,緩衝層124的材料可包括氮化鋁、氮化鎵、氮化銦、氮化鋁銦、氮化鋁鎵、氮化銦鎵、氮化鋁鎵銦、硼化鋯或氮化鉿等。
另一方面,第一電極125配置於第一型半導體層121上,並與第一型半導體層121電性連接。而第二電極126以及透明導電層127皆配置於第二型半導體層123上,並與第二型半導體層123電性連接,其中第二電極126例如是透過透明導電層127與第 二型半導體層123電性連接。一般而言,第一電極125與第二電極126可以是由金、鋁、銅或銀等導電性佳的金屬或上述金屬的合金所構成,而透明導電層127之材質例如是總厚度少於0.03微米之單層或多層金屬組合。另外,金屬氧化物亦是可用之選擇,例如銦錫氧化物(Indium Tin Oxide,ITO)或銦鋅氧化物(Indium Zinc Oxide,IZO),其中以金屬氧化物所構的透明導電層127的厚度約介於0.03微米至0.3微之間。
圖2是圖1的成長基板的局部俯視圖。請同時參考圖1與圖2,成長表面111被這些突出112所佔據的面積為A1,而成長表面111未被這些突出112所佔據的面積為A2,其中A1、A2滿足0.1A2/(A1+A2)0.5之關係式。此處,前述之A2/(A1+A2)定義為填入率(filling ratio)。
具體而言,各個突出112分別具有與成長表面111連接的底面113,而底面113具有寬度W。在此,各個突出112具有平行於成長表面111的多個截面SEC(圖1示意地繪示出一個),其中這些截面SEC的面積在沿著其高度方向D上遞減,且呈線性遞減。在此,各個突出112例如是圓錐體,故其底面113為圓形,而寬度W相當於底面113的直徑,但本新型創作不以此為限。在其他實施例中,突出亦可為其他態樣的錐體,也就是說,其底面可以是橢圓形、三角形、矩形或其他多邊形,端視實際設計需求而有所調整。
另一方面,相鄰二底面113之間保有間距S,且寬度W 與間距S的總和為定值,約介於1微米至3微米之間,以下是以寬度W與間距S的總和為3微米做說明。其中,寬度W與間距S的總和實質上與相鄰二底面113的形心(centroid)C之間的距離G一致。由於寬度W與間距S的總和為定值,因此寬度W與間距S的改變將會影響到填入率(亦即A2/(A1+A2))的大小。也就是說,當寬度W增加時,間距S隨之減少。連帶著,成長表面111被這些突出112所佔據的面積增加,而成長表面111未被這些突出112所佔據的面積減少,進而使得填入率減少。其中,在填入率的越小的情況下,發光層122所發出的光線可被這些突出112有效地散射,藉以降低光線在發光二極體晶片100的內部發生全反射的機率,進而提升發光二極體晶片100的光取出效率。
圖3是本新型創作一對照例的發光二極體晶片的示意圖。請參考圖3,對照例的發光二極體晶片100A與前述之發光二極體晶片100大致相似,惟二者主要差異之處在於:發光二極體晶片100A的基板110a不具有圖案化表面,而是具有平坦的表面。以下將針對發光二極體晶片100的光取出效率與發光二極體晶片100A的光取出效率作進一步地比較。此處,利用積分球(integrating sphere)來收集發光二極體晶片100與發光二極體晶片100A所發出的光線,以量測出前述光線的輸出功率。其中,發光二極體晶片100所發出的光線的輸出功率為P,發光二極體晶片100A所發出的光線的輸出功率定為P1,而發光二極體晶片100的輸出功率之提高率(enhancement)的計算公式為(P-P1)/P1。
在此,分別以四組參數設定進行發光二極體晶片100的光取出效率的測試,其中各組寬度W與間距S所對應的填入率即如表一所示。承接上述,當寬度W增加時,間距S以及填入率隨之減少。
圖4是圖1的發光二極體晶片的光取出效率的測試結果,其中縱軸為提高率,橫軸為突出112的高度H。請參考圖4,線段S1至S4分別代表著在第一組參數設定至第四組參數設定下的發光二極體晶片100的光取出效率之提高率,在A1、A2滿足0.1A2/(A1+A2)0.5之關係式的情況下,發光二極體晶片100的光取出效率皆可有效地被提升,其中又以填入率為18%時,發光二極體晶片100的輸出功率之提高率更為顯著。在同一組參數設定下,亦即在寬度W與間距S固定而使成長表面111被這些突出112所佔據的面積A1以及成長表面111未被這些突出112所佔據的面積A2維持不變的情況下,此處以填入率為18%舉例說明,藉由改變突出112的高度H(1.2微米、1.4微米、1.6微米、1.8微米以及2微米)以進行測試。其中,當突出112的高度H介於1.2 微米至2微米之間時,隨著高度H的增加,發光二極體晶片100的輸出功率之提高率可隨之提升。
以下將列舉其他實施例以作為說明。在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。
圖5是本新型創作另一實施例的發光二極體晶片的示意圖。圖6是圖5的成長基板的局部俯視圖。請參考圖5與圖6,發光二極體晶片100B與發光二極體晶片100大致相似,惟二者主要差異之處在於:基板110b的成長表面114上的多個突出115不為錐體,而具有近似子彈(bullet)的外型。也就是說,各個突出115的截面SEC1(圖5僅示意地繪示出一個)的面積在沿著高度方向上呈非線性遞減。詳言之,各個突出115的截面SEC1的面積在沿著高度方向上的遞減速率隨著高度的增加而逐漸增加。在此,各個突出115的底面116例如為圓形,而寬度W相當於底面116的直徑,但本新型創作不以此為限。在其他實施例中,突出的底面亦可以為橢圓形、矩形或其他多邊形,端視實際設計需求而有所調整。
圖7是圖5的發光二極體晶片的光取出效率的測試結果,其中縱軸為提高率,橫軸為突出115的高度H。請參考圖7,在此是將發光二極體晶片100B的光取出效率與發光二極體晶片 100A的光取出效率作進一步地比較,其中參數設定、測試方式與提高率之計算方式可分別參照上述內容,於此不贅述。
具體而言,線段S5至S8分別代表著在第一組參數設定至第四組參數設定下的發光二極體晶片100B的輸出功率之提高率,具體而言,在A1、A2滿足0.1A2/(A1+A2)0.5之關係式的情況下,發光二極體晶片100B的光取出效率皆可有效地被提升,其中又以填入率為18%時,發光二極體晶片100A的輸出功率之提高率更為顯著。在同一組參數設定下,亦即在寬度W與間距S固定而使成長表面111被這些突出112所佔據的面積A1以及成長表面111未被這些突出112所佔據的面積A2維持不變的情況下,此處以填入率為18%舉例說明,藉由改變突出112的高度H(1.2微米、1.4微米、1.6微米、1.8微米以及2微米)以進行測試。其中,當突出115的高度H介於1.2微米至2微米之間時,隨著高度H的增加,發光二極體晶片100B的輸出功率之提高率可隨之提升。
圖8是圖5的發光二極體晶片的光取出效率的另一測試結果,其中縱軸為提高率,橫軸為突出115的高度H。請參考圖8,在此分別以兩組參數設定進行發光二極體晶片100B的光取出效率的測試。其中,第一組參數設定為突出115的底面116的寬度W固定為2.5微米,間距S固定為0.1微米,而填入率為22.5%。第二組參數設定為突出115的底面116的寬度W固定為2.5微米,間距S固定為0.7微米,而填入率為47.1%。
在寬度W固定且間距S越小的情況下,突出115的數量隨之增多,故第一組參數設定下的突出115的數量大於第二組參數設定下的突出115的數量。也就是說,在第一組參數設定下,成長表面111b被這些突出115所佔據的面積增加,而成長表面111b未被這些突出115所覆蓋的面積減少,進而使得填入率減少。
線段S9、S10分別代表著在第一組參數設定與第二組參數設定下的發光二極體晶片100B的輸出功率之提高率,其中突出115的高度H自1.2微米調高至2.2微米。而線段L1、L2分別代表著線段S9、S10之線性擬合(linear fit)的趨勢,誠如圖8所示,在填入率越小的情況下,隨著突出115的高度H的增加,發光二極體晶片100B的輸出功率的提高率可大致呈現出向上的趨勢。
上述實施例的發光二極體晶片100、100B及其對照例的發光二極體晶片100A的所發出的光線實質上通過透明導電層127而向外界發射,相較而言,覆晶式發光二極體(flip-chip LED)晶片的所發出的光線則是通過基板而向外界發射,基於上述實施例的相同或相似設計原則下,在覆晶式發光二極體(flip-chip LED)晶片基板的成長表面具有多個突出的情況下,其亦可獲致良好的光取出效率,以下將列舉相關實施例以作為說明。在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。
圖9是本新型創作又一實施例的發光二極體晶片的示意圖。請參考圖9,發光二極體晶片100C例如是覆晶式發光二極體晶片,其與發光二極體晶片100大致相似,惟二者主要差異之處在於:發光二極體晶片100C的出光方向實質上是通過基板110而向外界發射。因此,在本實施例中,發光二極體元件層120a更包括反射層128。反射層128配置於透明導電層127上,且透明導電層127位於反射層128與第二型半導體層123之間。一般而言,反射層128的材質可為銀、鋁或其他光反射性較佳的金屬,當發光層122所發出的光線照射至反射層128時,光線會被反射而朝向基板110傳遞。
圖10是本新型創作再一實施例的發光二極體晶片的示意圖。請參考圖10,發光二極體晶片100D與發光二極體晶片100C大致相似,惟二者主要差異之處在於:基板110b的成長表面114上的多個突出115不為錐體,而具有近似子彈(bullet)的外型。
圖11是本新型創作另一對照例的發光二極體晶片。請參考圖11,發光二極體晶片100E大致上發光二極體晶片100C相似,惟二者主要差異之處在於:基板110a不具有圖案化表面,而是平坦表面。在此,發光二極體晶片100C、100D的輸出功率的提高率皆是以發光二極體晶片100E作為對照基準,其中參數設定、測試方式與輸出功率之提高率之計算方式可分別參照上述內容,於此不贅述。
上述之微結構是以突出舉例說明,但本新型創作不限於 此,故以下將列舉相關實施例以作為說明。在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。
圖12是本新型創作另一實施例的發光二極體晶片。圖13是圖12的成長基板的局部俯視圖。請參考圖12與圖13,發光二極體晶片100F大致上發光二極體晶片100相似,惟二者主要差異之處在於:發光二極體晶片100F的微結構可為凹陷117,其中各個凹陷117的深度DP介於1微米至3微米之間,其中又以深度DP介於1.2微米至2微米之間為佳。
具體而言,各個凹陷117分別具有與成長表面111連接的開口118,而開口118具有寬度W1。在此,各個凹陷117具有平行於成長表面111的多個截面SEC2(圖1示意地繪示出一個),其中這些截面SEC2的面積在沿著其深度方向D1上遞減,且呈線性遞減。在此,各個凹陷117例如是三角錐狀之凹陷,但本新型創作不以此為限。在其他實施例中,凹陷亦可為其他錐狀之凹陷,端視實際設計需求而有所調整。另一方面,成長表面111被這些凹陷117所佔據的面積為A1,而成長表面111未被這些凹陷117所佔據的面積為A2,其中A1、A2滿足0.1A2/(A1+A2)0.5之關係式。
在此,相鄰二開口118之間保有間距S1,且寬度W1與 間距S1的總和為定值,約介於1微米至3微米之間。其中,寬度W1與間距S1的總和實質上與相鄰二開口118的形心(centroid)C1之間的距離G1一致。由於寬度W1與間距S1的總和為定值,因此寬度W1與間距S1的改變將會影響到填入率(亦即A2/(A1+A2))的大小。也就是說,當寬度W1增加時,間距S1隨之減少。連帶著,成長表面111被這些凹陷117所佔據的面積增加,而成長表面111未被這些凹陷117所佔據的面積減少,進而使得填入率減少。其中,在填入率的越小的情況下,發光層122所發出的光線可被這些凹陷117有效地散射,藉以降低光線在發光二極體晶片100的內部發生全反射的機率,進而提升發光二極體晶片100F的光取出效率。
另一方面,在其他可行的實施例中,可於各個凹陷117的表面與成長表面111上進行表面處理(surface treatment),以使凹陷117的表面與成長表面111具有適當的粗糙度。舉例而言,各個凹陷117的表面與成長表面111的表面粗糙度以不超過10奈米為原則。當各個凹陷117的表面與成長表面111的表面粗糙度不超過10奈米時,有助於提升發光二極體元件層120的磊晶品質,以確保發光二極體晶片100F的發光效率。
圖14是本新型創作又一實施例的發光二極體晶片的示意圖。請參考圖12,發光二極體晶片100G例如是覆晶式發光二極體晶片,其與發光二極體晶片100F大致相似,惟二者主要差異之處在於:發光二極體晶片100G的出光方向實質上是通過基板110 而向外界發射。因此,在本實施例中,發光二極體元件層120a更包括反射層128。反射層128配置於透明導電層127上,且透明導電層127位於反射層128與第二型半導體層123之間。一般而言,反射層128的材質可為銀、鋁或其他光反射性較佳的金屬,當發光層122所發出的光線照射至反射層128時,光線會被反射而朝向基板110傳遞。
綜上所述,本新型創作的發光二極體晶片在基板的成長表面上具有多個微結構,其中未被這些微結構所覆蓋的成長表面的面積與成長表面的總面積的比值介於0.1至0.5之間(亦即填入率介於10%至50%之間),所以發光層所發出的光線可在接觸到這些微結構後被有效地散射,藉以降低光線在發光二極體晶片的內部發生全反射的機率,進而提升發光二極體晶片的光取出效率。另一方面,當填入率越趨近10%時,發光二極體晶片的輸出功率之提高率更為顯著,且隨著突出的高度的增加,發光二極體晶片的輸出功率之提高率可隨之提升。
雖然本新型創作已以實施例揭露如上,然其並非用以限定本新型創作,任何所屬技術領域中具有通常知識者,在不脫離本新型創作的精神和範圍內,當可作些許的更動與潤飾,故本新型創作的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧發光二極體晶片
110‧‧‧基板
111‧‧‧成長表面
112‧‧‧突出
113‧‧‧底面
120‧‧‧發光二極體元件層
121‧‧‧第一型半導體層
122‧‧‧發光層
123‧‧‧第二型半導體層
124‧‧‧緩衝層
125‧‧‧第一電極
126‧‧‧第二電極
127‧‧‧透明導電層
D‧‧‧高度方向
H‧‧‧高度
S‧‧‧間距
SEC‧‧‧截面
W‧‧‧寬度

Claims (25)

  1. 一種發光二極體晶片,包括:一基板,具有一成長表面以及多個位於該成長表面上的微結構,其中該成長表面被該些微結構所佔據的面積為A1,而該成長表面未被該些微結構所佔據的面積為A2,且A1、A2滿足0.1A2/(A1+A2)0.5之關係式;以及一發光二極體元件層,配置於該基板的該成長表面上。
  2. 如申請專利範圍第1項所述的發光二極體晶片,其中該些微結構為突出。
  3. 如申請專利範圍第2項所述的發光二極體晶片,其中各該突出的高度介於1微米至3微米之間。
  4. 如申請專利範圍第2項所述的發光二極體晶片,其中各該突出的高度介於1.2微米至2微米之間。
  5. 如申請專利範圍第2項所述的發光二極體晶片,其中各該突出分別具有一與該成長表面連接的底面,而該底面具有一寬度,相鄰二底面之間保有一間距,且該寬度與該間距的總和介於1微米至3微米之間。
  6. 如申請專利範圍第5項所述的發光二極體晶片,其中相鄰二底面的形心之間的距離介於1微米至3微米之間。
  7. 如申請專利範圍第2項所述的發光二極體晶片,其中各該突出具有平行於該成長表面的多個截面,且該些截面的面積在沿著其高度方向上遞減。
  8. 如申請專利範圍第7項所述的發光二極體晶片,其中該些截面的面積在沿著該高度方向上呈線性遞減。
  9. 如申請專利範圍第7項所述的發光二極體晶片,其中該些截面的面積在沿著該高度方向上呈非線性遞減。
  10. 如申請專利範圍第1項所述的發光二極體晶片,其中該些微結構為凹陷。
  11. 如申請專利範圍第10項所述的發光二極體晶片,其中各該凹陷的深度介於1微米至3微米之間。
  12. 如申請專利範圍第10項所述的發光二極體晶片,其中各該凹陷的深度介於1.2微米至2微米之間。
  13. 如申請專利範圍第10項所述的發光二極體晶片,其中各該凹陷分別具有一與該成長表面連接的開口,而該開口具有一寬度,相鄰二開口之間保有一間距,且該寬度與該間距的總和介於1微米至3微米之間。
  14. 如申請專利範圍第13項所述的發光二極體晶片,其中相鄰二開口的形心之間的距離介於1微米至3微米之間。
  15. 如申請專利範圍第10項所述的發光二極體晶片,其中各該凹陷具有平行於該成長表面的多個截面,且該些截面的面積在沿著其深度方向上遞減。
  16. 如申請專利範圍第15項所述的發光二極體晶片,其中該些截面的面積在沿著該深度方向上呈線性遞減。
  17. 如申請專利範圍第1項所述的發光二極體晶片,其中該 發光二極體元件層包括:一第一型半導體層,配置於該成長表面上;一發光層,配置於該第一型半導體層上;以及一第二型半導體層,配置於該發光層上。
  18. 如申請專利範圍第17項所述的發光二極體晶片,該發光二極體元件層更包括:一緩衝層,配置於該成長表面上,其中該緩衝層位於該基板與該第一型半導體層之間,且包覆該些突出。
  19. 如申請專利範圍第18項所述的發光二極體晶片,其中該緩衝層的材料包括氮化鋁、氮化鎵、氮化銦、氮化鋁銦、氮化鋁鎵、氮化銦鎵或氮化鋁鎵銦。
  20. 如申請專利範圍第17項所述的發光二極體晶片,其中該第一型半導體層與該第二型半導體層之一者為P型半導體層,且該第一型半導體層與該第二型半導體層之另一者為N型半導體層。
  21. 如申請專利範圍第17項所述的發光二極體晶片,該發光二極體元件層更包括:一第一電極,與該第一型半導體層電性連接;以及一第二電極,與該第二型半導體層電性連接。
  22. 如申請專利範圍第21項所述之發光二極體晶片,其中該發光二極體元件層更包括:一透明導電層,配置於該第二型半導體層上,該第二電極透 過該透明導電層與該第二型半導體層電性連接。
  23. 如申請專利範圍第22項所述之發光二極體晶片,其中該發光二極體元件層更包括:一反射層,配置於該透明導電層上,且該透明導電層位於該反射層與該第二型半導體層之間。
  24. 如申請專利範圍第17項所述之發光二極體晶片,其中該發光層具有單一或多重量子井結構。
  25. 如申請專利範圍第1項所述的發光二極體晶片,其中各該微結構的表面與該成長表面的表面粗糙度不超過10奈米。
TW103208802U 2014-05-20 2014-05-20 發光二極體晶片 TWM491255U (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW103208802U TWM491255U (zh) 2014-05-20 2014-05-20 發光二極體晶片
US14/521,471 US9548419B2 (en) 2014-05-20 2014-10-23 Light emitting diode chip having multi microstructure substrate surface
US15/366,128 US9768354B2 (en) 2014-05-20 2016-12-01 Light emitting diode chip
US15/672,179 US9985180B2 (en) 2014-05-20 2017-08-08 Light emitting diode chip
US15/967,430 US10193019B2 (en) 2014-05-20 2018-04-30 Light emitting diode chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103208802U TWM491255U (zh) 2014-05-20 2014-05-20 發光二極體晶片

Publications (1)

Publication Number Publication Date
TWM491255U true TWM491255U (zh) 2014-12-01

Family

ID=52576291

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103208802U TWM491255U (zh) 2014-05-20 2014-05-20 發光二極體晶片

Country Status (1)

Country Link
TW (1) TWM491255U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548419B2 (en) 2014-05-20 2017-01-17 Southern Taiwan University Of Science And Technology Light emitting diode chip having multi microstructure substrate surface

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548419B2 (en) 2014-05-20 2017-01-17 Southern Taiwan University Of Science And Technology Light emitting diode chip having multi microstructure substrate surface
US9985180B2 (en) 2014-05-20 2018-05-29 Southern Taiwan University Of Science And Technology Light emitting diode chip
US10193019B2 (en) 2014-05-20 2019-01-29 Everlight Electronics Co., Ltd. Light emitting diode chip

Similar Documents

Publication Publication Date Title
TWI464914B (zh) 發光二極體
KR100659373B1 (ko) 패터닝된 발광다이오드용 기판 및 그것을 채택하는 발광다이오드
US10193019B2 (en) Light emitting diode chip
US20140191243A1 (en) Patterned articles and light emitting devices therefrom
JP2012044132A (ja) 光学密度の高い材料によるコーティング基板を有する発光器具
TWI816970B (zh) 發光元件及其製造方法
JP2011060966A (ja) 発光装置
WO2012048506A1 (zh) 发光二极管及其制造方法
TWI774759B (zh) 發光元件及其製造方法
JP2005268734A (ja) 発光ダイオードおよびその製造方法
CN106784218B (zh) 一种led芯片及其制作方法
TW201340388A (zh) 發光二極體晶粒及其製造方法
TWI540754B (zh) 發光二極體及其形成方法
WO2012062017A1 (zh) 发光二极管及其制造方法、发光装置
TWM491255U (zh) 發光二極體晶片
TWI545797B (zh) 發光二極體晶片
TW201513396A (zh) 發光二極體
KR20130000262A (ko) 광효율이 향상된 발광 다이오드 및 그 제조 방법
Kim et al. Enhanced light output power of GaN-based light emitting diodes with overcut sideholes formed by wet etching
TWI786276B (zh) 發光元件之製造方法
TWI446526B (zh) 形成橫向分佈發光二極體的方法
TWI513030B (zh) 發光二極體及其製造方法
KR101494668B1 (ko) 투명전극에 주기적 패턴이 형성된 발광다이오드
TW201616674A (zh) 發光二極體基板之圖形化微結構
TW201442281A (zh) 發光二極體晶粒

Legal Events

Date Code Title Description
MM4K Annulment or lapse of a utility model due to non-payment of fees