TWI851350B - 具單向導通特性的可變電阻式記憶單元及其製造方法 - Google Patents

具單向導通特性的可變電阻式記憶單元及其製造方法 Download PDF

Info

Publication number
TWI851350B
TWI851350B TW112127445A TW112127445A TWI851350B TW I851350 B TWI851350 B TW I851350B TW 112127445 A TW112127445 A TW 112127445A TW 112127445 A TW112127445 A TW 112127445A TW I851350 B TWI851350 B TW I851350B
Authority
TW
Taiwan
Prior art keywords
metal layer
variable resistance
resistance memory
memory cell
current
Prior art date
Application number
TW112127445A
Other languages
English (en)
Other versions
TW202505991A (zh
Inventor
金雅琴
林崇榮
林昱丞
黃耀弘
Original Assignee
國立清華大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立清華大學 filed Critical 國立清華大學
Priority to TW112127445A priority Critical patent/TWI851350B/zh
Priority to US18/414,880 priority patent/US12431194B2/en
Application granted granted Critical
Publication of TWI851350B publication Critical patent/TWI851350B/zh
Publication of TW202505991A publication Critical patent/TW202505991A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明提供一種具單向導通特性的可變電阻式記憶單元的製造方法，包含初始步驟、形成步驟及反向重置步驟。初始步驟係提供可變電阻式記憶單元。可變電阻式記憶單元包含上層金屬層、通孔及下層金屬層，上層金屬層連接通孔，且下層金屬層與通孔之間具有間隙。形成步驟係對下層金屬層施加設定電壓，並將上層金屬層耦接接地電位，使可變電阻式記憶單元由高電阻狀態轉換為低電阻狀態。反向重置步驟係將下層金屬層耦接接地電位，並對上層金屬層施加重置電壓，使可變電阻式記憶單元變為單向導通狀態。藉此，透過單一方向進行讀取及寫入操作。

Description

具單向導通特性的可變電阻式記憶單元及其製造方法
本發明係關於一種可變電阻式記憶單元及其製造方法，特別是關於一種具單向導通特性的可變電阻式記憶單元及其製造方法。
基本的電阻式記憶體(Resistive Random Access Memory；RRAM)是在兩個電極之間設置一絕緣層，絕緣層中具有可導電的物質。當兩個電極被施予外加偏壓時，絕緣層中的可導電物質形成絲狀導電通道(Conductive Filament)使兩個電極導通，進而形成低電阻狀態(Low Resistance State；LRS)。在電阻式記憶體呈低電阻狀態時對其施予較大的重置電流可令電阻式記憶體呈高電阻狀態(High Resistance State；HRS)，並藉由切換電阻式記憶體為低電阻狀態或高電阻狀態判讀記憶體的訊號為0或1。
前述電阻式記憶體被應用於互補式金屬氧化物半導體中的金屬-絕緣層-金屬(Metal-Inductor-Metal；MIM)結構。記憶體陣列在製程微縮下，密度逐漸提高。因此，較為常見的交叉陣列(Crossbar Array)時常會有潛行電流(Sneak Path Current)產生，造成記憶體讀取時的狀態誤判，或是干擾到未被選取的記憶單元(Memory Cell)，影響記憶體陣列整體的儲存狀態。
有鑒於此，如何開發一種可避免潛行電流產生的具單向導通特性的可變電阻式記憶單元及其製造方法遂成相關業者值得研發之目標。
因此，本發明之目的在於提供一種具單向導通特性的可變電阻式記憶單元及其製造方法，其將下層金屬層與通孔之間的間隙拉大，使下層金屬層與通孔之間的電阻轉換層中氧元素分布不對稱，進而讓電阻轉換層中的導通路徑不對稱以及MIM的能帶結構不對稱，並透過後續的雙極性重置操作使得作為導通路徑的電阻絲有所殘留於電阻轉換層間，進而形成單向導通的特性。
依據本發明的方法態樣之一實施方式提供一種具單向導通特性的可變電阻式記憶單元的製造方法，包含一初始步驟、一形成步驟以及一反向重置步驟。初始步驟係提供一可變電阻式記憶單元。可變電阻式記憶單元之一初始狀態為一高電阻狀態。可變電阻式記憶單元包含一上層金屬層、一通孔及一下層金屬層，上層金屬層連接通孔，且下層金屬層與通孔之間具有一間隙。形成步驟係對下層金屬層施加一設定電壓，並將上層金屬層耦接一接地電位，使可變電阻式記憶單元由高電阻狀態轉換為一低電阻狀態。反向重置步驟係將下層金屬層耦接接地電位，並對上層金屬層施加一重置電壓，使可變電阻式記憶單元由低電阻狀態變為一單向導通狀態。當下層金屬層與上層金屬層之間的一讀取電壓大於零時，一順向讀取電流依序流經下層金屬層、通孔及上層金屬層。當下層金屬層與上層金屬層之間的讀取電壓小於零時，一反向讀取電流依序流經上層金屬層、通孔及下層金屬層。順向讀取電流大於反向讀取電流，且順向讀取電流小於反向讀取電流的3000倍。
藉此，本發明之具單向導通特性的可變電阻式記憶單元的製造方法可避免記憶體陣列因可雙向讀取而存在潛行電流，提升記憶體陣列的讀取精確度及穩定度。
前述實施方式之其他實施例如下：前述間隙可大於等於26奈米，且小於等於30奈米。
前述實施方式之其他實施例如下：前述設定電壓可大於等於4伏特，且小於等於6伏特。重置電壓可大於等於2伏特，且小於等於3伏特。
前述實施方式之其他實施例如下：前述可變電阻式記憶單元可堆疊於一鰭式電晶體結構的一互補式金屬氧化物半導體上。上層金屬層為一M10金屬層，且下層金屬層為一M9金屬層。
前述實施方式之其他實施例如下：前述形成步驟可包含一限流步驟。限流步驟係將可變電阻式記憶單元電性連接一電流限制單元。當可變電阻式記憶單元的一輸出電流大於一上限電流時，電流限制單元提供上限電流。上限電流小於等於20μA。
依據本發明的結構態樣之一實施方式提供一種具單向導通特性的可變電阻式記憶單元，包含一上層金屬層、一通孔及一下層金屬層。通孔連接上層金屬層。下層金屬層與通孔之間具有一間隙。當下層金屬層被施加一設定電壓，且上層金屬層耦接一接地電位時，可變電阻式記憶單元由一高電阻狀態轉換為一低電阻狀態。當下層金屬層耦接接地電位，且上層金屬層被施加一重置電壓，可變電阻式記憶單元由低電阻狀態變為一單向導通狀態。當下層金屬層與上層金屬層之間的一讀取電壓大於零時，一順向讀取電流依序流經下層金屬層、通孔及上層金屬層。當下層金屬層與上層金屬層之間的讀取電壓小於零時，一反向讀取電流依序流經上層金屬層、通孔及下層金屬層。順向讀取電流大於反向讀取電流，且順向讀取電流小於反向讀取電流的3000倍。
藉此，本發明之具單向導通特性的可變電阻式記憶單元透過加大通孔及下層金屬層之間的間隙，使可變電阻式記憶單元具有單向導通的特性。
前述實施方式之其他實施例如下：前述間隙可大於等於26奈米，且小於等於30奈米。
前述實施方式之其他實施例如下：前述設定電壓可大於等於4伏特，且小於等於6伏特。重置電壓可大於等於2伏特，且小於等於3伏特。
前述實施方式之其他實施例如下：前述可變電阻式記憶單元可堆疊於一鰭式電晶體結構的一互補式金屬氧化物半導體上。上層金屬層為一M10金屬層，且下層金屬層為一M9金屬層。
前述實施方式之其他實施例如下：前述可變電阻式記憶單元電性連接一電流限制單元。當可變電阻式記憶單元的一輸出電流大於一上限電流時，電流限制單元提供上限電流。上限電流小於等於20μA。
以下將參照圖式說明本發明之複數個實施例。為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施例中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之；並且重複之元件將可能使用相同的編號表示之。
此外，本文中當某一元件(或單元或模組等)「連接」於另一元件，可指所述元件是直接連接於另一元件，亦可指某一元件是間接連接於另一元件，意即，有其他元件介於所述元件及另一元件之間。而當有明示某一元件是「直接連接」於另一元件時，才表示沒有其他元件介於所述元件及另一元件之間。而第一、第二、第三等用語只是用來描述不同元件，而對元件本身並無限制，因此，第一元件亦可改稱為第二元件。且本文中之元件/單元/電路之組合非此領域中之一般周知、常規或習知之組合，不能以元件/單元/電路本身是否為習知，來判定其組合關係是否容易被技術領域中之通常知識者輕易完成。
請參閱第1圖及第2圖，第1圖係繪示本發明之第一實施例之具單向導通特性的可變電阻式記憶單元MU之示意圖。具單向導通特性的可變電阻式記憶單元MU包含一上層金屬層M x+1、一通孔Via x及一下層金屬層M x。通孔Via x連接上層金屬層M x+1。下層金屬層M x與通孔Via x之間具有一間隙G1。
詳細地說，可變電阻式記憶單元MU可為一通孔式可變電阻式記憶體，其形成於互補式金屬氧化物半導體中的金屬層及通孔之間的間隙G1。可變電阻式記憶單元MU的上層金屬層M x+1電性連接一字元線WL，與通孔Via x具有間隙G1的二下層金屬層M x電性連接源極線SL1、SL2。間隙G1可為一氧化層。間隙G1可大於等於26奈米，且小於等於30奈米。
由於間隙G1兩端的結構不相同(間隙G1的一端連接通孔Via x再連接至上層金屬層M x+1，另一端為下層金屬層M x)，可變電阻式記憶單元MU在電阻轉換層中具有氧元素分布不對稱的特性。當可變電阻式記憶單元MU的兩端被外接偏壓以在氧化層形成導電通道時，導電通道亦具有不對稱的特性，此特性會隨氧化層(即間隙G1)的寬度變大而愈加明顯，透過後續的反向操作，使可變電阻式記憶單元MU無法雙向導通。藉此，本發明之具單向導通特性的可變電阻式記憶單元MU透過加大通孔Via x及下層金屬層M x之間的間隙G1，使可變電阻式記憶單元MU具有單向導通的特性。
請配合參照第1圖至第5圖，第2圖係繪示本發明之第二實施例之具單向導通特性的可變電阻式記憶單元MU的製造方法100之流程圖，第3圖係繪示依照第2圖之具單向導通特性的可變電阻式記憶單元MU的製造方法100之各步驟對應之電壓-電流特性之示意圖，第4圖係繪示依照第2圖之具單向導通特性的可變電阻式記憶單元MU的製造方法100之單向導通狀態之電壓-電流特性之示意圖，第5圖係繪示依照第2圖之具單向導通特性的可變電阻式記憶單元MU的製造方法100之高電阻狀態及單向導通狀態之電壓-電流特性之比較示意圖。具單向導通特性的可變電阻式記憶單元MU的製造方法100包含一初始步驟S01、一形成步驟S02以及一反向重置步驟S03。初始步驟S01係提供一可變電阻式記憶單元MU。可變電阻式記憶單元MU之一初始狀態為一高電阻狀態。形成步驟S02係對下層金屬層M x施加一設定電壓Vs，並將上層金屬層M x+1耦接一接地電位Vg，使可變電阻式記憶單元MU由高電阻狀態轉換為一低電阻狀態。反向重置步驟S03係將下層金屬層M x耦接接地電位Vg，並對上層金屬層M x+1施加一重置電壓Vrs，使可變電阻式記憶單元MU由低電阻狀態變為一單向導通狀態。
具體而言，下層金屬層M x與上層金屬層M x+1之間具有一電壓差。初始步驟S01所提供之可變電阻式記憶單元MU可與第一實施例之可變電阻式記憶單元MU結構相同，本發明不以此為限。可變電阻式記憶單元MU於高電阻狀態時，具有雙向導通特性，如第3圖之初始步驟S01之電壓-電流特性之示意圖，不論施加於可變電阻式記憶單元MU兩端的電壓差大於零或小於零，可變電阻式記憶單元MU皆可導通。
在形成步驟S02中，下層金屬層M x與上層金屬層M x+1之間的電壓差(設定電壓Vs-接地電位Vg)大於零，接地電位Vg可為0伏特，設定電壓Vs可大於等於4伏特，且小於等於6伏特，但本發明不以此為限。流經下層金屬層M x與上層金屬層M x+1的電流及施加於下層金屬層M x與上層金屬層M x+1之間的電壓可對應第3圖之形成步驟S02之電壓-電流特性之示意圖。
進一步來說，形成步驟S02可包含一限流步驟。限流步驟係將可變電阻式記憶單元MU電性連接一電流限制單元(圖未繪示)。當可變電阻式記憶單元MU的一輸出電流大於一上限電流Ic時，電流限制單元提供上限電流Ic。上限電流Ic小於等於20μA。在第二實施例中，上限電流Ic可為20μA，但本發明不以此為限。詳細地說，電流限制單元可透過外接的電流限制電路對輸出電流進行限制，其用以偵測流經下層金屬層M x、通孔Via x及上層金屬層M x+1的輸出電流，並於輸出電流超過上限電流Ic時，將輸出電流限制為上限電流Ic，以避免間隙G1過度擊穿致使所形成的導電通道定形而無法被重置。
在反向重置步驟S03中，下層金屬層M x與上層金屬層M x+1之間的電壓差(接地電位Vg-重置電壓Vrs)小於零，接地電位Vg可為0伏特，重置電壓Vrs可大於等於2伏特，且小於等於3伏特，但本發明不以此為限。施加於下層金屬層M x與上層金屬層M x+1之間的電壓及流經下層金屬層M x與上層金屬層M x+1的電流可對應第3圖之反向重置步驟S03之電壓-電流特性之示意圖。
當可變電阻式記憶單元MU為單向導通狀態時，流經下層金屬層M x與上層金屬層M x+1的電流及電壓可對應第3圖之單向導通狀態之電壓-電流特性之示意圖，其亦可如第4圖所示。當下層金屬層M x與上層金屬層M x+1之間的讀取電壓Vm(見第8A圖及第8B圖)大於零時，一順向讀取電流If(見第10圖)依序流經下層金屬層M x、通孔Via x及上層金屬層M x+1。當下層金屬層M x與上層金屬層M x+1之間的讀取電壓Vm小於零時，一反向讀取電流Ir(見第7圖)依序流經上層金屬層M x+1、通孔Via x及下層金屬層M x。換句話說，當讀取電壓Vm大於0.5伏特時，流經可變電阻式記憶單元MU的順向讀取電流If大致介於10 -9安培(A)至10 -8安培(A)之間。當讀取電壓Vm小於負0.5伏特時，流經可變電阻式記憶單元MU的反向讀取電流Ir大致介於10 -13安培(A)至10 -11安培(A)之間。順向讀取電流If大於反向讀取電流Ir，且順向讀取電流If小於反向讀取電流Ir的3000倍。在第二實施例中，當讀取電壓Vm為1.5伏特時，由下層金屬層M x施加正電壓時的順向讀取電流If約為由上層金屬層M x+1施加正電壓時的反向讀取電流Ir的2500倍。由此可知，當可變電阻式記憶單元MU處於單向導通狀態時，順向讀取電流If遠大於反向讀取電流Ir，在讀取電壓Vm小於0時，反向讀取電流Ir極小，因此，可變電阻式記憶單元MU可視為無法導通。由第5圖可知，可變電阻式記憶單元MU於單向導通狀態時，其順向讀取電流If遠大於高電阻狀態時的順向讀取電流If。
藉此，本發明之具單向導通特性的可變電阻式記憶單元MU的製造方法100可作為記憶體陣列中的二極體結構，確保記憶體單元只透過單一方向進行讀取、寫入及清除操作，避免記憶體陣列因可雙向讀取而存在潛行電流，提升記憶體陣列的讀取精確度及穩定度。
請配合參照第6A圖、第6B圖及第6C圖，第6A圖係繪示本發明之第三實施例之具單向導通特性的可變電阻式記憶單元MU之示意圖，第6B圖係繪示依照第6A圖之具單向導通特性的可變電阻式記憶單元MU之俯視圖，第6C圖係繪示依照第6A圖之具單向導通特性的可變電阻式記憶單元MU之透射電子顯微鏡影像圖。在第三實施例中，可變電阻式記憶單元MU可與第一實施例之可變電阻式記憶單元MU結構相同，在此不再贅述。特別的是，可變電阻式記憶單元MU可堆疊於一鰭式電晶體結構F的一互補式金屬氧化物半導體上，而上層金屬層可為M10金屬層(即金屬層M10)，且下層金屬層可為M9金屬層(即金屬層M9)。鰭式電晶體結構F可包含一源極S、一閘極G及一汲極D。由於M10金屬層之通孔Via x的形狀相較其他金屬層M1、M2、M3、M4、M5、M6、M7、M8之通孔較為細窄，因此，通孔Via x與M9金屬層之間的間隙G1較寬。藉此，本發明之具單向導通特性的可變電阻式記憶單元MU將M10金屬層、通孔Via x及M9金屬層分別配置為可變電阻式記憶單元MU之上層金屬層M x+1、通孔Via x及下層金屬層M x，可獲得較顯著的單向導通特性。
請配合參照第2圖、第6A圖至第7圖，第7圖係繪示依照第6A圖之具單向導通特性的可變電阻式記憶單元MU之導電通道之形成示意圖。在第7圖中，最左側為經由形成步驟S02轉變為低電阻狀態的可變電阻式記憶單元MU的示意圖，通孔Via x及下層金屬層M x皆由可導電的銅(Cu)製成，通孔Via x與下層金屬層M x之間的間隙G1為絕緣氧化層，且具有氧空缺(Vo 2+)形成的導電通道。由於可變電阻式記憶單元MU的結構不對稱(一側為通孔Via x，一側為下層金屬層M x)，氧空缺堆疊於間隙G1的上半部。若此時對通孔Via x施加重置電壓Vrs，將下層金屬層M x耦接接地電位Vg，反向讀取電流Ir由上層金屬層M x+1向下層金屬層M x流動。
將第7圖左側的可變電阻式記憶單元MU分為上半部及下半部觀察，在上半部中，些微氧離子( O 2-)受焦耳熱效應(Joule Heating)影響與氧空缺結合抵銷。在下半部中，氧離子因電子空缺(Electron Depletion)及焦耳熱效應與氧空缺大幅抵銷，使得氧空缺殘留於間隙G1的上半部，而形成單向導通狀態，如第7圖之右側所示。
請配合參照第7圖、第8A圖及第8B圖，第8A圖係繪示依照第6A圖之具單向導通特性的可變電阻式記憶單元MU之順向讀取之能帶隙之示意圖，第8B圖係繪示依照第6A圖之具單向導通特性的可變電阻式記憶單元MU之反向讀取之能帶隙之示意圖。由第8A圖及第8B圖可知，單向導通狀態的可變電阻式記憶單元MU的間隙G1包含空乏區、具有氧空缺的氧化層。通孔Via x與間隙G1之間具有金屬氧化層。氧化層可為低介電系數的氧化矽(SiOx)，金屬氧化層可為氮氧化鉭(TaON)或氮化鉭(TaN)。由於氧空缺僅殘留於靠近通孔Via x一側的氧化層，故於順向讀取(讀取電壓Vm施加於下層金屬層M x)時，電子( e -)由通孔Via x向下層金屬層M x的方向移動，電子借助氧空缺將氧化層穿隧，而導通，如第8A圖所示。於反向讀取(讀取電壓Vm施加於通孔Via x)時，電子( e -)由下層金屬層M x向通孔Via x的方向移動，電子移動至氧化層時，殘留於絕緣的氧化層中的氧空缺無法與電子結合，因此於反向讀取時無法導通。
請配合參照第6A圖、第9圖及第10圖，第9圖係繪示依照第6A圖之具單向導通特性的可變電阻式記憶單元MU對應不同溫度之電壓-電流特性之示意圖，第10圖係繪示依照第6A圖之具單向導通特性的可變電阻式記憶單元MU進行穩定性測試之電流之示意圖。第9圖係繪示可變電阻式記憶單元MU在溫度為攝氏25˚C、攝氏75˚C、攝氏125˚C及攝氏175˚C時，讀取電壓Vm介於-2伏特至2伏特之間對應的電流。由第9圖可知，當溫度介於攝氏25˚C至攝氏175˚C之間時，具單向導通特性的可變電阻式記憶單元MU的順向讀取電流If皆至少為反向讀取電流Ir的2000倍。在第10圖係繪示讀取電壓Vm為1伏特時，10k秒內的順向讀取電流If及反向讀取電流Ir變化。藉此，本發明之具單向導通特性的可變電阻式記憶單元MU可耐高溫且長時間保有順向讀取電流If遠大於反向讀取電流Ir的單向整流特性。
由上述實施方式可知，本發明具有下列優點，其一，本發明之具單向導通特性的可變電阻式記憶單元透過加大通孔及下層金屬層之間的間隙，使可變電阻式記憶單元具有單向導通的特性；其二，本發明之具單向導通特性的可變電阻式記憶單元的製造方法可作為記憶體陣列中的二極體結構，確保記憶體單元只透過單一方向進行讀取、寫入及清除操作，避免記憶體陣列因可雙向讀取而存在潛行電流，提升記憶體陣列的讀取精確度及穩定度；其三，本發明之具單向導通特性的可變電阻式記憶單元可耐高溫且長時間保有順向讀取電流遠大於反向讀取電流的單向整流特性。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:製造方法 D:汲極 F:鰭式電晶體結構 Ic:上限電流 If:順向讀取電流 Ir:反向讀取電流 G:閘極 G1:間隙 MU:可變電阻式記憶單元 M x+1:上層金屬層 M x:下層金屬層 M1,M2,M3,M4,M5,M6,M7,M8:其他金屬層 M9,M10:金屬層 S:源極 SL1,SL2:源極線 S01:初始步驟 S02:形成步驟 S03:反向重置步驟 Via x:通孔 Vrs:重置電壓 Vs:設定電壓 Vg:接地電位 Vm:讀取電壓 WL:字元線
第1圖係繪示本發明之第一實施例之具單向導通特性的可變電阻式記憶單元之示意圖； 第2圖係繪示本發明之第二實施例之具單向導通特性的可變電阻式記憶單元的製造方法之流程圖； 第3圖係繪示依照第2圖之具單向導通特性的可變電阻式記憶單元的製造方法之各步驟對應之電壓-電流特性之示意圖； 第4圖係繪示依照第2圖之具單向導通特性的可變電阻式記憶單元的製造方法之單向導通狀態之電壓-電流特性之示意圖； 第5圖係繪示依照第2圖之具單向導通特性的可變電阻式記憶單元的製造方法之高電阻狀態及單向導通狀態之電壓-電流特性之比較示意圖； 第6A圖係繪示本發明之第三實施例之具單向導通特性的可變電阻式記憶單元之示意圖； 第6B圖係繪示依照第6A圖之具單向導通特性的可變電阻式記憶單元之俯視圖； 第6C圖係繪示依照第6A圖之具單向導通特性的可變電阻式記憶單元之透射電子顯微鏡(Transmission Electron Microscope；TEM)影像圖； 第7圖係繪示依照第6A圖之具單向導通特性的可變電阻式記憶單元之導電通道之形成示意圖； 第8A圖係繪示依照第6A圖之具單向導通特性的可變電阻式記憶單元之順向讀取之能帶隙(Energy Band Gap)之示意圖； 第8B圖係繪示依照第6A圖之具單向導通特性的可變電阻式記憶單元之反向讀取之能帶隙之示意圖； 第9圖係繪示依照第6A圖之具單向導通特性的可變電阻式記憶單元對應不同溫度之電壓-電流特性之示意圖；及 第10圖係繪示依照第6A圖之具單向導通特性的可變電阻式記憶單元進行穩定性測試之電流之示意圖。
100:製造方法
G1:間隙
Mx+1:上層金屬層
Mx:下層金屬層
S01:初始步驟
S02:形成步驟
S03:反向重置步驟
Viax:通孔
Vrs:重置電壓
Vs:設定電壓
Vg:接地電位

Claims (10)

  1. 一種具單向導通特性的可變電阻式記憶單元的製造方法，包含：一初始步驟，係提供該可變電阻式記憶單元，該可變電阻式記憶單元之一初始狀態為一高電阻狀態，其中該可變電阻式記憶單元包含一上層金屬層、一通孔及一下層金屬層，該上層金屬層連接該通孔，且該下層金屬層與該通孔之間具有一間隙；一形成步驟，係對該下層金屬層施加一設定電壓，並將該上層金屬層耦接一接地電位，使該可變電阻式記憶單元由該高電阻狀態轉換為一低電阻狀態；以及一反向重置步驟，係將該下層金屬層耦接該接地電位，並對該上層金屬層施加一重置電壓，使該可變電阻式記憶單元由該低電阻狀態變為一單向導通狀態；其中，當該下層金屬層與該上層金屬層之間的一讀取電壓大於零時，一順向讀取電流依序流經該下層金屬層、該通孔及該上層金屬層，當該下層金屬層與該上層金屬層之間的該讀取電壓小於零時，一反向讀取電流依序流經該上層金屬層、該通孔及該下層金屬層，該順向讀取電流大於該反向讀取電流，且該順向讀取電流小於該反向讀取電流的3000倍。
  2. 如請求項1所述之具單向導通特性的可變電阻式記憶單元的製造方法，其中該間隙大於等於26奈米， 且小於等於30奈米。
  3. 如請求項1所述之具單向導通特性的可變電阻式記憶單元的製造方法，其中該設定電壓大於等於4伏特，且小於等於6伏特，其中該重置電壓大於等於2伏特，且小於等於3伏特。
  4. 如請求項1所述之具單向導通特性的可變電阻式記憶單元的製造方法，其中該可變電阻式記憶單元堆疊於一鰭式電晶體結構的一互補式金屬氧化物半導體上，該互補式金屬氧化物半導體由該鰭式電晶體結構朝向該可變電阻式記憶單元依序包含一M1金屬層、一M2金屬層、一M3金屬層、一M4金屬層、一M5金屬層、一M6金屬層、一M7金屬層、一M8金屬層、一M9金屬層及一M10金屬層，該上層金屬層為該M10金屬層，且該下層金屬層為該M9金屬層。
  5. 如請求項1所述之具單向導通特性的可變電阻式記憶單元的製造方法，其中該形成步驟包含：一限流步驟，係將該可變電阻式記憶單元電性連接一電流限制單元，當該可變電阻式記憶單元的一輸出電流大於一上限電流時，該電流限制單元提供該上限電流；其中，該上限電流小於等於20μA。
  6. 一種具單向導通特性的可變電阻式記憶單元，包含：一上層金屬層；一通孔，連接該上層金屬層；以及一下層金屬層，與該通孔之間具有一間隙；其中，當該下層金屬層被施加一設定電壓，且該上層金屬層耦接一接地電位時，該可變電阻式記憶單元由一高電阻狀態轉換為一低電阻狀態；其中，當該下層金屬層耦接該接地電位，且該上層金屬層被施加一重置電壓，該可變電阻式記憶單元由該低電阻狀態變為一單向導通狀態；其中，當該下層金屬層與該上層金屬層之間的一讀取電壓大於零時，一順向讀取電流依序流經該下層金屬層、該通孔及該上層金屬層，當該下層金屬層與該上層金屬層之間的該讀取電壓小於零時，一反向讀取電流依序流經該上層金屬層、該通孔及該下層金屬層，該順向讀取電流大於該反向讀取電流，且該順向讀取電流小於該反向讀取電流的3000倍。
  7. 如請求項6所述之具單向導通特性的可變電阻式記憶單元，其中該間隙大於等於26奈米，且小於等於30奈米。
  8. 如請求項6所述之具單向導通特性的可變電 阻式記憶單元，其中該設定電壓大於等於4伏特，且小於等於6伏特，其中該重置電壓大於等於2伏特，且小於等於3伏特。
  9. 如請求項6所述之具單向導通特性的可變電阻式記憶單元，其中該可變式電阻記憶單元堆疊於一鰭式電晶體結構的一互補式金屬氧化物半導體上，該互補式金屬氧化物半導體由該鰭式電晶體結構朝向該可變電阻式記憶單元依序包含一M1金屬層、一M2金屬層、一M3金屬層、一M4金屬層、一M5金屬層、一M6金屬層、一M7金屬層、一M8金屬層、一M9金屬層及一M10金屬層，該上層金屬層為該M10金屬層，且該下層金屬層為該M9金屬層。
  10. 如請求項6所述之具單向導通特性的可變電阻式記憶單元，其中該可變電阻式記憶單元電性連接一電流限制單元，當該可變電阻式記憶單元的一輸出電流大於一上限電流時，該電流限制單元提供該上限電流；其中，該上限電流小於等於20μA。
TW112127445A 2023-07-21 2023-07-21 具單向導通特性的可變電阻式記憶單元及其製造方法 TWI851350B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW112127445A TWI851350B (zh) 2023-07-21 2023-07-21 具單向導通特性的可變電阻式記憶單元及其製造方法
US18/414,880 US12431194B2 (en) 2023-07-21 2024-01-17 Resistive random access memory unit with one-way conduction characteristic and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112127445A TWI851350B (zh) 2023-07-21 2023-07-21 具單向導通特性的可變電阻式記憶單元及其製造方法

Publications (2)

Publication Number Publication Date
TWI851350B true TWI851350B (zh) 2024-08-01
TW202505991A TW202505991A (zh) 2025-02-01

Family

ID=93283784

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112127445A TWI851350B (zh) 2023-07-21 2023-07-21 具單向導通特性的可變電阻式記憶單元及其製造方法

Country Status (2)

Country Link
US (1) US12431194B2 (zh)
TW (1) TWI851350B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140273314A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. High Productivity Combinatorial Workflow to Screen and Design Chalcogenide Materials as Non Volatile Memory Current Selector
US20170365643A1 (en) * 2016-06-17 2017-12-21 Altera Corporation Parallel configured resistive memory elements
TW201916324A (zh) * 2017-09-28 2019-04-16 美商英特爾股份有限公司 電阻式隨機存取記憶體裝置及製造方法
TW202023022A (zh) * 2018-10-01 2020-06-16 美商橫杆股份有限公司 電阻式隨機存取記憶體和製作技術
US20200259079A1 (en) * 2004-02-06 2020-08-13 Hefei Reliance Memory Limited Two-terminal reversibly switchable memory device
TW202141791A (zh) * 2020-04-24 2021-11-01 台灣積體電路製造股份有限公司 記憶體裝置、積體晶片與用於形成記憶體裝置的方法
TW202201263A (zh) * 2020-06-18 2022-01-01 台灣積體電路製造股份有限公司 記憶體裝置、積體電路裝置及其製造方法
US20220252565A1 (en) * 2005-02-23 2022-08-11 Bao Tran Electronic device
TW202245230A (zh) * 2021-04-30 2022-11-16 台灣積體電路製造股份有限公司 記憶體裝置及其操作方法
TW202310328A (zh) * 2017-09-12 2023-03-01 成真股份有限公司 使用非揮發性記憶體單元之商業化標準現場可編程邏輯閘陣列（ｆｐｇａ）積體電路晶片組成之邏輯運算驅動器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8830725B2 (en) * 2011-08-15 2014-09-09 International Business Machines Corporation Low temperature BEOL compatible diode having high voltage margins for use in large arrays of electronic components
US9299430B1 (en) * 2015-01-22 2016-03-29 Nantero Inc. Methods for reading and programming 1-R resistive change element arrays

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200259079A1 (en) * 2004-02-06 2020-08-13 Hefei Reliance Memory Limited Two-terminal reversibly switchable memory device
US20220252565A1 (en) * 2005-02-23 2022-08-11 Bao Tran Electronic device
US20140273314A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. High Productivity Combinatorial Workflow to Screen and Design Chalcogenide Materials as Non Volatile Memory Current Selector
US20170365643A1 (en) * 2016-06-17 2017-12-21 Altera Corporation Parallel configured resistive memory elements
TW202310328A (zh) * 2017-09-12 2023-03-01 成真股份有限公司 使用非揮發性記憶體單元之商業化標準現場可編程邏輯閘陣列（ｆｐｇａ）積體電路晶片組成之邏輯運算驅動器
TW201916324A (zh) * 2017-09-28 2019-04-16 美商英特爾股份有限公司 電阻式隨機存取記憶體裝置及製造方法
TW202023022A (zh) * 2018-10-01 2020-06-16 美商橫杆股份有限公司 電阻式隨機存取記憶體和製作技術
TW202141791A (zh) * 2020-04-24 2021-11-01 台灣積體電路製造股份有限公司 記憶體裝置、積體晶片與用於形成記憶體裝置的方法
TW202201263A (zh) * 2020-06-18 2022-01-01 台灣積體電路製造股份有限公司 記憶體裝置、積體電路裝置及其製造方法
TW202245230A (zh) * 2021-04-30 2022-11-16 台灣積體電路製造股份有限公司 記憶體裝置及其操作方法

Also Published As

Publication number Publication date
TW202505991A (zh) 2025-02-01
US20250029655A1 (en) 2025-01-23
US12431194B2 (en) 2025-09-30

Similar Documents

Publication Publication Date Title
Cho et al. Rewritable switching of one diode-one resistor nonvolatile organic memory devices
TWI732723B (zh) 電阻式記憶胞及其相關的陣列結構
JP5160116B2 (ja) 不揮発性メモリ素子
US8466032B2 (en) Systems and methods for fabricating self-aligned memory cell
JP4103497B2 (ja) 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
CN101548336B (zh) 电阻变化型非易失性存储装置
TWI682403B (zh) 記憶體架構及其操作方法
US10854307B2 (en) Apparatuses and/or methods for operating a memory cell as an anti-fuse
CN100573896C (zh) 具有串联的电阻节点的存储器件
US12315561B2 (en) Semiconductor memory devices with different word lines
US20240274189A1 (en) Semiconductor memory devices with differential threshold voltages
TWI851350B (zh) 具單向導通特性的可變電阻式記憶單元及其製造方法
US20250253004A1 (en) One-Time Programmable (OTP) Memory and Method of Operating the Same
US10374152B2 (en) Magnetic tunnel junction based anti-fuses with cascoded transistors
TW202336759A (zh) 類神經網路系統、高效率內嵌式人工突觸元件及其操作方法
Rosendale et al. Storage element scaling impact on CNT memory retention and ON/OFF window
TWI899958B (zh) 記憶體裝置及形成記憶體裝置的方法
Tada et al. Three-terminal nonvolatile resistive-change device integrated in Cu-BEOL
CN222354737U (zh) 记忆体装置
TW202336758A (zh) 類神經網路系統、高密度內嵌式人工突觸元件及其操作方法
TW202450436A (zh) 記憶體元件及其製作方法