TWI848518B - 記憶體結構及其設計方法 - Google Patents

記憶體結構及其設計方法 Download PDF

Info

Publication number
TWI848518B
TWI848518B TW112101182A TW112101182A TWI848518B TW I848518 B TWI848518 B TW I848518B TW 112101182 A TW112101182 A TW 112101182A TW 112101182 A TW112101182 A TW 112101182A TW I848518 B TWI848518 B TW I848518B
Authority
TW
Taiwan
Prior art keywords
type
memory
type well
well
pickup
Prior art date
Application number
TW112101182A
Other languages
English (en)
Other versions
TW202343753A (zh
Inventor
楊智銓
張朝淵
林士豪
包家豪
張峰銘
洪連嶸
王屏薇
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202343753A publication Critical patent/TW202343753A/zh
Application granted granted Critical
Publication of TWI848518B publication Critical patent/TWI848518B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G06F30/3953—Routing detailed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Semiconductor Memories (AREA)

Abstract

本揭露描述了包括記憶體單元陣列的記憶體結構。記憶體單元陣列包括記憶體單元和在第一方向上延伸的第一N型井。記憶體結構還包括形成在記憶體結構的外圍區中的第二N型井。第二N型井在第二方向上延伸，並且與第一N型井之一者接觸。記憶體結構還包括形成在第二N型井中的拾取區。拾取區電性耦合至第一N型井之一者。

Description

記憶體結構及其設計方法
本揭露係關於一種記憶體結構，特別是在SRAM電路中放置共享拾取區和外圍電路的記憶體結構。
使用包括數位單元和類比單元的各種單元來設計並且基於其來製造積體電路(integrated circuit；IC)。隨著積體電路中的電晶體在物理尺寸上變得更小和更密集地放置，更多的設計考量正在發展以減少漏電並且防止閂鎖效應(latch-up effect)。
本揭露提供一種記憶體結構。記憶體結構包括記憶體單元陣列、第二N型井、以及拾取區。記憶體單元陣列包括複數記憶體單元和在第一方向上延伸的複數第一N型井。第二N型井形成在記憶體結構的外圍區中。第二N型井在第二方向上延伸，並且與第一N型井之一者接觸。拾取區形成在第二N型井中。拾取區電性耦接至第一N型井之一者。
本揭露提供一種記憶體結構。記憶體結構包括記憶體單元陣列、 第二N型井、以及複數拾取區。記憶體單元陣列包括複數記憶體單元和在第一方向上延伸的複數第一N型井。第一N型井之每一者包括遠端邊界和與遠端邊界相對的近端邊界。第二N型井在垂直於第一方向的第二方向上延伸，並且第二N型井與第一N型井之每一者的遠端邊界接觸。拾取區形成在第二N型井中。拾取區之每一者電性耦接至第一N型井之每一者。
本揭露提供一種記憶體結構之設計方法。記憶體結構之設計方法包括掃描記憶體結構的電路佈局。記憶體結構包括在第一方向上延伸的複數第一N型井和形成在第一N型井上的複數記憶體單元。記憶體結構之設計方法還包括確定第一N型井之一者的遠端邊界和近端邊界；放置在垂直於第一方向的第二方向上延伸的第二N型井，其中第二N型井與第一N型井的遠端邊界的一或多者接觸；以及在第二N型井放置複數拾取區。
100:積體電路佈局
102:基板
104:靜態隨機存取記憶體單元
105:位元線
106:字元線
108:N型井
109:N型井
110:N型拾取區
111:外圍裝置
120:記憶體單元陣列
122:近端靜態隨機存取記憶體邊緣區
124:遠端靜態隨機存取記憶體邊緣區
126:外圍區
128:P型拾取區
130:N型拾取區
132:P型拾取區
134:N型拾取區
140:邏輯反相器
142:上拉和下拉電晶體
150:遠端邊界
151:近端邊界
200:積體電路佈局
209:N型井
210:共享N型拾取區、共享拾取區
211:外圍裝置
224:遠端靜態隨機存取記憶體邊緣區
143:P型拾取區
302:放大圖
304:閘極結構
306:源極/汲極接點結構
310:放大圖
312:冗餘電晶體結構
314:鰭片結構
316:源極/汲極結構
318:源極/汲極接點
320:放大圖
322:冗餘電晶體結構
324:鰭片結構
326:源極/汲極結構
328:源極/汲極接點
330:放大圖
332:主動電晶體結構
334:鰭片結構
336:源極/汲極結構
338:源極/汲極接點
400:積體電路佈局
402:P型井
411:外圍裝置
412:遠端靜態隨機存取記憶體邊緣區
420:放大圖
422:冗餘電晶體結構
424:鰭片結構
426:源極/汲極結構
428:源極/汲極接點
430:放大圖
432:主動電晶體結構
434:鰭片結構
436:源極/汲極結構
438:源極/汲極接點
450:共享P型拾取區
500:方法
502:操作
504:操作
506:操作
600:計算機系統
602:輸入/輸出介面
603:輸入/輸出裝置
604:處理器
606:通訊基礎建設或匯流排
608:主記憶體
610:次要儲存裝置、次要記憶體
612:硬碟驅動器
614:可移動儲存裝置、可移動儲存驅動器
618:可移動儲存單元
620:介面
622:可移動儲存單元
624:通訊介面、網路介面
626:通訊路徑
628:遠程裝置
700:方法
701:操作
702:操作
703:操作
揭露實施例可透過閱讀以下之詳細說明以及範例並配合相應之圖式以更詳細地了解。需要注意的是，依照業界之標準操作，各種特徵部件並未依照比例繪製。事實上，為了清楚論述，各種特徵部件之尺寸可以任意地增加或減少。
第1圖是根據一些實施例的結合記憶體單元的陣列的積體電路佈局的示意圖。
第2圖是根據一些實施例的結合共享拾取區和記憶體單元的陣列的積體電路佈局的示意圖。
第3圖包括根據一些實施例的第2圖的積體電路佈局的各種放大視圖的示意 圖。
第4圖是根據一些實施例的結合共享拾取區和記憶體單元的陣列的積體電路佈局的示意圖。
第5圖是根據一些實施例的用於在積體電路中放置共享拾取區的方法的流程圖。
第6圖是根據一些實施例的用於實現本揭露的各種實施例的示例性計算機系統的示意圖。
第7圖是根據一些實施例的基於圖形資料庫系統(graphic database system；GDS)文件形成標準單元結構和導線放置和饒線(placement and routing)的過程的示意圖。
本揭露提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定實施例，以簡化說明。當然，這些特定的範例並非用以限定。舉例來說，若是本揭露敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含上述第一特徵與上述第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可能未直接接觸的實施例。另外，以下本揭露不同實施例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。
此外，其與空間相關用詞。例如“在...下方”、“下方”、“較低的”、 “上方”、“較高的”及類似的用詞，係為了便於描述圖示中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。除此之外，設備可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。
如此處所用，術語“標稱(nominal)”是指在產品或製程的設計階段設置的部件或製程操作的特性或參數的期望值或目標值，以及高於及/或低於期望值的數值範圍。數值的範圍可以是由於製程或公差的微小變化。
如此處所用，術語“垂直”是指標稱上垂直於基板表面。
在一些實施例中，術語“約”和“大抵”可以表示在一個數值的20%內變化的給定量的數值(例如：數值的±1%、±2%、±3%、±4%、±5%、±10%、±20%)。這些數值僅是示例而不是限制性的。術語“約”和“大抵”可以指本技術領域中具有通常知識者根據此處的教導所解釋的數值的百分比。
半導體積體電路(IC)工業呈指數成長。在IC材料及IC設計的技術進步產生多個IC世代，每一個IC世代比上一個IC世代有更小及更複雜的電路。在IC發展過程中，幾何尺寸(例如：製程可作出之最小部件)會下降，而功能密度(例如：每一晶片區域的相連裝置數量)通常都會增加。此微縮過程藉由增加生產效率及降低相關成本提供了好處。此微縮亦增加了處理及製造IC的複雜性。舉例來說，在記憶體裝置(例如靜態隨機存取記憶體(static random-access memory；SRAM)裝置)中，漏電問題在先進製程節點中變得更加嚴重。
SRAM通常是指在施加電力時保留儲存資料的記憶體或儲存裝置，並且其效能可以取決於佈局。舉例來說，SRAM叢集(macro)的內部SRAM 單元的效能與SRAM叢集的邊緣SRAM單元不同。本揭露的SRAM叢集是指包含記憶體單元陣列以及外圍電路的電路佈局，例如預充電電路、寫入輔助電路、控制區塊(control block)、輸入/輸出區塊(I/O block)、列行解碼器(row & column decoder)等。外圍電路耦接至SRAM單元陣列以控制及/或改善記憶體裝置的讀取/寫入效能。拾取區(或區域)已在邊緣SRAM單元和外圍電路中實現，以穩定井電位並且促進整個SRAM叢集的均勻電荷分佈，從而在SRAM陣列的SRAM單元之間實現均勻效能。然而，隨著電路幾何尺寸的縮小，相鄰N型井(或N井)和P型井(或P井)之間的漏電由於摻雜物擴散而變得更加嚴重。這導致拾取區中更高的N型井和P型井電阻以及更高的拾取電阻，這降低了裝置效能。
根據一些實施例，本揭露中描述的各種實施例涉及在SRAM電路中放置共享拾取區和外圍電路以提高裝置密度和效能。在一些實施例中，自動放置和饒線(automatic placement and routing；APR)工具可以被配置以掃描SRAM電路的電路佈局並且識別適合於實現拾取區的電路佈局的區域。在一些實施例中，用於放置外圍電路(例如，預充電電路或寫輔助電路)的遠端N型井(far-end n-type well)可以被放置與記憶體單元陣列的N型井直接相鄰或接觸。在遠端N型井中形成的N型拾取區可以被放置與SRAM陣列的N型井直接相鄰。在一些實施例中，環繞式閘極(gate-all-around；GAA)場效電晶體或鰭式場效電晶體(finFET)可以用於記憶體單元、預充電電路及/或寫入輔助電路。GAA和finFET裝置的發展旨在滿足對更高儲存容量、更快處理系統、更高效能和更低相關成本的需求。GAA和finFET裝置還提供降低漏電流的好處。具體來說，GAA裝置可以減少短通道效應並且進一步提高載子遷移率。本揭露描述了形成和放置共享拾取區，該共享拾取區域放置在邊緣SRAM單元或相鄰邊緣SRAM單元，並且 包含GAA及/或finFET裝置。共享拾取區可以由外圍電路和SRAM單元兩者存取，並且提供減少裝置佔位面積(device footprint)和增加裝置密度的好處。
第1圖是根據一些實施例的IC佈局的示意圖。IC佈局100可以包括基板102和在其上形成的結構/裝置。在一些實施例中，IC佈局100顯示了SRAM叢集電路。為了清楚描述起見，IC佈局100的區域可以被分成包括SRAM單元104的記憶體單元陣列120、近端SRAM邊緣區122、遠端SRAM邊緣區124和外圍區126。IC佈局100可以進一步包括其他合適結構，並且為了簡單起見未在第1圖中顯示。IC佈局100中的部件用於說明目的，並且未按比例繪製。
基板102可以是半導體材料，例如矽。在一些實施例中，基板102包括晶體矽基板(例如：晶圓(wafer))。在一些實施例中，基板102包括(i)元素半導體，例如鍺；(ii)化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；(iii)合金半導體，包括碳化矽鍺、矽鍺、砷化鎵、磷化鎵銦、砷化鎵銦、磷砷化鎵銦、砷化鋁銦及/或砷化鋁鎵；或(iv)其組合。此外，基板102可以取決於設計要求(例如：P型基板或N型基板)被摻雜。在一些實施例中，基板102可以摻雜有P型摻雜物(例如：硼、銦、鋁或鎵)或N型摻雜物(例如：磷或砷)。
記憶體單元陣列120可以包括記憶體單元的陣列，例如SRAM單元104。SRAM單元104在沿著第一方向(例如：x方向)延伸的列(row)和沿著第二方向(例如：y方向)延伸的行(column)中佈置。每一行包括一對沿著第二方向延伸的位元線105，其有助於從相應的SRAM單元104讀取資料及/或將數據寫入到相應的SRAM單元104。每一列包括有助於逐列(row-by-row basis)存取相應SRAM單元104的字元線106。每一個SRAM單元104可以電性連接至相應 的位元線105和字元線106。SRAM單元104可以包括用於形成記憶體單元的任何合適電路元件，例如一對交叉耦合的邏輯反相器140以及上拉和下拉電晶體142。
N型井108可以形成在記憶體單元陣列120中，並且在第一方向(例如：x方向)上延伸。在記憶體單元陣列120中形成的N型井108可以藉由使用一或多個合適N型摻雜物(例如磷或砷)摻雜基板102來形成。每一個N型井108可以包括遠端邊界(far-end boundary)150(例如：靠近外圍區126的端部)和近端邊界(near-end boundary)151(例如：與遠端邊界相對的端部)。每一列SRAM單元104可以形成在N型井108上。
可以在邊緣SRAM區域中形成拾取區以穩定井電位，並且促進整個SRAM叢集的均勻電荷分佈，並且因此可以實現記憶體單元陣列120的SRAM單元104之間的均勻效能。舉例來說，P型拾取區128和N型拾取區130可以形成在近端SRAM邊緣區122中。作為另一示例，P型拾取區132和N型拾取區134可以形成在遠端SRAM邊緣區124中。N型拾取區134可以形成在N型井108中。拾取區可以包括具有合適端子(terminal)(例如：冗餘源極/汲極接點(dummy source/drain contact))的冗餘電晶體裝置(第1圖中未顯示)，用於與外部電壓電位耦接以穩定井電位，並且促進整個SRAM叢集中的均勻電荷分佈。
外圍區126可以包括形成在其中的N型井109、N型拾取區110和外圍裝置111。在一些實施例中，外圍裝置111可以包括用於形成預充電電路、寫入輔助電路、控制區塊、I/O區塊、列和行解碼器的裝置、以及任何合適裝置。為了簡單起見，第1圖未顯示外圍裝置111的詳細電路。在一些實施例中，N型井109可以與在記憶體單元陣列120中形成的N型井108相似。舉例來說，N型井109可以具有與N型井108相似的摻雜物濃度。在一些實施例中，摻雜物濃度可以不 同。在一些實施例中，N型拾取區110可以形成在N型井109中以穩定井電位，並且促進整個外圍區126的均勻電荷分佈。在一些實施例中，N型拾取區110可以包括與形成在N型拾取區134和N型拾取區130中的那些相似的冗餘電晶體。
在一些實施例中，在P型拾取區132、N型拾取區134和N型拾取區110中形成的冗餘電晶體可以使用對漏電流或井結構之間的擴散更敏感的平面電晶體裝置來形成。為了防止跨井擴散(cross-well diffusion)，例如P型拾取區132和N型拾取區134之間的擴散，形成在遠端SRAM邊緣區124中的P型拾取區132可以在第一方向(例如：x方向)上從N型拾取區134具有偏移，如第1圖所示。
第2圖是根據一些實施例的結合外圍區和SRAM邊緣區之間的共享拾取區的IC佈局的示意圖。IC佈局200顯示了記憶體結構，其可以包括遠端SRAM邊緣區224、N型井209和共享N型拾取區210。外圍電路(例如用於記憶體單元陣列120的預充電電路和寫入輔助電路)可以形成在N型井209中。在一些實施例中，外圍電路可以包括使用GAA及/或finFET結構形成的外圍裝置211。在一些實施例中，外圍裝置211可以形成耦接至記憶體單元120的預充電電路。在一些實施例中，IC佈局200顯示了SRAM叢集電路。IC佈局200中的部件用於說明目的，並且未按比例繪製。第1圖和第2圖中相同的圖式標記通常表示相同、功能相似及/或結構相似的元件。
與如第1圖所示的與N型井108電性分開和物理分開的N型井109相比，第2圖所示的N型井209可以形成與N型井108相鄰或接觸，使得N型井209和N型井108可以彼此電性耦合。共享N型拾取區210可以形成在N型井209中，並且還透過N型井209電耦接至N型井108。P型拾取區143可以形成與N型井108和N型井209相鄰或接觸。在一些實施例中，P型拾取區143還可以鄰接(abut)共享 拾取區210。外圍裝置211的主動電晶體結構、共享N型拾取區210的冗餘電晶體結構、以及P型拾取區143的冗餘電晶體結構可以使用GAA及/或finFET結構形成。因此，上述結構如第2圖所示可以彼此相鄰或接觸放置，因為與第1圖所示的使用平面電晶體結構形成的外圍裝置和拾取區相比，GAA和finFET結構的相鄰井和電晶體結構之間的擴散可以更低。
N型井209和N型井108可以彼此相鄰或接觸，並且因此彼此電性耦合。因此，共享N型拾取區210可以被外圍區126中的外圍裝置211和記憶體單元陣列120中的SRAM單元104中的兩者電性存取。舉例來說，施加到共享N型拾取區210的電壓電位可以穩定井電位，並且促進整個N型井209和N型井108的均勻電荷分佈。由於比起在第1圖中N型井109相對於N型井108，N型井209更靠近N型井108，IC佈局200的裝置佔位面積可以小於第1圖的IC佈局100的裝置佔位面積，這反過來導致IC佈局200具有比IC佈局100的裝置密度更高的裝置密度。
第3圖是根據一些實施例的結合了外圍區和SRAM邊緣區之間的共享拾取區的IC佈局的區域的各種示意圖。參照第2圖中描述的IC佈局200來描述第3圖的放大示意圖，並且第2圖和第3圖中相同的圖式標記通常表示相同、功能相似及/或結構相似的元件。第3圖中顯示的部件用於說明目的，並且未按比例繪製。
放大圖302顯示N型井209、共享N型拾取區210、N型井108和形成在上述區域內的電晶體結構的部分的俯視佈局圖。如放大圖302所示，閘極結構304大抵沿著第二方向(例如：y方向)延伸，並且源極/汲極接點結構306大抵沿著第一方向(例如：x方向)延伸。在一些實施例中，閘極結構304和源極/汲極接點結構306可以是GAA或finFET結構的部件。舉例來說，閘極結構304可以 使用多晶矽材料形成，並且被稱為“多晶閘極”。如放大圖302所示，N型井209與N型井108直接或物理接觸，並且因此彼此電性耦合。
進一步的放大圖310是在共享N型拾取區210中形成的冗餘電晶體結構312的示意圖。冗餘電晶體結構312可以是GAA裝置，並且包括使用奈米結構形成的電晶體通道(為了簡單起見未在放大圖310中顯示)。冗餘電晶體結構312可以包括鰭片結構314、源極/汲極結構316和源極/汲極接點318。在一些實施例中，可以使用合適圖案化和蝕刻製程在N型井209上形成鰭片結構314。在一些實施例中，鰭片結構314和源極/汲極結構316兩者可以使用N型摻雜物摻雜，使得鰭片結構314、源極/汲極結構316和N型井209形成導電路徑。在一些實施例中，鰭片結構314可以使用與N型井209中使用的那些相似的N型摻雜物來摻雜。在一些實施例中，源極/汲極結構316的摻雜物濃度可以高於鰭片結構314或N型井209的摻雜物濃度。在一些實施例中，可以使用導電材料來形成源極/汲極接點318，例如鎢、鈷、銅、摻雜矽材料或任何合適導電材料。
放大圖320是在P型拾取區128及/或P型拾取區143中形成的冗餘電晶體結構322的示意圖。冗餘電晶體結構322可以是GAA裝置，並且包括使用奈米結構形成的電晶體通道(為了簡單起見未在放大圖320中顯示)。冗餘電晶體結構322可以包括鰭片結構324、源極/汲極結構326和源極/汲極接點328。在一些實施例中，可以使用合適圖案化和蝕刻製程在基板102上形成鰭片結構324。在一些實施例中，鰭片結構324和源極/汲極結構326兩者可以使用P型摻雜物摻雜，使得鰭片結構324、源極/汲極結構326和基板102形成導電路徑。在一些實施例中，鰭片結構324可以使用與基板102中使用的那些相似的P型摻雜物來摻雜。在一些實施例中，源極/汲極結構326的摻雜物濃度可以高於鰭片結構324或基板 102的摻雜物濃度。在一些實施例中，可以使用導電材料來形成源極/汲極接點328，例如鎢、鈷、銅、摻雜矽材料或任何合適導電材料。
放大圖330是在N型井209中形成的主動電晶體結構332的示意圖。主動電晶體結構332可以是GAA裝置，並且包括使用奈米結構形成的電晶體通道(為了簡單起見未在放大圖330中顯示)。在一些實施例中，主動電晶體結構332可以是P型金屬氧化物半導體(p-type metal-oxide-semiconductor；PMOS)裝置，並且形成用於記憶體單元陣列120的預充電電路。主動電晶體結構332可以形成外圍裝置211，並且可以包括鰭片結構334、源極/汲極結構336和源極/汲極接點338。在一些實施例中，可以使用合適圖案化和蝕刻製程在N型井209上形成鰭片結構334。在一些實施例中，鰭片結構334和源極/汲極結構336兩者可以使用P型摻雜物摻雜。在一些實施例中，可以使用導電材料來形成源極/汲極接點338，例如鎢、鈷、銅、摻雜矽材料或任何合適導電材料。
第4圖是根據一些實施例的結合外圍區和SRAM邊緣區之間的共享拾取區的IC佈局的示意圖。IC佈局400顯示了可以包括遠端SRAM邊緣區412和共享P型拾取區450的記憶體結構。外圍電路(例如用於記憶體單元陣列120的預充電電路和寫入輔助電路)可以形成在外圍區126中。在一些實施例中，外圍電路可以包括使用GAA及/或finFET結構形成的外圍裝置411。在一些實施例中，IC佈局400顯示了SRAM叢集電路。IC佈局400中的部件用於說明目的，並且未按比例繪製。第1圖至第4圖中相同的圖式標記通常表示相同、功能相似及/或結構相似的元件。
第4圖中所示的共享P型拾取區450可以形成在SRAM單元104的複數列和鄰接的N型拾取區之間，例如N型拾取區134。在一些實施例中，共享P 型拾取區450可以被放置與N型拾取區134接觸。在一些實施例中，可以在外圍區126和基板102中形成P型井402。在一些實施例中，基板102可以摻雜有P型摻雜物，並且P型井402可以具有大於或大抵等於基板102的摻雜物濃度的摻雜物濃度。在一些實施例中，共享P型拾取區450可以形成在P型井402中或直接形成在基板102中。
在一些實施例中，可以在基板102中以及在SRAM單元104的複數列之間形成額外電路(第4圖中未顯示)。額外電路和外圍裝置411兩者可以存取共享P型拾取區450。舉例來說，施加到共享P型拾取區450的電壓電位可以穩定井電位，並且促進整個外圍區126和SRAM單元104的複數列之間的電路的均勻電荷分佈。外圍裝置411的主動電晶體結構、N型拾取區134的冗餘電晶體結構、以及共享P型拾取區450的冗餘電晶體結構可以使用GAA及/或finFET結構形成。因此，上述結構如第4圖所示可以彼此相鄰或接觸放置，因為與第1圖所示的使用平面電晶體結構形成的外圍裝置和拾取區相比，GAA和finFET結構的相鄰井和電晶體結構之間的擴散可以更低。
放大圖420是在共享P型拾取區450中形成的冗餘電晶體結構422的示意圖。冗餘電晶體結構422可以是GAA裝置，並且包括使用奈米結構形成的電晶體通道(為了簡單起見未在放大圖420中顯示)。冗餘電晶體結構422可以包括鰭片結構424、源極/汲極結構426和源極/汲極接點428。在一些實施例中，可以使用合適圖案化和蝕刻製程在基板102上形成鰭片結構424。在一些實施例中，鰭片結構424和源極/汲極結構426兩者可以使用P型摻雜物摻雜，使得鰭片結構424、源極/汲極結構426和基板102形成導電路徑。在一些實施例中，鰭片結構424和基板102兩者可以使用P型摻雜物來摻雜。在一些實施例中，源極/汲極結構 426的摻雜物濃度可以高於鰭片結構424或基板102的摻雜物濃度。在一些實施例中，可以使用導電材料來形成源極/汲極接點428，例如鎢、鈷、銅、摻雜矽材料或任何合適導電材料。
放大圖430是在外圍裝置411中形成的主動電晶體結構432的示意圖。主動電晶體結構432可以是GAA裝置，並且包括使用奈米結構形成的電晶體通道(為了簡單起見未在放大圖430中顯示)。主動電晶體結構432可以包括鰭片結構434、源極/汲極結構436和源極/汲極接點438。在一些實施例中，可以使用合適圖案化和蝕刻製程在基板102上形成鰭片結構434。在一些實施例中，鰭片結構434可以使用與在基板102中使用的那些相似的P型摻雜劑來摻雜。在一些實施例中，可以使用導電材料來形成源極/汲極接點438，例如鎢、鈷、銅、摻雜矽材料或任何合適導電材料。
在一些實施例中，可以使用第1圖中的IC佈局，其中更大面積的IC可用於放置拾取區。在一些實施例中，可以使用第2圖至第4圖中的IC佈局，其中較小面積的IC可用於放置拾取區。第2圖至第4圖中的共享拾取區可以減少裝置佔位面積，並且可以適用於更小的IC面積。
第5圖是根據本揭露的一些實施例的用於在IC佈局中形成共享拾取區的方法500的流程圖。應注意的是，方法500的操作可以以不同的順序執行及/或變化，並且方法500可以包括更多操作，其為了簡單起見未描述。儘管作為示例描述了用於形成共享拾取區的製程，但是形成製程可以應用於各種合適半導體結構。所描述的形成製程是示例性的，並且可以執行根據本揭露的替代製程，其在圖式中未顯示。
根據本揭露的一些實施例，在操作502，掃描SRAM叢集的電路 佈局以確定SRAM叢集的外部和內部邊界。參照第2圖，可以掃描包括SRAM叢集的IC佈局200以確定外部邊界(例如IC佈局200的邊界)，以及內部邊界(例如記憶體單元陣列120、近端SRAM邊緣區122、遠端SRAM邊緣區224和外圍區126的邊界)。在一些實施例中，還確定記憶體單元陣列120的N型井108的邊界。
根據本揭露的一些實施例，在操作504，外圍區的N型井或P型井被放置在記憶體單元陣列的N型井的邊界。在一些實施例中，參照第2圖，N型井209可以被放置與N型井108相鄰或接觸，使得N型井209和N型井108可以彼此電性耦合。在一些實施例中，參考第4圖，P型井402被放置與N型井108和在SRAM單元104的相鄰列之間的基板102的部分相鄰或接觸。
根據本公開的一些實施例，在操作506，可以在外圍區的N型井或P型井中形成共享拾取區。參照第2圖，共享N型拾取區210可以放置在N型井209中。共享N型拾取區210可以由外圍區126中的外圍裝置211和記憶體單元陣列120中的SRAM單元104透過電性耦合的N型井209和N型井109電性存取。舉例來說，施加到共享N型拾取區210的電壓電位可以穩定井電位，並且促進整個N型井209和N型井108的均勻電荷分佈。參考第4圖，如果由於設計偏好和需求沒有形成P型井402，則共享P型拾取區450可以放置在P型井402中或直接放置在基板102中。共享P型拾取區450可以由外圍區126中的外圍裝置411和在記憶體單元陣列120中的SRAM單元104的複數列之間形成的電路兩者透過電性耦合的P型井402(如果形成)和記憶體單元陣列120內的基板102來電性存取。舉例來說，施加到共享P型拾取區450的電壓電位可以穩定井電位，並且促進整個P型井402和基板102的均勻電荷分佈。實施共享拾取區可以提供更高的裝置密度和更小的裝置佔用空間等好處。
第6圖是根據一些實施例的示例計算機系統600的示意圖，在示例計算機系統600中可以實現本揭露的各種實施例。計算機系統600可以是能夠執行此處描述的功能和操作的任何計算機。舉例來說(但不限於)，計算機系統600能夠掃描SRAM電路佈局區、識別記憶體陣列的邊界、放置和饒線共享拾取區等。在一些實施例中，計算機系統600可以是電子設計自動化(electronic design automation；EDA)工具。舉例來說，計算機系統600可以用於執行方法500和700中的一或多個操作，方法500和700描述了用於在記憶體電路中形成和放置共享拾取區的示例性方法。
計算機系統600包括一或多個處理器(也稱為中央處理單元或CPU(central processing unit))，例如處理器604。處理器604連接至通訊基礎建設或匯流排606。計算機系統600還包括透過輸入/輸出介面602與通訊基礎建設或匯流排606通訊的輸入/輸出裝置603，例如顯示器(monitor)、鍵盤、定點裝置(pointing device)等。EDA工具可以透過輸入/輸出裝置603接收指令以實現此處所述的功能和操作-例如：第5圖的方法500和第7圖的方法700。計算機系統600還包括主要或主記憶體608，例如隨機存取記憶體(random access memory；RAM)。主記憶體608可以包括一或多級(level)快取(cache)。主記憶體608在其中儲存了控制邏輯(例如：計算機軟體)及/或資料。在一些實施例中，控制邏輯(例如：計算機軟體)及/或資料可以包括此處描述的關於第5圖的方法500和第7圖的方法700的操作中的一或多者。舉例來說，主記憶體608可以包括具有儲存在其上的指令的非暫態計算機可讀媒體，當由計算機系統600執行時，使計算機系統600執行操作，例如在記憶體電路中形成共享拾取區。
計算機系統600還可以包括一或多個次要(secondary)儲存裝置 或記憶體610。次要記憶體610可以包硬碟驅動器612及/或可移動儲存裝置或驅動器614。可移動儲存驅動器614可以是磁片驅動器(floppy disk drive)、磁帶驅動器(magnetic tape drive)、光碟驅動器(compact disk drive)、光儲存裝置、磁帶備份裝置(tape backup device)及/或任何其他儲存裝置/驅動器。
可移動儲存驅動器614可以與可移動儲存單元618相互作用。可移動儲存單元618包括其上儲存有計算機軟體(控制邏輯)及/或資料的計算機可用或可讀儲存裝置。可移動儲存單元618可以是軟盤、磁帶、光碟、DVD、光儲存碟(optical storage disk)及/或任何其他計算機資料儲存裝置。可移動儲存驅動器614以眾所周知的方式從可移動儲存單元618讀取及/或寫入到可移動儲存單元618。
根據一些實施例，次要記憶體610可以包括用於允許要被計算機系統600存取的計算機程序及/或其他指令及/或資料的其他手段(mean)、工具(instrumentality)或其他方法。這樣的手段、工具或其他方法可以包括可移動儲存單元622和介面(interface)620。可移動儲存單元622和介面620的示例可以包括程序卡帶(program cartridge)和卡帶介面(例如影音遊戲裝置中的卡帶介面)、可移動記憶體晶片(例如EPROM或PROM)和相關插口(socket)、記憶棒(memory stick)和USB埠口、記憶卡和相關的記憶卡插槽、及/或任何其他可移動儲存單元和相關介面。在一些實施例中，次要記憶體610、可移動儲存單元618及/或可移動儲存單元622可以包括此處關於第5圖的方法500和第7圖的方法700描述的操作中的一或多者。
計算機系統600可以進一步包括通訊或網路介面624。通訊介面624使計算機系統600能夠與遠程裝置、遠程網路、遠程實體等的任何組合(單 獨地和共同地由參考數字628表示)進行通訊和交互作用。舉例來說，通訊介面624可以允許計算機系統600透過通訊路徑626與遠程裝置628通訊，其可以是有線及/或無線的，並且可以包括LAN、WAN、互聯網路等的任何組合。控制邏輯及/或資料可以透過通訊路徑626傳輸到計算機系統600和從計算機系統600傳輸。
前述實施例中的操作可以以多種配置和架構來實現。因此，此處實施例中的一些或所有操作-例如：第5圖的方法500和第7圖的方法700(如下面所述)-可以在硬體、軟體或兩者中執行。在一些實施例中，包括其上儲存有控制邏輯(軟體)的有形(tangible)計算機可用或可讀媒體的有形設備或製品(tangible apparatus or article of manufacture)在此處也稱為“計算機程序產品”或“程序儲存裝置”。這包括(但不限於)計算機系統600、主記憶體608、次要記憶體610和可移動儲存單元618和622，以及體現上述任何組合的有形製品。當由一或多個資料處理裝置(例如計算機系統600)執行時，這種控制邏輯使這種資料處理裝置如此處所述那樣操作。在一些實施例中，計算機系統600安裝有軟體以執行光罩幕和電路的製造中的操作，如第7圖的方法700所示(如下面所述)。在一些實施例中，計算機系統600包括用於製造光罩幕和電路製造的硬體/設備。舉例來說，硬體/設備可以連接至計算機系統600的遠程裝置628(遠程裝置、網路、實體)或成為其一部分。
第7圖是根據一些實施例的用於電路製造的示例性方法700的示意圖。在一些實施例中，方法700的操作/步驟可以以不同的順序執行。方法700的變化也應在本揭露的範圍內。
在操作701中，提供GDS檔案。GDS檔案可以由EDA工具產生，並且包括基於本揭露優化的標準單元結構。操作701中顯示的操作可以由計算機 系統上操作的EDA工具來執行，例如上面所述的計算機系統600。
在操作702中，基於GDS檔案形成光罩幕。在一些實施例中，將在操作701中提供的GDS檔案用於下線操作(tape-out operation)以產生用於製造一或多個積體電路的光罩幕。在一些實施例中，可以讀取GDS檔案中包括的電路佈局，並且將其轉移到石英或玻璃基板上以形成對應電路佈局的不透明圖案。不透明圖案可以由鉻或其他合適金屬製成。操作702可以由光罩幕製造廠執行，其中使用合適軟體工具(例如：EDA工具)讀取電路佈局，並且使用合適印刷/沉積工具將電路佈局轉移到基板上。光罩幕反映了GDS檔案中包括的電路佈局/特徵。
在操作703中，基於在操作702中產生的光罩幕形成一或多個電路。在一些實施例中，光罩幕用於形成包括在GDS檔案中的電路的圖案/結構。在一些實施例中，各種製造工具(例如：微影設備、沉積設備和蝕刻設備)用於形成一或多個電路的特徵。
根據一些實施例，本揭露中描述的各種實施例涉及在SRAM電路中放置共享拾取區和外圍電路以提高裝置密度和效能。在一些實施例中，APR工具可以被配置以掃描SRAM電路的電路佈局，並且識別電路佈局中適合於實現拾取區的區域。在一些實施例中，用於放置外圍電路(例如：預充電電路或寫入輔助電路)的遠端N型井可以與記憶體單元陣列的N型井直接相鄰或接觸放置。在遠端N型井中形成的N型拾取區可以與SRAM陣列的N型井直接相鄰放置。在一些實施例中，GAA或finFET裝置可以用於記憶體單元、預充電電路及/或寫入輔助電路。共享拾取區可以放置在邊緣SRAM單元或放置相鄰邊緣SRAM單元，並且包含GAA及/或finFET裝置。共享拾取區可以由外圍電路和SRAM單 元兩者存取，並且提供減少裝置佔位面積和增加裝置密度的好處。共享拾取區還可以提供穩定井電位和促進整個SRAM電路的均勻電荷分佈的好處，從而在SRAM陣列的SRAM單元之間提供均勻的效能。
在一些實施例中，記憶體結構包括記憶體單元陣列。記憶體單元陣列包括記憶體單元和在第一方向上延伸的第一N型井。記憶體結構還包括形成在記憶體結構的外圍區中的第二N型井。第二N型井在第二方向上延伸，並且與第一N型井之一者接觸。記憶體結構還包括形成在第二N型井中的拾取區。拾取區電性耦接至第一N型井之一者。
在一些實施例中，第一N型井之每一者包括遠端邊界和與遠端邊界相對的近端邊界。
在一些實施例中，第二N型井與遠端邊界接觸。
在一些實施例中，記憶體結構更包括形成在第二N型井中的預充電電路。
在一些實施例中，拾取區電性耦接至預充電電路。
在一些實施例中，預充電電路包括環繞式閘極(GAA)裝置，其中環繞式閘極裝置包括形成在第二N型井上的N型鰭片結構和在N型鰭片結構上的P型摻雜源極/汲極區。
在一些實施例中，拾取區包括環繞式閘極(GAA)裝置，其中環繞式閘極裝置包括形成在第二N型井上的N型鰭片結構和在N型鰭片結構上的N型摻雜源極/汲極區。
在一些實施例中，記憶體結構更包括形成在記憶體單元的第一列和記憶體單元的第二列之間的其他拾取區，並且其他拾取區與上述第二N型井接 觸。
在一些實施例中，其他拾取區包括環繞式閘極(GAA)裝置，其中環繞式閘極裝置包括形成在P型基板上的P型鰭片結構和在P型鰭片結構上的P型源極/汲極區。
在一些實施例中，拾取區電性耦接至記憶體單元之一者。
在一些實施例中，記憶體結構包括記憶體單元陣列。記憶體單元陣列包括記憶體單元和在第一方向上延伸的第一N型井。第一N型井之每一者包括遠端邊界和與遠端邊界相對的近端邊界。記憶體結構還包括在垂直於第一方向的第二方向上延伸的第二N型井。第二N型井與第一N型井之每一者的遠端邊界接觸。記憶體結構還包括形成在第二N型井中的拾取區。拾取區之每一者電性耦接至第一N型井之每一者。
在一些實施例中，記憶體結構更包括其他拾取區，其中其他拾取區之每一者形成在第一N型井之每一者的近端邊界。
在一些實施例中，記憶體結構更包括形成在第二N型井中的預充電電路。
在一些實施例中，拾取區電性耦接至預充電電路。
在一些實施例中，拾取區之每一者包括環繞式閘極(GAA)裝置，其中環繞式閘極裝置包括形成在第二N型井上的N型鰭片結構和在N型鰭片結構上的N型摻雜源極/汲極區。
在一些實施例中，記憶體結構之設計方法包括掃描記憶體結構的電路佈局，其中記憶體結構包括(i)在第一方向上延伸的第一N型井；以及(ii)形成在第一N型井上的記憶體單元。記憶體結構之設計方法還包括確定第一N型 井之一者的遠端邊界和近端邊界以及放置在垂直於第一方向的第二方向上延伸的第二N型井。第二N型井與第一N型井的遠端邊界的一或多者接觸。記憶體結構之設計方法還包括在第二N型井放置拾取區。
在一些實施例中，記憶體結構之設計方法更包括在第二N型井中形成外圍裝置，其中外圍裝置形成用於記憶體結構的預充電電路。
在一些實施例中，記憶體結構之設計方法更包括將拾取區電性耦接至外圍裝置。
在一些實施例中，記憶體結構之設計方法更包括將拾取區電性耦接至記憶體單元之一者。
在一些實施例中，記憶體結構之設計方法更包括形成其他拾取區，其中其他拾取區域形成在第一N型井之每一者的近端邊界。
應理解實施方式部分(而不是揭露部分的摘要)旨在用於解釋請求項。揭露部分的摘要可以闡述如發明人所設想的本揭露的一或多者，但不是所有可能的實施例，因此不旨在以任何方式限制請求項。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。
102:基板
104:靜態隨機存取記憶體單元
108:N型井
120:記憶體單元陣列
122:近端靜態隨機存取記憶體邊緣區
126:外圍區
128:P型拾取區
130:N型拾取區
143:P型拾取區
200:積體電路佈局
209:N型井
210:共享N型拾取區、共享拾取區
211:外圍裝置
224:遠端靜態隨機存取記憶體邊緣區

Claims (7)

  1. 一種記憶體結構，包括：一記憶體單元陣列，包括：複數記憶體單元；以及複數第一N型井，在一第一方向上延伸；一第二N型井，形成在上述記憶體結構的一外圍區中，其中上述第二N型井在一第二方向上延伸，並且與上述第一N型井之一者接觸；一拾取區，形成在上述第二N型井中，其中上述拾取區電性耦接至上述第一N型井之上述一者；以及一預充電電路，形成在上述第二N型井中。
  2. 如請求項1之記憶體結構，其中上述第一N型井之每一者包括一遠端邊界和與上述遠端邊界相對的一近端邊界。
  3. 如請求項2之記憶體結構，其中上述第二N型井與上述遠端邊界接觸。
  4. 如請求項1之記憶體結構，其中上述拾取區電性耦接至上述預充電電路。
  5. 如請求項1之記憶體結構，其中上述記憶體結構更包括形成在上述記憶體單元的一第一列和上述記憶體單元的一第二列之間的一其他拾取區，並且上述其他拾取區與上述第二N型井接觸。
  6. 一種記憶體結構，包括：一記憶體單元陣列，包括：複數記憶體單元；以及 複數第一N型井，在一第一方向上延伸，其中上述第一N型井之每一者包括一遠端邊界和與上述遠端邊界相對的一近端邊界；一第二N型井，在垂直於上述第一方向的一第二方向上延伸，並且上述第二N型井與上述第一N型井之每一者的上述遠端邊界接觸；複數拾取區，形成在上述第二N型井中，其中上述拾取區之每一者電性耦接至上述第一N型井之每一者；以及複數其他拾取區，其中上述其他拾取區之每一者形成在上述第一N型井之每一者的一近端邊界。
  7. 一種記憶體結構之設計方法，包括：掃描一記憶體結構的一電路佈局，其中上述記憶體結構包括：複數第一N型井，在一第一方向上延伸；以及複數記憶體單元，形成在上述第一N型井上；確定上述第一N型井之一者的一遠端邊界和一近端邊界；放置在垂直於上述第一方向的一第二方向上延伸的一第二N型井，其中上述第二N型井與上述第一N型井的上述遠端邊界的一或多者接觸；在上述第二N型井放置複數拾取區；以及在上述第二N型井中形成複數外圍裝置，其中上述外圍裝置形成用於上述記憶體結構的一預充電電路。
TW112101182A 2022-04-28 2023-01-11 記憶體結構及其設計方法 TWI848518B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/731,781 US20230354573A1 (en) 2022-04-28 2022-04-28 Shared Pick-Up Regions for Memory Devices
US17/731,781 2022-04-28

Publications (2)

Publication Number Publication Date
TW202343753A TW202343753A (zh) 2023-11-01
TWI848518B true TWI848518B (zh) 2024-07-11

Family

ID=88369844

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112101182A TWI848518B (zh) 2022-04-28 2023-01-11 記憶體結構及其設計方法

Country Status (3)

Country Link
US (1) US20230354573A1 (zh)
CN (1) CN219876754U (zh)
TW (1) TWI848518B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202030866A (zh) * 2019-01-31 2020-08-16 台灣積體電路製造股份有限公司 積體電路、記憶體及記憶體陣列

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202030866A (zh) * 2019-01-31 2020-08-16 台灣積體電路製造股份有限公司 積體電路、記憶體及記憶體陣列

Also Published As

Publication number Publication date
TW202343753A (zh) 2023-11-01
CN219876754U (zh) 2023-10-20
US20230354573A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
US11170152B2 (en) Integrated circuit and layout method for standard cell structures
US20210343726A1 (en) Ic including standard cells and sram cells
TWI675454B (zh) 靜態隨機存取記憶體的佈局圖案
US20110062523A1 (en) Semiconductor memory device and production method thereof
CN106328188B (zh) 八晶体管静态随机存取存储器的布局图案与形成方法
US10050044B2 (en) Static random-access memory device
US11075203B2 (en) Semiconductor structure
US10424576B2 (en) Standard cell architecture with at least one gate contact over an active area
US20210057281A1 (en) Ic including standard cells and sram cells
CN111128881B (zh) 半导体器件及其形成方法
US10043571B1 (en) SRAM structure
US20080251878A1 (en) Structure incorporating semiconductor device structures for use in sram devices
JP2022140387A (ja) 単一半導体ダイにおけるモノリシック集積および／または不均一集積の最適化のための統合スケーリングおよびストレッチングプラットフォーム
US20230326519A1 (en) Sram Performance Optimization Via Transistor Width And Threshold Voltage Tuning
TWI848518B (zh) 記憶體結構及其設計方法
US20230022333A1 (en) Integrated circuit and method of forming the same
CN113130496A (zh) 存储器结构、存储器器件及其形成方法
US20240371412A1 (en) Memory devices with reduced bit line capacitance and methods of manufacturing thereof
WO2023035470A1 (zh) Sram存储单元版图及设计方法、电路、半导体结构、存储器
US20240054273A1 (en) Memory device with backside interconnection for power rail and bitline and method of forming the same
US20240161818A1 (en) Layout pattern of static random access memory and the forming method thereof
US20240355806A1 (en) Integrated circuit and method of forming the same
JP2009124011A (ja) 半導体装置
JP2022140348A (ja) Ｓｒａｍセル構造
KR20240153875A (ko) 롬(rom) 셀을 포함하는 집적 회로