TWI843296B - 低功率電漿的監控方法 - Google Patents
低功率電漿的監控方法 Download PDFInfo
- Publication number
- TWI843296B TWI843296B TW111145099A TW111145099A TWI843296B TW I843296 B TWI843296 B TW I843296B TW 111145099 A TW111145099 A TW 111145099A TW 111145099 A TW111145099 A TW 111145099A TW I843296 B TWI843296 B TW I843296B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- low
- power plasma
- test substrate
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 230000008569 process Effects 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 238000002161 passivation Methods 0.000 claims abstract description 35
- 238000005137 deposition process Methods 0.000 claims abstract description 7
- 230000004888 barrier function Effects 0.000 claims description 24
- 238000012544 monitoring process Methods 0.000 claims description 16
- 238000002203 pretreatment Methods 0.000 claims description 5
- 239000010408 film Substances 0.000 abstract 6
- 239000010409 thin film Substances 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 107
- 238000002955 isolation Methods 0.000 description 18
- 229910002601 GaN Inorganic materials 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 8
- 230000007704 transition Effects 0.000 description 8
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000006911 nucleation Effects 0.000 description 4
- 238000010899 nucleation Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 2
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 2
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Abstract
本發明為一種低功率電漿的監控方法，可用以監控低功率電漿的均勻度。首先對一測試基板進行一沉積製程，以在測試基板的表面形成一金屬薄膜。將測試基板區分成複數個區域，並分別量測測試基板的複數個區域的薄膜電阻，以產生複數個第一薄膜電阻值。透過一低功率電漿對測試基板進行一測試預處理製程，並在測試基板的金屬薄膜上形成一測試鈍化層。在完成測試預處理製程後，分別量測測試基板的複數個區域的薄膜電阻，以產生複數個第二薄膜電阻值。計算複數個區域的第一薄膜電阻值及第二薄膜電阻值的差值，以產生複數個薄膜電阻差值。依據複數個區域的複數個薄膜電阻差值，判斷測試基板的金屬薄膜表面的測試鈍化層的均勻度。
Description
本發明有關於一種低功率電漿的監控方法，可快速且準確得知低功率電漿的均勻度及穩定度。
目前矽材料的製程技術十分成熟，並具有低成本的優點，而被廣泛的應用在各種電子產品上，例如金氧半場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)被廣泛的使用在各種數位電路及類比電路上。
然而MOSFET中因為摻雜了雜質原子，造成MOSFET內的電子遷移率電子受到限制。相較之下，高電子移動率電晶體(High electron mobility transistor，HEMT)包括兩種具有不同能隙的材料形成異質接面結構，例如摻雜的寬頻半導體與未摻雜的窄帶隙半導體的並列，並於兩者異質接面結構形成低阻值的二維電子氣(two-dimensional electron gas)。
二維電子氣具有很高的電子移動率及較低的導通電阻，使得高電子移動率電晶體可用以操作在極高頻，並適用於行動電話、衛星電視接收器、雷達和低雜訊放大器。
本發明提出一種新穎的低功率電漿的監控方法，可準確的監控低功率電漿的均勻度及穩定度。確定低功率電漿的穩定度達到預設的門檻
後，再透過低功率電將對高電子移動率電晶體製程中的障壁層、閘極電極及/或隔離層的表面進行預處理製程，以在障壁層、閘極電極及/或隔離層的表面形成厚度均勻及階梯覆蓋良好的鈍化層，並有利於增加高電子移動率電晶體的良率及品質。
本發明所述的低功率電漿的監控方法，主要先量測具有金屬薄膜的測試基板的薄膜電阻，以產生複數個第一薄膜電阻值。而後透過低功率電漿對具有金屬薄膜的測試基板進行一測試預處理製程，以在金屬薄膜的表面形成一測試鈍化層。
量測測試基板表面的金屬薄膜及測試鈍化層的薄膜電阻，以產生複數個第二薄膜電阻值。而後分別計算複數個第一薄膜電阻值與複數個第二薄膜電阻的差值，以推算出設置在測試基板的金屬薄膜表面的測試鈍化層的厚度，並判斷測試鈍化層的均勻度。在判斷低功率電漿的均勻度及穩定度已達到要求後，可透過低功率電漿對高電子移動率電晶體製程中的障壁層、閘極電極及/或隔離層進行預處理製程。
為了達到上述的目的，本發明提出一種低功率電漿的監控方法，包括：提供一測試基板，其中測試基板的表面具有一金屬薄膜；將測試基板區分成複數個區域，並分別量測測試基板的複數個區域的薄膜電阻，並產生複數個第一薄膜電阻值；透過一低功率電漿對測試基板的金屬薄膜進行一測試預處理製程，以在金屬薄膜表面形成一測試鈍化層；在完成該測試預處理製程後，分別量測該測試基板的該複數個區域的薄膜電阻，並產生複數個第二薄膜電阻值；及依據該複數個區域的該複數個薄膜電阻差值，判斷該測試基板的該金屬薄膜表面的該測試鈍化層的均勻度。
在本發明至少一實施例中，包括對測試基板進行一沉積製程，以在測試基板的表面形成金屬薄膜。
在本發明至少一實施例中，包括在完成沉積製程後的一間隔時間內，透過低功率電漿對測試基板的金屬薄膜進行測試預處理製程。
在本發明至少一實施例中，其中間隔時間小於4小時。
在本發明至少一實施例中，其中測試基板表面的金屬薄膜的厚度小於100埃。
在本發明至少一實施例中，包括透過低功率電漿對一基板進行一預處理製程，其中基板上包括一障壁層及至少一閘極電極，並於障壁層及閘極電極表面形成一鈍化層。
在本發明至少一實施例中，包括在鈍化層上形成一絕緣層。
20:高電子移動率電晶體
21:基板
221:成核層
223:過渡層
23:通道層
231:二維電子氣
24:障壁層
251:隔離層
253:閘極電極
26:保護層
27:光阻
281:鈍化層
283:絕緣層
291:源極
293:汲極
31:測試基板
311:區域
[圖1]為本發明低功率電漿的監控方法一實施例的步驟流程圖。
[圖2]至[圖6]為高電子移動率電晶體的製程步驟一實施例的剖面示意圖。
[圖7]為本發明所述的測試基板一實施例的俯視示意圖。
圖1為本發明低功率電漿的監控方法一實施例的步驟流程圖，圖2至圖6為高電子移動率電晶體的製程步驟一實施例的剖面示意圖。如圖2至
圖6所示，首先提供一基板21，例如基板21包括矽、碳化矽或藍寶石，並可於後續的製程中在基板21上形成一通道層(channel)23。
通道層23的材料與基板21在晶格常數(lattice constant)及熱膨脹係數(coefficient of thermal expansion)有很大的差異，若直接在基板21表面成長通道層23，往往會導致通道層23產生晶格錯位(lattice mismatch)及表面的缺陷(defect)，進而影響後續製作的高電子移動率電晶體的品質及良率。
為了避免上述的問題，通常在設置通道層23前，會預先在基板21的表面依序形成一成核層(seed layer、nuclear layer)221及一過渡層223，以減小通道層23與基板21之間的晶格常數及熱膨脹係數的差異。在基板21上依序設置成核層221及過渡層223僅為本發明一實施例，而非本發明權利範圍的限制，在不同實施例中可省略成核層221。
在本發明一實施例中，會先在基板21的表面設置成核層221，例如成核層221可以是氮化鋁(AlN)。而後將過渡層223設置在成核層221上，例如過渡層223可以是氮化鋁鎵(AlxGa(1-x)N，0<x<1)，氮化鋁鎵可以是多層結構，其中過渡層223的氮化鋁鎵AlxGa(1-x)N的x值由基板21朝通道層23的方向減少。
通道層23設置在過渡層223的上方，並於通道層23的上方形成一障壁層(barrier)24，例如通道層23包括氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)及氮化鋁銦鎵(InAlGaN)等，障壁層24則包括氮化鋁或氮化鋁鎵(AlyGa(1-y)N，0<y<1)。在本發明一實施例中，可透過金屬有機化學氣相沉積(metalorganic chemical vapor deposition，MOCVE)依序在過渡層223上方形成通道層23及障壁層24。
障壁層24及通道層23之間的異質接面結構，會形成三角形位能井，並將電子限制在三角形位能井中形成低阻值的二維電子氣231。
障壁層24上方可設置一隔離層251，並於隔離層251上方設置閘極電極253，例如使用金屬-半導體形成的蕭特基接觸(Schottky Contact)來製作閘極，其中隔離層251可以是p型氮化鎵，而閘極電極253可以是氮化鈦(TiN)。
此外閘極電極253上方可設置一保護層26，而後在保護層26或閘極電極253上的進行微影製程，以在保護層26或閘極電極253的部分區域設置光阻27，並定義閘極電極253的設置區域。
如圖3所示，進行蝕刻製程，其中未被光阻27遮擋的保護層26、閘極電極253、隔離層251及/或部分的障壁層24會被蝕刻。
如圖4所示，在完成蝕刻製程後，可依序將閘極電極253上方的保護層26及光阻27移除，並完成閘極電極253的設置。在經過蝕刻製程後，可能會在保護層26、閘極電極253及/或隔離層251的表面形成缺陷，例如在隔離層251的表面形成懸浮鍵(Dangling bond)，進而影響後續製作的高電子移動率電晶體20的效能。
如圖5所示，在完成障壁層24上的閘極電極253及隔離層251的微影及蝕刻製程，並將光阻27及保護層26去除後，可進一步透過低功率電漿對障壁層24、閘極電極253及/或隔離層251的表面進行預處理製程(pre-treatment)，例如低功率電漿的功率小於50W，並透過原子層沉積製程在障壁層24、閘極電極253及/或隔離層251的表面形成鈍化層281。
如圖6所示，在完成鈍化層281的設置後，可在鈍化層281表面形成絕緣層283，而後蝕刻部分區域的絕緣層283、鈍化層281及障壁層24，並在被蝕刻的區域設置源極291與汲極293，其中源極291與汲極293連接通道層23。
透過低功率電漿在障壁層24、閘極電極253及/或隔離層251的表面形成鈍化層281時，鈍化層281的均勻度、階梯覆蓋及厚度會對製作的高電子移動率電晶體20的特性造成莫大的影響。
如何準確地監控低功率電漿已達到預設的穩定性及均勻度，而後再透過低功率電漿在障壁層24、閘極電極253及/或隔離層251表面形成厚度均勻的鈍化層281，將會影響高電子移動率電晶體20的品質。
一般會選擇將電漿貼紙貼在測試基板的部分區域上，並透過低功率電漿對測試基板及電漿貼紙進行測試預處理製程，而後觀察電漿貼紙的顏色變化，以判斷低功率電漿的狀態。然而透過電漿貼紙並無法準確的量測整面測試基板的薄膜均勻度，亦無法判斷低功率電漿的均勻度及穩定度。
為此本發明提出一種低功率電漿的監控方法，可用以準確的判斷低功率電漿是否已達到預設的穩定性及均勻度，並可大幅降低監控所花費的成本。如圖1所示，首先提供一測試基板31，其中測試基板31的表面具有一金屬薄膜，如步驟11所示。
在本發明一實施例中，測試基板31可以是晶圓，並對測試基板31進行一沉積製程，以在測試基板31的表面形成金屬薄膜，例如在晶圓的表面沉積鈦膜。當然測試基板31表面的金屬薄膜為鈦膜僅為本發明一實施
例，並不為本發明權利範圍的限制，在實際應用時只要選擇會與低功率電漿反應的金屬即可。
在實際應用時，金屬薄膜的厚度以小於100埃(Å)較佳，基本上太厚的金屬薄膜較不容易準確的量測到薄膜電阻值，而太薄的金屬薄膜往往較不均勻，而不利於準確的判斷低功率電漿是否均勻。
量測測試基板31表面的金屬薄膜的電阻，如步驟13所示。如圖7所示，可將測試基板31的表面區分成複數個區域311，並分別量測各個區域311的金屬薄膜的薄膜電阻，以產生複數個第一薄膜電阻值Rs1。
將具有金屬薄膜的測試基板31放置到腔體內，並透過低功率電漿對測試基板31表面的金屬薄膜進行一測試預處理製程，以在測試基板31的金屬薄膜的表面形成一測試鈍化層，如步驟15所示。例如低功率電漿進行測試預處理製程的條件可以是：氣體流量50sccm的氮氣、功率小於50W及預處理時間30分鐘，並在鈦膜的表面形成氮化鈦的測試鈍化層。上述低功率電漿的氣體流量、功率及預處理時間僅為本發明一實施例，並非本發明權利範圍的限制。
在實際應用時，透過沉積製程在測試基板31表面形成金屬薄膜後的一間隔時間內，便需要對測試基板31表面的金屬薄膜進行測試預處理製程，其中間隔時間小於一門檻值，例如小於4小時。以防止沉積在測試基板31表面的金屬薄膜長時間接觸空氣而氧化，進而影響本發明所述低功率電漿的監控方法的準確度。
透過低功率電漿對測試基板31表面的金屬薄膜進行測試預處理後，將測試基板31取出腔體，並再次量測測試基板31表面各個區域311的電
阻，以產生複數個第二薄膜電阻值Rs2，如步驟17所示。在本發明一實施例中，第一薄膜電阻值Rs1與第二薄膜電阻值Rs2的數量相同。
分析第一薄膜電阻值Rs1及第二薄膜電阻值Rs2，以得知金屬薄膜表面的測試鈍化層的厚度及均勻度，並推測出低功率電漿的穩定性及均勻度，如步驟19所示。
在本發明一實施例中，可計算測試基板31的各個區域311的第二薄膜電阻值Rs2及第一薄膜電阻值Rs1的差值，以得到測試基板31的各個區域311的薄膜電阻差值Rsd。依據測試基板31的各個區域311的薄膜電阻差值Rsd，可分別推算出測試基板31表面各個區域311的測試鈍化層的厚度及均勻度，並進一步分析低功率電漿的穩定性及均勻度。
在實際應用時，可比較複數個區域311的薄膜電阻差值Rsd的差異，並可製作測試基板31的各個區域311的薄膜電阻分布圖，以推算出測試鈍化層及低功率電漿的均勻度是否符合預設值。
在確定低功率電漿達到一定的穩定度及均勻度後，例如當測試基板31各個區域311的薄膜電阻差值Rsd相近，或者是最大與最小的薄膜電阻差值Rsd之間的差小於一門檻值，便可判定低功率電漿到達預設的穩定性及均勻度，並可透過低功率電漿對基板21上的障壁層24、閘極電極253及/或隔離層251進行一預處理製程，以在障壁層24、閘極電極253及/或隔離層251的表面形成厚度均勻及階梯覆蓋良好的鈍化層281，更可以準確地控制鈍化層281的厚度。
在實際應用時，可以透過低功率電漿分別對複數個測試基板31進行一測試預處理製程，並分析各批次的測試基板31上的測試鈍化層的均勻度，以進一步確認低功率電漿的穩定性及均勻度。
如圖5所示，在確定低功率電漿的穩定度及均勻度達到預設值後，可透過低功率電漿基板21進行一預處理製程，並於障壁層24、閘極電極253及/或隔離層251的表面形成鈍化層281。在本發明一實施例中，對測試基板31進行的測試預處理製程及對基板21進行的的製程條件可為相同，在不同實施例中，兩者的製程條件亦可為不同。
如圖6所示，在完成鈍化層281的設置後，可在鈍化層281表面形成絕緣層283，而後蝕刻部分區域的絕緣層283、鈍化層281及障壁層24，並在被蝕刻的區域設置源極291與汲極293，其中源極291與汲極293連接通道層23。
以上所述者，僅為本發明之一較佳實施例而已，並非用來限定本發明實施之範圍，即凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
Claims (7)
- 一種低功率電漿的監控方法，包括：提供一測試基板，其中該測試基板的表面具有一金屬薄膜；將該測試基板區分成複數個區域，並分別量測該測試基板的該複數個區域的薄膜電阻，並產生複數個第一薄膜電阻值；透過一低功率電漿對該測試基板的該金屬薄膜進行一測試預處理製程，以在該金屬薄膜表面形成一測試鈍化層；在完成該測試預處理製程後，分別量測該測試基板的該複數個區域的薄膜電阻，並產生複數個第二薄膜電阻值；計算該複數個區域的該第一薄膜電阻值及該第二薄膜電阻值的差值，以產生複數個薄膜電阻差值；及依據該複數個區域的該複數個薄膜電阻差值，判斷該測試基板的該金屬薄膜表面的該測試鈍化層的均勻度。
- 如請求項1所述的低功率電漿的監控方法，包括對該測試基板進行一沉積製程，以在該測試基板的表面形成該金屬薄膜。
- 如請求項1所述的低功率電漿的監控方法，包括在完成該沉積製程後的一間隔時間內，透過該低功率電漿對該測試基板的該金屬薄膜進行該測試預處理製程。
- 如請求項3所述的低功率電漿的監控方法，其中該間隔時間小於4小時。
- 如請求項1所述的低功率電漿的監控方法，其中該測試基板表面的該金屬薄膜的厚度小於100埃。
- 如請求項1所述的低功率電漿的監控方法，包括透過該低功率電漿對一基板進行一預處理製程，其中該基板上包括一障壁層及至少一閘極電極，並於該障壁層及該閘極電極表面形成一鈍化層。
- 如請求項6所述的低功率電漿的監控方法，包括在該鈍化層上形成一絕緣層。
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI843296B true TWI843296B (zh) | 2024-05-21 |
| TW202422621A TW202422621A (zh) | 2024-06-01 |
Family
ID=
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040238920A1 (en) | 2003-05-27 | 2004-12-02 | Yasunori Hashimoto | Semiconductor device, method for manufacturing the semiconductor device, and integrated circuit including the semiconductor device |
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040238920A1 (en) | 2003-05-27 | 2004-12-02 | Yasunori Hashimoto | Semiconductor device, method for manufacturing the semiconductor device, and integrated circuit including the semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7408182B1 (en) | Surface passivation of GaN devices in epitaxial growth chamber | |
| US8354312B2 (en) | Semiconductor device fabrication method | |
| JP4875701B2 (ja) | 窒化ガリウム高電子移動度トランジスタ構造の製造方法 | |
| US9633920B2 (en) | Low damage passivation layer for III-V based devices | |
| CN102651385B (zh) | 化合物半导体器件及其制造方法 | |
| US20050145851A1 (en) | Gallium nitride material structures including isolation regions and methods | |
| EP2614529B1 (en) | Methods of forming semiconductor contacts and related semiconductor devices | |
| CN110112215B (zh) | 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法 | |
| Lecourt et al. | InAlN/GaN HEMTs on sapphire substrate with 2.9-W/mm output power density at 18 GHz | |
| Thompson et al. | Performance of the AlGaN HEMT structure with a gate extension | |
| US20130175544A1 (en) | Semiconductor device, and method of manufacturing semiconductor device | |
| US20090001381A1 (en) | Semiconductor device | |
| Higashiwaki et al. | AlGaN/GaN heterostructure field-effect transistors with current gain cut-off frequency of 152 GHz on sapphire substrates | |
| CN101232045A (zh) | 一种场效应晶体管多层场板器件及其制作方法 | |
| US20120028423A1 (en) | Method for fabricating semiconductor device | |
| US20210384345A1 (en) | Vertical umosfet device with high channel mobility and preparation method thereof | |
| JP6085178B2 (ja) | Ｍｅｓ構造トランジスタを作製する方法、ｍｅｓ構造トランジスタ | |
| CN113555431B (zh) | 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法 | |
| Meyer et al. | Self-aligned ALD AlOx T-gate insulator for gate leakage current suppression in SiNx-passivated AlGaN/GaN HEMTs | |
| TWI843296B (zh) | 低功率電漿的監控方法 | |
| Medjdoub et al. | GaN-on-Si HEMTs above 10 W/mm at 2 GHz together with high thermal stability at 325° C | |
| TW202422621A (zh) | 低功率電漿的監控方法 | |
| JP2014099523A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
| Thompson et al. | Improved fabrication process for obtaining high power density AlGaN/GaN HEMTs | |
| CN118064881A (zh) | 低功率等离子体的监控方法 |