TWI843071B

TWI843071B - 電子裝置

Info

Publication number: TWI843071B
Application number: TW111110422A
Authority: TW
Inventors: 陳英仁; 謝志勇; 吳彥徵
Original assignee: 群創光電股份有限公司
Priority date: 2021-06-04
Filing date: 2022-03-21
Publication date: 2024-05-21

Abstract

一種電子裝置，包括多個單元。各個單元包括整合基板。整合基板包括第一介電層、第一導電層、第二介電層以及第二導電層。第一介電層具有第一側以及與第一側相對的第二側。第一導電層設置於第一側上。第二介電層具有面向第二側的第三側以及與第三側相對的第四側。第二導電層設置於第四側上。第一介電層與第二介電層中的至少一個的損耗正切小於或等於0.1且大於0。

Description

電子裝置

本揭露是有關於一種電子裝置，且特別是有關於一種可提高產品的良率的電子裝置。

電子裝置或拼接電子裝置已廣泛地應用於行動電話、電視、監視器、平板電腦、車用顯示器、穿戴裝置以及桌上型電腦中。隨電子裝置蓬勃發展，對於電子裝置的品質要求越高，且這類電子產品通常可同時作為電子調製裝置來使用，例如，作為可調製電磁波的天線裝置。然而，現存的天線裝置仍未在各個方面皆符合消費者的需求。

本揭露是提供一種電子裝置，其可提高產品的良率(yield)。

根據本揭露的實施例，電子裝置包括多個單元，且各個單元包括整合基板。整合基板包括第一介電層、第一導電層、第二介電層以及第二導電層。第一介電層具有第一側以及與第一側相對的第二側。第一導電層設置於第一側上。第二介電層具有面向第二側的第三側以及與第三側相對的第四側。第二導電層設置於第四側上。第一介電層與第二介電層中的至少一個的損耗正切小於或等於0.1且大於0。

根據本揭露的實施例，電子裝置包括多個導電結構。各個導電結構包括第三介電層、通孔、第三導電層、開口以及第四導電層。通孔設置於第三介電層中。第三導電層設置於第三介電層上。開口設置於第三導電層中。第四導電層設置於第三導電層上。第四導電層直接接觸第三導電層的頂面並穿過開口。

為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

透過參考以下的詳細描述並同時結合附圖可以理解本揭露，須注意的是，為了使讀者能容易瞭解及為了圖式的簡潔，本揭露中的多張圖式只繪出電子裝置的一部分，且圖式中的特定元件並非依照實際比例繪圖。此外，圖中各元件的數量及尺寸僅作為示意，並非用來限制本揭露的範圍。

在下文說明書與申請專利範圍中，「含有」與「包括」等詞為開放式詞語，因此其應被解釋為「含有但不限定為…」之意。

應了解到，當元件或膜層被稱為在另一個元件或膜層「上」或「連接到」另一個元件或膜層時，它可以直接在此另一元件或膜層上或直接連接到此另一元件或層，或者兩者之間存在有插入的元件或膜層(非直接情況)。相反地，當元件被稱為「直接」在另一個元件或膜層「上」或「直接連接到」另一個元件或膜層時，兩者之間不存在有插入的元件或膜層。

雖然術語「第一」、「第二」、「第三」…可用以描述多種組成元件，但組成元件並不以此術語為限。此術語僅用於區別說明書內單一組成元件與其他組成元件。申請專利範圍中可不使用相同術語，而依照申請專利範圍中元件宣告的順序以第一、第二、第三…取代。因此，在下文說明書中，第一組成元件在申請專利範圍中可能為第二組成元件。

於文中，「約」、「大約」、「實質上」、「大致上」之用語通常表示在一給定值或範圍的10%內、或5%內、或3%之內、或2%之內、或1%之內、或0.5%之內。在此給定的數量為大約的數量，亦即在沒有特定說明「約」、「大約」、「實質上」、「大致上」的情況下，仍可隱含「約」、「大約」、「實質上」、「大致上」之含義。

在本揭露中，長度、寬度、厚度、高度或面積、或元件之間的距離或間距的量測方式可以是採用光學顯微鏡(optical microscopy，OM)、掃描式電子顯微鏡(scanning electron microscope，SEM)、薄膜厚度輪廓測量儀(α-step)、橢圓測厚儀、或其它合適的方式量測而得，詳細而言，根據一些實施例，可使用掃描式電子顯微鏡取得包含欲量測的元件的剖面結構影像，並量測各元件的寬度、厚度、高度或面積、或元件之間的距離或間距，但不以此為限。

在本揭露一些實施例中，關於接合、連接之用語例如「連接」、「互連」等，除非特別定義，否則可指兩個結構係直接接觸，或者亦可指兩個結構並非直接接觸，其中有其它結構設於此兩個結構之間。且此關於接合、連接之用語亦可包括兩個結構都可移動，或者兩個結構都固定之情況。此外，用語「耦接」包含任何直接及間接的電性連接手段。

本揭露的電子裝置可包括顯示裝置、背光裝置、天線裝置、感測裝置或拼接裝置，但不以此為限。電子裝置可為可彎折或可撓式電子裝置。顯示裝置可為非自發光型顯示裝置或自發光型顯示裝置。天線裝置可為液晶型態的天線裝置或非液晶型態的天線裝置，感測裝置可為感測電容、光線、熱能或超聲波的感測裝置，但不以此為限。電子元件可包括被動元件與主動元件，例如電容、電阻、電感、二極體、電晶體等。二極體可包括發光二極體或光電二極體。發光二極體可例如包括有機發光二極體(organic light emitting diode，OLED)、次毫米發光二極體(mini LED)、微發光二極體(micro LED)或量子點發光二極體(quantum dot LED)，但不以此為限。拼接裝置可例如是顯示器拼接裝置或天線拼接裝置，但不以此為限。需注意的是，電子裝置可為前述之任意排列組合，但不以此為限。下文將以天線裝置做為電子裝置或拼接裝置以說明本揭露內容，但本揭露不以此為限。

須知悉的是，以下所舉實施例可以在不脫離本揭露的精神下，可將數個不同實施例中的特徵進行替換、重組、混合以完成其他實施例。各實施例間特徵只要不違背發明精神或相衝突，均可任意混合搭配使用。

現將詳細地參考本揭露的示範性實施例，示範性實施例的實例說明於附圖中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。

圖1為本揭露一實施例的電子裝置的功能示意圖。請參照圖1，本實施例的電子裝置10可視為是天線裝置，包括基頻電路(baseband circuit)11與相位陣列天線(phase array antenna)13。

具體來說，在本實施例中，相位陣列天線13可例如是採用類比波束成形(analog beamforming)技術，但不以此為限。其中，相位陣列天線13可包括多個單元22(圖1示意地以1個天線為例)，且多個單元22以陣列排列的方式配置(未繪示)。各個單元22包括數位類比轉換器110、類比數位轉換器120、中頻電路(intermediate frequency circuit)140、射頻電路(radio frequency circuit)160以及天線元件15。中頻電路140包括濾波器(filter)141、放大器(amplifier)142、混頻器(mixer)143、本地震盪器(local Oscillator)144、濾波器145以及放大器146。射頻電路160包括混頻器161、本地震盪器162、相移器(phase shifter)163、功率放大器(power amplifier)164、雙工器(diplexer)165、濾波器166以及低雜訊放大器(low noise amplifier)167。

在本實施例中，在電子裝置10發射訊號時，基頻電路11可先透過單元22中的數位類比轉換器110將低頻數位訊號轉換成低頻類比訊號，並傳遞至中頻電路140；接著，透過中頻電路140中的濾波器141、放大器142、混頻器143、本地震盪器144、濾波器145以及放大器146將低頻類比訊號轉換成中頻類比訊號，並傳遞至射頻電路160；接著，透過射頻電路160中的混頻器161、本地震盪器162、相移器163、功率放大器164以及雙工器165將中頻類比訊號轉換成高頻類比訊號，並傳遞至天線元件15；然後，透過天線元件15將高頻類比訊號(即，電磁波)發射至外界。

反之，在電子裝置10接收訊號時，先利用天線元件15接收來自外界的電磁波，並傳遞至單元22中的射頻電路160；接著，透過射頻電路160將高頻類比訊號轉換成中頻類比訊號，並傳遞至中頻電路140；接著，透過中頻電路140將中頻類比訊號轉換成低頻類比訊號，並傳遞至類比數位轉換器120；然後，透過類比數位轉換器120將低頻類比訊號轉換成低頻數位訊號，並傳遞至基頻電路11。

在一些實施例中，相位陣列天線也可以是採用數位波束成形(digital beamforming)技術(未繪示)，此時，相位陣列天線中的各個單元則可包括數位類比轉換器、類比數位轉換器、功率放大器、雙工器、濾波器以及低雜訊放大器。

圖2A至圖2F為本揭露一實施例的電子裝置的製造方法的剖面示意圖。圖3為圖2F的電子裝置的上視示意圖。圖2F為圖3的電子裝置沿剖面線Ⅰ-Ⅰ’的剖面示意圖。為了附圖清楚及方便說明，圖3省略繪示電子裝置20中的若干元件。

請先參照圖2F與圖3，本實施例的電子裝置20包括多個單元22(圖2F示意地以1個單元為例)，單元22包含導電結構24(圖2F示意地以1個導電結構為例)以及晶片300。具體來說，各個單元22包括整合基板202。整合基板202包括第一介電層210、第一導電層220a、第二介電層230以及第二導電層240。第一介電層210具有第一側211以及與第一側211相對的第二側212。第一導電層220a設置於第一側211上。第二介電層230具有面向第二側212的第三側231以及與第三側231相對的第四側232。第二導電層240設置於第四側232上。由於第一介電層210與第二介電層230中的至少一個介電層的損耗正切(loss tangent)Df小於或等於0.1且大於0 (即0＜Df≦0.1)，因而可以減少電磁波在第一介電層210與第二介電層230中的損耗，進而可使電磁波的發射效率較佳。

此外，各個導電結構24包括第三介電層250、通孔254、第三導電層260、開口265以及第四導電層270、271。第三介電層250具有面向第四側232的第五側251以及與第五側251相對的第六側252。通孔254設置於第三介電層250中。第三導電層260設置於第三介電層250上且設置於第六側252上。開口265設置於第三導電層260中。第四導電層270、271設置於第三導電層260上。第四導電層270、271直接接觸第三導電層260的頂面261並穿過開口265。其中，多個第四導電層270可圍繞晶片300，且可用來將接地訊號傳送至第二導電層240。於其它實施例中，多個第四導電層270可不圍繞晶片300。

在本實施例中，各個導電結構24更包括導體280、底部導電層285以及第四介電層290。導體280設置於第四介電層290上。導體280電性連接至第四導電層270、271。底部導電層285設置於第三介電層250與第三導電層260之間。底部導電層285可直接接觸第三導電層260。第四介電層290與第三介電層250結合。

在本實施例中，方向X與電子裝置20的法線方向Y為不同方向，方向X垂直於法線方向Y，且方向X大致上為剖面線Ⅰ-Ⅰ’的的延伸方向，但不以此為限。

另外，在本實施例中，在電子裝置20的法線方向Y上，第三導電層260的形狀可對應於第四導電層270、271的形狀，第三導電層260的形狀可以為封閉的環形或是有缺口的環形，且第四導電層270、271的形狀可以為實心的圖形。舉例來說，如圖3所示，在電子裝置20的上視圖中，第三導電層260的外輪廓例如是圓形，且第四導電層270與第四導電層271的外輪廓也對應地是圓形，但不以此為限。在本實施例中，第三導電層260的形狀(或底部導電層285的形狀)可以限制第四導電層270、271的形狀及其範圍，以使第四導電層270、271於製作時可以被限制在第三導電層260的形狀的範圍內(或在底部導電層285的形狀的範圍內)，以減少第四導電層270、271於製作時有溢出於第三導電層260的形狀的範圍外(或底部導電層285的形狀的範圍外)的問題。在本實施例中，第四導電層270的形狀可大致上相同於第四導電層271的形狀，但不以此為限。在一些實施例中，第四導電層270的形狀也可不同於第四導電層271的形狀，如圖5A至圖5D所示。

請再參照圖3，第二導電層240具有槽孔(slot)145，且槽孔145可對應於第一導電層220a設置。多個第四導電層271可圍繞槽孔145以及天線元件15，以用來防止電磁干擾(electromagnetic interference，EMI)，並確保來自晶片300所輸出的訊號品質。其中，所述電磁干擾例如是來自其他跡線(trace)所洩漏出的電磁波。在本實施例中，多個第四導電層271彼此分離，且相鄰的兩個第四導電層271之間具有間距P。其中，間距P為其中一個第四導電層271的中心至相鄰的另一個第四導電層271的中心的距離。在本實施例中，間距P可例如是小於在底部導電層285與第二導電層240之間傳遞的電磁波的波長W1的一半，即P＜1/2×W1，但不以此為限。

本實施例的電子裝置20更包括偏壓跡線(voltage bias trace)VB與導電層287。偏壓跡線VB可以作為射頻電路的訊號線、中頻電路的訊號線、電源線或高速數位訊號線(high speed digital signal line)。偏壓跡線VB可以為單層或多層結構，且其材料可例如是包括銅、銀、金、鋁、錫、合金(例如：化鍍鎳金(ENIG))或前述的組合，但不以此為限。導電層287可將來自晶片300所輸出的訊號(例如是高頻訊號)傳送至槽孔145，進而再將訊號偶合(coupling)至第一導電層220a。

在本實施例中，一個晶片300可對應於一個天線元件15，但不以此為限。在一些實施例中，一個晶片300也可對應於多個天線元件15(未繪示)。此外，在本實施例中，晶片300並未對應於第一導電層220a設置，且晶片300在電子裝置20的法線方向Y上並未重疊於第一導電層220a，但不以此為限。在一些實施例中，晶片也可以對應於第一導電層設置(未繪示)，且晶片在電子裝置的法線方向上也可以重疊於第一導電層(未繪示)。

請參照圖2A至圖2F，以下將針對本實施例的電子裝置20的製造方法進行說明。其中，本實施例的電子裝置20的製造方法以其中一單元22為例，可例如是包括但不限於以下步驟：

首先，請參照圖2A，形成第一組件202a。具體來說，形成第一組件202a可例如是包括以下步驟：形成第一介電層210，其中第一介電層210具有第一側211以及與第一側211相對的第二側212。第一介電層210的材料可例如是玻璃、印刷電路板(PCB)、低溫共燒陶瓷(Low Temperature Co-Fired Ceramic，LTCC)、液晶聚合物(Liquid Crystal Polymer，LCP)、聚醯亞胺(polyimide，PI)、陶瓷、塑料薄膜(例如：環烯烴聚合物(Cyclo Olefin Polymer，COP)、聚萘二甲酸乙二醇酯(Polyethylene Naphthalate ，PEN))、其它合適的介電材料、或前述的組合，但不以此為限。接著，形成第一導電層220於第一側211上，並對第一導電層220進行圖案化，以暴露出部分的第一介電層210，並形成經圖案化的第一導電層220a。接著，形成第一絕緣層IS1於第一導電層220a上，以覆蓋第一導電層220a與由第一導電層220a暴露出的部分的第一介電層210。至此，已製作完成第一組件202a。

接著，請參照圖2B，形成第二組件202b。具體來說，形成第二組件202b可例如是包括以下步驟：形成第二介電層230，其中第二介電層230具有第三側231以及與第三側231相對的第四側232。第二介電層230的材料可例如是玻璃、印刷電路板(PCB)、低溫共燒陶瓷(Low Temperature Co-Fired Ceramic，LTCC)、液晶聚合物(Liquid Crystal Polymer，LCP)、聚醯亞胺(polyimide，PI)、陶瓷、塑料薄膜(例如：環烯烴聚合物(Cyclo Olefin Polymer，COP)、聚萘二甲酸乙二醇酯(Polyethylene Naphthalate ，PEN))、其它合適的介電材料、或前述的組合，但不以此為限。第一介電層和第二介電的層材料可以相同也可以不同。接著，形成第二導電層240於第四側232上，並形成經圖案化的第二絕緣層IS2於第二導電層240上。第二絕緣層IS2具有開口OP1，以暴露出部分的第二導電層240。接著，形成導體280於開口OP1內，以使導體280可接觸第二導電層240。至此，已製作完成第二組件202b。

接著，請參照圖2C，形成第三組件202c。具體來說，形成第三組件202c可例如是包括以下步驟：形成第三介電層250，其中第三介電層250具有第五側251以及與第五側251相對的第六側252。接著，形成經圖案化的底部導電層285於第六側252上，並形成經圖案化的第三絕緣層IS3於底部導電層285上。底部導電層285具有開口OP2與開口OP3，以暴露出部分的第三介電層250。第三絕緣層IS3可設置於開口OP3內，且具有開口OP4與開口OP5。開口OP4對應於開口OP2設置，且開口OP4與開口OP5可暴露出部分的底部導電層285遠離第三介電層250的表面2851。接著，可選擇地形成經圖案化的第三導電層260於開口OP4與開口OP5內，以使第三導電層260設置在由開口OP4與開口OP5所暴露出的部分的底部導電層285的表面2851上。其中，底部導電層285可設置於第三介電層250與第三導電層260之間。第三導電層260可直接接觸底部導電層285，以防止底部導電層285氧化。第三導電層260具有開口265，以連通開口OP2。至此，已製作完成第三組件202c。

接著，請參照圖2D，將第一組件202a接合至第二組件202b，以使第二組件202b中的第二介電層230的第三側231可以面向第一組件202a中的第一介電層210的第二側212，並使第三側231可以與第二側212結合。接著，形成第四介電層290於第二絕緣層IS2遠離第二導電層240的表面上，以使第四介電層290可覆蓋導體280與第二絕緣層IS2。在本實施例中，第三側231可例如是透過膠體(未繪示)並例如是以熱壓合製程(thermal compression process)直接粘附至第二側212，但不以此為限。在本實施例中，第一介電層210與第二介電層230的總厚度T1可例如是小於電子裝置20發射的電磁波的波長W2的一半且大於100微米(μm)，即100 μm ＜T1＜1/2×W2，但不以此為限。其中，總厚度T1例如是第一介電層210與第二介電層230沿著電子裝置20的法線方向Y進行量測到的厚度。

在一些實施例中，第三側231可例如是透過框膠(spacer)(未繪示)並例如是以單滴填充(one drop filling，ODF)製程間接接合至第二側212，此時，在第二側212、第三側231以及框膠之間可具有間隙(未繪示)。其中，所述間隙可以是空氣間隙或真空間隙，也可以填入固體材料(例如膠體或黏著片)或液體(例如水)，但不以此為限。所述間隙的厚度可例如是小於電子裝置20發射的電磁波的波長W2的四分之一，即間隙的厚度＜1/4×W2，但不以此為限。

接著，請參照圖2E，將第三組件202c接合至第四介電層290，以使第三組件202c中的第三介電層250可與第四介電層290結合，並使第三介電層250的第五側251可面向第二介電層230的第四側232。接著，形成通孔254於第三介電層250與第四介電層290中，以使通孔254可連通開口OP2與開口265並暴露出導體280。在本實施例中，通孔254的形成方法可例如是包括雷射鑽孔、機械鑽孔或化學蝕刻，但不以此為限。在本實施例中，第三介電層250與第四介電層290的總厚度為T2，且總厚度T1與總厚度T2的比值可例如是在2至20之間，即2≤T1/T2≤20，但不以此為限。其中，總厚度T2例如是第三介電層250與第四介電層290沿著電子裝置20的法線方向Y進行量測到的厚度。

接著，請參照圖2F，形成第四導電層270、271與焊球275於第三導電層260遠離第三介電層250的頂面261上，並形成第四導電層270、271於開口OP2、開口265以及通孔254內，以使第四導電層270、271可電性連接至導體280，並使第四導電層270、271可透過導體280電性連接至第二導電層240。第四導電層270、271可直接接觸第三導電層260的頂面261。在本實施例中，第四導電層270、271的形成方法可例如是包括錫噴塗、電鍍、濺鍍或網版印刷(screen printing)，但不以此為限。接著，設置晶片300於第三導電層260的頂面261上。晶片300具有接墊310，且晶片300可透過接墊310與焊球275電性連接至第三導電層260。在一些實施例中，晶片300可是圖1中的相位陣列天線中的中頻電路，射頻電路或中頻電路和射頻電路的整合電路。

在本實施例中，藉由第三導電層260的設置，可使第四導電層270、271於製作時可易於附著於第三導電層260的頂面261並形成球狀，藉此，可用來限制第四導電層270、271於頂面261的範圍內，以減少第四導電層270、271有溢出於頂面261的範圍外的問題。在一些實施例中，第三導電層與第四導電層可以省略其中之一，當省略第三導電層時，第四導電層270、271則可形成於另一導電層的頂面上，此時，另一導電層也可以用來限制第四導電層270、271的範圍，以減少第四導電層270、271溢出範圍外的問題。

在本實施例中，藉由至少兩層介電層(即第一介電層210與第二介電層230)的設置，以及使第一導電層220a與第二導電層240分別設置於不同的介電層上的方式，可使第一導電層220a與第二導電層240不需設置在同一個介電層中，以降低第一導電層220a與第二導電層240在製作時有被損壞的問題。此外，藉由調整兩個金屬版(即第一導電層220a與第二導電層240)之間的介電層(即第一介電層210與第二介電層230)的厚度，則可增加輻射出去的電磁波能量。至此，已製作完成本實施例的電子裝置20。

以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖4為本揭露另一實施例的電子裝置的上視示意圖。請同時參照圖3與圖4，本實施例的電子裝置20a大致相似於圖3的電子裝置20，因此兩實施例中相同與相似的構件於此不再重述。本實施例的電子裝置20a不同於電子裝置20之處在於，在本實施例的電子裝置20a的天線元件15中，第四導電層271a、第三導電層260a以及底部導電層285a分別為連續且不間斷的圖案，以共同圍繞槽孔145。此外，第四導電層271a的形狀可對應於第三導電層260a的形狀，且第三導電層260a的形狀也可對應於底部導電層285a的形狀。

圖5A至圖5D為本揭露多個實施例的導電結構的局部上視示意圖。請同時參照圖3以及圖5A至圖5D，本實施例的導電結構24a、24b、24c、24d大致相似於圖3的導電結構24，因此兩實施例中相同與相似的構件於此不再重述。本實施例的導電結構24a、24b、24c、24d不同於導電結構24之處在於，在本實施例的導電結構24a、24b、24c、24d中，第四導電層270的形狀與第四導電層271的形狀可以為圓形以外的封閉的圖形或部分封閉圖形，以使第四導電層270、271於製作時可被限制在第三導電層260的形狀的範圍內或在底部導電層285的形狀的範圍內。

具體來說，請參照圖5A，導電結構24a中的第三導電層260的形狀為封閉的方形，且導電結構24a中的第四導電層270的形狀也對應地為封閉的方形。

請參照圖5B，導電結構24b中的第三導電層260的形狀為封閉的五邊形，且導電結構24b中的第四導電層270的形狀也對應地為封閉的五邊形。

請參照圖5C，底部導電層285的形狀為部分封閉的圓形並具有缺口2852。導電結構24c中的第三導電層260的形狀為部分封閉的圓形並具有缺口262，且缺口262可連接缺口2852。導電結構24c中的第四導電層271的形狀為部分封閉的圓形並延伸至缺口262與缺口2852內。

請參照圖5D，底部導電層285的形狀為部分封閉的方形並具有缺口2852與缺口2853。導電結構24c中的第三導電層260的形狀為部分封閉的方形並具有缺口262與缺口263，其中缺口262可連接缺口2852，且缺口263可連接缺口2853。導電結構24c中的第四導電層271的形狀為部分封閉的方形並延伸至缺口262、缺口263、缺口2852以及缺口2853內。

在本實施例中，雖然第三導電層260的形狀可以為圓形、方形或五邊形，且第四導電層270的形狀與第四導電層270的形狀可以為圓形、方形或五邊形，但本揭露並不對第三導電層260的形狀、第四導電層270的形狀以及第四導電層270的形狀加以限制，只要使第四導電層270與第四導電層271於製作時可被限制在第三導電層260的形狀的範圍內或在底部導電層285的形狀的範圍內即可。

綜上所述，在本揭露實施例的電子裝置中，藉由至少兩層介電層(即第一介電層與第二介電層)的設置，以及使第一導電層與第二導電層分別設置於不同的介電層上的方式，因而可使第一導電層與第二導電層不需設置在同一個介電層中，以降低第一導電層與第二導電層在製作時有被損壞的問題。在本實施例中，由於第一介電層與第二介電層中的至少一個介電層的損耗正切Df小於或等於0.1且大於0 (即0＜Df≦0.1)，因而可以減少電磁波在第一介電層與第二介電層中的損耗，進而可使電磁波的發射效率較佳。在本實施例中，由於第三導電層的形狀(或底部導電層的形狀)可以封閉第四導電層的形狀，因而可使第四導電層於製作時可以被限制在第三導電層的形狀的範圍內(或在底部導電層的形狀的範圍內)，進而可以減少第四導電層於製作時有溢出於第三導電層的形狀的範圍外(或底部導電層的形狀的範圍外)的問題。

雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。

10、20、20a:電子裝置 11:基頻電路 13:相位陣列天線 15:天線元件 110:數位類比轉換器 120:類比數位轉換器 140:中頻電路 141、145、166:濾波器 142、146:放大器 143、161:混頻器 144、162:本地震盪器 145:槽孔 160:射頻電路 163:相移器 164:功率放大器 165:雙工器 167:低雜訊放大器 22:單元 24、24a、24b、24c、24d:導電結構 202:整合基板 202a:第一組件 202b:第二組件 202c:第三組件 210:第一介電層 211:第一側 212:第二側 220、220a:第一導電層 230:第二介電層 231:第三側 232:第四側 240:第二導電層 250:第三介電層 251:第五側 252:第六側 254:通孔 260、260a:第三導電層 261:頂面 262、263、2852、2853:缺口 265:開口 270、271、271a:第四導電層 275:焊球 280:導體 285、285a:底部導電層 2851:表面 290:第四介電層 300:晶片 310:接墊 IS1、IS2、IS3:第一絕緣層 OP1、OP2、OP3、OP4、OP5:開口 P:間距 T1、T2:總厚度 VB:偏壓跡線 X、Y:方向

圖1為本揭露一實施例的電子裝置的功能示意圖。圖2A至圖2F為本揭露一實施例的電子裝置的製造方法的剖面示意圖。圖3為圖2F的電子裝置的上視示意圖。圖4為本揭露另一實施例的電子裝置的上視示意圖。圖5A至圖5D為本揭露多個實施例的導電結構的局部上視示意圖。

20:電子裝置

22:單元

24:導電結構

202:整合基板

202a:第一組件

202b:第二組件

202c:第三組件

210:第一介電層

211:第一側

212:第二側

220a:第一導電層

230:第二介電層

231:第三側

232:第四側

240:第二導電層

250:第三介電層

251:第五側

252:第六側

254:通孔

260:第三導電層

261:頂面

265:開口

270、271:第四導電層

275:焊球

280:導體

285:底部導電層

290:第四介電層

300:晶片

310:接墊

IS1、IS2、IS3:第一絕緣層

X、Y:方向

Claims

一種電子裝置，包括多個單元，各所述多個單元包括：整合基板，且所述整合基板包括：第一介電層，具有第一側以及與所述第一側相對的第二側；第一導電層，設置於所述第一側上；第二介電層，具有面向所述第二側的第三側以及與所述第三側相對的第四側；第二導電層，設置於所述第四側上且具有槽孔，其中所述第一介電層與所述第二介電層中的至少一個的損耗正切小於或等於0.1且大於0；以及多個導電結構，設置於所述整合基板上，且各所述多個導電結構包括第三介電層、第四介電層以及第四導電層；晶片，被所述第四導電層圍繞，且電性連接至所述多個導電結構；以及天線元件，被所述第四導電層圍繞，其中所述槽孔對應於所述第一導電層設置，且所述槽孔被所述第四導電層圍繞，其中所述第一介電層與所述第二介電層的總厚度為T1，所述第三介電層與所述第四介電層的總厚度為T2，且T1與T2的比值在2至20之間。
如請求項1所述的電子裝置，其中所述第三側與所述第二側結合。
如請求項2所述的電子裝置，其中所述第二側與所述第三側之間具有空氣間隙。
如請求項2所述的電子裝置，其中所述第三側透過膠體黏著至第二側。
一種電子裝置，包括多個單元，各所述多個單元包括：整合基板，且所述整合基板包括第一介電層與第二介電層；以及多個導電結構，且各所述多個導電結構包括：第三介電層；第四介電層；通孔，設置於所述第三介電層中；第三導電層，設置於所述第三介電層上；開口，設置於所述第三導電層中；以及第四導電層，設置於所述第三導電層上；其中，所述第四導電層直接接觸所述第三導電層的頂面並穿過所述開口；其中所述第一介電層與所述第二介電層的總厚度為T1，所述第三介電層與所述第四介電層的總厚度為T2，且T1與T2的比值在2至20之間。
如請求項5所述的電子裝置，其中各所述多個導電結構更包括：底部導電層，設置於所述第三介電層與所述第三導電層之間，其中所述第三導電層直接接觸所述底部導電層。
如請求項5所述的電子裝置，其中各所述多個導電結構更包括：導體，設置於所述第四介電層上，其中所述第四介電層與所述第三介電層結合，且所述第四導電層電性連接至所述導體。
如請求項5所述的電子裝置，其中在所述電子裝置的法線方向上，所述第三導電層的形狀對應於所述第四導電層的形狀。
如請求項5所述的電子裝置，其中，在所述電子裝置的法線方向上，所述多個導電結構環繞所述多個單元中的一個。
如請求項9所述的電子裝置，其中所述第四導電層電性連接至所述第二導電層。