TW202315479A - 電子裝置及其製造方法 - Google Patents

Abstract

一種電子裝置，包括基板、凸塊、晶片以及黏著層。基板包括第一連接墊。凸塊設置於第一連接墊上。晶片包括第二連接墊。凸塊設置於第一連接墊與第二連接墊之間。黏著層設置於基板與晶片之間。黏著層在10GHz的頻率下，耗損係數小於或等於0.01。上述電子裝置的製造方法包括以下步驟：提供基板，其中所述基板包括第一連接墊；施加黏著層於基板上；圖案化黏著層，以使黏著層產生出暴露第一連接墊的開口；形成凸塊於第一連接墊上；以及使晶片透過第二連接墊接合至凸塊上。

Description

電子裝置及其製造方法

本揭露是有關於一種電子裝置及其製造方法，且特別是有關於一種可提高電子裝置的可靠度或可適用於高頻/無線電訊號傳輸的電子裝置及其製造方法。

電子裝置或拼接電子裝置已廣泛地應用於通訊、顯示、車用或航空等不同領域中。隨電子裝置蓬勃發展，電子裝置朝向輕薄化開發，因此對於電子裝置的可靠度或品質要求越高。

本揭露提供一種電子裝置及其製造方法，可提高電子裝置的可靠度或可適用於高頻/無線電訊號傳輸。

本揭露的電子裝置包括基板、凸塊、晶片以及黏著層。基板包括第一連接墊。凸塊設置於第一連接墊上。晶片包括第二連接墊。凸塊設置於第一連接墊與第二連接墊之間。黏著層設置於基板與晶片之間。黏著層在10GHz的頻率下，耗損係數小於或等於0.01。

本揭露的電子裝置的製造方法包括以下步驟：提供基板，其中所述基板包括第一連接墊；施加黏著層於基板上；圖案化黏著層，以使黏著層產生出暴露第一連接墊的開口；形成凸塊於第一連接墊上；提供晶片，其中晶片包括第二連接墊；以及使晶片透過第二連接墊接合至凸塊上。

為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

透過參考以下的詳細描述並同時結合附圖可以理解本揭露，須注意的是，為了使讀者能容易瞭解及為了圖式的簡潔，本揭露中的多張圖式只繪出電子裝置的一部分，且圖式中的特定元件並非依照實際比例繪圖。此外，圖中各元件的數量及尺寸僅作為示意，並非用來限制本揭露的範圍。

在下文說明書與申請專利範圍中，「含有」與「包括」等詞為開放式詞語，因此其應被解釋為「含有但不限定為…」之意。

應了解到，當元件或膜層被稱為在另一個元件或膜層「上」或「連接到」另一個元件或膜層時，它可以直接在此另一元件或膜層上或直接連接到此另一元件或層，或者兩者之間存在有插入的元件或膜層(非直接情況)。相反地，當元件被稱為「直接」在另一個元件或膜層「上」或「直接連接到」另一個元件或膜層時，兩者之間不存在有插入的元件或膜層。

雖然術語「第一」、「第二」、「第三」…可用以描述多種組成元件，但組成元件並不以此術語為限。此術語僅用於區別說明書內單一組成元件與其它組成元件。申請專利範圍中可不使用相同術語，而依照申請專利範圍中元件宣告的順序以第一、第二、第三…取代。因此，在下文說明書中，第一組成元件在申請專利範圍中可能為第二組成元件。

於文中，「約」、「大約」、「實質上」、「大致上」之用語通常表示在一給定值或範圍的10%內、或5%內、或3%之內、或2%之內、或1%之內、或0.5%之內。在此給定的數量為大約的數量，亦即在沒有特定說明「約」、「大約」、「實質上」、「大致上」的情況下，仍可隱含「約」、「大約」、「實質上」、「大致上」之含義。

在本揭露一些實施例中，關於接合、連接之用語例如「連接」、「互連」等，除非特別定義，否則可指兩個結構係直接接觸，或者亦可指兩個結構並非直接接觸，其中有其它結構設於此兩個結構之間。且此關於接合、連接之用語亦可包括兩個結構都可移動，或者兩個結構都固定之情況。此外，用語「耦接」包括任何直接及間接的電性連接手段。

在本揭露一些實施例中，可使用光學顯微鏡(optical microscopy，OM)、掃描式電子顯微鏡(scanning electron microscope，SEM)、薄膜厚度輪廓測量儀(α-step)、橢圓測厚儀、或其它合適的方式量測各元件的面積、寬度、厚度或高度、或元件之間的距離或間距。詳細而言，根據一些實施例，可使用掃描式電子顯微鏡取得包括欲量測的元件的剖面結構影像，並量測各元件的面積、寬度、厚度或高度、或元件之間的距離或間距。在本揭露一些實施例中，可使用共振法進行材料量測，以獲得材料的損耗係數Df及介電係數Dk，藉此了解材料特性。

本揭露的電子裝置可包括顯示裝置、背光裝置、天線裝置、感測裝置或拼接裝置，但不以此為限。電子裝置可為可彎折或可撓式電子裝置。顯示裝置可為非自發光型顯示裝置或自發光型顯示裝置。天線裝置可為液晶型態的天線裝置或非液晶型態的天線裝置，感測裝置可為感測電容、光線、熱能或超聲波的感測裝置，但不以此為限。電子裝置中的電子元件可包括被動元件與主動元件，例如電容、電阻、電感、二極體、電晶體等。二極體可包括發光二極體或光電二極體。發光二極體可例如包括有機發光二極體(organic light emitting diode，OLED)、次毫米發光二極體(mini LED)、微發光二極體(micro LED)或量子點發光二極體(quantum dot LED)，但不以此為限。拼接裝置可例如是顯示器拼接裝置或天線拼接裝置，但不以此為限。需注意的是，電子裝置可為前述之任意排列組合，但不以此為限。下文將以電子裝置說明本揭露內容。

須知悉的是，以下所舉實施例可以在不脫離本揭露的精神下，可將數個不同實施例中的特徵進行替換、重組、混合以完成其它實施例。各實施例間特徵只要不違背發明精神或相衝突，均可任意混合搭配使用。

現將詳細地參考本揭露的示範性實施例，示範性實施例的實例說明於附圖中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。

圖1A至圖1D為本揭露一實施例的電子裝置的製造方法的剖面示意圖。請先參照圖1D，本實施例的電子裝置100可包括基板110、凸塊120、晶片130以及黏著層140。基板110包括第一連接墊112。凸塊120設置於第一連接墊112上。晶片130包括第二連接墊132。凸塊120設置於第一連接墊112與第二連接墊132之間。黏著層140設置於基板110與晶片130之間。第一連接墊112的材料可包括銅、鎳、其它合適的金屬材料或前述的組合，但不以此為限。

以下說明本實施例的電子裝置100的製造方法，其中所述電子裝置100的製造方法可包括但不限於以下步驟：

首先，請參照圖1A，提供基板110。在本實施例中，基板110可包括第一連接墊112，設置於基板110的表面110a上。其中，表面110a為基板110面向晶片130的表面。在本實施例中，基板110可例如是硬性基板、軟性基板或前述的組合，舉例來說，基板110的材料可包括玻璃、石英、藍寶石(sapphire)、陶瓷、聚碳酸酯(polycarbonate，PC)、聚醯亞胺(polyimide，PI)、聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、其它合適的基板材料或前述的組合，但不以此為限。

然後，請繼續參照圖1A，施加黏著層140於基板110的表面110a上。黏著層140可覆蓋第一連接墊112與基板110。在本實施例中，黏著層140的材料可例如是包括烷烴(alkane)、烯烴(olefin)、醚類(ether)、硝基(nitro)、二甲胺(dimethylamine)以及聚對二甲苯(parylene)中的至少其中一者，但不以此為限。此外，在本實施例中，由於黏著層140在10千兆赫(GHz)的頻率下，其耗損係數(dissipation factor，Df)可例如是小於或等於0.01(即Df＜0.01或Df=0.01)，因而使得電子裝置100可適用於高頻或無線電訊號傳輸，但不以此為限。在一些實施例中，黏著層在10 GHz的頻率下，其耗損係數也可以小於或等於0.008。在另一些實施例中，黏著層在10 GHz的頻率下，其耗損係數也可以小於或等於0.005。

在本實施例中，由於黏著層140在10 GHz的頻率下，其介電係數(dielectric constant，Dk)可例如是小於或等於3.8(即Dk＜3.8或Dk=3.8)，因而使得電子裝置100可適用於高頻或無線電訊號傳輸，但不以此為限。在一些實施例中，黏著層在10 GHz的頻率下，其介電係數也可以小於或等於3.5。

然後，請參照圖1B，圖案化黏著層140，以使黏著層140產生出暴露第一連接墊112的開口142。在本實施例中，圖案化黏著層140的方法可例如是包括光蝕刻(photolithography method)、雷射鑽孔(laser drilling method)、網版印刷(screen printing method)以及旋壓法(spin method)中的其中一者，但不以此為限。其中，黏著層140的開口142可暴露出第一連接墊112，且開口142的尺寸可例如是大於第一連接墊112的尺寸，但不以此為限。在一些實施例中，開口的尺寸也可以小於或等於第一連接墊的尺寸(未繪示)。

然後，請參照圖1C，在圖案化黏著層140之後，形成凸塊120於第一連接墊112上。凸塊120可接觸第一連接墊112。在本實施例中，凸塊120可例如是透過印刷製程(Printing)或噴墨製程(dispenser)形成於第一連接墊112上，但不以此為限。凸塊120的材料可例如是包括焊料(solder)與助焊劑(flux)，但不以此為限。

然後，請參照圖1D，提供晶片130，晶片130可包括第二連接墊132，在形成凸塊120於第一連接墊112上之後，使晶片130透過第二連接墊132接合至凸塊120上，因此，凸塊120會位於基板110的第一連接墊112與晶片130的第二連接墊132之間。詳細來說，在進行黏著層140的圖案化並將晶片130以倒裝的方式放置在凸塊120上之後，進行回焊製程(reflow)與固化製程(curing)，以使凸塊120中的焊料聚集，並使凸塊120可溼潤(wetting)並接觸基板110的第一連接墊112與晶片130的第二連接墊132。其中，晶片130具有上表面130a、與上表面130a相對的下表面130b以及連接上表面130a與下表面130b的側表面130c。第二連接墊132設置於晶片130的下表面130b，且下表面130b為晶片130面向基板110的表面。第二連接墊132的材料可包括銅、鎳、其它合適的金屬材料或前述的組合，但不以此為限。

接著，在進行回焊製程之後，進行加壓製程(pressing process)或抽真空製程(vacuuming process)，以增加晶片130與基板110之間的接著強度。在本實施例中，黏著層140位於晶片130與基板110之間，因此，透過黏著層140將晶片130與基板110黏著在一起的方式，可以增加晶片130與基板110之間的接合強度與穩固性，並可使凸塊120的兩側邊120a被黏著層140圍繞，以降低凸塊120與水氧接觸的機率，進而提高電子裝置100的可靠度(reliability)。

在本實施例中，相較於一般的底膠(underfill)，由於黏著層140可以透過圖案化的方法來精準地控制其尺寸，因此可較容易實現細間距(fine pitch)。此外，相較於一般的底膠，由於黏著層140的厚度具有較佳的一致性(uniformity)，因而使得晶片130與基板110之間的距離也有較佳的一致性，進而可以降低晶片130的傾斜問題或傾斜角(tilt angle)的變化。

在本實施例中，晶片130可例如是由矽晶圓、III-V族化合物(例如砷化鎵(GaAs)、氮化鎵(GaN)以及碳化矽(SiC))、藍寶石或玻璃晶圓所製成，但不以此為限。晶片130也可例如是半導體封裝元件，包括球柵陣列封裝(ball grid array，BGA)、晶片級封裝(chip scale package，CSP)、2.5D/3D封裝，但不以此為限。晶片130可例如是包括集成電路(integrated circuit，IC)、電晶體、矽控整流器(silicon controlled rectifier，SCR)、閥門(valve)、薄膜電晶體(thin film transistor)、電容、電感、可變電容(variable capacitance)、濾波器(filter)、電阻、二極體、發光二極體、微機電系統(microelectromechanical systems，MEMS)、液晶晶片(liquid crystal chip)、連接器(connector)、中介層(interposer)、重布線路層(redistribution layer，RDL)等元件，但不以此為限。至此，已大致上製作完成本實施例的電子裝置100。

以下將列舉其它實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖2A至圖2B為本揭露另一實施例的電子裝置的製造方法的剖面示意圖。圖2A至圖2B所示的實施例與圖1A至圖1D所示的實施例類似，因此，相同元件以相同標號表示，而其詳細內容將不予贅述。圖2A至圖2B所示的實施例與圖1A至圖1D所示的實施例的差異在於：在本實施例的電子裝置100a的製造方法中，在形成凸塊120之前，先將黏著材料141、多個焊料121以及助焊劑122混合成聚合物焊膏(polymer solder paste)150。

具體來說，請參照圖2A，在本實施例的電子裝置100a的製造方法中，施加聚合物焊膏150於基板110的第一連接墊112上，以使聚合物焊膏150可覆蓋第一連接墊112的頂表面1121與側表面1122。其中，多個焊料121的尺寸例如是1/2倍至1/10倍的第一連接墊112的尺寸，但不以此為限。在本實施例中，聚合物焊膏150可例如是透過印刷製程或噴墨製程施加於基板110的第一連接墊112上，但不以此為限。

然後，請參照圖2B，使晶片130透過第二連接墊132接合至凸塊120上。詳細來說，在將晶片130以倒裝的方式放置在聚合物焊膏150上之後，進行回焊製程與固化製程，以使聚合物焊膏150中的多個焊料121聚集成凸塊120，並使凸塊120可溼潤並接觸基板110的第一連接墊112與晶片130的第二連接墊132。此時，聚合物焊膏150中的黏著材料141也會固化成黏著層140a，以使凸塊120的兩側邊120a可被黏著層140a接觸且圍繞，以降低凸塊120與水氧接觸的機率，進而提高電子裝置100a的可靠度。

此外，在本實施例中，在相鄰的兩個凸塊120之間有空腔C1。其中，空腔C1可以被相鄰的兩個凸塊120、晶片130以及基板110所圍繞且定義。至此，已大致上製作完成本實施例的電子裝置100a。

圖3為本揭露一實施例的電子裝置的剖面示意圖。請同時參考圖1D與圖3，本實施例的電子裝置100b與圖1D中的電子裝置100a相似，惟二者差異之處在於：在本實施例的電子裝置100b中，還可包括至少一間隔物144，且間隔物144設置於黏著層140b中。

具體來說，請參照圖3，在本實施例中，間隔物144設置於晶片130的下表面130b與基板110的表面110a之間，以用來支撐晶片130，並用來降低晶片130的傾斜問題或傾斜角的變化。其中，間隔物144在基板110的法線方向Y上可重疊於晶片130。此外，在本實施例中，間隔物144的材料可例如是二氧化矽(SiO2)或其它合適的填充材料，但不以此為限。

在本實施例中，當晶片130與基板110之間的距離D為A時，間隔物144的高度H可以為0.8倍至1.2倍的A(即0.8×A≤H≤1.2×A)，且黏著層140b的厚度T可以為1倍至1.2倍的A(即1×A≤T≤1.2×A)，但不以此為限。其中，距離D例如是晶片130與基板110之間沿著基板110的法線方向Y進行量測到的最小距離。高度H例如是間隔物144未受擠壓的狀況下，沿著基板110的法線方向Y進行量測到的最小高度。在一些實施例中，間隔物144受到晶片130與基板110擠壓後，間隔物144的高度H可例如大致上和晶片130與基板110之間的距離D相等。厚度T例如是黏著層140b未受擠壓的狀況下，沿著基板110的法線方向Y進行量測到的最小厚度。在一些實施例中，黏著層140b受到晶片130與基板110擠壓後，黏著層140b的厚度T可例如大致上和晶片130與基板110之間的距離D相等。

圖4為本揭露一實施例的電子裝置的剖面示意圖。請同時參考圖1D與圖4，本實施例的電子裝置100c與圖1D中的電子裝置100a相似，惟二者差異之處在於：本實施例的電子裝置100c更包括重布線路層160、電子元件170和/或驅動元件(或稱為控制器)180。

具體來說，請參照圖4，在本實施例中，重布線路層160設置於基板110的表面110a上，且重布線路層160可包括第一線路層161、絕緣層162、第二線路層163以及導電通孔164，但不以此為限。其中，第一線路層161設置於基板110的表面110a；絕緣層162設置於第一線路層161上，以覆蓋第一線路層161與部分的基板110；第二線路層163設置於絕緣層162上；導電通孔164貫穿絕緣層162，以電性連接第一線路層161與第二線路層163。

電子元件170可例如是電晶體，設置於重布線路層160內。在一些實施例中，電子元件也可以為閥門、薄膜電晶體、電容、電感或濾波器等(未繪示)。

驅動元件180可貼附於基板110的邊緣，且驅動元件180可透過重布線路層160電性連接至電子元件170。其中，驅動元件180可例如是集成電路、柔性印刷電路板(flexible printed circuit，FPC)、印刷電路板(PCB)、基板上晶片(chip on board，COB)或覆晶薄膜(chip on film，COF)，但不以此為限。

在本實施例中，第一連接墊112設置於重布線路層160的第二線路層163上，且第一連接墊112可電性連接至重布線路層160。

在本實施例中，黏著層140c設置於重布線路層160的第二線路層163上，以覆蓋裸露的線路(例如第二線路層163)與電子元件170。因此，在本實施例中，黏著層140c可以作為保護層，以包圍重布線路層160和電子元件170，以降低重布線路層160和電子元件170接觸水、濕氣、氧氣以及異物的機率，進而提高電子裝置100c的可靠度。

圖5為本揭露一實施例的電子裝置的剖面示意圖。請同時參考圖2B與圖5，本實施例的電子裝置100d與圖2B中的電子裝置100a相似，惟二者差異之處在於：在本實施例的電子裝置100d中，黏著層140d還可設置於晶片130的上表面130a與側表面130c上。

具體來說，請參照圖5，在本實施例中，當黏著層140d例如是聚對二甲苯時，黏著層140d可均勻地覆蓋在晶片130的表面(包括上表面130a、下表面130b以及側表面130c)、凸塊120的兩側邊120a以及基板110的表面110a，以用來保護晶片130、凸塊120以及基板110。其中，由於聚對二甲苯為共形塗佈材料(conformal coating material)或真空沉積塗層(vacuum deposition coating)，因而使得黏著層140d具有一致的厚度。此外，聚對二甲苯可例如具有N型、C型、D型或HT型的特性，但不以此為限。

圖6為本揭露一實施例的電子裝置的剖面示意圖。請同時參考圖5與圖6，本實施例的電子裝置100e與圖5中的電子裝置100d相似，惟二者差異之處在於：在本實施例的電子裝置100e中，黏著層140e未覆蓋在凸塊120的側邊120a。

具體來說，請參照圖6，在本實施例中，當黏著層140e例如是片狀模塑料(sheet molding compound)時，需要使用真空加熱的方式來使黏著層140e可均勻地覆蓋在晶片130的表面(包括上表面130a、部分的下表面130b以及側表面130c)以及基板110的表面110a，以用來保護晶片130、凸塊120以及基板110。在一些未繪示的實施例中，黏著層也可以不覆蓋晶片130的下表面130b且與晶片130的側表面130c切齊，也就是說，設置於基板110上的黏著層也可以從基板110直接延伸經過晶片130的側表面130c並到晶片130的上表面130a。

在本實施例中，空腔C2可以被相鄰的兩個凸塊120、晶片130以及基板110所圍繞且定義。空腔C2可暴露出凸塊120、第一連接墊112以及第二連接墊132。空腔C2內可以為空氣或真空。

綜上所述，在本揭露實施例的電子裝置及其製造方法中，藉由將黏著層設置於基板與晶片之間，可以增加晶片與基板之間的接合強度與穩固性。由於凸塊的兩側邊可被黏著層圍繞，因而可以降低凸塊與水氧接觸的機率，進而可提高電子裝置的可靠度。此外，在本實施例中，由於黏著層在10 GHz的頻率下，其耗損係數可小於或等於0.01，因而使得電子裝置可適用於高頻或無線電訊號傳輸。另外，在一些實施例中，由於黏著層在10 GHz的頻率下，其介電係數可小於或等於3.8，因而使得電子裝置可適用於高頻或無線電訊號傳輸。

雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。

100、100a、100b、100c、100d、100e:電子裝置 110:基板 110a:表面 112:第一連接墊 1121:頂表面 1122:側表面 120:凸塊 120a:側邊 121:焊料 122:助焊劑 130:晶片 130a:上表面 130b:下表面 130c:側表面 132:第二連接墊 140、140a、140b、140c、140d、140e:黏著層 141:黏著材料 142:開口 144:間隔物 150:聚合物焊膏 160:重布線路層 161:第一線路層 162:絕緣層 163:第二線路層 164:導電通孔 170:電子元件 180:驅動元件 C1、C2:空腔 D:距離 H:高度 T:厚度 Y:法線方向

圖1A至圖1D為本揭露一實施例的電子裝置的製造方法的剖面示意圖。 圖2A至圖2B為本揭露另一實施例的電子裝置的製造方法的剖面示意圖。 圖3為本揭露一實施例的電子裝置的剖面示意圖。 圖4為本揭露另一實施例的電子裝置的剖面示意圖。 圖5為本揭露另一實施例的電子裝置的剖面示意圖。 圖6為本揭露另一實施例的電子裝置的剖面示意圖。

100:電子裝置

110:基板

112:第一連接墊

120:凸塊

120a:側邊

130:晶片

130a:上表面

130b:下表面

130c:側表面

132:第二連接墊

140:黏著層

Claims (10)

1. 一種電子裝置，包括： 基板，包括第一連接墊； 凸塊，設置於所述第一連接墊上； 晶片，包括第二連接墊，其中所述凸塊設置於所述第一連接墊與所述第二連接墊之間；以及 黏著層，設置於所述基板與所述晶片之間，且所述黏著層在10GHz的頻率下，耗損係數小於或等於0.01。
2. 如請求項1所述的電子裝置，其中所述黏著層在10GHz的頻率下，介電係數小於或等於3.8。
3. 如請求項1所述的電子裝置，其中所述黏著層更設置於所述晶片的上表面與側表面上。
4. 如請求項1所述的電子裝置，更包括： 至少一間隔物，設置於所述黏著層中。
5. 如請求項1所述的電子裝置，其中所述黏著層的材料包括烷烴、烯烴、醚類、硝基、二甲胺以及聚對二甲苯中的至少其中一者。
6. 一種電子裝置的製造方法，包括： 提供基板，其中所述基板包括第一連接墊； 施加黏著層於所述基板上； 圖案化所述黏著層，以使所述黏著層產生出暴露所述第一連接墊的開口； 形成凸塊於所述第一連接墊上； 提供晶片，其中所述晶片包括第二連接墊；以及 使所述晶片透過所述第二連接墊接合至所述凸塊上。
7. 如請求項6所述的電子裝置的製造方法，其中所述凸塊透過印刷製程或噴墨製程形成於所述第一連接墊上。
8. 如請求項6所述的電子裝置的製造方法，其中所述圖案化的方法為光蝕刻、雷射鑽孔、網版印刷以及旋壓法中的其中一者。
9. 如請求項6所述的電子裝置的製造方法，其中所述黏著層在10GHz的頻率下，耗損係數小於或等於0.01。
10. 如請求項6所述的電子裝置的製造方法，其中所述黏著層在10GHz的頻率下，介電係數小於或等於3.8。

Images