TWI842470B

TWI842470B - 藉由串列通訊匯流排與主裝置進行通訊的電子裝置以及針對電子裝置進行辨識符的指定的方法

Info

Publication number: TWI842470B
Application number: TW112113443A
Authority: TW
Inventors: 莊宗朋; 張哲鳴
Original assignee: 瑞昱半導體股份有限公司
Filing date: 2023-04-11
Publication date: 2024-05-11

Abstract

本發明提供了一種藉由一串列通訊匯流排與一主裝置進行通訊的電子裝置以及一種針對該電子裝置進行一辨識符的指定的方法，其中該主裝置透過該串列通訊匯流排耦接至多個僕裝置，以及該多個僕裝置包含該電子裝置。該電子裝置包含一時脈端子、一資料端子、以及耦接至該時脈端子及該資料端子的一判斷電路，其中該時脈端子以及該資料端子分別接收來自該主裝置的第一訊號以及第二訊號。該判斷電路判斷該第一訊號被下拉的一時間點是否早於該第二訊號被下拉的一時間點，以產生一判斷結果，其中該電子裝置的該辨識符的指定是依據該判斷結果來控制。

Description

藉由串列通訊匯流排與主裝置進行通訊的電子裝置以及針對電子裝置進行辨識符的指定的方法

本發明是關於串列通訊匯流排，尤指一種藉由一串列通訊匯流排與一主裝置進行通訊的電子裝置以及一種針對一電子裝置進行一辨識符的指定的方法。

當主（master）裝置透過一串列通訊匯流排與多個僕（slave）裝置互相連接時，這些僕裝置的每一者典型地需要依據一選擇腳位的電壓位準來決定自身的裝置辨識符，以容許該主裝置在發送指令時能藉助於這些裝置辨識符來決定該指令是用來存取哪一個僕裝置。然而，對於針腳數較少的晶片產品來說，由於上述選擇腳位會佔據該晶片產品的一個腳位，使得某些功能被犧牲而無法實施。若希望完整地實施全部的功能，則需要增加封裝腳位數量以解決上述問題，但成本也因此增加。

因此，需要一種新穎的方法以及相關架構，使得主裝置透過該串列通訊匯流排與多個僕裝置進行通訊時不必藉助於額外的選擇腳位，從而解決習知技術的問題。

本發明的一目的在於提供一種藉由一串列通訊匯流排與一主（master）裝置進行通訊的電子裝置以及一種針對一電子裝置進行一辨識符的指定的方法，以在沒有副作用或較不會帶來副作用的情況下解決相關技術的問題。

本發明至少一實施例提供一種藉由一串列通訊匯流排與一主裝置進行通訊的電子裝置。該電子裝置包含一時脈端子、一資料端子以及一判斷電路，其中該判斷電路耦接至該時脈端子以及該資料端子。該時脈端子是用來接收來自該主裝置的一第一訊號，以及該資料端子是用來接收來自該主裝置的一第二訊號。另外，該判斷電路是用來判斷該第一訊號被下拉的時間點是否早於該第二訊號被下拉的時間點，以產生一判斷結果。尤其，該主裝置透過該串列通訊匯流排耦接至多個僕裝置（slave），該多個僕裝置包含該電子裝置，以及該電子裝置的一辨識符的指定是依據該判斷結果來控制。

本發明至少一實施例提供一種針對一電子裝置進行一辨識符的指定的方法。該主裝置透過一串列通訊匯流排耦接至多個僕裝置，其中該多個僕裝置包含該電子裝置。該方法包含：利用該電子裝置的一時脈端子自該主裝置接收一第一訊號；利用該電子裝置的一資料端子自該主裝置接收一第二訊號；利用該電子裝置的一判斷電路判斷該第一訊號被下拉的時間點是否早於該第二訊號被下拉的時間點，以產生一判斷結果；以及依據該判斷結果控制該電子裝置的該辨識符的指定。

本發明的實施例提供的電子裝置以及方法能透過將某個僕裝置的資料端子以及時脈端子反接，以使得這個僕裝置偵測到的起始條件（訊號被下拉的時序）異於其他僕裝置。因此，當這個僕裝置偵測到其資料端子與時脈端子被反接時，對應的辨識符的指定機制可被觸發。如此一來，這個僕裝置可在不使用額外的選擇腳位的情況下完成辨識符的指定。

第1圖為依據本發明一實施例之一系統10的示意圖。如第1圖所示，系統10可包含一主（master）裝置20以及多個僕(slave)裝置諸如僕裝置50及100，其中主裝置20可透過一積體電路匯流排（Inter-Integrated Circuit bus, I ²C bus）耦接至僕裝置50及100。該積體電路匯流排可包含時脈通道VCL以及資料通道VDA，其中時脈通道VCL可透過電阻器RC耦接至供應電壓VDD，以及資料通道VDA可透過電阻器RD耦接至供應電壓VDD。在本實施例中，主裝置20、僕裝置50以及僕裝置100的每一者可包含一時脈端子以及一資料端子。例如，主裝置20可包含耦接至時脈通道VCL的一時脈端子SCL以及耦接至資料通道VDA的一資料端子SDA，僕裝置50可包含耦接至時脈通道VCL的一時脈端子SCL_S1以及耦接至資料通道VDA的一資料端子SDA_S1，以及僕裝置100可包含耦接至資料通道VDA的一時脈端子SCL_S2以及耦接至時脈通道VCL的一資料端子SDA_S2。基於上述連接方式，相較於僕裝置50（例如僕裝置50的時脈端子SCL_S1耦接至主裝置20的時脈端子SCL，且僕裝置50的資料端子SDA_S1耦接至主裝置20的資料端子SDA），僕裝置100的時脈端子SCL_S2以及資料端子SDA_S2是被反接的（例如僕裝置100的時脈端子SCL_S2耦接至主裝置20的資料端子SDA，且僕裝置100的資料端子SDA_S2耦接至主裝置20的時脈端子SCL）。

在本實施例中，僕裝置100除了時脈端子SCL_S2以及資料端子SDA_S2外，可另包含一判斷電路110、一切換電路120以及一處理電路130。判斷電路110可耦接至時脈端子SCL_S2以及資料端子SDA_S2，切換電路120可耦接至判斷電路110，以及處理電路130可耦接至切換電路120。在本實施例中，僕裝置100的時脈端子SCL_S2可接收來自主裝置20透過資料通道VDA傳送的資料訊號，以及僕裝置100的資料端子SDA_S2可接收來自主裝置20透過時脈通道VCL傳送的時脈訊號。判斷電路110是用來判斷該資料訊號被下拉的時間點是否早於該時脈訊號被下拉的時間點，以產生一判斷結果，以及僕裝置100的一辨識符（identifier, ID）諸如裝置辨識符（device ID）的指定是依據該判斷結果來控制。另外，切換電路120是用來依據該判斷結果選擇性地切換時脈端子SCL_S2接收到的訊號以及資料端子SDA_S2接收到的訊號的使用。例如，切換電路120可依據該判斷結果將時脈端子SCL_S2接收到的訊號以及資料端子SDA_S2接收到的訊號的其中一者作為一時脈訊號以供處理電路130使用，並且將另一者作為一資料訊號以供處理電路130使用。在某些實施例中，僕裝置50的架構可與僕裝置100類似或相同（例如僕裝置50可包含與判斷電路110、切換電路120及處理電路130相同或類似的電路以進行對應的運作），但本發明不限於此。

第2圖為依據本發明一實施例之符合積體電路匯流排標準的訊號格式的示意圖，其中在第2圖中標示「VDA」的訊號代表透過資料通道VDA傳輸的該資料訊號，以及在第2圖中標示「VCL」的訊號代表透過時脈通道VCL傳輸的該時脈訊號。在本實施例中，該時脈訊號可利用對應數量的時脈周期來界定一存取指令中的多個欄位的時間區間，而該資料訊號在這些時間區間內的值可分別代表該多個欄位的值。例如，一存取指令可包含一辨識符（在第2圖中標示為「ID」）、一讀寫值（在第2圖中標示為「R/W」）、一或多個確認值（在第2圖中標示為「ACK」）、一或多個位址（在第2圖中標示為「Address[15:8]」、「Address[7:0]」）、以及一資料值（在第2圖中標示為「Data[7:0]」）。另外，先將該資料訊號拉低再接著將該時脈訊號拉低可作為該存取指令的起始條件，以及先將該時脈訊號拉高在接著將該資料訊號拉高可作為該存取指令的停止條件。

第3圖為依據本發明一實施例之連接至同一積體電路匯流排的僕裝置50及100的第一辨識符指定方案的示意圖。在本實施例中，僕裝置50及100的每一者可具有一第一候選辨識符諸如0x5A以及一第二候選辨識符諸如0x58，以及僕裝置50及100的每一者可依據各自的判斷結果分別自辨識符0x5A及0x58中選擇其中一者作為各自的辨識符。例如，由於僕裝置50的時脈端子SCL_S1耦接至主裝置20的時脈端子SCL且僕裝置50的資料端子SDA_S1耦接至主裝置20的資料端子SDA，因此僕裝置50可偵測到自資料端子SDA傳送至資料端子SDA_S1的訊號被下拉的時間點早於自時脈端子SCL傳送至時脈端子SCL_S1的訊號被下拉的時間點，而僕裝置50可據以選擇辨識符0x5A作為僕裝置50的辨識符。另外，由於自資料端子SDA傳送至資料端子SDA_S1的訊號被下拉的時間點早於自時脈端子SCL傳送至時脈端子SCL_S1的訊號被下拉的時間點，因此僕裝置50（例如其內的切換電路120）可避免切換時脈端子SCL_S1接收到的訊號以及資料端子SDA_S1接收到的訊號的使用，以將時脈端子SCL_S1接收到的訊號作為一時脈訊號並且將資料端子SDA_S1接收到的訊號作為一資料訊號。

相較於僕裝置50，由於僕裝置100的時脈端子SCL_S2耦接至主裝置20的資料端子SDA且僕裝置100的資料端子SDA_S2耦接至主裝置20的時脈端子SCL，因此僕裝置100可偵測到自資料端子SDA傳送至時脈端子SCL_S2的訊號被下拉的時間點早於自時脈端子SCL傳送至資料端子SDA_S2的訊號被下拉的時間點，而僕裝置100可據以選擇辨識符0x58作為僕裝置100的辨識符。另外，由於自資料端子SDA傳送至時脈端子SCL_S2的訊號被下拉的時間點早於自時脈端子SCL傳送至資料端子SDA_S2的訊號被下拉的時間點，因此僕裝置100（例如其內的切換電路120）可切換時脈端子SCL_S2接收到的訊號以及資料端子SDA_S2接收到的訊號，以將時脈端子SCL_S2接收到的訊號作為一資料訊號並且將資料端子SDA_S2接收到的訊號作為一時脈訊號。

第4圖為依據本發明一實施例之第3圖所示之第一辨識符指定方案的工作流程的示意圖，其中第4圖所示之工作流程可由透過該積體電路匯流排與主裝置20相耦接的任一僕裝置（例如僕裝置100）來執行。需注意的是，第4圖所示之工作流程只是為了說明之目的，並非對本發明的限制。例如，一或多個步驟可在第4圖所示之工作流程中被新增、刪除或修改。此外，若能得到相同的結果，這些步驟並非必須完全依照第4圖所示之順序執行。

在步驟S400中，僕裝置100可判斷該積體電路匯流排是否已上電（例如供應電壓VDD是否已開啟）。若判斷結果為「是」，進入步驟S410；若判斷結果為「否」，進入步驟S400。

在步驟S410中，僕裝置100可判斷資料端子SDA_S2的電壓位準被下拉的時間點是否早於時脈端子SCL_S2的電壓位準被下拉的時間點（在第4圖中標示為「SDA_S2先下拉，SCL_S2後下拉?」以求簡明）。若判斷結果為「是」，進入步驟S420；若判斷結果為「否」，進入步驟S450。

在步驟S420中，僕裝置100可判斷來自該積體電路匯流排的訊號圖樣（pattern）是否完整（在第4圖標示為「I2C圖樣完整?」以求簡明），例如判斷透過該積體電路匯流排的接收到的訊號格式是否包含上述辨識符、讀寫值、確認值、位址以及資料值。若判斷結果為「是」，進入步驟S430；若判斷結果為「否」，進入步驟S440。

在步驟S430中，僕裝置100可使用辨識符0x5A作為僕裝置100的辨識符（在第4圖標示為「使用0x5A作為ID」以求簡明）。

在步驟S440中，僕裝置100可判斷自偵測到起始條件後所經過的時間是否超時（在第4圖標示為「超時?」以求簡明）。若判斷結果為「是」，進入步驟S490；若判斷結果為「否」，進入步驟S440以再次執行上述是否超時之判斷。

在步驟S450中，僕裝置100可判斷時脈端子SCL_S2的電壓位準被下拉的時間點是否早於資料端子SDA_S2的電壓位準被下拉的時間點（在第4圖中標示為「SCL_S2先下拉，SDA_S2後下拉?」以求簡明）。若判斷結果為「是」，進入步驟S460；若判斷結果為「否」，進入步驟S410。

在步驟S460中，僕裝置100可判斷來自該積體電路匯流排的訊號圖樣是否完整（在第4圖標示為「I2C圖樣完整?」以求簡明），例如判斷透過該積體電路匯流排的接收到的訊號格式是否包含上述辨識符、讀寫值、確認值位址以及資料值。若判斷結果為「是」，進入步驟S470；若判斷結果為「否」，進入步驟S480。

在步驟S470中，僕裝置100可使用辨識符0x58作為僕裝置100的辨識符（在第4圖標示為「使用0x58作為ID」以求簡明）。

在步驟S480中，僕裝置100可判斷自偵測到起始條件後所經過的時間是否超時（在第4圖標示為「超時?」以求簡明）。若判斷結果為「是」，進入步驟S490；若判斷結果為「否」，進入步驟S480以再次執行上述是否超時之判斷。

在步驟S490中，僕裝置100可放開對該積體電路匯流排的控制（在第4圖標示為「放開I2C匯流排」），並且流程回到步驟S410。

第5圖為依據本發明一實施例之連接至同一積體電路匯流排的多個僕裝置的第二辨識符指定方案的示意圖。在本實施例中，僕裝置50及100的每一者可依據各自的判斷結果選擇性地使用主裝置20發送的一指定辨識符。例如，由於僕裝置50的時脈端子SCL_S1耦接至主裝置20的時脈端子SCL且僕裝置50的資料端子SDA_S1耦接至主裝置20的資料端子SDA，因此僕裝置50可偵測到自資料端子SDA傳送至資料端子SDA_S1的訊號被下拉的時間點早於自時脈端子SCL傳送至時脈端子SCL_S1的訊號被下拉的時間點，而僕裝置50可將預設的辨識符0x5A作為僕裝置50的辨識符且避免使用主裝置20發送的該指定辨識符。另外，由於自資料端子SDA傳送至資料端子SDA_S1的訊號被下拉的時間點早於自時脈端子SCL傳送至時脈端子SCL_S1的訊號被下拉的時間點，因此僕裝置50（例如其內的切換電路120）可避免切換時脈端子SCL_S1接收到的訊號以及資料端子SDA_S1接收到的訊號的使用，以將時脈端子SCL_S1接收到的訊號作為一時脈訊號並且將資料端子SDA_S1接收到的訊號作為一資料訊號。

相較於僕裝置50，由於僕裝置100的時脈端子SCL_S2耦接至主裝置20的資料端子SDA且僕裝置100的資料端子SDA_S2耦接至主裝置20的時脈端子SCL，因此僕裝置100可偵測到自資料端子SDA傳送至時脈端子SCL_S2的訊號被下拉的時間點早於自時脈端子SCL傳送至資料端子SDA_S2的訊號被下拉的時間點，而僕裝置100可使用主裝置20發送的該指定辨識符（尤指主裝置20在系統10上電後發送的第一個指令所載有的辨識符）以作為僕裝置100的辨識符（在僕裝置100上標示「主端指定ID」以便於理解）。另外，由於自資料端子SDA傳送至時脈端子SCL_S2的訊號被下拉的時間點早於自時脈端子SCL傳送至資料端子SDA_S2的訊號被下拉的時間點，因此僕裝置100（例如其內的切換電路120）可切換時脈端子SCL_S2接收到的訊號以及資料端子SDA_S2接收到的訊號，以將時脈端子SCL_S2接收到的訊號作為一資料訊號並且將資料端子SDA_S2接收到的訊號作為一時脈訊號。

第6圖為依據本發明一實施例之第5圖所示之第二辨識符指定方案的工作流程的示意圖，其中第6圖所示之工作流程可由透過該積體電路匯流排與主裝置20相耦接的任一僕裝置（例如僕裝置100）來執行。需注意的是，第6圖所示之工作流程只是為了說明之目的，並非對本發明的限制。例如，一或多個步驟可在第6圖所示之工作流程中被新增、刪除或修改。此外，若能得到相同的結果，這些步驟並非必須完全依照第6圖所示之順序執行。

在步驟S610中，僕裝置100可判斷該積體電路匯流排是否已上電（例如供應電壓VDD是否已開啟）。若判斷結果為「是」，進入步驟S620；若判斷結果為「否」，進入步驟S610。

在步驟S620中，僕裝置100可接收到主裝置20發送第一個積體電路匯流排指令，且該積體電路匯流排指令載有並未被使用過的辨識符（在第6圖標示為「主端發送第一個I2C指令且載有並未被使用的ID」以求簡明）。

在步驟S630中，僕裝置100可判斷時脈端子SCL_S2的電壓位準被下拉的時間點是否早於資料端子SDA_S2的電壓位準被下拉的時間點（在第6圖中標示為「SCL_S2先下拉，SDA_S2後下拉?」以求簡明）。若判斷結果為「是」，進入步驟S640；若判斷結果為「否」，進入步驟S620。

在步驟S640中，僕裝置100可判斷來自該積體電路匯流排的訊號圖樣是否完整（在第6圖標示為「I2C圖樣完整?」以求簡明），例如判斷透過該積體電路匯流排的接收到的訊號格式是否包含上述辨識符、讀寫值、確認值位址以及資料值。若判斷結果為「是」，進入步驟S650；若判斷結果為「否」，進入步驟S670。

在步驟S650中，僕裝置100可使用主裝置20發送的辨識符以作為僕裝置100的辨識符（在第6圖標示為「僕端使用主端發送的ID」）。

在步驟S660中，僕裝置100已準備就緒以供主裝置20存取（在第6圖標示為「準備就緒以供主端存取」）。

在步驟S670中，僕裝置100可判斷自偵測到起始條件後所經過的時間是否超時（在第6圖標示為「超時?」以求簡明）。若判斷結果為「是」，進入步驟S680；若判斷結果為「否」，進入步驟S670以再次執行上述是否超時之判斷。

在步驟S680中，僕裝置100可放開對該積體電路匯流排的控制（在第6圖標示為「放開I2C匯流排」），並且流程回到步驟S620。

第7圖為依據本發明一實施例之一種針對一電子裝置進行一辨識符的指定的方法的工作流程的示意圖，其中一主裝置（例如第1圖所示之主裝置20）可透過一串列通訊匯流排（例如積體電路匯流排）耦接至多個僕裝置（例如第1圖所示之僕裝置50及100），以及該多個僕裝置可包含該電子裝置。需注意的是，第7圖所示之工作流程只是為了說明之目的，並非對本發明的限制。例如，一或多個步驟可在第7圖所示之工作流程中被新增、刪除或修改。此外，若能得到相同的結果，這些步驟並非必須完全依照第7圖所示之順序執行。

在步驟S710中，該電子裝置可利用一時脈端子自該主裝置接收一第一訊號。

在步驟S720中，該電子裝置可利用一資料端子自該主裝置接收一第二訊號。

在步驟S730中，該電子裝置可利用一判斷電路判斷該第一訊號被下拉的一時間點是否早於該第二訊號被下拉的一時間點，以產生一判斷結果。

在步驟S740中，該電子裝置可依據該判斷結果控制該電子裝置的該辨識符的指定。

總結來說，本發明的實施例能依據僕裝置的時脈端子與資料端子是否被反接來控制辨識符的指定，尤其可使用預設的候選辨識符或者使用主裝置發送的辨識符來決定僕裝置的辨識符。因此，僕裝置的辨識符可在不使用額外的選擇腳位的情況下被設置。此外，本發明的實施例不會大幅地增加額外成本。因此，本發明能在沒有副作用或較不會帶來副作用的情況下解決相關技術的問題。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10:系統 20:主裝置 50, 100:僕裝置 110:判斷電路 120:切換電路 130:處理電路 SCL, SCL_S1, SCL_S2:時脈端子 SDA, SDA_S1, SDA_S2:資料端子 VCL:時脈通道 VDA:資料通道 RC, RD:電阻器 VDD:供應電壓 S400~S490, S610~S680, S710~S740:步驟

第1圖為依據本發明一實施例之一系統的示意圖。第2圖為依據本發明一實施例之符合積體電路匯流排標準的訊號格式的示意圖。第3圖為依據本發明一實施例之連接至同一積體電路匯流排的多個僕裝置的第一辨識符指定方案的示意圖。第4圖為依據本發明一實施例之第3圖所示之第一辨識符指定方案的工作流程的示意圖。第5圖為依據本發明一實施例之連接至同一積體電路匯流排的多個僕裝置的第二辨識符指定方案的示意圖。第6圖為依據本發明一實施例之第5圖所示之第二辨識符指定方案的工作流程的示意圖。第7圖為依據本發明一實施例之一種針對一電子裝置進行一辨識符的指定的方法的工作流程的示意圖。

10:系統

20:主裝置

50,100:僕裝置

110:判斷電路

120:切換電路

130:處理電路

SCL,SCL_S1,SCL_S2:時脈端子

SDA,SDA_S1,SDA_S2:資料端子

VCL:時脈通道

VDA:資料通道

RC,RD:電阻器

VDD:供應電壓

Claims

一種藉由一串列通訊匯流排與一主（master）裝置進行通訊的電子裝置，包含：一時脈端子，用來接收來自該主裝置的一第一訊號；一資料端子，用來接收來自該主裝置的一第二訊號；以及一判斷電路，耦接至該時脈端子以及該資料端子，用來判斷該第一訊號被下拉的一時間點是否早於該第二訊號被下拉的一時間點，以產生一判斷結果；其中該主裝置透過該串列通訊匯流排耦接至多個僕（slave）裝置，該多個僕裝置包含該電子裝置，以及該電子裝置的一辨識符的指定是依據該判斷結果來控制。
如申請專利範圍第1項所述之電子裝置，其中該電子裝置具有一第一候選辨識符以及一第二候選辨識符，以及該電子裝置依據該判斷結果自該第一候選辨識符以及該第二候選辨識符中選擇其中一者作為該電子裝置的該辨識符。
如申請專利範圍第1項所述之電子裝置，其中該電子裝置依據該判斷結果選擇性地使用該主裝置發送的一指定辨識符。
如申請專利範圍第3項所述之電子裝置，其中當該判斷結果指出該第二訊號被下拉的該時間點早於該第一訊號被下拉的該時間點時，該電子裝置避免使用該主裝置發送的該指定辨識符。
如申請專利範圍第3項所述之電子裝置，其中當該判斷結果指出該第一訊號被下拉的該時間點早於該第二訊號被下拉的該時間點時，該電子裝置使用該主裝置發送的該指定辨識符以作為該電子裝置的該辨識符。
如申請專利範圍第1項所述之電子裝置，另包含：一切換電路，用來依據該判斷結果選擇性地切換該第一訊號以及該第二訊號的使用。
如申請專利範圍第6項所述之電子裝置，其中當該判斷結果指出該第二訊號被下拉的該時間點早於該第一訊號被下拉的該時間點時，該切換電路避免切換該第一訊號以及該第二訊號的該使用，並且使該電子裝置將該第一訊號作為一時脈訊號以及將該第二訊號作為一資料訊號。
如申請專利範圍第6項所述之電子裝置，其中當該判斷結果指出該第一訊號被下拉的該時間點早於該第二訊號被下拉的該時間點時，該切換電路切換該第一訊號以及該第二訊號的該使用，以將該第一訊號作為一資料訊號以及將該第二訊號作為一時脈訊號。
如申請專利範圍第1項所述之電子裝置，其中該串列通訊匯流排為一積體電路匯流排（Inter-Integrated Circuit bus, I ²C bus）。
一種針對一電子裝置進行一辨識符的指定的方法，一主裝置透過一串列通訊匯流排耦接至多個僕裝置，該多個僕裝置包含該電子裝置，該方法包含：利用該電子裝置的一時脈端子自該主裝置接收一第一訊號；利用該電子裝置的一資料端子自該主裝置接收一第二訊號；利用該電子裝置的一判斷電路判斷該第一訊號被下拉的一時間點是否早於該第二訊號被下拉的一時間點，以產生一判斷結果；以及依據該判斷結果控制該電子裝置的該辨識符的指定。