TWI842041B

TWI842041B - 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備

Info

Publication number: TWI842041B
Application number: TW111129433A
Authority: TW
Inventors: 阿部直行; 村瀬啓太; 松澤尊廣; 松尾慎一郎; 眞田慎吾
Original assignee: 新加坡商普里露尼庫斯新加坡私人有限公司
Priority date: 2021-08-06
Filing date: 2022-08-04
Publication date: 2024-05-11

Abstract

提供固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備，其能夠減少列讀取系統的儲存器電路，從而減少列讀取系統的佈局面積，進而實現小型化。列讀取電路40包括： AD轉換部432，將讀出到垂直信號線LSGN的像素信號Pixout的讀取重置信號VRST11以及讀取信號VSIG11從模擬信號轉換為n比特的數字像素信號ADC[n](RST ADC[n]以及SIG ADC[n])；以及運算部430，其包括具備得到由AD轉換部432進行AD轉換後的n比特的讀取重置信號和n比特的讀取信號的差分的具控制邏輯功能的保持電路的n比特的異步計數器431。

Description

固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備

本發明涉及一種固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備。

互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor，CMOS)圖像傳感器已作為使用有光電轉換元件的固態攝像裝置(圖像傳感器)而被實際運用，該光電轉換元件檢測光並產生電荷。 CMOS圖像傳感器已廣泛用作數碼相機、攝像機、監控相機、醫療用內視鏡、個人電腦(PERSONAL COMPUTER，PC)、手機等便攜終端裝置(移動設備)等各種電子設備的一部分。

CMOS圖像傳感器在每個像素中具有光電二極管(光電轉換元件)及有浮動擴散層(FD: Floating Diffusion，浮置擴散層)的FD放大器，該CMOS圖像傳感器的主流讀取類型為列並聯輸出型，即，選擇像素陣列中的某一行，同時向列(column)輸出方向對這些行進行讀取。

另外，作為CMOS圖像傳感器的像素構成，可以舉出4晶體管(4Tr)構成的像素，例如對應於1個光電二極管，包括一個作為傳輸元件的傳輸晶體管、一個作為重置元件的重置晶體管、一個作為源極跟隨元件的源極跟隨晶體管、以及一個作為選擇元件的選擇晶體管。

傳輸晶體管，在規定的傳輸期間依控制信號TG被選擇成為導通狀態，將由光電二極管光電轉換並積累的電荷(電子)傳輸到浮置擴散層FD11。重置晶體管，在規定的重置期間依控制信號RST被選擇成為導通狀態，將浮置擴散層FD重置至電源線的電位。選擇晶體管，在讀取掃描時被選擇成為導通狀態。由此，源極跟隨晶體管將浮置擴散層FD的電荷轉換為電壓信號後的列輸出的讀取信號Pixout輸出到垂直信號線LSGN。

例如，在讀取掃描期間當中，在重置期間內浮置擴散層FD被重置到例如電源線的電位後，由源極跟隨晶體管將浮置擴散層FD的電荷轉換為電壓信號，並將之作為讀取重置信號(電壓)VRST輸出到垂直信號線LSGN。接著，在規定的傳輸期間內，在光電二極管被光電轉換並積累的電荷(電子)被傳輸至浮置擴散層FD。然後，由源極跟隨晶體管將浮置擴散層FD的電荷轉換為電壓信號，並將之作為讀取信號(電壓)VSIG輸出到垂直信號線LSGN。像素的輸出信號是以差分信號(VSIG-VRST)來處理。

圖1是表示CMOS圖像傳感器中的列讀取系統的概略構成例的圖。圖2(A)~(E) 是用以說明圖1的列讀取電路的列讀取動作的概要的時序圖。

在圖1的列讀取系統1中，從像素陣列2讀取的像素信號Pixout被輸出到垂直信號線LSGN，通過AD轉換採樣保持用開關SW-SH而被送入列讀取電路3。在列讀取電路3中，在AD轉換部4中讀取重置信號(電壓)VRST被轉換為N比特的數字信號，通過開關SW-RS而被儲存在重置用儲存器5中。接著，在列讀取電路3中，在AD轉換部4中讀取信號(電壓)VSIG被轉換為N比特的數字信號，通過開關SW-RS而被儲存在信號用儲存器6中。然後，在運算部7中，使用重置用儲存器5和信號用儲存器6的儲存信息而得出差分信號(VSIG-VRST)。

在CMOS圖像傳感器中，如圖1所示，以像素信號Pixout的讀取重置信號VRST的黑電平LB1和讀取信號VSIG的信號電平LS的差ΔV1來表示亮度信息。

在CMOS圖像傳感器中，黑電平LB1和信號電平LS在像素輸出(Pixout)中以有時間差的方式出現，黑電平LB1以及信號電平LS分別進行AD轉換。在圖2中，黑電平LB1被轉換為數字黑電平信號RST ADC、信號電平LS被轉換為數字信號SIG ADC。然後，為了取得以有時間差的方式出現的2數據的差分，有必要先將AD轉換部4的輸出數據儲存在儲存器5以及6中。現有技術文獻專利文獻

[專利文獻1]日本特開2019-62398號公報。

本發明所要解決的技術問題

但是，在上述CMOS圖像傳感器中，AD轉換部和儲存器電路受到像素寬度的限制而變得窄小，所以電路是豎直堆積。因此，將重置(RST)用電路部、信號(SIG)用電路部、2段儲存器豎直堆積使得佈局面積變大且芯片整體面積也變大，從而不利於成本面。另外，要在CMOS圖像傳感器中實現高速化時，是構成為同時平行地存取2行，但在此情況下，如圖3所示，在像素陣列的上下分別配置讀取電路，而使得讀取電路的總面積為2倍。

本發明提供固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備，其能夠減少列讀取系統的儲存器電路，從而減少列讀取系統的佈局面積，進而實現小型化。解決問題的方案

本發明第1觀點的固態攝像裝置包括：像素部，行列狀地配置有執行光電轉換的像素；以及讀取電路，具有將從所述像素讀出到信號線以作為電壓信號的像素信號從模擬信號轉換為數字像素信號的模擬數字(AD)轉換功能；從所述像素讀出的所述像素信號，包含從所述像素依序讀出的讀取重置信號以及讀取信號；所述讀取電路包括：AD轉換部，將讀出至所述信號線的所述像素信號的所述讀取重置信號以及所述讀取信號從模擬信號轉換為n比特的數字像素信號；以及運算部，其包括n位元的異步計數器，所述異步計數器包含具控制邏輯功能的保持電路，其得到由AD轉換部進行AD轉換後的n比特的所述讀取重置信號和n比特的讀取信號的差分；所述運算部，使所述異步計數器為非動作狀態，將由所述AD轉換部進行AD轉換後的n比特的所述讀取重置信號的各比特輸出與讀入信號同步並收進且保持在所述保持電路，接著，使所述異步計數器為動作狀態，將由所述AD轉換部進行AD轉換後的n比特的所述讀取信號的各比特輸出與讀入信號同步並收進且將其與保持在所述保持電路的所述讀取重置信號加算以進行計數動作，進行負的所述讀取重置信號與正的所述讀取信號的運算處理。

本發明第2觀點為固態攝像裝置的驅動方法，所述固態攝像裝置包括：像素部，行列狀地配置有執行光電轉換的像素；以及讀取電路，具有將從所述像素讀出到信號線以作為電壓信號的像素信號從模擬信號轉換為數字像素信號的模擬數字(AD)轉換功能；所述讀取電路包括：AD轉換部，將讀出至所述信號線的所述像素信號的所述讀取重置信號以及所述讀取信號從模擬信號轉換為n比特的數字像素信號；以及運算部，其包括n位元的異步計數器，所述異步計數器包含具控制邏輯功能的保持電路，其得到由AD轉換部進行AD轉換後的n比特的所述讀取重置信號和n比特的讀取信號的差分；從所述像素讀出的所述像素信號，包含從所述像素依序讀出的讀取重置信號以及讀取信號；在所述運算部中，執行後述運算處理：使所述異步計數器為非動作狀態，將由所述AD轉換部進行AD轉換後的n比特的所述讀取重置信號的各比特輸出與讀入信號同步並收進且保持在所述保持電路，接著，使所述異步計數器為動作狀態，將由所述AD轉換部進行AD轉換後的n比特的所述讀取信號的各比特輸出與讀入信號同步並收進且將其與保持在所述保持電路的所述讀取重置信號加算以進行計數動作，進行負的所述讀取重置信號與正的所述讀取信號的運算處理。

本發明第3觀點的電子設備包括：固態攝像裝置；以及在所述固態攝像裝置上將被攝體像成像的光學系統；所述固態攝像裝置包括：像素部，行列狀地配置有執行光電轉換的像素；以及讀取電路，具有將從所述像素讀出到信號線以作為電壓信號的像素信號從模擬信號轉換為數字像素信號的模擬數字(AD)轉換功能；從所述像素讀出的所述像素信號，包含從所述像素依序讀出的讀取重置信號以及讀取信號；所述讀取電路包括：AD轉換部，將讀出至所述信號線的所述像素信號的所述讀取重置信號以及所述讀取信號從模擬信號轉換為n比特的數字像素信號；以及運算部，其包括n位元的異步計數器，所述異步計數器包含具控制邏輯功能的保持電路，其得到由AD轉換部進行AD轉換後的n比特的所述讀取重置信號和n比特的讀取信號的差分；所述運算部，使所述異步計數器為非動作狀態，將由所述AD轉換部進行AD轉換後的n比特的所述讀取重置信號的各比特輸出與讀入信號同步並收進且保持在所述保持電路，接著，使所述異步計數器為動作狀態，將由所述AD轉換部進行AD轉換後的n比特的所述讀取信號的各比特輸出與讀入信號同步並收進且將其與保持在所述保持電路的所述讀取重置信號加算以進行計數動作，進行負的所述讀取重置信號與正的所述讀取信號的運算處理。發明效果

依據本發明，能夠減少列讀取系統的儲存器電路，從而減少列讀取系統的佈局面積，進而實現小型化。

以下，搭配附圖說明本發明的實施方式。

(第一實施方式) 圖4為表示本發明的第一實施方式的固態攝像裝置的構成例的方框圖。在本實施方式中，固態攝像裝置10是由例如CMOS圖像傳感器構成。

如圖4所示，該固態攝像裝置10包括以下主要構成要素：作為拍攝部的像素部20、垂直掃描電路(行掃描電路)30、讀取電路(列(column)讀取電路)40、水平掃描電路(列掃描電路)50、及時序控制電路60。由這些構成要素中的例如垂直掃描電路30、列讀取電路40以及時序控制電路60構成像素信號的讀取部70。

如後所述，在本第一實施方式中，固態攝像裝置10的列讀取電路40具有模擬數字(AD)轉換功能，以將從像素部20的進行光電轉換的像素讀出到垂直信號線的作為電壓信號的像素信號從模擬信號轉換為數字像素信號。在本第一實施方式中，從像素讀出的像素信號包含從像素依序讀出的讀取重置信號VRST11以及讀取信號VSIG11。而且，列讀取電路40包括： AD轉換部，將讀出到垂直信號線LSGN的像素信號Pixout的讀取重置信號VRST11以及讀取信號VSIG11從模擬信號轉換為n比特的數字像素信號ADC[n](RST ADC[n]以及SIG ADC[n])；以及運算部，其包括具備得到由AD轉換部進行AD轉換後的n比特的讀取重置信號和n比特的讀取信號的差分的具控制邏輯功能的保持電路的n比特的異步計數器。

而且，在本第一實施方式中，運算部，使異步計數器為非動作狀態，使得由AD轉換部進行AD轉換後的n比特的讀取重置信號RST ADC[n]的各比特輸出與讀入信號同步並收進且保持在保持電路。接著，運算部，使異步計數器為動作狀態，將由AD轉換部進行AD轉換後的n比特的讀取信號SIG ADC[n]的各比特輸出與讀入信號同步並收進且將其與保持在保持電路的讀取重置信號RST ADC[n]加算以進行計數動作，進行負的(minus)讀取重置信號和正的(plus)讀取信號的運算處理(SIG-RST)。

在此運算處理中，若直接將AD轉換部的輸出進行加算，則會得出(RST+SIG)的值。因此，在本第一實施方式中，列讀取電路為了得到(SIG-RST)而將讀取重置信號RST ADC的輸出反轉，以得到-RST ADC，而在AD轉換部的輸出部後段且在保持電路的輸入部前段，設置將AD轉換後的n比特的讀取重置信號RST ADC反轉的信號反轉部。

在本第一實施方式中，讀取部70構成為能執行：第1讀取，在一個讀取掃描期間中，在重置期間接續的第1讀取期間內讀出讀取重置信號VRST11(重置電壓Vrst)；以及第2讀取，在重置期間接續的第1讀取期間後執行的傳輸期間後的第2讀取期間中，讀出相應於光電轉換元件的積累電荷的讀取信號VSIG11(信號電壓Vsig)。

在普通的像素讀取動作中，由讀取部70的驅動，執行快門掃描、之後執行讀取掃描，而第1讀取和第2讀取是在讀取掃描期間內進行。

以下，概要說明固態攝像裝置10的各部分的構成以及功能後，詳述列讀取系統的電路構成，以及其相關的讀取處理等。

(像素部20以及像素PXL的構成) 像素部20中，包含光電二極管(光電轉換元件)和像素內放大器的多個像素配置為X行×Y列的二維行列狀(矩陣狀)。

圖5為表示本發明的第一實施方式的像素的一例的電路圖。

此像素PXL包含例如光電轉換元件即光電二極管(PD)。對於此光電二極管PD，分別有一個作為傳輸元件的傳輸晶體管TG-Tr、一個作為重置元件的重置晶體管RST-Tr、一個作為源極跟隨元件的源極跟隨晶體管SF-Tr、以及一個作為選擇元件的選擇晶體管SEL-Tr。

光電二極管PD產生並積累與入射光量相應量的信號電荷(在此為電子)。以下，對信號電荷為電子且各晶體管為n型晶體管的情況進行說明，但信號電荷也可為空穴，各晶體管也可為p型晶體管。另外，本第一實施方式也適用於在多個光電二極管之間共有各晶體管的情況、或者採用沒有選擇晶體管的3晶體管(3Tr)像素的情況。

傳輸晶體管TG-Tr，被連接在光電二極管PD和浮置擴散層FD(Floating Diffusion;浮動擴散層)之間，受到通過控制線而施加於柵極的控制信號TG控制。傳輸晶體管TG-Tr，在控制信號為高電平(H)的期間被選擇而成為導通狀態，將由光電二極管PD光電轉換並積累的電荷(電子)傳輸至浮置擴散層FD。

重置晶體管RST-Tr，被連接在電源線VRst和浮置擴散層FD之間，受到通過控制線而施加於柵極的控制信號RST控制。再者，重置晶體管RST-Tr也可以構成為：被連接在電源電壓VDD的電源線Vdd和浮置擴散層FD之間，受到通過控制線而施加於柵極的控制信號RST控制。重置晶體管RST-Tr，在控制信號RST為H電平的期間被選擇而成為導通狀態，將浮置擴散層FD重置到電源線VRst(或電源電壓VDD的電源線Vdd)的電位。

源極跟隨晶體管SF-Tr和選擇晶體管SEL-Tr，在電源電壓VDD的電源線Vdd和垂直信號線LSGN11之間串聯連接。在源極跟隨晶體管SF-Tr的柵極連接有浮置擴散層FD，選擇晶體管SEL-Tr受到通過控制線而施加於柵極的控制信號SEL控制。選擇晶體管SEL-Tr，在控制信號SEL為H電平的期間被選擇而成為導通狀態。由此，源極跟隨晶體管SF-Tr將浮置擴散層FD的電荷轉換為電壓信號後的列輸出的讀取電壓(信號)VSL(PIXOUT)輸出到垂直信號線LSGN11。這些動作，由於例如傳輸晶體管TG-Tr、重置晶體管RST-Tr、以及選擇晶體管SEL-Tr的各柵極是以行單位連接，所以可以對於1行的各像素同時並行。

像素部20中的像素PXL被配置為X行×Y列，因此，各控制信號SEL、RST、TG的控制線分別有N條，垂直信號線LSGN11有M條。在圖4中，將各控制信號SEL、RST、TG的控制線表示為1條行掃描控制線。

垂直掃描電路30，相應於時序控制電路60的控制在快門行以及讀取行中通過行掃描控制線進行像素的驅動。另外，垂直掃描電路30，根據地址信號，輸出進行信號讀取的讀取行、以及將光電二極管PD所積累的電荷重置的快門行的行地址的行選擇信號。

如上述，在普通的像素讀取動作中，由讀取部70的垂直掃描電路30的驅動，執行快門掃描，之後執行讀取掃描。

圖6為表示本發明第一實施方式中的普通的像素讀取動作時的快門掃描以及讀取掃描的動作時序的圖。

控制選擇晶體管SEL-Tr的ON(導通)、OFF(非導通)的控制信號SEL，在快門掃描期間PSHT被設定為低電平(L)而使選擇晶體管SEL-Tr保持在非導通狀態，在讀取掃描期間PRDO被設定為H電平而使選擇晶體管SEL-Tr保持在導通狀態。而且，在快門掃描期間PSHT中，在控制信號RST為高電平(H)的期間內，在規定期間內控制信號TG被設定為高電平(H)，通過重置晶體管RST-Tr以及傳輸晶體管TG-Tr而將光電二極管PD以及浮置擴散層FD重置。

在讀取掃描期間PRDO，控制線RST被設定為高電平(H)並通過重置晶體管RST-Tr將浮置擴散層FD重置，並在此重置期間PR後的第1讀取期間PRD1中讀出重置狀態的像素讀取信號VRST11(重置電壓Vrst)。在讀取期間PRD1後，在規定期間內，控制信號TG被設定為高電平(H)並通過傳輸晶體管TG-Tr將光電二極管PD的積累電荷傳輸至浮置擴散層FD，在此傳輸期間PT後的第2讀取期間PRD2中，讀出相應於所積累電子(電荷)的像素讀取信號VSIG11(信號電壓Vsig)。

再者，如圖6所示，在本第一實施方式的普通的像素讀取動作中，積累期間(曝光期間)EXP是從在快門掃描期間PSHT中將光電二極管PD以及浮置擴散層FD重置並將控制信號TG切換為L電平，一直到為了使讀取掃描期間PRDO的傳輸期間PT結束而將控制信號TG切換為L電平為止的期間。

列讀取電路40可以構成為，包含配置為對應於像素部20的各列(column)輸出的多個列信號處理電路(未圖示)，能以多個列信號處理電路進行列並聯處理。

列讀取電路40可以構成為包括：相關雙重採樣(CDS:Correlated Double Sampling)電路或ADC(模擬數字轉換器;AD轉換器)、放大器(AMP，增幅器)等。列讀取電路40的構成以及功能詳述如後。

水平掃描電路50，將由列讀取電路40的ADC等的多個列信號處理電路處理後的信號掃描並傳輸至水平方向，輸出到未圖示的信號處理電路。

時序控制電路60，產生像素部20、垂直掃描電路30、列讀取電路40、水平掃描電路50等的信號處理所必需的時序信號。

而且，本第一實施方式的列讀取電路40包括： AD轉換部，其將讀出到垂直信號線LSGN11的像素信號Pixout的讀取重置信號VRST11以及讀取信號VSIG11從模擬信號轉換成n比特的數字像素信號ADC[n](RST ADC[n]以及SIG ADC[n])；以及運算部，其含有包括取得由AD轉換部進行AD轉換後的n比特的讀取重置信號與n比特的讀取信號的差分的具控制邏輯功能的保持電路的n比特的異步計數器。

(列讀取電路40的具體構成例) 以下，以運算部的構成為中心，說明本第一實施方式的列讀取電路40的具體構成例。圖7為表示本發明第一實施方式的列讀取系統的基本構成例的圖。

圖7的列讀取電路40構成為包括：AD轉換採樣保持用開關410(SW-SH)、AD轉換部420以及運算部430。

另外，圖8(A)~(F)為用以說明圖7的列讀取系統的處理概要的時序圖。圖8(A)表示重置晶體管RST-Tr的控制信號RST、圖8(B) 表示傳輸晶體管TG-Tr的控制信號TG、圖8(C) 表示像素信號Pixout的讀取電平、圖8(D) 表示AD轉換採樣保持用開關410的控制信號adc_S/H、圖8(E) 表示AD轉換部420的輸出信號(輸出數據)adc_out、圖8(F) 表示運算部430的輸出信號(輸出數據)cds_logic_out。

如圖8(A)~(D)所示，開關410將從像素部20的像素PXL讀出到垂直信號線LSGN11的像素信號Pixout的讀取重置信號VRST11以及讀取信號VSIG11相應於控制信號adc_S/H依序送進AD轉換部420。

如圖8(E)所示， AD轉換部420將從像素PXL讀出到垂直信號線LSGN11，並通過開關410而送入的像素信號Pixout的讀取重置信號VRST11以及讀取信號VSIG11從模擬信號轉換為n比特的數字像素信號ADC[n](RST ADC[n]以及SIG ADC[n])，並將AD轉換後的n比特的數字像素信號ADC[n](RST ADC[n]以及SIG ADC[n])輸出到運算部430。

運算部430包括n比特的異步計數器431，其包含得到由AD轉換部420進行AD轉換後的n比特的讀取重置信號與n比特的讀取信號的差分(亦即AD轉換後的n比特的數字像素信號ADC[n]即數字讀取重置信號RST ADC[n]與數字讀取信號SIG ADC[n]的差分(SIG ADC[n]-RST ADC[n]))的具控制邏輯功能的保持電路。運算部430構成為，將異步計數器431與運算電路432組合，通過兩者的協作來得到差分(SIG-RST)數據。

亦即，運算部430，由異步計數器431與運算電路432協作，首先，使異步計數器431為非動作狀態，將由AD轉換部420進行AD轉換後的n比特的讀取重置信號RST ADC[n]的各比特輸出與讀入信號clk同步收入，並保持在保持電路中。接著，運算部430，使異步計數器431為動作狀態，由AD轉換部420進行AD轉換後的n比特的讀取信號SIG ADC[n]的各比特輸出與讀入信號clk同步收入並且將其與保持在保持電路的讀取重置信號RST ADC[n]加算以進行計數動作，如圖8(F)所示，進行負的(minus)讀取重置信號和正的(plus)讀取信號的運算處理(SIG-RST)。

圖9為表示本發明第一實施方式的列讀取電路中，在AD轉換部的輸出段側配置將重置信號反轉的信號反轉部的構成例的圖。圖10(A)~(C) 為用以說明圖9的列讀取電路的動作概要的時序圖。圖10(A)表示AD轉換部420的輸出信號(輸出數據)ADC out、圖10(B) 表示信號反轉部440的控制信號cont、圖10(C) 表示運算部430的輸入信號(輸入數據)CDS_logic_in。

在運算部430中的上述運算處理中，若直接將AD轉換部420的輸出進行加算，則會得出(RST+SIG)的值。因此，在本第一實施方式中，列讀取電路400，為了得到(SIG-RST)而將讀取重置信號RST ADC的輸出反轉，以得到-RST ADC，而在AD轉換部420的輸出部後段且在保持電路的輸入部前段，配置了將AD轉換後的n比特的讀取重置信號RST ADC反轉的信號反轉部440。

在圖9的例中，在AD轉換部420的輸出部側配置了信號反轉部440。在此例中，信號反轉部440，當提供控制信號cont為有效(active)的高電平時，將AD轉換後的n比特的讀取重置信號RST ADC反轉。信號反轉部440，將由AD轉換部420輸出的n比特的讀取重置信號RST ADC乘以(-1)(-1*RST ADC)，以使其反轉。

(運算部430的具體構成以及功能) 在此，說明本第一實施方式的運算部430的更具體構成以及功能。圖11是表示本發明第一實施方式的運算部的包括具控制邏輯功能的保持電路的n比特的異步計數器431的全體構成例的方框圖。圖12(A)以及(B)為用以說明圖11的各異步計數器模塊中的數字像素信號ADC的讀入處理的時序圖。圖12(A)表示提供給各異步計數器模塊CMJ[n-1]~CMJ[0]的n比特幅的數字像素信號ADC[n-1]~ADC[0]，圖12(B) 表示用以讀入提供給各異步計數器模塊CMJ[n-1]~CMJ[0]的數字像素信號ADC[n-1]~ADC[0]的讀入信號clk[n-1]~clk[0]。

如圖11所示，運算部430構成為包括配置為對應於包含 n比特的讀取重置信號RST ADC以及讀取信號SIG ADC的數字像素信號ADC[n-1]~ADC[0]的各比特的N個異步計數器模塊CMJ[n-1]~CMJ[0]。而且，在運算部430中，各異步計數器模塊CMJ[n-1]~CMJ[0]通過進位輸出入線而縱接連接。如此，形成了異步計數器431。

各異步計數器模塊CMJ[n-1]~CMJ[0]包括：以有時間差的方式輸入對應比特的讀取重置信號RST ADC以及讀取信號SIG ADC的數字像素信號輸入端子TIadc；輸入用以讀入對應比特的讀取重置信號RST ADC以及讀取信號SIG ADC的讀入信號clk的讀入信號輸入端子TIclk；輸入來自下位側的進位信號Carry的進位信號輸入端子TIcarry；輸出模塊的輸出信號out的信號輸出端子TOout；用以輸出向上位側模塊的進位信號Carry的進位輸出端子TOcarry；以及輸入計數器重置信號rst的重置端子TIrst。

另外，各異步計數器模塊CMJ[n-1]~CMJ[0]構成為包括：邏輯電路450；以及D型觸發器(DFF)460，其具有作為執行相應於邏輯電路450的時鐘信號Lclk的處理的保持電路的功能。

邏輯電路450，通過依據讀入信號clk讀入的數字像素信號ADC(RST ADC、SIG ADC)以及下位側的異步計數器模塊的進位信號Carry[n-1]相關的邏輯運算以產生時鐘信號Lclk[n-1]，並把所產生的時鐘信號Lclk[n-1]輸出至D型觸發器(DFF)460的時鐘端子CK。

D型觸發器(DFF)460，其數據輸出Q連接至信號輸出端子TOout，其數據反轉輸出端子QB連接至其本身的數據輸入D以及上位側的異步計數器模塊的進位信號輸入端子TIcarry所連接的進位輸出端子TOcarry，其時鐘端子CK連接至邏輯電路450的時鐘信號Lclk的輸出端子。

(邏輯電路450的構成例) 在此，說明運算部430中的邏輯電路450的具體構成例。圖13為表示本發明第一實施方式的每一計數器級的異步計數器模塊中的邏輯電路的具體構成例的電路圖。

圖13的邏輯電路450構成為包括：第1邏輯柵極451、第2邏輯柵極452，第3邏輯柵極453、第4邏輯柵極454、第5邏輯柵極455、以及延遲電路456。

第1邏輯柵極451，由通過數字像素信號輸入端子TIadc供給至第1輸入端子的讀取重置信號RST ADC或讀取信號SIG ADC與通過讀入信號輸入端子TIclk供給至第2輸入端子的讀入信號clk的邏輯運算(邏輯積：AND)，抽出相當於讀取重置信號RST ADC或讀取信號SIG ADC的第1信號An。

第2邏輯柵極452，由通過數字像素信號輸入端子TIadc供給至第1輸入端子的讀取重置信號RST ADC或讀取信號SIG ADC與通過讀入信號輸入端子TIclk再由延遲電路456將其延遲規定時間並供給至第2輸入端子的延遲讀入信號dclkn的邏輯運算(否定邏輯積：NAND)，抽出相當於讀取重置信號RST ADC或讀取信號SIG ADC的反轉信號的第2信號XAn。

第3邏輯柵極453，通過第2邏輯柵極452的第2信號XAn與從進位信號輸入端子TIcarry輸入的來自下位比特側的進位信號Carry[n-1]的邏輯運算(邏輯積：AND)，得到第3信號Bn。

第4邏輯柵極454，通過第1信號An與第3信號Bn的邏輯運算(否定邏輯和：NOR)，得到第4信號S454。

第5邏輯柵極454，將第4邏輯柵極454的第4信號S454反轉而得到時鐘信號Lclkn。

在具有如上述構成的運算部430中，異步計數器模塊CMJ1每一段的數字像素信號ADC的讀入信號clk[n]=1(讀入信號clk[n]為有效狀態)時的讀入模式PTN，當下位側的異步計數器模塊CMJ[n-1]的進位信號為Carry[n-1]、AD轉換部420的數字像素信號為ADC[n]、數字值高為‘1’、低為‘0’時，其為以下的4模式PTN1、PTN2、PTN3、PTN4。

PTN1.Carry[n-1]=0 / ADC[n]=0 PTN2.Carry[n-1]=0 / ADC[n]=1 PTN3.Carry[n-1]=1 / ADC[n]=0 PTN4.Carry[n-1]=1 / ADC[n]=1

在異步計數器模塊CMJ[n]中，輸出信號out[n]和進位輸出信號Carry[n]反轉是在讀入AD轉換部420的數字像素信號ADC[n]=1的情況下。亦即，上述4模式PTN1、PTN2、PTN3、PTN4當中，在讀入数字像素信號ADC[n]=1的模式PTN2和模式PTN4中，输出信號out[n]和进位输出信號Carry[n]反转。

另外，異步計數器模塊CMJ[n]，在讀入AD轉換部420的數字像素信號ADC[n]=0的情況下，保持其值。

圖14(A)~(J) 是表示在本發明第一實施方式的異步計數器模塊CMJ[n]中，輸出信號out[n]和進位輸出信號Carry[n] 反轉的讀入模式PTN2的情況下的動作例的時序圖。圖15(A)~(J)是表示本發明第一實施方式的異步計數器模塊CMJ[n]中，輸出信號out[n]和進位輸出信號Carry[n]反轉的讀入模式PTN4的情況下的動作例的時序圖。圖16(A)~(J)為表示在本發明第一實施方式的異步計數器模塊CMJ[n]中，進行上計數動作的情況下的動作例的時序圖。

圖14~圖16的(A)表示下位側的異步計數器模塊CMJ[n-1]的進位信號Carry[n-1]、圖14~圖16的(B) 表示AD轉換部420的數字像素信號ADC[n]、圖14~圖16的(C) 表示向異步計數器模塊CMJ[n]的讀入信號clk[n]、圖14~圖16的(D) 表示延遲讀入信號dxlkn、圖14~圖16的(E) 表示第2信號XAn、圖14~圖16的(F) 表示第1信號An、圖14~圖16的(G) 表示第3信號Bn、圖14~圖16的(H) 表示時鐘信號Lclk、圖14~圖16的(H) 表示進位信號Carry[n]、圖14~圖16的(I) 表示輸出信號out[n]。

如上述，如圖14以及圖15所示，在讀入數字像素信號ADC[n]=1的模式PTN2和模式PTN4中，下位側的異步計數器模塊CMJ[n-1]的進位信號Carry[n-1]為‘0’和‘1’當中的任一者時，輸出信號out[n]和進位輸出信號Carry[n]反轉。

另外，如圖16所示，異步計數器模塊CMJ[n]，在讀入AD轉換部420的數字像素信號ADC[n]=0的情況下，保持其值。另外，如圖16所示，在(n-1)比特的信號讀入時，當下位側的異步計數器模塊CMJ[n-1]的進位信號Carry[n-1]從‘0’反轉為‘1’時，向n比特的異步計數器模塊的時鐘信號Lclk傳達翻轉(toggle)而n比特的輸出信號(數據)out[n]也反轉，以執行上計數動作。

以上，已詳細說明固態攝像裝置10的列讀取電路40的運算部430等各部的構成以及功能。接著，參照圖17以及圖18(A)~(I)說明本發明第一實施方式的固態攝像裝置10的像素信號讀取處理的一例。再者，以下說明2比特，即讀取重置信號RST ADC [1:0] = 01和讀取信號SIG ADC [1:0] = 01 的動作例。本例中的期待值為 2b’01 + 2b’01 = 2b’10。

圖17為表示本發明第一實施方式的運算部的2比特對應的異步計數器431的構成例的方框圖。圖17的異步計數器是將2個圖13的異步計數器模塊CMJ縱接連接而形成。在此情況下，下位側的異步計數器模塊CMJ[0]的進位信號輸入端子TIcarry[0]連接至基準電位(GND)。

圖18(A)~(I)為用以說明圖17的各異步計數器模塊中的數字像素信號ADC的讀入處理的時序圖。圖18(A)表示下位側的異步計數器模塊CMJ[0]的進位信號Carry[n-1]、圖18(B) 表示供給至異步計數器模塊CMJ[0]的n比特幅的數字像素信號ADC[0]、圖18(C) 表示用以讀入供給至異步計數器模塊CMJ[0]的數字像素信號ADC[0]的讀入信號clk[0]、圖18(D) 表示供給至異步計數器模塊CMJ[1]的n比特幅的數字像素信號ADC[1]、圖18(E) 表示用以讀入供給至異步計數器模塊CMJ[1]的數字像素信號ADC[1]的讀入信號clk[1]、圖18(F) 表示異步計數器模塊CMJ[0]的輸出信號out[0]、圖18(G) 表示異步計數器模塊CMJ[0]的進位信號Carry[0]、圖18(H) 表示異步計數器模塊CMJ[1]的輸出信號out[1]、圖18(I) 表示異步計數器模塊CMJ[1]的進位信號Carry[1]。

步驟ST1：以讀入信號clk[0]的有效信號R0讀入(讀取)供給至異步計數器模塊CMJ[0]的2比特幅的數字像素信號RST ADC[0]=1時，相當於讀入模式PTN2，因此，輸出信號out[0]的電平從‘0’反轉為‘1’(‘0’→‘1’)。

步驟ST2：以讀入信號clk[1]的有效信號R1讀入(讀取)供給至異步計數器模塊CMJ[1]的2比特幅的數字像素信號RST ADC[1]=0時，相當於讀入模式PTN1，因此，輸出信號out[1]的電平保持為‘0’(‘0’→‘0’)。

步驟ST3：以讀入信號clk[0]的有效信號S0讀入(讀取)供給至異步計數器模塊CMJ[0]的2比特幅的數字像素信號SIG ADC[0]=1時，輸出信號out[0]的電平再由‘1’反轉為‘0’。此時，進位信號Carry[0]從‘0’移到‘1’(‘0’→‘1’)，因此，異步計數器模塊CMJ[1]的輸出信號out[1]的電平從‘0’反轉為‘1’(‘0’→‘1’)。

步驟ST4：以讀入信號clk[1]的有效信號S1讀入(讀取)供給至異步計數器模塊CMJ[1]的2比特幅的數字像素信號SIG ADC[1]=0。此時，輸出信號out[1]的電平保持為‘1’。

讀入結束時，輸出信號out[1:0] = 2b’10 ，與期待值一致。

如以上說明，依據本第一實施方式，列讀取電路40包括： AD轉換部432，將讀出到垂直信號線LSGN的像素信號Pixout的讀取重置信號VRST11以及讀取信號VSIG11從模擬信號轉換為n比特的數字像素信號ADC[n](RST ADC[n]以及SIG ADC[n])；以及運算部430，其包括具備得到由AD轉換部432進行AD轉換後的n比特的讀取重置信號和n比特的讀取信號的差分的具控制邏輯功能的保持電路的n比特的異步計數器431。

而且，運算部430，使異步計數器為非動作狀態，使得由AD轉換部420進行AD轉換後的n比特的讀取重置信號RST ADC[n]的各比特輸出與讀入信號clk同步並收進且保持在作為保持電路的DFF460中。接著，運算部430，使異步計數器為動作狀態，將由AD轉換部420進行AD轉換後的n比特的讀取信號SIG ADC[n]的各比特輸出與讀入信號clk同步並收進來且將其與保持在作為保持電路的DFF451的讀取重置信號RST ADC[n]加算以進行計數動作，進行負的(minus)讀取重置信號和正的(plus)讀取信號的運算處理(SIG-RST)。

在此運算處理中，為了防止直接將AD轉換部的輸出進行加算而得出(RST+SIG)的值，因此，在本第一實施方式中，列讀取電路為了得到(SIG-RST)而將讀取重置信號RST ADC的輸出反轉，以得到-RST ADC，而在AD轉換部的輸出部後段且在保持電路的輸入部前段，包含將AD轉換後的n比特的讀取重置信號RST ADC反轉的信號反轉部440。

因此，依據本第一實施方式，能夠減少列讀取系統的儲存器電路，從而減少列讀取系統的佈局面積，進而實現小型化。

(第二實施方式) 圖19為表示本發明第二實施方式的列讀取系統的基本構成例圖。圖20(A)~(E) 為用以說明本發明第二實施方式的固態攝像裝置的列讀取系統中的讀取方法的圖。圖21為用以說明將從像素讀取的讀取重置信號以及讀取信號多次採樣的情況下，將數字化的信號除以採樣次數的方法的圖。

本第二實施方式的固態攝像裝置10A與上述第一實施方式的固態攝像裝置10的不同點如後述。

在第一實施方式的固態攝像裝置10中，列讀取電路40，對於在開關410中從像素讀取的讀取重置信號VRST11以及讀取信號VSIG各進行一次採樣，以將其取入(讀入)到AD轉換部420。

相對於此，在本第二實施方式的固態攝像裝置10A中，為了能實現低噪聲讀取，列讀取電路40A分別對於讀出到垂直信號線LSGN11的像素信號的讀取重置信號VRST11以及讀取信號VSIG進行多次(例如2次)採樣及保持，並將其取入AD轉換部420A。運算部430A執行將2個數字讀取重置信號和2個讀取信號除以採樣次數2的處理，以得到由AD轉換部420A進行AD轉換後的n比特的讀取重置信號RST ADC和n比特的讀取信號SIG ADC的差分。

另外，在本第二實施方式中，讀取電路40A將數字像素信號讀入異步計數器模塊CMJ時，通過向移位1比特後的比特取入來執行上述的除以採樣次數2的處理。

向這樣，當對讀取重置信號VRST11進行2次採樣、對讀取信號VSIG11進行2次採樣，並除以採樣次數2(除法運算)，則使噪聲成分為1/sqrt(2)。將讀取重置信號VRST11以及讀取信號VSIG11除以2的動作，如圖21所示，通過在向運算部430A取入時取入移位1比特後的比特來實現。

依據本第二實施方式，不僅可以實現與上述第一實施方式相同的效果，而且還可以實現更低噪聲的讀取。

以上所說明的固態攝像裝置10及10A能夠作攝像裝置而應用於數碼相機或攝像機、便攜終端、或者監控用相機、醫療用內視鏡用相機等電子設備。

圖22為表示搭載了本發明實施方式的固態攝像裝置所應用的相機系統的電子設備的構成的一例的圖。

本電子設備800，如圖22所示，包括可應用本實施方式的固態攝像裝置10、10A的CMOS圖像傳感器310。而且，電子設備800包括將入射光引導至該CMOS圖像傳感器810的像素區域(使被攝體像成像)的光學系統(透鏡等)820。電子設備800包括對CMOS圖像傳感器810的輸出信號進行處理的信號處理電路(PRC) 830。

信號處理電路830對CMOS圖像傳感器810的輸出信號實施規定的信號處理。由信號處理電路830處理後的圖像信號可以是各種形態，可作為動態圖像而顯示在液晶顯示器等構成的監視器中，或者也可輸出至打印機，或者，直接記錄於儲存卡等記錄介質。

如上所述，通過搭載所述固態攝像裝置10、10A作為CMOS圖像傳感器810，可提供高性能、小型、低成本的相機系統。而且，能夠實現使用於在相機的設置條件方面存在安裝尺寸、可連接的線纜條數、線纜長度、設置高度等限制的用途的電子設備，例如監控用相機、醫療用內視鏡用相機等。

10、10A:固態攝像裝置 20:像素部 30:垂直掃描電路 40、40A:列讀取電路 410、410A:採樣保持用開關 420、420A:AD轉換部 430、430A:運算部 431:異部計數器 432:AD轉換部 440:信號反轉部 450:邏輯電路 451:第1邏輯柵極 452:第2邏輯柵極 453:第3邏輯柵極 454:第4邏輯柵極 455:第5邏輯柵極 460:D型觸發器 CMJ:異步計數器模塊 Lclk:時鐘信號 800:電子設備 810:CMOS圖像傳感器 820:光學系統 830:信號處理電路(PRC)

圖1是表示CMOS圖像傳感器中的列讀取系統的概略構成例的圖。圖2是用以說明圖1的列讀取電路的列讀取動作的概要的時序圖。圖3是用以說明在傳統的列讀取系統中，在像素讀取方向為上下2方向的情況下對於佈局面積的影響的圖。圖4為表示本發明的第一實施方式的固態攝像裝置的構成例的方框圖。圖5為表示本發明的第一實施方式的像素的一例的電路圖。圖6為表示本發明第一實施方式中的普通的像素讀取動作時的快門掃描以及讀取掃描的動作時序的圖。圖7為表示本發明第一實施方式的列讀取系統的基本構成例的圖。圖8為用以說明圖7的列讀取系統的處理概要的時序圖。圖9為表示本發明第一實施方式的列讀取電路中，在AD轉換部的輸出段側配置將重置信號反轉的信號反轉部的構成例的圖。圖10為用以說明圖9的列讀取電路的動作概要的時序圖。圖11是表示本發明第一實施方式的運算部的包括具控制邏輯功能的保持電路的n比特的異步計數器的全體構成例的方框圖。圖12為用以說明圖11的各異步計數器模塊中的數字像素信號ADC的讀入處理的時序圖。圖13為表示本發明第一實施方式的每一計數器級的異步計數器模塊中的邏輯電路的具體構成例的電路圖。圖14是表示在本發明第一實施方式的異步計數器模塊中，信號輸出信號和進位輸出信號反轉的讀入模式PTN2的情況下的動作例的時序圖。圖15是表示在本發明第一實施方式的異步計數器模塊中，輸出信號和進位輸出信號反轉的讀入模式PTN4的情況下的動作例的時序圖。圖16為表示在本發明第一實施方式的異步計數器模塊中，進行上計數動作的情況下的動作例的時序圖。圖17為表示本發明第一實施方式的運算部的2比特對應的異步計數器的構成例的方框圖。圖18為用以說明圖17的各異步計數器模塊中的數字像素信號ADC的讀入處理的時序圖。圖19為表示本發明第二實施方式的列讀取系統的基本構成例圖。圖20為用以說明本發明第二實施方式的固態攝像裝置的列讀取系統中的讀取方法的圖。圖21為用以說明將從像素讀取的讀取重置信號以及讀取信號多次採樣的情況下，將數字化的信號除以採樣次數的方法的圖。圖22為表示本發明實施方式的固態攝像裝置所應用的電子設備的構成的一例的圖。

10:固態攝像裝置

20:像素部

40:列讀取電路

410:採樣保持用開關

420:AD轉換部

430:運算部

431:異步計數器

432:AD轉換部

Claims

一種固態攝像裝置，其特徵在於包括：像素部，行列狀地配置有執行光電轉換的像素；以及讀取電路，具有將從所述像素讀出到信號線以作為電壓信號的像素信號從模擬信號轉換為數字像素信號的模擬數字轉換功能；其中：從所述像素讀出的所述像素信號，包含從所述像素依序讀出的讀取重置信號以及讀取信號；所述讀取電路包括：AD轉換部，將讀出至所述信號線的所述像素信號的所述讀取重置信號以及所述讀取信號從模擬信號轉換為n比特的數字像素信號；以及運算部，其包括n位元的異步計數器，所述異步計數器包含具控制邏輯功能的保持電路，其得到由所述AD轉換部進行AD轉換後的n比特的所述讀取重置信號和n比特的讀取信號的差值；所述運算部，使所述異步計數器為非動作狀態，將由所述AD轉換部進行AD轉換後的n比特的所述讀取重置信號的各比特輸出與讀入信號同步地收進且保持在所述保持電路，接著，使所述異步計數器為動作狀態，將由所述AD轉換部進行AD轉換後的n比特的所述讀取信號的各比特輸出與讀入信號同步地收進且將其與保持在所述保持電路的所述讀取重置信號加算以進行計數動作，進行負的所述讀取重置信號與正的所述讀取信號的運算處理；其中：在所述AD轉換部的輸出部後段且在所述保持電路的輸入部前段，包含將AD轉換後的n比特的所述讀取重置信號反轉的信號反轉部。
根據請求項1所述的固態攝像裝置，其特徵在於：所述運算部，包括配置為對應於包含所述n比特的所述讀取重置信號以及所述讀取信號的數字像素信號的各比特的n個異步計數器模塊，所述各異步計數器模塊通過進位信號輸出入線而縱接連接；所述各異步計數器模塊包括：邏輯電路；及D型觸發器，其具有作為執行相應於所述邏輯電路的時鐘信號的處理的所述保持電路的功能；所述邏輯電路，通過依據所述讀入信號讀入的所述數字像素信號、以及下位側的所述異步計數器模塊的進位信號相關的邏輯運算，以產生所述時鐘信號；所述D型觸發器中，數據輸出Q連接至信號輸出端子；數據反轉輸出端子QB連接至其本身的數據輸入D以及上位側的所述異步計數器模塊的進位信號輸入端子所連接的進位信號輸出端子；時鐘端子連接至所述邏輯電路的時鐘信號的輸出端子。
根據請求項2所述的固態攝像裝置，其特徵在於：所述各異步計數器模塊包括：像素信號輸入端子，輸入對應比特的所述讀取重置信號以及所述讀取信號；讀入信號輸入端子，輸入用以讀入對應比特的所述讀取重置信號以及所述讀取信號的讀入信號；進位信號輸入端子；信號輸出端子；進位信號輸出端子；第1邏輯柵極，通過供給至第1輸入端子的所述讀取重置信號或所述讀取信號、與所述讀入信號的邏輯運算，抽出相當於所述讀取重置信號或所述讀取信號的第1信號；第2邏輯柵極，通過供給至第1輸入端子的所述讀取重置信號或所述讀取信號、與所述讀入信號的邏輯運算，將所述讀取重置信號或所述讀取信號的電平反轉，抽出與所述第1信號反相的第2信號；第3邏輯柵極，通過所述第2邏輯柵極的所述第2信號、與從所述進位信號輸入端子輸入的來自下位比特側的進位信號的邏輯運算，得到第3信號；第4邏輯柵極，通過所述第1信號與所述第3信號的否定邏輯和，得到第4信號；第5邏輯柵極，將所述第4邏輯柵極的所述第4信號反轉而得到時鐘信號；所述D型觸發器中，數據輸出Q連接至所述信號輸出端子；數據反轉輸出端子QB連接至其本身的數據輸入D以及所述進位信號輸出端子；時鐘端子連接至所述第5邏輯柵極的時鐘信號的輸出端子；所述進位信號輸入端子連接至下位側的異步計數器模塊的進位輸出端子；所述進位信號輸出端子連接至上位側的異步計數器模塊的進位信號輸入端子。
根據請求項3所述的固態攝像裝置，其特徵在於：所述異步計數器模塊每一段的數字像素信號ADC的所述讀入信號為有效狀態下的讀入模式為，當下位側的所述異步計數器模塊的進位信號為Carry[n-1]、所述AD轉換部的數字像素信號為ADC[n]、數字值高為‘1’而低為‘0’時，其為以下的4模式PTN1、PTN2、PTN3、PTN4：PTN1.Carry[n-1]=0/ADC[n]=0；PTN2.Carry[n-1]=0/ADC[n]=1；PTN3.Carry[n-1]=1/ADC[n]=0；PTN4.Carry[n-1]=1/ADC[n]=1。
根據請求項4所述的固態攝像裝置，其特徵在於：在所述異步計數器模塊中，輸出信號out[n]和進位輸出信號carry[n]反轉是在讀入所述AD轉換部的數字像素信號ADC[n]=1的情況下進行。
根據請求項5所述的固態攝像裝置，其特徵在於：所述異步計數器模塊，在讀入所述AD轉換部的數字像素信號ADC[n]=0的情況下保持其值。
根據請求項4中所述的固態攝像裝置，其特徵在於：在(n-1)比特的信號讀入時，當下位側的所述異步計數器模塊的進位信號Carry[n-1]從‘0反轉為‘1’時，向n比特的所述異步計數器模塊的時鐘信號傳達反轉而n比特的數據也反轉，以執行上計數動作。
根據請求項2所述的固態攝像裝置，其特徵在於：所述讀取電路，分別將讀出至所述信號線的所述像素信號的所述讀取重置信號以及所述讀取信號多次採樣並將其取入所述AD轉換部；所述運算部，執行將多個數字讀取重置信號和多個讀取信號除以採樣次數的處理，以得到由所述AD轉換部進行AD轉換後的n比特的所述讀取重置信號和n比特的讀取信號的差值。
根據請求項8所述的固態攝像裝置，其特徵在於：所述讀取電路，將所述數字像素信號讀入至所述異步計數器模塊時，向比特移位後的比特取入，以執行除以所述採樣次數的處理。
根據請求項9所述的固態攝像裝置，其特徵在於：所述讀取電路，執行所述採樣2次，將所述數字像素信號讀入至所述異步計數器模塊時，向移位1比特後的比特取入，以執行除以所述採樣次數2的處理。
一種固態攝像裝置的驅動方法，其特徵在於為固態攝像裝置的驅動方法，所述固態攝像裝置包括：像素部，行列狀地配置有執行光電轉換的像素；以及讀取電路，具有將從所述像素讀出到信號線以作為電壓信號的像素信號從模擬信號轉換為數字像素信號的模擬數字轉換功能；所述讀取電路包括：AD轉換部，將讀出至所述信號線的所述像素信號的所述讀取重置信號以及所述讀取信號從模擬信號轉換為n比特的數字像素信號；以及運算部，其包括n位元的異步計數器，所述異步計數器包含具控制邏輯功能的保持電路，其得到由所述AD轉換部進行AD轉換後的n比特的所述讀取重置信號和n比特的讀取信號的差值；從所述像素讀出的所述像素信號，包含從所述像素依序讀出的讀取重置信號以及讀取信號；在所述運算部中，執行後述運算處理：使所述異步計數器為非動作狀態，將由所述AD轉換部進行AD轉換後的n比特的所述讀取重置信號的各比特輸出與讀入信號同步地收進且保持在所述保持電路，接著，使所述異步計數器為動作狀態，將由所述AD轉換部進行AD轉換後的n比特的所述讀取信號的各比特輸出與讀入信號同步地收進且將其與保持在所述保持電路的所述讀取重置信號加算以進行計數動作，進行負的所述讀取重置信號與正的所述讀取信號的運算處理；其中：在所述AD轉換部的輸出部後段且在所述保持電路的輸入部前段，包含將AD轉換後的n比特的所述讀取重置信號反轉的信號反轉部。
一種電子設備，其特徵在於包括：固態攝像裝置；以及在所述固態攝像裝置上將被攝體像成像的光學系統；所述固態攝像裝置包括：像素部，行列狀地配置有執行光電轉換的像素；以及讀取電路，具有將從所述像素讀出到信號線以作為電壓信號的像素信號從模擬信號轉換為數字像素信號的模擬數字轉換功能；從所述像素讀出的所述像素信號，包含從所述像素依序讀出的讀取重置信號以及讀取信號；所述讀取電路包括：AD轉換部，將讀出至所述信號線的所述像素信號的所述讀取重置信號以及所述讀取信號從模擬信號轉換為n比特的數字像素信號；以及運算部，其包括n位元的異步計數器，所述異步計數器包含具有控制邏輯功能的保持電路，其得到由所述AD轉換部進行AD轉換後的n比特的所述讀取重置信號和n比特的讀取信號的差值；所述運算部，使所述異步計數器為非動作狀態，將由所述AD轉換部進行AD轉換後的n比特的所述讀取重置信號的各比特輸出與讀入信號同步地收進且保持在所述保持電路，接著，使所述異步計數器為動作狀態，將由所述AD轉換部進行AD轉換後的n比特的所述讀取信號的各比特輸出與讀入信號同步地收進且將其與保持在所述保持電路的所述讀取重置信號加算以進行計數動作，進行負的所述讀取重置信號與正的所述讀取信號的運算處理；其中：在所述AD轉換部的輸出部後段且在所述保持電路的輸入部前段，包含將AD轉換後的n比特的所述讀取重置信號反轉的信號反轉部。