TWI840762B - 一種晶片外驅動裝置 - Google Patents

Abstract

晶片外驅動（OCD）裝置包括訊號轉態偵測器、前端驅動器、第一主驅動器、第二主驅動器、第一阻抗供應器和第二阻抗供應器。訊號轉態偵測器用於檢測輸入訊號的轉態狀態以產生決策訊息。前端驅動器根據決策訊息產生控制訊號，並根據輸入訊號產生驅動訊號。第一主驅動器和第二主驅動器根據驅動訊號產生輸出訊號至焊墊。第一阻抗供應器根據第一控制訊號在第一主驅動器和焊墊之間調整一個第一電阻值。第二阻抗供應器根據第二控制訊號在第二主驅動器和焊墊之間調整一個第二電阻值。

Description

一種晶片外驅動裝置

本公開的實施例是有關於一種晶片外的驅動裝置，更具體的說是可以增加訊號轉換的反應時間的晶片外驅動裝置。

隨著記憶體元件的操作速度增加，傳輸訊號的振幅在高速資料傳輸模式中因為受到通道效應而變小。請參考圖8，該圖說明了現有技術中高速資料傳輸模式的波形圖。在圖8中，基於時脈訊號CLK接收一個輸入資料IND，而一個理想的輸出資料IDEALD預計將由接收器所接收。可以看出，如果時脈訊號CLK的週期越來越小，在實際輸出資料ACTD上就會出現較大的訊號轉換偏移。因此，在高速資料傳輸模式中操作的晶片外驅動裝置會發生訊號失真。因此，如何改善晶片外驅動裝置在高速資料傳輸模式中的訊號失真是本領域設計者的一個重要目標。

本公開提供一種具有高傳輸時間的晶片外驅動裝置。

晶片外驅動裝置包括一個晶片外驅動裝置。晶片外驅動 (OCD)元件包括訊號轉態偵測器、前端驅動器、第一主驅動器、第二主驅動器、第一阻抗供應器和第二阻抗供應器。訊號轉態偵測器用於檢測輸入訊號的轉態狀態以產生決策訊息。前端驅動器與訊號轉態偵測器互相耦接，根據決策訊息產生第一控制訊號和第二控制訊號，並根據輸入訊號產生第一驅動訊號和第二驅動訊號。第一主驅動器耦接到前端驅動器和電源端，並接收第一驅動訊號。第二主驅動器耦接到前端驅動器和參考地端，並接收第二驅動訊號。其中，第一主驅動器和第二主驅動器根據第一驅動訊號和第二驅動訊號產生輸出訊號到一焊墊。第一阻抗供應器串聯在第一主驅動器與焊墊之間，根據第一控制訊號提供並調整第一主驅動器與焊墊之間的第一電阻值。第二阻抗供應器串聯在第二主驅動器與焊墊之間，根據第二控制訊號提供並調整第二主驅動器與焊墊之間的第二電阻值。

因此，本公開提供了晶片外驅動裝置，當輸入訊號轉換時，可以調整驅動器與焊墊之間的電阻值。即，當晶片外驅動裝置的輸出訊號被轉換時，在訊號切換的瞬間充電路徑和放電路徑的電阻值可以被降低，而使輸出訊號中的反應時間可以減少。

應理解，前述一般描述和以下詳細描述都是示例性的，並且旨在提供對所要求保護的本公開的進一步解釋。

100、700:晶片外驅動元件

110:訊號轉換偵測器訊號轉態偵測器

120:前端驅動器

130、160、201、202、203、204、711、714:主驅動器

140、150、301、302、401、402、601、602、712、713:阻抗供應器

7211-721L、7241-724K:輔助驅動器

722、723:輔助阻抗供應器

ACTD:實際輸出資料

CLK:時脈訊號

CTN:第二控制訊號

CTP:第一控制訊號

CTPB、CTNB:反相訊號

DND:第二驅動訊號

DNDA1-DNDAK、UPDA1-UPDAL:輔助驅動訊號

DS1:第一決策訊號

DS2:第二決策訊號

ED1、ED3:第一端

ED2、ED4:第二端

IDEALD:理想輸出資料

IN、IN0、IN1:輸入訊號

IND:輸入資料

LG11、LG11-LG1N、LG21、LG21-LG2M:邏輯電路

MN21-MN2M、MP11-MP1N:電晶體

MUX11、MUX11-MUX1N、MUX21、MUX21-MUX2M:多工器

NSL1、NSL1-NSLM、NSL1-NSLN、PSL1、PSL1-PSLN:選擇訊號

OUT、PD1、PU1:輸出訊號

PD:焊墊

PD1-PDM、PU1-PUN:輸出訊號

R1、R10-R1N、R11-R1N、R2、R20-R2M、R21-R2M、r2:電阻

SW11、SW21、SW11-SW1N、SW21-SW2M:開關

UPD:第一驅動訊號

VDD:電源電壓

VSS:參考地電壓

結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各 個態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。

圖1示出了根據本公開的實施例的晶片外驅動裝置的示意圖。

圖2A至圖2D示出了根據本公開的不同實施例的晶片外驅動裝置的主驅動器。

圖3A和3B示出了根據本公開的不同實施例的晶片外驅動裝置的阻抗供應器。

圖4A和4B示出了根據本公開的其他實施例的晶片外驅動裝置的阻抗供應器。

圖5A是根據本公開的圖4A的實施例的阻抗供應器的波形圖。

圖5B是根據本公開的圖4B的實施例的阻抗供應器的波形圖。

圖6A和6B示出了根據本公開的其他實施例的晶片外驅動裝置的阻抗供應器。

圖7示出了根據本公開的實施例的晶片外驅動裝置的部分電路的示意圖。

圖8示出了現行技術中高速資料傳輸模式的波形圖。

以下揭露提供用於實施所提供標的的不同特徵的許多不同實施例或實例。以下闡述組件及佈置的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身示出所論述的各種實施例及/或配置之間的關係。

以下將詳細參考本公開的當前優選實施例，其示例在附圖中示出。可能的情況下，在附圖和描述中使用相同的附圖標記來指代相同或相似的部分。

請參考圖1，圖1為本公開實施例的晶片外驅動裝置示意圖。晶片外驅動裝置100包括訊號轉態偵測器110、前端驅動器120、主驅動器130、160和阻抗供應器140和150。訊號轉態偵測器110接收輸入訊號IN，用於檢測輸入訊號IN0的轉態狀態以產生決策訊息。決策訊息可以包括第一決策訊號DS1和第二決策訊號DS2。第一決策訊號DS1用來表示輸入訊號IN0從第一邏輯值轉換到第二邏輯值，第二決策訊號DS2用來表示輸入訊號IN0從第二邏輯值轉換到第一邏輯值，其中第一邏輯值可以是邏輯0，第二邏輯值可以是邏輯1。

在一些實施例中，訊號轉態偵測器110可以檢測輸入訊號IN0的轉態狀態來產生第一決策訊號DS1和第二決策訊號DS2。當檢測到輸入訊號IN0從邏輯0轉換到邏輯1時，訊號轉態偵測器110可以在第一決策訊號DS1上產生一個第一脈衝。當檢測到輸入訊號IN0從邏輯1轉換到邏輯0時，訊號轉態偵測器110可以在第二決策訊號DS2上產生一個第二脈衝。其中，第一脈衝可以是正脈衝，第二脈衝可以是負脈衝。

前端驅動器120耦接到訊號轉態偵測器110。前端驅動器120接收輸入訊號IN1、第一決策訊號DS1和第二決策訊號DS2，並根據第一決策訊號DS1、第二決策訊號DS2、輸入訊號IN1產生第一控制訊號CTP、第二控制訊號CTN、第一驅動訊號UPD和第二驅動訊號DND。具體來說，前端驅動器120可以根據輸入訊號IN1產生第一驅動訊號UPD和第二驅動訊號DND。以晶片外驅動裝置100處於非反相驅動模式為例。如果輸入訊號IN1在邏輯0，前端驅動器120可以產生第一驅動訊號UPD和第二驅動訊號DND，這兩個訊號均為邏輯1。如果輸入訊號IN1為邏輯1，則前端驅動器120可以產生第一驅動訊號UPD和第二驅動訊號DND，這兩個訊號均為邏輯0。如此一來，晶片外驅動裝置100中的輸出訊號OUT可以與輸入訊號IN1在同一個邏輯值。

另一方面，以晶片外驅動裝置100處於反相驅動模式為例。如果輸入訊號IN1在邏輯0，前端驅動器120可以產生第一驅動訊號UPD和第二驅動訊號DND，這兩個訊號均為邏輯0。如果 輸入訊號IN1在邏輯1，前端驅動器120可以產生第一驅動訊號UPD和第二驅動訊號DND，這兩個訊號均為邏輯1。如此一來，晶片外驅動裝置100中的輸出訊號OUT可以與輸入訊號IN1處於同一個邏輯值。

另一方面，前端驅動器120可以根據第一決策訊號DS1和第二決策訊號DS2分別產生第一控制訊號CTP和第二控制訊號CTN。

主驅動器130耦接到電源端，用於接收電源電壓VDD。主驅動器130也與前端驅動器120耦接。主驅動器160耦接到參考地端以接收參考地電壓VSS。主驅動器160也與前端驅動器120耦接。主驅動器130接收第一驅動訊號UPD，並提供一個驅動路徑來拉高輸出訊號OUT。主驅動器160接收第二驅動訊號DND，並提供一個驅動路徑到來拉低輸出訊號OUT。阻抗供應器140耦接在焊墊PD和主驅動器130之間。阻抗供應器150耦接在焊墊PD和主驅動器160之間。主驅動器130和阻抗供應器140組合起來為晶片外驅動裝置100提供一個上拉電阻。主驅動器160和阻抗供應器150的組合則可為晶片外驅動裝置100提供一個下拉電阻。另一方面，阻抗供應器140和150分別用於靜電放電(ESD)保護裝置和主驅動器130和160。這裡需要說明的是，阻抗供應器140中的電阻值可以根據第一控制訊號CTP進行調整，而阻抗供應器150中的電阻值可以根據第二控制訊號CTN進行調整。

具體而言，如果輸入訊號IN沒有在兩個邏輯值之間轉 換，則阻抗供應器140和150的電阻值可以保持不變。主驅動器130和160中的一個被啟動以驅動輸出訊號OUT是使其位於邏輯0或1。如果輸入訊號IN從邏輯0轉換到邏輯1，則主驅動器130被啟動，而主驅動器160則被禁能。主驅動器130可以按照第一驅動訊號UPD將輸出訊號OUT拉高到邏輯1，而阻抗供應器140可以根據第一控制訊號CTP以降低電阻值。

反之，如果輸入訊號IN從邏輯1轉換到邏輯0，主驅動器160被啟動，而主驅動器130則被禁能。主驅動器160可以根據第二驅動訊號DND將輸出訊號OUT下拉到邏輯0，阻抗供應器150可以根據第二控制訊號CTN以降低電阻值。

可以看出，在本實施例中，當輸出訊號OUT根據輸入訊號IN轉換時，阻抗供應器140和150中的一者可以減少焊墊PD和主驅動器130或160之間對應的電阻值。也就是說，主驅動器130或160其中的一個的驅動能力不受阻抗供應器140或150的影響，並且可以將輸出訊號OUT轉換到正確的邏輯值，因而可以減少晶片外驅動裝置100的轉換延遲。

關於硬體結構，在本公開中，訊號轉態偵測器110可以通過本領域技術人員習知的任何訊號轉換檢測電路來實現。前端驅動器120可以由數位電路實現，透過一個或多個邏輯閘和輸出緩衝器來構成。在一些實施例中，前端驅動器120還可以包括ZQ校準控制相關電路、迴轉率控制電路和訊號終端電阻(on-die termination,ODT)控制電路等。

請參考圖2A至圖2D，圖2A至圖2D為根據本公開不同實施例的晶片外驅動裝置中的主驅動器。在圖2A中，主驅動器201包括電晶體MP<1>。電晶體MP<1>的第一端接收電源電壓VDD，電晶體MP<1>的第二端可以耦接到對應的阻抗供應器，電晶體MP<1>的控制端接收第一驅動訊號UPD。電晶體MP<1>為P型電晶體，當第一驅動訊號UPD為邏輯0時，可開啟電晶體MP<1>，以將電晶體MP<1>的第二端驅動(上拉)至電源電壓VDD。相反，當第一驅動訊號UPD為邏輯1時，電晶體MP<1>為截止。

在圖2B中，主驅動器202包括多個電晶體MP<1>至MP<X>和一個電阻R1。電晶體MP<1>至MP<X>與電阻R1串聯，並由相同的第一驅動訊號UPD控制。電晶體MP<1>至MP<X>可以同時開啟，並根據第一驅動訊號UPD驅動(拉高)電晶體MP<X>的第二端至電源電壓VDD。此外，電晶體MP<1>到MP<X>可以根據第一驅動訊號UPD同時截止。電晶體MP<1>到MP<X>的編號可由設計者決定，在此不加以限制。

在圖2A和圖2B中，主驅動器201和202都用於實現圖1所示的主驅動器130。在一些實施例中，一個電阻可以內建於主驅動器201中，而另一個電阻也可以內建於主驅動器202中。

在圖2C中，主驅動器203包括電晶體MN<1>。電晶體MN<1>的第一端可以耦接到對應的阻抗供應器，電晶體MN<1>的第二端接收參考地電壓VSS，並且電晶體MN<1>的控制端接收第 二驅動訊號DND。電晶體MN<1>可為N型電晶體，在當第二驅動訊號DND為邏輯1時，可開啟電晶體MN<1>，將電晶體MN<1>的第一端驅動(下拉)至參考地電壓VSS。相反，當第二驅動訊號DND為邏輯0時，電晶體MN1則被截止。

在圖2D中，主驅動器204包括多個電晶體MN1至MN<Y>和電阻R2。電晶體MN<1>到MN<Y>與電阻R2串聯，並由相同的第二驅動訊號DND控制。電晶體MN<1>到MN<Y>可同時開啟，並且根據第二驅動訊號DND以驅動(下拉)電晶體MN的第一端<Y>至參考地電壓VSS。此外，根據第二驅動訊號DND，電晶體MN<1>到MN<Y>可以同時截止。電晶體MN<1>到MN<Y>的數量可由設計者設定，在此不加以限制。

在圖2B和圖2D的實施例中，電晶體MP<1>到MP<X>的數量和電晶體MN<1>到MN<Y>的數量可以相同也可以不同，在此不加以限制。

參考圖3A和3B，其示出了根據本公開的不同實施例的晶片外驅動裝置的阻抗供應器。在圖3A中，阻抗供應器301有一個第一端ED1和一個第二端ED2。阻抗供應器301的第一端ED1用於耦接到對應的主驅動器，如圖1中所示的主驅動器130。阻抗供應器301的第二端ED2用於耦接到焊墊。

阻抗供應器301包括N+1個電阻R10-R1N和N個開關SW11-SW1N，其中N為正整數。電阻R1N-R10耦接在第一端ED1和第二端ED2之間。開關SW11-SW1N分別與電阻R11-R1N並聯。 開關SW11-SW1N可以由相同的控制訊號控制以被開啟或切斷。當所有開關SW11-SW1N都開啟時，阻抗供應器301提供最小電阻(等於電阻R10的電阻)。相反，當所有的開關SW11-SW1N都是切斷時，阻抗供應器301提供最大電阻(等於電阻R10-R1N的所有電阻的總和)。

在圖3B中，阻抗供應器302有一個第一端ED3和一個第二端ED4。阻抗供應器302的第一端ED3用於耦接到焊墊。阻抗供應器302的第二端ED4用來耦接對應的主驅動器，如圖1中所示的主驅動器160。

阻抗供應器302包括M+1個電阻R20-R2M和M個開關SW21-SW2M，其中M為正整數。電阻R20-R2M耦接在第一端ED3和第二端ED4之間。開關SW21-SW2M分別與電阻R21-R2M並聯。開關SW21-SW2M可以由同一個控制訊號控制以開啟或切斷開關。當所有開關SW21-SW2M都開啟時，阻抗供應器302提供最小電阻(等於電阻R20的電阻)。相反，當所有的開關SW21-SW2M都切斷時，阻抗供應器302提供最大電阻(等於電阻R20-R2M的所有電阻的總和)。

在圖3A和圖3B的實施例中，電阻R10-R1N的數量和電阻R20-R2M的數量可以相同也可以不同，在此不加以限制。

參考圖4A和4B，圖4A和4B示出了根據本公開的其他實施例的晶片外驅動裝置的阻抗供應器。在圖4A中，阻抗供應器401包括N+1個電阻R10-R1N、N個開關SW11-SW1N和N個 邏輯電路LG11-LG1N，其中N為正整數。電阻R10-R1N串聯在阻抗供應器401的第二端ED2和第一端ED1之間。開關SW11-SW1N分別由電晶體MP11-MP1N形成，開關SW11-SW1N分別與電阻R11-R1N並聯。在本實施例中，電晶體MP11-MP1N都是P型電晶體。邏輯電路LG11-LG1N分別耦接到電晶體MP11-MP1N的控制端。邏輯電路LG11-LG1N通常接收第一控制訊號CTP並分別接收選擇訊號PSL1-PSLN。邏輯電路LG11-LG1N分別產生輸出訊號PU1-PUN。在圖4A中，邏輯電路LG11-LG1N可皆為反及閘。

選擇訊號PSL1-PSLN可以由圖1的實施例中的前端驅動器120產生。以邏輯電路LG11為例。在本實施例中，當選擇訊號PSL1在邏輯0時，邏輯電路LG11可以產生輸出訊號PU1到邏輯1到以切斷開關SW11，當選擇訊號PSL1在邏輯1時，邏輯電路LG11可以將第一控制訊號CTP反相並產生輸出訊號PU1以控制開關SW11。也就是說，選擇訊號PSL1-PSLN可以用來控制一個開關SW11-SW1N的開啟數量來調整阻抗供應器401的電阻。

在圖4B中，阻抗供應器402包括M+1個電阻R20-R2M、M個開關SW21-SW2M和M個邏輯電路LG21-LG2M，其中M為正整數。電阻R20-R2M串聯在阻抗供應器402的第二端ED3和第一端ED4之間。開關SW21-SW2M分別由電晶體MN21-MN2M形成，開關SW21-SW2M分別與電阻R21-R2M並聯。在本實施例中，電晶體MN21-MN2M都是N型電晶體。邏輯 電路LG21-LG2M分別耦接到電晶體MN21-MN2M的控制端。邏輯電路LG21-LG2M通常接收第二控制訊號CTN的反相訊號CTNB並分別接收選擇訊號NSL1-NSLM。邏輯電路LG21-LG2M分別產生輸出訊號PD1-PDM。在圖4B中，邏輯電路LG21-LG2M可皆為及閘。

選擇訊號NSL1-NSLN可以由圖1的實施例中的前端驅動器120產生。以邏輯電路LG21為例。在本實施例中，當選擇訊號NSL1為邏輯0時，邏輯電路LG21可輸出邏輯0以切斷開關SW21，而當選擇訊號NSL1是邏輯1時，邏輯電路LG21可輸出第二控制訊號CTN到控制開關SW21。也就是說，選擇訊號NSL1-NSLM可以用來控制開關SW21-SW2M的開啟數量，以調整阻抗供應器402的電阻值。

請共同參考圖1、圖4A和圖5A，其中圖5A是根據本公開的圖4A的實施例的阻抗供應器的波形圖。晶片外驅動裝置100可以基於時脈訊號CLK進行操作。訊號轉態偵測器110可以檢測輸入訊號IN的轉態狀態以產生第一決策訊號DS1和第二決策訊號DS2。當輸入訊號IN從邏輯0轉換到邏輯1時，訊號轉態偵測器110產生具有正脈衝的第一決策訊號DS1，當輸入訊號IN從邏輯1轉換到邏輯0時，訊號轉態偵測器110產生具有負脈衝的第二決策訊號DS2。正脈衝和負脈衝的寬度可由晶片外驅動裝置100的設計者決定，沒有特別限制。這裡需要注意的是，在一些實施例中，訊號轉態偵測器110可以合併到前端驅動器120中。設 計者可以根據設計要求決定是否將訊號轉態偵測器110合併到前端驅動器120中。此外，訊號轉態偵測器110可以設計為在有或沒有時脈訊號的情況下來進行運作。

前端驅動器120根據第一決策訊號DS1產生第一控制訊號CTP。在這裡，第一控制訊號CTP和第一決策訊號DS1的波形是相同的。前端驅動器120進一步產生選擇訊號PSL1。以邏輯電路LG11為例。當選擇訊號PSL1為邏輯0時，邏輯電路LG11的輸出訊號PU1保持在邏輯1。這樣，對應的開關SW11就保持在切斷(截止)狀態。此外，當選擇訊號PSL1在邏輯1時，邏輯電路LG11的輸出訊號PU1等於第一控制訊號CTP的反相訊號。當輸入訊號IN從邏輯0轉換到邏輯1時，輸出訊號PU1上的負脈衝可以開啟開關SW11。

請共同參考圖1、圖4B和圖5B，其中圖5B是根據本公開的圖4B的實施例的阻抗供應器的波形圖。晶片外驅動裝置100可以基於時脈訊號CLK來運作。訊號轉態偵測器110可以檢測輸入訊號IN的轉態狀態以產生第一決策訊號DS1和第二決策訊號DS2。當輸入訊號IN從邏輯0轉換到邏輯1時，訊號轉態偵測器110產生具有正脈衝的第一決策訊號DS1，當輸入訊號IN從邏輯1轉換到邏輯0時，訊號轉態偵測器110產生具有負脈衝的第二決策訊號DS2。正脈衝和負脈衝的寬度可由晶片外驅動裝置100的設計者決定，沒有特別限制。

前端驅動器120根據第二決策訊號DS2產生第二控制訊 號CTN。在這裡，第二控制訊號CTN和第二決策訊號DS2的波形是相同的。前端驅動器120進一步產生選擇訊號NSL1。以邏輯電路LG21為例。當選擇訊號NSL1在邏輯0時，邏輯電路LG21的輸出訊號PD1保持在邏輯0。這樣，對應的開關SW21就保持在截止狀態。此外，當選擇訊號NSL1在邏輯1時，邏輯電路LG21的輸出訊號PD1等於第二控制訊號CTN的反相訊號CTNB。當輸入訊號IN從邏輯1轉換到邏輯0時，輸出訊號PD1上的正脈衝可以開啟開關SW21。

參考圖6A和6B，其示出了根據本公開的其他實施例的晶片外驅動裝置的阻抗供應器。在圖6A中，阻抗供應器601包括N+1個電阻R10-R1N、N個開關SW11-SW1N和N個多工器MUX11-MUX1N，其中N為正整數。電阻R10-R1N串聯在阻抗供應器601的第二端ED2和第一端ED1之間。開關SW11-SW1N分別由電晶體MP11-MP1N形成，開關SW11-SW1N分別與電阻R11-R1N並聯。在本實施例中，電晶體MP11-MP1N都是P型電晶體。多工器MUX11-MUX1N分別耦接到電晶體MP11-MP1N的控制端。多工器MUX11-MUX1N通常接收一個第一控制訊號CTP的反相訊號CTPB，並分別接收選擇訊號PSL1-PSLN。多工器MUX11-MUX1N分別產生輸出訊號到控制開關SW11-SW1N。

以多工器MUX11為例，多工器MUX11根據選擇訊號PSL1選擇電源電壓VDD和反相訊號CTPB中的一個來產生輸出訊號。如果選擇訊號PSL1為邏輯0，多工器MUX11輸出電源電 壓VDD到開關SW11的控制端，開關SW11可以相應的被切斷。反之，如果選擇訊號PSL1為邏輯1，則多工器MUX11輸出反相訊號CTPB以控制開關SW11，而如果反相訊號CTPB為邏輯0，則開關SW11就可以被開啟。這時，晶片外驅動裝置的輸入訊號可以從邏輯0轉換到邏輯1。

在圖6B中，阻抗供應器602包括M+1個電阻R20-R2M、M個開關SW21-SW2M和M個多工器MUX21-MUX2M，其中M為正整數。電阻R20-R2M串聯在阻抗供應器602的第二端ED3和第一端ED4之間。開關SW21-SW2M分別由電晶體MN21-MN2M形成，開關SW21-SW2M分別與電阻R21-R2M並聯。在本實施例中，電晶體MN21-MN2M都是N型電晶體。多工器MUX21-MUX2M分別耦接到電晶體MN21-MN2M的控制端。多工器MUX21-MUX2M通常接收一個第二控制訊號CTN的一個反相訊號CTNB，並分別接一個選擇訊號NSL1-NSLM。邏輯電路MUX21-MUX2M分別產生輸出訊號以控制開關SW21-SW2M。

以多工器MUX21為例，多工器MUX21根據選擇訊號NSL1選擇參考地電壓VSS和反相訊號CTNB中的一個來產生輸出訊號。如果選擇訊號NSL1為邏輯0，多工器MUX21輸出參考地電壓VSS到開關SW21的控制端，則開關SW21可以相應的被截止。反之，如果選擇訊號NSL1為邏輯1，多工器MUX21輸出反相訊號CTNB以控制開關SW21，如果反相訊號CTNB為邏輯 1，則開關SW21就可以被開啟。此時，晶片外驅動裝置的輸入訊號可以從邏輯1轉態到邏輯0。

請參考圖7，圖7為根據本公開的實施例的晶片外驅動裝置的部分電路的示意圖。在圖7中，未示出晶片外驅動裝置700的訊號傳輸檢測器和前端驅動器。晶片外驅動裝置700包括主驅動器711、714、阻抗供應器712、713、輔助驅動器7211-721L、7241-724K、輔助阻抗供應器722和723。其中，主驅動器711、阻抗供應器712、713和主驅動器714串聯。阻抗供應器712和713的耦接端也耦接到焊墊PD。輔助驅動器7211-721L彼此並聯，輔助驅動器7241-724K彼此並聯，輔助阻抗供應器722、723串聯在輔助驅動器7211-721L和輔助驅動器7241-724K之間。輔助阻抗供應器722、723的一個耦接端也耦接到焊墊PD。

在本實施例中，主驅動器711是一個上拉驅動器，由一個第一驅動訊號UPD控制。主驅動器714是下拉驅動器，由第二驅動訊號DND控制。輔助驅動器7211-721L為上拉驅動器，分別由多個輔助驅動訊號UPDA1-UPDAL控制。輔助驅動器7241-724K為下拉驅動器，分別由多個輔助驅動訊號DNDA1-DNDAK控制。

阻抗供應器712接收選擇訊號PSL<1：N>和第一控制訊號CTP。阻抗供應器712根據選擇訊號PSL<1：N>、第一控制訊號CTP和電源電壓VDD調整提供的電阻值。阻抗供應器713接收一個選擇訊號NSL<1：M>、一個第二控制訊號CTN和一個參考地電壓VSS。阻抗供應器713根據選擇訊號NSL<1：M>、第二控制訊 號CTN和參考地電壓VSS調整提供的電阻值。

輔助阻抗供應器722接收選擇訊號APSL<1：N1>和第一控制訊號CTP。輔助阻抗供應器722根據選擇訊號APSL<1：N1>、第一控制訊號CTP和電源電壓VDD調整提供的電阻值。輔助阻抗供應器723接收一個選擇訊號ANSL<1：M1>、一個第二控制訊號CTN和一個參考地電壓VSS。輔助阻抗供應器723根據選擇訊號ANSL<1：M1>、第二控制訊號CTN和參考地電壓VSS調整提供的電阻值。

輔助驅動器7211-721L和主驅動器711中的每一者可以由設計者決定具有相同的電路結構或不同的電路結構。此外，輔助驅動器7241-724K和主驅動器714中的每一者可以由設計者決定具有相同的電路結構或不同的電路結構。輔助阻抗供應器722和阻抗供應器712可以具有相同的電路結構。輔助阻抗供應器723和阻抗供應器713可以具有相同的電路結構。另外，N和N1的數值可以相同也可以不同，M和M1的數值可以相同也可以不同，在此不做特別限定。也就是說，輔助驅動器7211-721L、輔助驅動器7241-724K、輔助阻抗供應器722和723的詳細操作可以參照上述實施例而實施，在此不再贅述。

在本實施例中，輔助阻抗供應器722和723被配置為對晶片外驅動裝置700執行阻抗匹配和ESD保護功能。輔助驅動器7211-721L和7241-724K用於調整晶片外驅動裝置700的驅動能力。在本實施例中，主驅動器711、阻抗供應器712、輔助驅動器 7211-721L和輔助阻抗供應器722形成了晶片外驅動裝置700所需的上拉電阻，為晶片外驅動裝置700提供了驅動電流。主驅動器714、阻抗供應器713、輔助驅動器7241-724K、輔助阻抗供應器723形成晶片外驅動裝置700所需的下拉電阻，為晶片外驅動裝置700提供下拉電流。

綜上所述，晶片外驅動裝置可以在輸入訊號轉換時調整在晶片外驅動裝置中的焊墊和主驅動器(晶片外驅動裝置為輸出驅動級)之間的電阻值。也就是說，當晶片外驅動裝置的輸出訊號需要與輸入訊號的轉換相對應時，晶片外驅動裝置可以增加其驅動能力。也就是說，可以減少晶片外驅動裝置的轉換延遲，並且可以提高訊號轉換的迴轉率，也可以增加晶片外驅動裝置的效能。

100:晶片外驅動裝置

110:訊號轉態偵測器

120:前端驅動器

130、160:主驅動器

140、150:阻抗供應器

CTN:第二控制訊號

CTP:第一控制訊號

DS1:第一決策訊號

DS2:第二決策訊號

DND:第二驅動訊號

IN0、IN1:輸入訊號

OUT:輸出訊號

PD:焊墊

UPD:第一驅動訊號

VDD:電源電壓

VSS:參考地電壓

Claims (17)

1. 一種晶片外驅動裝置，包括：訊號轉態偵測器，檢測輸入訊號的轉態狀態以產生決策訊息；前端驅動器，與所述訊號轉態偵測器耦接，根據所述決策訊息產生第一控制訊號和第二控制訊號，並根據所述輸入訊號產生第一驅動訊號和第二驅動訊號；第一主驅動器，與所述前端驅動器和一電源端耦接，並接收所述第一驅動訊號；第二主驅動器，與所述前端驅動器和參考地端耦接，並接收所述第二驅動訊號，其中所述第一主驅動器和所述第二主驅動器根據所述第一驅動訊號和所述第二驅動訊號以產生輸出訊號至焊墊；第一阻抗供應器，串聯在所述第一主驅動器和所述焊墊之間，根據所述第一控制訊號以提供和調整位於所述第一主驅動器和所述焊墊之間的一第一電阻值，其中所述第一阻抗供應器包括：N+1個第一電阻，串聯在所述第一主驅動器和所述焊墊之間，其中N為正整數；以及N個第一開關，與所述N+1個第一電阻中的N個電阻並聯，其中所述N個第一開關根據所述第一控制訊號以被開啟或切斷；以及第二阻抗供應器，串聯在所述第二主驅動器和所述焊墊之 間，根據所述第二控制訊號提供和調整位於所述第二主驅動器和所述焊墊之間的一第二電阻值。
2. 如請求項1所述的晶片外驅動裝置，其中所述第二阻抗供應器包括：M+1個第二電阻，串聯在所述第二主驅動器和所述焊墊之間，其中M為正整數；以及M個第二開關，與所述M+1個第二電阻中的M個電阻並聯。
3. 如請求項2所述的晶片外驅動裝置，其中所述前端驅動器進一步產生第一選擇訊號和第二選擇訊號，所述第一阻抗供應器根據所述第一選擇訊號和所述第一控制訊號以決定所述第一電阻值的第一目標值，所述第二阻抗供應器根據所述第二選擇訊號和所述第二控制訊號以決定所述第二電阻值的第二目標值。
4. 如請求項3所述的晶片外驅動裝置，其中所述第一阻抗供應器包括：N個第一邏輯電路，耦接到所述N個第一開關，其中所述N個第一邏輯電路中的每一者具有二輸入端以分別接收所述第一選擇訊號和所述第一控制訊號，並且所述N個第一邏輯電路中的每一者都具有一個輸出端與所述N個第一開關中的每一者互相耦接。
5. 如請求項4所述的晶片外驅動裝置，其中所述第二阻抗供應器包括：M個第二邏輯電路，耦接到所述M個第二開關，其中所述M 個第二邏輯電路中的每一者具有兩個輸入端，分別接收所述第二選擇訊號和一個所述第二控制訊號的反相訊號，並且所述M個第二邏輯電路中的每一者都具有一個輸出端與所述M個第二開關中的每一個互相耦接。
6. 如請求項5所述的晶片外驅動裝置，其中所述M個第一開關中的每一者由P型電晶體形成，並且所述M個第二開關中的每一者由N型電晶體形成。
7. 如請求項5所述的晶片外驅動裝置，其中所述N個第一邏輯電路中的每一者由反及閘形成。
8. 如請求項5所述的晶片外驅動裝置，其中，所述M個第二邏輯電路中的每一者由及閘形成。
9. 如請求項5所述的晶片外驅動裝置，其中所述N個第一邏輯電路中的每一者由第一多工器形成，其中所述第一多工器中的每一者根據所述第一選擇訊號以選擇電源電壓和所述第一控制訊號的反相訊號中的其中之一，並且每一所述第一多工器控制所述N個第一開關中的每一者。
10. 如請求項5所述的晶片外驅動裝置，其中所述M個第二邏輯電路中的每一者由第二多工器形成，其中所述第二多工器中的每一者根據所述第二選擇訊號選擇接地電壓和所述第二控制訊號中的其中之一，並且每一所述第二多工器控制M個所述第二開關中的每一者。
11. 如請求項2所述的晶片外驅動裝置，其中所述N 個第一開關的第一被開啟數量由所述第一選擇訊號決定，所述M-1個第二開關的第二被開啟數量由所述第二選擇訊號決定。
12. 如請求項1所述的晶片外驅動裝置，其中所述決策訊息包括第一決策訊號和第二決策訊號，當所述輸入訊號從第一邏輯值轉換到第二邏輯值時，所述訊號轉態偵測器在所述第一決策訊號上產生第一脈衝，當所述輸入訊號從所述第二邏輯值轉換到第二邏輯值時，所述訊號轉態偵測器在所述第二決策訊號上產生第二脈衝。
13. 如請求項12所述的晶片外驅動裝置，其中所述第一邏輯值為邏輯1，所述第二邏輯值為邏輯0。
14. 如請求項12所述的晶片外驅動裝置，其中所述第一脈衝是正脈衝，所述第二脈衝是負脈衝。
15. 如請求項1所述的晶片外驅動裝置，還包括：至少一第一輔助驅動器，耦接到所述電源端和所述前端驅動器，接收至少一第一輔助驅動訊號；以及第一輔助阻抗供應器，串聯在所述第一輔助驅動器和所述焊墊之間，根據所述第一輔助控制訊號以提供和調整所述第一輔助驅動器和所述焊墊之間的一第一輔助電阻值。
16. 如請求項1所述的所述晶片外驅動裝置，進一步包括：至少一第二輔助驅動器，耦接到所述參考地端和所述前端驅動器，接收至少一第二輔助驅動訊號，其中所述第一輔助驅 動器和所述第二輔助驅動器根據所述第一輔助驅動訊號和所述第二輔助驅動訊號產生一輔助輸出訊號至所述焊墊；以及第二輔助阻抗供應器，串聯在所述第二主驅動器和所述焊墊之間，根據所述第二輔助控制訊號以提供和調整所述第二輔助驅動器和所述焊墊之間的一第二輔助電阻值。
17. 一種晶片外驅動裝置，包括：訊號轉態偵測器，檢測輸入訊號的轉態狀態以產生決策訊息；前端驅動器，與所述訊號轉態偵測器耦接，根據所述決策訊息產生第一控制訊號和第二控制訊號，並根據所述輸入訊號產生第一驅動訊號和第二驅動訊號；第一主驅動器，與所述前端驅動器和一電源端耦接，並接收所述第一驅動訊號；第二主驅動器，與所述前端驅動器和參考地端耦接，並接收所述第二驅動訊號，其中所述第一主驅動器和所述第二主驅動器根據所述第一驅動訊號和所述第二驅動訊號以產生輸出訊號至焊墊；第一阻抗供應器，串聯在所述第一主驅動器和所述焊墊之間，根據所述第一控制訊號以提供和調整位於所述第一主驅動器和所述焊墊之間的一第一電阻值；以及第二阻抗供應器，串聯在所述第二主驅動器和所述焊墊之間，根據所述第二控制訊號提供和調整位於所述第二主驅動器和所述焊墊之間的一第二電阻值，其中所述第二阻抗供應器包括： M+1個第一電阻，串聯在所述第二主驅動器和所述焊墊之間，其中M為正整數；以及M個第一開關，與所述M+1個第一電阻中的M個電阻並聯。

Images