TWI839878B - 使用完整晶片佈局的佈局檢查系統以及使用其的佈局檢查方法 - Google Patents

使用完整晶片佈局的佈局檢查系統以及使用其的佈局檢查方法 Download PDF

Info

Publication number
TWI839878B
TWI839878B TW111137632A TW111137632A TWI839878B TW I839878 B TWI839878 B TW I839878B TW 111137632 A TW111137632 A TW 111137632A TW 111137632 A TW111137632 A TW 111137632A TW I839878 B TWI839878 B TW I839878B
Authority
TW
Taiwan
Prior art keywords
layout
stress
simulation
process condition
shell structure
Prior art date
Application number
TW111137632A
Other languages
English (en)
Other versions
TW202326504A (zh
Inventor
廉京美
亚历山大 施密特
安东尼 皮埃尔 杰拉德 帕耶特
安孝信
張印國
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202326504A publication Critical patent/TW202326504A/zh
Application granted granted Critical
Publication of TWI839878B publication Critical patent/TWI839878B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/02—System on chip [SoC] design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/02—Fault tolerance, e.g. for transient fault suppression
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/12—Sizing, e.g. of transistors or gates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

一種佈局檢查方法包括：藉由對完整晶片佈局進行預處理產生佈局殼結構；藉由對至少一個製程條件進行預處理產生製程條件模型；藉由基於所述佈局殼結構及所述製程條件模型實行應力模擬來提取所述佈局殼結構的應力模擬值；以及基於所述佈局殼結構的所述應力模擬值提取統計資料，其中所述佈局殼結構及所述製程條件模型被配置成具有大於二維且小於三維的維度。

Description

使用完整晶片佈局的佈局檢查系統以及使用其的佈局檢查方法
本發明概念是有關於一種佈局檢查系統及/或佈局檢查方法，且更具體而言是有關於一種使用完整晶片佈局(full-chip layout)的佈局檢查系統及/或佈局檢查方法。
[相關申請案的交叉參考]
本申請案基於2021年10月05日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0131975號並主張所述韓國專利申請案的優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。
已付出許多努力來增加半導體裝置的容量、降低半導體裝置的製造成本及/或增加半導體裝置的積體程度。具體而言，半導體裝置的積體程度是決定產品價格的主要因素之一。由於半導體裝置的積體程度主要基於單位胞元所佔據的面積來確定，因此有效地設計半導體裝置的佈局非常重要。一般而言，在藉由使用佈局設計工具來設計半導體裝置的佈局時，花費大量時間及/或實 行多次反復試誤(trial-and-error)，且因此，縮短佈局設計時間亦非常重要。因此，需要或期望開發縮短用於設計佈局及檢查佈局的檢查時間，使得在稍後的製程步驟中不發生或不太可能發生佈局錯誤(layout error)的技術。
本發明概念提供一種藉由使用完整晶片佈局來檢查佈局的佈局檢查系統及/或佈局檢查方法，且因此準確地檢查出佈局錯誤。
本發明概念的目的不限於上述內容，但是熟習此項技術者將藉由以下的說明清楚地理解本文中並未闡述的其他目的。
根據一些實例性實施例，提供一種佈局檢查方法，所述佈局檢查方法包括：藉由對完整晶片佈局進行預處理產生佈局殼結構(layout shell structure)；藉由對至少一個製程條件進行預處理產生製程條件模型；藉由基於所述佈局殼結構及所述製程條件模型實行應力模擬來提取所述佈局殼結構的應力模擬值；以及基於所述佈局殼結構的所述應力模擬值提取統計資料(statistics data)，其中所述佈局殼結構及所述製程條件模型被配置成具有大於二維且小於三維的維度。
作為另外一種選擇或附加地，根據一些實例性實施例，提供一種佈局檢查方法，所述佈局檢查方法包括：藉由將完整晶片佈局拆解成多個貼片產生貼片佈局(tile layout)；在所述多個貼片中的每一者上產生具有虛高(virtual height)的佈局殼結構；藉 由使用至少一個製程條件及三維模擬模型(three-dimensional simulation model)來產生具有所述虛高的製程條件模型；藉由貼片單元藉由將所述製程條件模型應用於所述佈局殼結構來產生多個目標殼結構；以及藉由對所述多個目標殼結構中的每一者實行應力模擬來提取分別與所述多個目標殼結構對應的應力模擬值。
根據一些實例性實施例，提供一種佈局檢查系統，所述佈局檢查系統包括：子記憶體，被配置成儲存資料及電腦可讀指令，所述資料包括完整晶片佈局、製程條件及三維模擬模型，且所述指令包括用於實行應力模擬的工具的執行指令；主記憶體，被配置成儲存用於實行所述應力模擬的所述工具；以及處理器，被配置成基於與所述完整晶片佈局被拆解成多個貼片對應的貼片佈局產生具有虛高的佈局殼結構、基於所述製程條件及所述三維模擬模型中的至少一者產生具有虛高的製程條件模型、及藉由使用藉由將所述製程條件模型應用於所述佈局殼結構而產生的目標殼結構來實行所述應力模擬。
10:佈局檢查系統
11:處理器
12:主記憶體
12-1:佈局設計工具
13:子記憶體
13-1:資料
13-2:指令
14:可附接及可拆卸儲存裝置
15:數據機
16:使用者介面
17:匯流排
CT1:第一類別
CT2:第二類別
CT3:第三類別
D1:第一統計資料/資料
D2:第二統計資料/資料
D3:第三統計資料/資料
D4:第四統計資料
FCL:完整晶片佈局
LH:高度
LLP:局部佈局圖案
LS:佈局殼結構
LW、PW:寬度
MA:模擬模型
MB:製程條件模型
MS:網格大小
PC:製程條件
PG:多邊形
PM:多邊形網格
PT:佈局圖案
S100、S200、S300、S310、S311、S312、S312-1、S312-2、S312-3、S312-4、S313、S313-1、S313-2、S320、S321、S322、 S323、S330、S331、S331-1、S331-2、S332、S332-1、S332-2、S332-3、S332-4、S332-5、S332-6、S400、S500、S600:操作
SR:模擬值
STR:應力模擬結果
SVC:應力模擬值
T:貼片
TL:貼片佈局
TS:目標殼結構
VH:虛高
X、Y:軸
結合附圖閱讀以下詳細說明，將更清楚地理解本發明概念的實施例，在附圖中：圖1是示出根據一些實例性實施例的設計及製造半導體裝置的方法的流程圖。
圖2是根據一些實例性實施例的佈局檢查操作的流程圖。
圖3是用於描述根據一些實例性實施例的佈局預處理操作的流程圖。
圖4是用於描述根據一些實例性實施例的佈局預處理操作的圖。
圖5是用於描述根據一些實例性實施例的製程條件預處理操作的流程圖。
圖6是用於描述根據一些實例性實施例的製程條件預處理操作的圖。
圖7是用於描述根據一些實例性實施例的處理操作的流程圖。
圖8是用於描述根據一些實例性實施例的處理操作的圖。
圖9是用於描述根據一些實例性實施例的圖案分析操作的流程圖。
圖10是用於描述根據一些實例性實施例的圖案分析操作的圖。
圖11是用於描述根據一些實例性實施例的統計分析操作的流程圖。
圖12A至圖12D是用於描述根據一些實例性實施例的統計資料的圖。
圖13是根據一些實例性實施例的佈局檢查系統的方塊圖。
在下文中，將參照附圖詳細描述各種實例性實施例。在 附圖中，為了便於例示，可僅示出一些元件。在參照附圖提供說明時，相同的參考編號指代相同的元件，且省略其重複說明。
圖1是示出根據一些實例性實施例的設計及/或製造半導體裝置的方法的流程圖。
參照圖1，設計及製造半導體裝置的方法可包括以列出的次序實行或者並非必須如圖1所示而以其他次序實行的操作S100至S600，其中一或多個操作迭代或重複實行。
在操作S100中，可實行半導體裝置的高級設計(high level design)。高級設計可與產品所採用的理念對應且與以電腦語言描述的基於所採用的理念的積體電路對應。舉例而言，可以例如C程式語言(C programming language)等高級語言及/或例如硬體描述語言(hardware description language)等另一種程式語言來描述半導體積體電路。由高級設計設計的電路可由暫存器轉移層次(register transfer level，RTL)編碼及/或模擬更詳細地表達。藉由RTL編碼產生的代碼可被轉換成網表(netlist)且可被合成至半導體裝置中。合成的示意性電路可藉由模擬工具進行檢查，且調整製程可伴隨有模擬工具。
在操作S200中，可實行用於在矽基底上實施邏輯上完備的半導體積體電路的佈局設計。佈局可被配置成在配置半導體裝置的電路所需要或使用的形狀及/或位置中放置佈局圖案(例如具有各種形狀及/或大小的多邊形)及在配置半導體裝置的電路所需要或使用的形狀及/或位置處放置佈局圖案(例如具有各種形狀及/ 或大小的多邊形)。佈局設計可表示對用於配置將在矽基底上實際製作的金屬配線及電晶體的圖案的大小及/或形狀進行界定的製程。
可基於在操作S100中合成的示意性電路及/或與其對應的網表來實行佈局設計。佈局設計可包括基於指定的設計規則放置胞元程式館(cell library)中提供的各種標準胞元的製程及對標準胞元進行連接的佈線製程(routing process)。胞元程式館可包括關於標準胞元的操作、速度及功耗中的一或多者的資訊。
舉例而言，使用者可自胞元程式館中預定義的反相器中搜尋並選擇合適的反相器。可基於所選擇的反相器來適當地設置例如P通道金屬氧化物半導體(P-channel metal-oxide-semiconductor，PMOS)、N通道金屬氧化物半導體(N-channel metal-oxide-semiconductor，NMOS)、N阱、閘極電極以及將設置於其上的金屬配線、接觸件及通孔等電路圖案。隨後，可對所選擇及設置的標準胞元實行佈線。詳細而言，可在所設置的標準胞元上設置上部配線(佈線配線)。當實行佈線時，可基於設計將所設置的標準胞元彼此連接。可藉由放置及佈線工具至少部分地自動實行標準胞元的放置及佈線。
在操作S300中，可實行佈局檢查。佈局檢查可表示或與檢查設計的佈局是否符合設計規則的過程對應。佈局檢查可包括以下中的一或多者：檢查佈局是否符合設計規則的設計規則檢查(design rule checking，DRC)過程、檢查佈局是否正常而不存在 電性斷開的電子規則檢查(electronical rule checking，ERC)過程及檢查佈局是否匹配閘位準網表(gate level netlist)的佈局對示意圖(layout vs schematic，LVS)過程。
具體而言，DRC過程可至少部分地預測可再生積體電路是否能夠基於設計的佈局來製造。DRC過程可代表設計的佈局是否至少部分能夠應用於製造製程，或者(或附加地)作為至少一個參數，可代表設計的佈局被應用於製造製程的可能性。DRC過程可偵測在設計的佈局中有可能出現錯誤的一或多個點。佈局中有可能出現錯誤的某個點可被稱為熱點(hot spot)。
在根據一些實例性實施例的操作S300中，可藉由使用完整晶片佈局來實行佈局檢查。在藉由僅使用採樣的佈局來實行檢查的情況下，在操作S300中沒有偵測到的熱點可在隨後實行的操作S600中被偵測到。舉例而言，在藉由使用採樣的佈局來實行操作S300的情況下，採樣的佈局可能受到在操作S600中基於相鄰圖案的形狀及/或大小進行蝕刻偏置(etch bias)的影響，但是在操作S300中可能偵測不到一部分熱點。然而，在藉由使用完整晶片佈局來實行佈局檢查的情況下，在操作S300中可預先偵測到可能在設計的佈局中出現的所有或幾乎所有熱點。
在操作S400中，可實行光學鄰近校正(optical proximity correction，OPC)。藉由實行OPC，可至少部分地校正在對藉由操作S200及S300產生的佈局圖案實行的後續操作中在實行光微影製程中可能發生的失真。舉例而言，可藉由實行OPC來校正在後 續操作(例如，S600)中在實行光微影製程中由光的特性引起的例如折射及/或製程效應等失真。當實行OPC時，可精細地對所設計的佈局圖案的形狀及/或位置進行偏置。
在操作S500中，可基於藉由OPC偏置的佈局來製造或切割光罩。可藉由使用塗覆於玻璃基底上的鉻層來代表佈局圖案的方式製造光罩，例如使用電子束(electron beam，e-beam)寫入技術。
在操作S600中，可藉由使用光罩(單獨使用或與代表半導體裝置的一或多個其他層的一或多個其他光罩結合使用)來製造或製作半導體裝置。在製造半導體裝置的製程中，可重複各種曝光製程及蝕刻製程。因此，藉由佈局設計配置的圖案的形狀可依序形成於矽基底上。
根據一些實例性實施例，藉由在操作S300中使用完整晶片佈局來實行佈局檢查，可辨識在光罩或曝光製程的圖案缺陷之後發生的晶圓的圖案缺陷，且可對所述圖案缺陷至少部分地校正，以降低在晶圓上出現缺陷的可能性。此外，可減少光罩的修改次數，且因此可降低半導體裝置的製造成本。在下文中，將更詳細地描述操作S300。
圖2是根據一些實例性實施例的佈局檢查操作的流程圖。詳細而言，圖2是用於描述圖1的佈局檢查操作S300的圖。可由佈局檢查系統10(其將在下面參照圖13描述)實行佈局檢查操作S300。在下文中，將參照圖1描述佈局檢查操作S300。
參照圖2，佈局檢查操作S300可包括操作S310至S330。
操作S310可包括操作S311至S313。操作S310可被稱為預處理操作。在操作S310中，可產生各自具有虛高的佈局殼結構LS及製程條件模型MB，其中佈局殼結構LS與製程條件模型MB二者是基於完整晶片佈局FCL及/或製程條件PC。
在操作S311中，可判斷是否輸入完整晶片佈局FCL及製程條件PC中的一者的資料。可將完整晶片佈局FCL及製程條件PC輸入至佈局檢查系統10(其將在下面參照圖13描述)。完整晶片佈局FCL及製程條件PC可儲存於一些硬體(例如數據機(modem)(圖13的15)或可附接及可拆卸儲存裝置(圖13的14)中的至少一者)(其將在下面參照圖13描述)中。完整晶片佈局FCL可為一或多種標準格式(例如但不限於圖形設計系統(graphics design system)(GDSii)格式)的資料；然而，實例性實施例不限於此。
完整晶片佈局FCL可為未對佈局進行採樣的原始資料(raw data)。製程條件PC可包括各種製程條件中的一或多者，例如電壓、電流、溫度、時間、結構及材料中的一或多者，其被應用於在實際晶圓上實施半導體裝置。舉例而言，製程條件PC可包括製程溫度、製程時間、實行製程的半導體裝置的結構以及半導體裝置中包含的材料中的至少一者，藉由使用在圖1的操作S600中設計的佈局而將其應用於製造實際的半導體裝置中。在操作S311中，當輸入資料是完整晶片佈局FCL時，可實行操作S312， 且當輸入資料是至少一個製程條件PC時，可實行操作S313。
在操作S312中，可對完整晶片佈局FCL進行處理或預處理。完整晶片佈局FCL可由處理器(圖13的11)(其將在下面參照圖13描述)進行預處理。因此，可產生具有虛高的佈局殼結構LS。完整晶片佈局FCL可為二維(two-dimensional，2D)資料，且佈局殼結構LS可為維度大於二維且小於三維的資料；例如，佈局殼結構LS可為配線框架結構(wire-frame structure)，例如網狀結構或非平面圖形結構。可基於在操作S313中輸出的網格大小MS形成佈局殼結構LS。
在操作S313中，可對製程條件PC進行預處理。製程條件PC可由處理器(圖13的11)(其將在下面參照圖13描述)進行預處理。因此，可產生製程條件模型MB，且可確定網格大小MS。
製程條件模型MB可包括藉由將製程條件PC應用於佈局殼結構LS而產生的模擬模型。製程條件模型MB可為維度大於二維且小於三維的資料，可為配線框架結構(例如網狀結構或非平面圖形結構)。製程條件模型MB可包括關於本質應力(intrinsic stress)及/或其他物理性質的資訊。
可基於製程條件模型MB確定網格大小MS。網格大小MS可表示用於在後續操作中實行應力模擬的單元。舉例而言，在後續操作S320中，可基於網格大小MS實行應力模擬。因此，可基於網格大小MS提取應力值。
操作S312可與操作S313並列實行。然而，本發明概念不限於此，且可首先實行操作S313，或者可首先實行操作S312的僅一部分。可將各自藉由操作S310產生的佈局殼結構LS及製程條件模型MB用於隨後的應力模擬操作S320。
在操作S320中，可藉由使用佈局殼結構LS及製程條件模型MB產生目標殼結構TS，且可基於目標殼結構TS實行應力模擬。因此，可提取與完整晶片佈局對應的應力模擬值SVC。應力模擬值SVC可包括應力發生位置處的座標、應力、應變及位移中的一或多者。
可由處理器(圖13的11)藉由使用儲存於主記憶體(圖13的12)中的佈局設計工具(圖13的12-1)(其將在下面參照圖13描述)來實行操作S320。操作S320可被稱為模擬操作。
操作S330可包括操作S331及S332。操作S330可由處理器(圖13的11)(其將在下面參照圖13描述)進行預處理。操作S330可被稱為後處理操作。在操作S330中，可基於應力模擬值SVC提取統計資料。
在操作S331中，可基於應力模擬值SVC提取局部佈局圖案。此外，可分析局部佈局圖案，且因此，可藉由類別單元對局部佈局圖案進行分類。可藉由根據預定及/或動態或可變確定條件對目標殼結構TS進行劃分來定義局部佈局圖案。舉例而言，局部佈局圖案可表示目標殼結構TS的100個劃分的正方形條中的一者。具有相同形狀的局部佈局圖案可被分類為一個類別。亦可選 擇操作S331。
在操作S332中，可基於分類的局部佈局圖案或應力模擬值SVC產生應力值的統計資料。當實行操作S331時，可基於分類的局部佈局圖案產生統計資料，且統計資料可為按照局部佈局圖案的影像分類的直方圖。舉例而言，當實行操作S331時產生的統計資料可包括與完整晶片佈局的一部分對應的資料。當省略操作S331時，可基於應力模擬值SVC產生統計資料，且統計資料可為與完整晶片佈局對應的曲線圖或直方圖。
根據一些實例性實施例的佈局檢查方法可提供與所有資料對應的曲線圖及/或直方圖，藉此提供準確或更準確地檢查佈局缺陷並縮短佈局檢查時間的佈局檢查系統及佈局檢查方法。在下文中，將更詳細地描述操作S300的每一操作。
圖3及圖4是用於描述根據一些實例性實施例的佈局預處理操作的圖。詳細而言，圖3是用於描述圖2的佈局預處理操作S312的流程圖，且圖4是用於描述圖2的佈局預處理操作S312的圖。在下文中，將參照圖1及圖2描述根據一些實例性實施例的佈局預處理操作，且省略其重複說明。
參照圖3及圖4，佈局預處理操作S312可包括操作S312-1至S312-4。
在操作S312-1中，可藉由將完整晶片佈局FCL分割或拆解成多個貼片產生貼片佈局TL。舉例而言，完整晶片佈局FCL可被貼片化(tiled)，且因此可省略貼片佈局TL。構成貼片佈局TL 的小單元佈局可被稱為貼片T。多個貼片T中的每一者可包括相同或不同的佈局圖案PT。每一貼片T的大小及/或形狀可相同。每一貼片T可為矩形，例如可為正方形；然而，實例性實施例不限於此。
在操作S312-2中，可對每一貼片T實行解析。當實行解析時，可將每一貼片T轉換成編碼語言，且可自每一貼片T中所包括的佈局圖案PT提取節點及座標資訊。基於提取的節點及座標資訊，可自每一貼片T提取多邊形PG。多邊形PG可表示對節點進行連接的多邊形(例如矩形、三角形、四邊形、五邊形等)；每一多邊形PG可具有以90度角相交的邊；然而，實例性實施例不限於此。
在操作S312-3中，可基於多邊形PG產生三角剖分(triangulation)或網格。因此，可為每一貼片T產生多邊形網格PM。可基於在操作S313中確定的網格大小MS產生網格。多邊形網格PM可表示包括多個多邊形的一個物體。舉例而言，如圖4所示，多邊形網格PM可配置有對佈局圖案PT的節點進行連接的多個多邊形。多邊形網格PM可為2D資料。
在操作S312-4中，可產生基於多邊形網格PM的佈局殼結構LS。可藉由向多邊形網格PM分配虛高產生佈局殼結構LS。可基於多邊形網格PM中所包括的網格來確定虛高。佈局殼結構LS可為維度大於二維且小於三維的資料，例如可具有配線框架結構。
圖5及圖6是用於描述根據一些實例性實施例的製程條件預處理操作的圖。詳細而言，圖5是用於描述圖2的佈局預處理操作S313的流程圖，且圖6是用於描述圖6的佈局預處理操作S313的圖。在下文中，將參照圖1至圖4描述根據一些實例性實施例的佈局條件預處理操作，且省略其重複說明。
參照圖5及圖6，製程條件預處理操作S313可包括操作S313-1及S313-2。
在操作S313-1中，可將至少一個製程條件PC應用於模擬模型MA。模擬模型MA可為儲存於佈局檢查系統10(其將在下面參照圖13描述)的子記憶體(圖13的13)中的資料(圖13的13-1)的一部分。模擬模型MA可包括代表嵌入在3D空間中的半導體裝置的3D形狀的模型。模擬模型MA可包括高度先進半導體模型。模擬模型MA可包括用於基於製程條件PC模擬應力值的3D模型。當將至少一個製程條件PC應用於模擬模型MA時，可提取模擬值SR。模擬值SR可包括關於本質應力及/或關於物理性質的資訊。
在操作S313-2中，可基於模擬值SR產生製程條件模型MB，且可基於製程條件模型MB確定網格大小MS。網格大小MS可表示在後續操作中實行應力模擬的單元。在操作S312-4中，可在產生佈局殼結構LS中使用網格大小MS。
製程條件模型MB可被配置成計算例如自模擬模型MA提取的模擬值SR等結果值。製程條件模型MB可為或者可包括具 有與模擬模型MA的結構相同的結構及與模擬模型MA的維度不同維度的模型。舉例而言，模擬模型MA可具有三維，而製程條件模型MB可具有配線框架且具有小於三維的維度。製程條件模型MB可具有虛高VH。虛高VH可表示與模擬模型MA對應的高度。製程條件模型MB可包括具有大於二維且小於三維的維度的模型。
因此，在其中藉由使用製程條件模型MB實行應力模擬的情況下，可較其中藉由使用模擬模型MA實行應力模擬的情況更快地實行應力模擬。舉例而言，製程條件模型MB可包括代表模擬模型MA(模擬模型MA是較製程條件模型MB更高級的模型)作為一維度且計算相同的模擬值SR的模型。製程條件模型MB可包括為後續應力模擬操作S320最佳化或至少部分最佳化或改進的模擬模型。因此，當使用具有小於三維且大於二維的製程條件模型MB(其中維度對應於配線框架及/或非平面圖形)時，可減少用於建模及修改及改進在製作半導體裝置中使用的光罩的時間及/或可提高半導體裝置的收率。
操作S312可與操作S313並列實行。然而，本發明概念不限於此，且可首先實行操作S313，或者可首先實行操作S312的僅一部分。可藉由操作S312及S313產生佈局殼結構LS及製程條件模型MB中的每一者。
根據一些實例性實施例，可省略操作S312或操作S313中的一或二者。舉例而言，當僅改變製程條件時，可僅重新實行 操作S313，且可自資料庫或子記憶體(圖13的13)(其將在下面參照圖13描述)讀取佈局殼結構LS。當僅改變佈局時，可僅重新實行操作S312，且可自子記憶體(圖13的13)(其將在下面參照圖13描述)讀取製程條件模型MB。
圖7及圖8是用於描述根據一些實例性實施例的處理操作的圖。詳細而言，圖7是用於描述圖2的應力模擬操作S320的流程圖，且圖8是在其中省略虛高的狀態下被示出用於描述圖2的應力模擬操作S320的殼結構的圖。圖8可為藉由下面參照圖11描述的操作S332-3被轉換成佈局觀察器文件(layout viewer file)並藉由佈局觀察器示出的資料，但是為了便於說明，將結合圖7描述圖8。在下文中，將參照圖1至圖6描述根據一些實例性實施例的處理操作，且省略其重複說明。
參照圖7及圖8，應力模擬操作S320可包括操作S321至S323。可藉由貼片(圖4的T)單元實行應力模擬操作S320。可對多個貼片中的每一者同時實行應力模擬操作S320。
在操作S321中，可基於佈局殼結構LS及製程條件模型MB產生目標殼結構TS。可藉由將製程條件模型MB應用於佈局殼結構LS來產生目標殼結構TS。
在操作S322中，可藉由使用目標殼結構TS實行用於提取應力值的應力模擬，且因此，可對基於目標殼結構TS的應力進行分析。可由處理器(圖13的11)藉由使用儲存於主記憶體(圖13的12)中的佈局設計工具(圖13的12-1)(其將在下面參照圖 13描述)來實行應力模擬。應力模擬可藉由在操作S313-2中確定的網格大小MS單元來實行。
藉由實行應力模擬提取的應力模擬結果STR可包括目標殼結構TS的應力值及位置。如圖8所示，應力模擬結果STR可被稱為目標殼結構TS中的顏色及/或亮度差異。舉例而言，應力值相對高的位置可以紅色或相對暗的顏色示出，且應力值低的位置可以綠色或相對亮的顏色示出。然而，本發明概念不限於此，且基於應力值的顏色可被不同地定義，例如由使用者定義。
在操作S323中，可基於應力模擬結果STR提取熱點。熱點可表示佈局中有可能出現錯誤的特定點。具體而言，在一些實例性實施例中，熱點可表示由於應力而有可能出現錯誤的點。當提取熱點時，應力模擬結果STR可被數位化為基於座標的應力模擬值SVC。應力模擬值SVC可包括應力發生位置的座標、應力、應變及位移。可將應力模擬值SVC提取為文本文件。
由於應力模擬是藉由貼片(圖4的T)單元實行，因此應力模擬值SVC可由貼片(圖4的T)單元產生。可在後續操作中對所有應力模擬值SVC進行組合。
圖9及圖10是用於描述根據一些實例性實施例的圖案分析操作的圖。詳細而言，圖9是用於描述圖2的圖案分析操作S331的流程圖，且圖10是用於描述圖2的圖案分析操作S331的圖。在下文中，將參照圖1至圖8描述根據一些實例性實施例的圖案分析操作，且省略其重複說明。
參照圖9及圖10，圖案分析操作S331可包括操作S331-1及S331-2。亦可省略操作S331。使用者可藉由使用者介面(圖13的16)(其將在下面參照圖13描述)實行省略操作S331的設定。
在操作S331-1中，可基於應力模擬值SVC提取局部佈局圖案LLP。可基於應力模擬值SVC藉由根據可變確定條件及/或預定條件對目標殼結構TS進行拆解來定義局部佈局圖案LLP。可由使用者藉由使用使用者介面(圖13的16)(其將在下面參照圖13描述)來設定所述條件。
可基於目標殼結構(圖8的TS)中所包括的佈局的密度、複雜度、間隔及大小來設定(例如由使用者設定)提取局部佈局圖案LLP的條件。舉例而言，使用者可以某一間隔拆解目標殼結構(圖8的TS)，且因此，可設定提取局部佈局圖案LLP的條件、設定僅當佈局圖案的密度高於特定值時提取局部佈局圖案LLP的條件、或者設定僅在具有特定形狀的圖案上提取局部佈局圖案LLP的條件。
局部佈局圖案LLP可為目標殼結構TS的被拆解或分割成例如正方形條的四邊形條的一部分。根據一些實例性實施例，局部佈局圖案LLP可被產生為部分重疊。舉例而言，局部佈局圖案LLP可被配置成具有部分相同的圖案。
局部佈局圖案LLP的寬度LW可大於或等於目標殼結構TS中包括的佈局圖案的寬度PW的特徵值或最小值的10倍。局部佈局圖案LLP的寬度LW可與局部佈局圖案LLP的高度LH相同。 然而，本發明概念不限於此，且可不同地設定局部佈局圖案LLP的寬度LW及高度LH。
在操作S331-2中，可對局部佈局圖案LLP進行分析，且可對具有相同圖案的局部佈局圖案LLP進行分類。舉例而言，可將具有相同圖案的局部佈局圖案LLP分類為公共類別。根據一些實例性實施例，可不同地設定類別的數目，且每一類別中所包括的局部佈局圖案LLP的數目可不同。舉例而言，一個局部佈局圖案LLP可被分類於第一類別CT1中，三個局部佈局圖案LLP可被分類於第二類別CT2中，且兩個局部佈局圖案LLP可被分類於第三類別CT3中。數字可各自為為說明而設定的數字，但是本發明概念不限於此。
可以貼片(圖4的T)單元提取局部佈局圖案LLP，且被分類為一個類別的局部佈局圖案LLP可包括在不同貼片(圖4的T)中提取的局部佈局圖案LLP。在下文中，將描述在其中省略操作S331的情況及其中不省略操作S331的情況中的每一種情況下對應力進行分析的操作。
圖11及圖12A至圖12D是用於描述根據一些實例性實施例的統計分析操作的圖。詳細而言，圖11是用於描述圖2的統計分析操作S332的流程圖，且圖12A至圖12D是用於描述統計分析結果的圖。在下文中，將參照圖1至圖10描述根據一些實例性實施例的統計分析操作，且省略其重複說明。
參照圖11，統計分析操作S332可包括操作S332-1至 S332-6。
在操作S332-1中，可判斷是否已經實行圖案分析操作S331。如上所述，可例如由一或多個使用者選擇性地實行圖案分析操作S331。在實行圖案分析操作S331的情況下，可實行操作S332-4，且在其中不實行圖案分析操作S331的情況下，可實行操作S332-2。
在操作S332-2中，可判斷應力模擬值SVC是否必須被轉換成佈局觀察器格式。可例如由一或多個使用者確定應力模擬值SVC是否必須被轉換成佈局觀察器格式，所述一或多個使用者可與實行圖案分析操作S331的所述一或多個使用者相同或不同。使用者可藉由使用使用者介面(圖13的16)(其將在下面參照圖13描述)來判斷是否將應力模擬值SVC轉換成佈局觀察器格式。
在其中應力模擬值SVC必須被轉換成佈局觀察器格式的情況下，可實行操作S332-3，且在其中應力模擬值SVC不必被轉換成佈局觀察器格式的情況下，可實行操作S332-4。
在操作S332-2中，基於例如所述一或多個使用者的選擇，可僅提取應力模擬值SVC所需的資料，或者可按照升序(ascending power)或降序對多條資料進行排序。舉例而言，可僅在應力模擬值SVC上提取具有某一間隔的應力值的資料，且具有某一間隔的應力值的多條資料可按照升序或降序排序。應力模擬值SVC可按照升序或降序排序。
基於使用者的選擇提取及/或排序的應力模擬值SVC或 資料可被轉換成佈局觀察器的格式。佈局觀察器可為下面參照圖13描述的應用程式中的一者。佈局觀察器可為或者可包括使使用者能夠藉由使用佈局實行各種操作的工具。使用者可藉由使用基於佈局觀察器的格式轉換的資料藉由佈局觀察器實行各種操作。
舉例而言，如圖8所示，佈局觀察器可在佈局圖案上標記在應力模擬操作S320中提取的應力模擬值SVC。與應力模擬值SVC相同，佈局觀察器可顯示並輸出目標殼結構TS的每一節點的應力模擬值SVC。如圖8所示，佈局觀察器可顯示目標殼結構TS的每一節點的「(X軸位置資訊、Y軸位置資訊及應力值)」。因此，所述一或多個使用者可更容易地分析應力模擬值SVC。
在操作S332-4中，可產生應力模擬值SVC的統計資料。應力模擬值SVC可為以貼片(圖4的T)單元提取的資料，且可藉由對自每一貼片(圖4的T)提取的所有應力模擬值SVC進行組合來產生統計資料。亦即，統計資料可包括藉由對多個應力模擬值SVC進行統計分析而被示出為曲線圖的資料。
參照圖12A，可示出當省略圖案分析操作S331時產生的第一統計資料D1。當省略圖案分析操作S331時，可藉由使用在應力模擬操作S320中提取的應力模擬值SVC來產生第一統計資料D1。第一統計資料D1可包括藉由使用自每一貼片(圖4的T)提取的所有應力模擬值SVC產生的資料。因此，完整晶片佈局FCL的統計結果可反映在第一統計資料D1中。第一統計資料D1可為或者可包括代表相對於與完整晶片佈局FCL對應的座標的應力值 的曲線圖。第一統計資料D1可為或者可包括其中X軸示出應力程度且Y軸示出相對於應力程度的熱點數目的曲線圖。
第一統計資料D1可被示出為與自多個佈局提取的多條統計資料重疊。舉例而言，在第一統計資料D1中，可同時示出分別自兩個佈局提取的兩條統計資料。然而，本發明概念不限於此，且應力值的統計資料可為同時示出自三或更多個佈局提取的多條資料的曲線圖。
圖12B及圖12C可分別示出當實行圖案分析操作S331時產生的第二統計資料D2及第三統計資料D3。第二統計資料D2及第三統計資料D3可各自為針對每一圖案產生的統計資料。
參照圖12B，當實行圖案分析操作S331時，可藉由使用局部佈局圖案來產生第二統計資料D2，所述局部佈局圖案按類別分類並在圖案分析操作S331中進行提取。基於局部佈局圖案LLP的類別及數目的統計結果可反映在第二統計資料D2中。第二統計資料D2可為其中在其X軸上示出局部佈局圖案LLP且在其第一Y軸上示出對應的局部佈局圖案LLP的數目的曲線圖。局部佈局圖案LLP可表達為第二統計資料D2的X軸(水平軸)上的影像。由於第二統計資料D2是針對局部佈局圖案LLP產生的，因此完整晶片佈局FCL的一部分的資料可反映在第二統計資料D2中。
第二統計資料D2可為被示出為使得自多個佈局提取的多條資料重疊的一個曲線圖。舉例而言，第二統計資料D2可對自兩個佈局中的每一者提取的多個局部佈局圖案LLP進行比較，且 可對包括相同圖案的局部佈局圖案LLP的數目進行比較。然而，本發明概念不限於此，且自三或更多個佈局提取的多條資料可同時在第二統計資料D2中示出。
參照圖12C，第三統計資料D3可為其中局部佈局圖案LLP的平均應力值進一步在第二統計資料D2的第二Y軸中示出的曲線圖。亦即，在第三統計資料D3中，不同的局部佈局圖案LLP可在其X軸(或水平軸)上示出，具有相同圖案的局部佈局圖案LLP的數目可在其第一Y軸上示出，且具有相同圖案的局部佈局圖案LLP的應力值的平均值(例如平均值、中值、眾數或集中趨勢(central tendency)的其他度量中的至少一者)可在其第二Y軸上示出。第三統計資料D3可被示出為使得自一個佈局提取的多條不同資料重疊。
再次參照圖11，在操作S332-5中，可判斷是否輸出在操作S332-4中產生的統計資料。在操作S332-4中產生的統計資料可為直方圖。在操作S332-4中產生的統計資料可為以上參照圖12A至圖12C描述的多條資料D1至D3。可由使用者判斷是否輸出統計資料。
在操作S332-6中，可另外對在操作S332-4中產生的統計資料(例如，圖12A)進行分析，且可產生具有與在操作S332-4中產生的統計資料的格式不同的格式的統計資料。舉例而言，可藉由將自多個不同的完整晶片佈局中的每一者提取的統計資料轉換成相對分數(relative score)來產生資料。舉例而言，基於多個 不同的完整晶片佈局，當佈局檢查操作S300被實行兩次或更多次時，可計算相對分數作為在對應佈局中出現的熱點數目的平均值。分別自多個完整晶片佈局提取的多條資料可被示出為在一個曲線圖中重疊。
參照圖12D，可基於分別自兩個不同佈局提取的統計資料產生第四統計資料D4。
第四統計資料D4可為其中在其X軸上示出不同的佈局且在其Y軸上示出藉由將在對應佈局中出現的熱點數目的平均值轉換成相對分數而獲得的分數的曲線圖。舉例而言，第四統計資料D4可包括藉由選擇性地及附加地對第一統計資料(圖12A的D1)進行分析將自多個完整晶片佈局(圖4的FCL)中的每一者提取的應力模擬值SVC轉換成相對分數的資料。可由使用者判斷是否實行操作S332-6。舉例而言，使用者可藉由使用者介面(圖13的16)(其將在下面參照圖13描述)輸入命令。在第四統計資料D4中，僅示出兩個佈局，但是不限於此，且可示出三或更多個佈局。
根據一些實例性實施例，可藉由使用完整晶片佈局來檢查佈局，且因此，可在製造操作之前偵測出完整晶片佈局的所有或幾乎所有熱點。作為另外一種選擇或附加地，與藉由使用採樣的佈局檢查佈局的情況不同，可省略重複實行檢查操作的迭代，且因此，可減少實行佈局檢查操作所花費的時間。因此，根據基於各種實例性實施例檢查的佈局製作的半導體裝置的製程時間及/ 或收率及/或可靠性可有所改善。
圖13是根據一些實例性實施例的佈局檢查系統10的方塊圖。詳細而言，圖13是用於實行上面參照圖2至圖12描述的佈局檢查方法的佈局檢查系統10的方塊圖。在下文中，將參照圖2至圖12描述佈局檢查系統10，相同的參考編號指代相同的元件，且省略其重複說明。
參照圖13，佈局檢查系統10可包括處理器11、主記憶體12、子記憶體13、可附接及可拆卸儲存裝置14、數據機15、使用者介面16及匯流排17。佈局檢查系統10可為半導體設計系統的一部分。半導體設計系統可包括各種設計及檢查模擬系統。佈局檢查系統10可被實施為用於半導體模擬的通用電腦或專用電腦。
處理器11可控制佈局檢查系統10，且可實行用於佈局檢查的模擬。處理器11可執行由佈局檢查系統10實行的軟體。軟體可包括應用處理器、操作系統、裝置驅動器等。處理器11可執行儲存於主記憶體12中的操作系統。處理器11可執行由操作系統驅動的各種應用程式。舉例而言，處理器11可執行儲存於子記憶體13中的指令13-2，以執行用於模擬的工具。舉例而言，處理器11可執行儲存於主記憶體12中的佈局設計工具12-1。因此，處理器11可實行佈局檢查操作(圖2的S300)。
舉例而言，處理器11可藉由使用儲存於子記憶體13中的資料13-1來獲得用於模擬的半導體模型。處理器11可藉由使用 儲存於主記憶體12中的佈局設計工具12-1自儲存於子記憶體13中的資料13-1產生半導體模型，且可對半導體模型實行各種模擬。處理器11可藉由使用儲存於子記憶體13中的模擬模型(圖6的MA)來提取模擬值SR，且可產生具有模擬值SR(例如模擬模型(圖6的MA))的製程條件模型(圖6的MB)。處理器11可產生製程條件模型(圖6的MB)，其基於製程條件(圖5的PC)匹配模擬模型(圖6的MA)且在維度上低於模擬模型(圖6的MA)。
主記憶體12可包括處理器11的工作記憶體。主記憶體12可儲存由處理器11執行的應用處理器、操作系統及裝置驅動器。舉例而言，主記憶體12可儲存佈局設計工具12-1。佈局設計工具12-1可為用於設計佈局的應用程式。佈局設計工具12-1可包括偏置功能，用於將某些佈局圖案的形狀及/或位置改變成與由設計工具設計的形狀及/或位置不同的形狀及/或位置。佈局設計工具12-1可在改變的偏置資料條件下實行DRC。
佈局設計工具12-1可實行對由應力引起的熱點進行偵測的佈局檢查。佈局設計工具12-1可實行應力模擬(圖7的S322)。佈局設計工具12-1可由處理器11執行。可藉由使用佈局設計工具12-1產生目標殼結構(圖8的TS)，可對應力進行分析(圖7的S322)，且可偵測熱點(圖7的S323)。
主記憶體12可臨時儲存各自儲存於子記憶體13中的指令13-2及資料13-1中處理器11所需的資料13-1或指令13-2。主 記憶體12可包括揮發性記憶體及非揮發性記憶體中的至少一者。舉例而言，主記憶體12可包括唯讀記憶體(read only memory，ROM)、可程式ROM(programmable ROM，PROM)、電子可程式ROM(electrically programmable ROM，EPROM)、電子可抹除可程式ROM(electrically erasable and programmable ROM，EEPROM)、快閃記憶體、相變RAM(phase-change RAM，PRAM)、磁性RAM(magnetic RAM，MRAM)、電阻RAM(resistive RAM，ReRAM)、動態RAM(dynamic RAM，DRAM)、靜態RAM(static RAM，SRAM)、同步DRAM(synchronous DRAM，SDRAM)及鐵電RAM(ferroelectric RAM，FeRAM)中的至少一種。
子記憶體13可包括佈局檢查系統10的輔助記憶體。子記憶體13可儲存資料13-1及指令13-2。舉例而言，子記憶體13可儲存完整晶片佈局(圖4的FCL)、製程條件(圖5的PC)、模擬模型(圖6的MA)以及用於實行模擬的工具的執行指令。可藉由數據機15或可附接及可拆卸儲存裝置14以資料13-1的格式將模擬模型(圖6的MA)轉移至子記憶體13。可藉由數據機15或可附接及可拆卸儲存裝置14以指令13-2的格式將除了佈局設計工具12-1之外的模擬工具轉移至子記憶體13。
子記憶體13可包括記憶卡(例如，多媒體卡(multimedia card，MMC)、嵌入式MMC(embedded MMC，eMMC)、安全數位卡及微型SD卡)、硬磁碟驅動機(hard disk drive，HDD)、固態驅動機(solid state drive，SSD)及光碟驅動機(optical disk drive，ODD))。子記憶體13可包括反及(NAND)型快閃記憶體。然而，本發明概念不限於此，且子記憶體13可作為另外一種選擇或附加地包括非或(NOR)快閃記憶體或例如PRAM、MRAM、ReRAM及FRAM等下一代非揮發性記憶體。
可附接及可拆卸儲存裝置14可包括便攜式儲存器。舉例而言，各自儲存於子記憶體13中的指令13-2及資料13-1可自可附接及可拆卸儲存裝置14轉移至子記憶體13。完整晶片佈局(圖4的FCL)及至少一個製程條件(圖5的PC)可藉由可附接及可拆卸儲存裝置14被轉移至子記憶體(圖13的13)。可附接及可拆卸儲存裝置14可基於各種標準(例如通用串列匯流排(universal serial bus，USB)及串列高級技術附件(serial advanced technology attachment，SATA))。
數據機15可藉由有線或無線方式與外部裝置通訊。舉例而言，可藉由數據機15自外部裝置將資料13-1及指令13-2儲存於子記憶體13中。各自儲存於子記憶體13中的資料13-1及指令13-2可藉由數據機15被轉移至外部裝置。舉例而言，完整晶片佈局(圖4的FCL)及至少一個製程條件(圖5的PC)可藉由數據機(圖13的15)被轉移至子記憶體(圖13的13)。數據機15可基於乙太網路(Ethernet)。
使用者介面16可自使用者接收用於模擬的工具的執行指令及用於工具的模擬功能的各種指令。舉例而言，使用者可藉由使用者介面16接收是否實行圖案分析操作(圖9的S331)、是 否需要將輸出資料轉換成佈局觀察器格式(圖11的S332-2)、當轉換成佈局觀察器格式時是否輸入要輸出的資料的範圍及其他設定(圖11的S332-2)、以及是否輸出統計資料(圖11的S332-5)。使用者介面16可包括各種使用者輸入介面，例如觸碰感測器、鍵盤、滑鼠及定點裝置。
使用者介面16可將佈局檢查操作(圖2的S300)的過程及結果轉移至使用者。使用者介面16可包括各種使用者輸出介面裝置(例如列印機)及佈局檢查方法。使用者介面16可藉由使用者輸出介面裝置顯示藉由實行佈局檢查操作(圖2的S300)獲得的結果。舉例而言，使用者介面16可藉由輸出介面裝置顯示上面參照圖12A至圖12D描述的第一統計資料D1至第三統計資料D3。
匯流排17可在佈局檢查系統10中提供網路。處理器11、主記憶體12、子記憶體13、可附接及可拆卸儲存裝置14、數據機15及使用者介面16可藉由匯流排17彼此電性連接，且可以串列及/或並列方式在它們之間交換資料及/或命令，以類比及/或數位方式進行通訊。
在處理電路系統(例如包括邏輯電路的硬體)、硬體/軟體組合(例如執行軟體的處理器)或其組合中可包括或實施以上揭露的元件及/或功能區塊中的任一者。舉例而言，處理電路系統更具體而言可包括但不限於中央處理單元(central processing unit，CPU)、算術邏輯單元(arithmetic logic unit，ALU)、數位 訊號處理器、微型電腦、現場可程式閘陣列(field programmable gate array，FPGA)、系統晶片(System-on-Chip，SoC)、可程式邏輯單元、微處理器、應用專用積體電路(application-specific integrated circuit，ASIC)等。處理電路系統可包括電子組件(例如電晶體、電阻器、電容器等中的至少一者)。處理電路系統可包括電子組件(例如邏輯閘，包括及閘、或閘、反及閘、非閘等中的至少一者)。
雖然已經參照本發明的一些實例性實施例具體示出及描述了本發明概念，但是應理解可在不背離以下申請專利範圍的精神及範圍的情況下在形式及細節上進行各種改變。
S100、S200、S300、S400、S500、S600:操作

Claims (20)

  1. 一種佈局檢查方法，包括： 藉由對完整晶片佈局進行預處理產生佈局殼結構； 藉由對至少一個製程條件進行預處理產生製程條件模型； 藉由基於所述佈局殼結構及所述製程條件模型實行應力模擬來提取所述佈局殼結構的應力模擬值；以及 基於所述佈局殼結構的所述應力模擬值提取統計資料，其中 所述佈局殼結構及所述製程條件模型具有大於二維且小於三維的維度。
  2. 如請求項1所述的佈局檢查方法，其中產生所述佈局殼結構包括： 藉由將所述完整晶片佈局拆解成多個貼片產生貼片佈局； 基於對所述多個貼片中的每一者實行的解析提取多邊形； 藉由基於所述多邊形產生網格而產生與所述多個貼片中的每一者對應的多邊形網格；以及 藉由向所述多邊形網格分配虛高而產生所述佈局殼結構。
  3. 如請求項1所述的佈局檢查方法，其中產生所述製程條件模型包括： 藉由將所述至少一個製程條件應用於三維模擬模型來提取模擬值；以及 產生製程條件模型，所述製程條件模型被配置成輸出與所述模擬值相同的值，且具有與所述三維模擬模型對應的虛高。
  4. 如請求項1所述的佈局檢查方法，其中提取所述應力模擬值包括： 藉由將所述製程條件模型應用於所述佈局殼結構而產生目標殼結構；以及 藉由基於所述目標殼結構實行應力模擬來提取所述應力模擬值。
  5. 如請求項1所述的佈局檢查方法，其中提取所述應力模擬值包括提取關於座標、應力值、應變及位移中的至少一者的資訊，所述座標、所述應力值、所述應變及所述位移各自對應於應力發生的位置。
  6. 如請求項1所述的佈局檢查方法，其中提取所述統計資料包括藉由基於所述應力模擬值實行統計分析來產生所述完整晶片佈局的統計資料。
  7. 如請求項6所述的佈局檢查方法，其中提取所述統計資料包括： 選擇性地將所述應力模擬值轉換成佈局觀察器格式；以及 藉由選擇性地及附加地對所述統計資料進行分析產生附加資料，其中將自多個不同的完整晶片佈局中的每一者提取的所述統計資料轉換成相對分數。
  8. 如請求項1所述的佈局檢查方法，其中提取所述統計資料包括： 基於所述應力模擬值實行圖案分析；以及 基於藉由實行所述圖案分析獲得的結果，藉由實行統計分析來產生每一圖案的統計資料。
  9. 如請求項8所述的佈局檢查方法，其中實行所述圖案分析包括： 基於所述應力模擬值提取多個局部佈局圖案；以及 針對具有相同圖案的每一局部佈局圖案對所述多個局部佈局圖案進行分類。
  10. 一種佈局檢查方法，包括： 藉由將完整晶片佈局拆解成多個貼片產生貼片佈局； 在所述多個貼片中的每一者上產生佈局殼結構，所述佈局殼結構具有虛高； 藉由使用至少一個製程條件及三維模擬模型來產生製程條件模型，所述製程條件模型具有所述虛高； 藉由將所述製程條件模型應用於所述佈局殼結構來產生多個目標殼結構；以及 藉由對所述多個目標殼結構中的每一者實行應力模擬來提取分別與所述多個目標殼結構對應的應力模擬值。
  11. 如請求項10所述的佈局檢查方法，其中產生所述佈局殼結構包括： 對所述多個貼片中的每一者實行解析，以將所述多個貼片中的每一者轉換成編碼語言，並自所述多個貼片中的每一者中所包括的佈局圖案提取節點及座標資訊； 基於所述節點及所述座標資訊自所述多個貼片中的每一者提取至少一個多邊形； 藉由基於所述至少一個多邊形產生網格來產生與所述多個貼片中的每一者對應的至少一個多邊形網格；以及 藉由向所述至少一個多邊形網格分配所述虛高來產生所述佈局殼結構。
  12. 如請求項10所述的佈局檢查方法，其中產生所述製程條件模型包括： 提取包括關於本質應力及物理性質的資訊的模擬值，提取所述模擬值是藉由將所述至少一個製程條件應用於三維模擬模型；以及 產生被配置成輸出與所述模擬值相同的值且具有與所述三維模擬模型相同的結構的所述製程條件模型。
  13. 如請求項10所述的佈局檢查方法，其中提取所述應力模擬值包括：在所述多個目標殼結構中的每一者中，提取關於座標、應力、應變及位移的資訊，所述座標、所述應力、所述應變及所述位移各自與應力發生的位置對應。
  14. 如請求項10所述的佈局檢查方法，更包括： 基於分別與所述多個目標殼結構對應的應力模擬值提取統計資料；以及 藉由選擇性地及附加地對所述統計資料進行分析產生附加資料，其中自多個不同的完整晶片佈局中的每一者提取的所述統計資料被轉換成相對分數。
  15. 如請求項14所述的佈局檢查方法，更包括： 基於所述應力模擬值提取多個局部佈局圖案； 針對具有相同圖案的每一局部佈局圖案對所述多個局部佈局圖案進行分類；以及 基於經分類的所述多個局部佈局圖案提取所述統計資料。
  16. 一種佈局檢查系統，包括： 子記憶體，被配置成儲存資料及電腦可讀指令，所述資料包括完整晶片佈局、製程條件及三維模擬模型，且所述電腦可讀指令包括用於實行應力模擬的工具的執行指令； 主記憶體，被配置成儲存用於實行所述應力模擬的所述工具；以及 處理器，被配置成基於其中所述完整晶片佈局被拆解成多個貼片的貼片佈局產生具有虛高的佈局殼結構、基於所述製程條件及所述三維模擬模型中的至少一者產生具有虛高的製程條件模型、及藉由使用藉由將所述製程條件模型應用於所述佈局殼結構而產生的目標殼結構來實行所述應力模擬。
  17. 如請求項16所述的佈局檢查系統，其中所述處理器被配置成基於藉由對所述多個貼片中的每一者實行解析而提取的多邊形來產生多邊形網格，並藉由向所述多邊形網格分配虛高來產生所述佈局殼結構。
  18. 如請求項16所述的佈局檢查系統，其中所述製程條件包括製程的溫度、所述製程的時間、半導體裝置的結構及在藉由使用所述完整晶片佈局製造所述半導體裝置時應用的物理性質中的至少一者，且 所述製程條件模型被配置成具有與所述三維模擬模型相同的結構，且具有與當將所述製程條件中的至少一者應用於所述三維模擬模型時提取的模擬結果值相同的結果值。
  19. 如請求項16所述的佈局檢查系統，其中所述處理器被配置成藉由貼片單元實行所述應力模擬以提取包括關於座標、應力、應變及位移的資訊的應力模擬值，所述座標、所述應力、所述應變及所述位移各自對應於所述應力發生的位置，且 基於由貼片單元提取的所述應力模擬值產生統計資料。
  20. 如請求項16所述的佈局檢查系統，其中所述處理器被配置成基於所述應力模擬值提取多個局部佈局圖案， 針對具有相同圖案的每一局部佈局圖案，對所述多個局部佈局圖案進行分類，且 基於經分類的所述多個局部佈局圖案產生統計資料。
TW111137632A 2021-10-05 2022-10-04 使用完整晶片佈局的佈局檢查系統以及使用其的佈局檢查方法 TWI839878B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210131975A KR20230048952A (ko) 2021-10-05 2021-10-05 풀-칩 레이아웃을 이용한 레이아웃 검증 시스템 및 이를 이용한 레이아웃 검증 방법
KR10-2021-0131975 2021-10-05

Publications (2)

Publication Number Publication Date
TW202326504A TW202326504A (zh) 2023-07-01
TWI839878B true TWI839878B (zh) 2024-04-21

Family

ID=85775034

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111137632A TWI839878B (zh) 2021-10-05 2022-10-04 使用完整晶片佈局的佈局檢查系統以及使用其的佈局檢查方法

Country Status (4)

Country Link
US (1) US20230108555A1 (zh)
KR (1) KR20230048952A (zh)
CN (1) CN115935896A (zh)
TW (1) TWI839878B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200536036A (en) * 2004-03-23 2005-11-01 Toshiba Kk System for controlling manufacturing process, method for controlling manufacturing process and method for manufacturing a semiconductor device
US20080216041A1 (en) * 2007-03-02 2008-09-04 Samsung Electronics Co., Ltd. Integrated circuit simulation method considering stress effects
TW200849050A (en) * 2007-02-12 2008-12-16 Ibm Semiconductor device stress modeling methodology
TW201128429A (en) * 2010-02-12 2011-08-16 Synopsys Shanghai Co Ltd Method of degradation analysis for integrated circuit and the apparatus thereof
US20160012174A1 (en) * 2014-07-09 2016-01-14 Jae-pil Shin Methods of detecting stresses, methods of training compact models, methods of relaxing stresses, and computing systems
TW202025235A (zh) * 2016-09-05 2020-07-01 日商東京威力科創股份有限公司 基於半導體晶圓局部變形判定之全域晶圓變形的改善

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200536036A (en) * 2004-03-23 2005-11-01 Toshiba Kk System for controlling manufacturing process, method for controlling manufacturing process and method for manufacturing a semiconductor device
TW200849050A (en) * 2007-02-12 2008-12-16 Ibm Semiconductor device stress modeling methodology
US20080216041A1 (en) * 2007-03-02 2008-09-04 Samsung Electronics Co., Ltd. Integrated circuit simulation method considering stress effects
TW201128429A (en) * 2010-02-12 2011-08-16 Synopsys Shanghai Co Ltd Method of degradation analysis for integrated circuit and the apparatus thereof
US20160012174A1 (en) * 2014-07-09 2016-01-14 Jae-pil Shin Methods of detecting stresses, methods of training compact models, methods of relaxing stresses, and computing systems
CN105279306A (zh) * 2014-07-09 2016-01-27 三星电子株式会社 检测应力、训练简化模型、释放应力的方法及计算系统
TW201932807A (zh) * 2014-07-09 2019-08-16 南韓商三星電子股份有限公司 檢測應力之方法、訓練緊密模型之方法、放鬆應力之方法、及運算系統（二）
TW202025235A (zh) * 2016-09-05 2020-07-01 日商東京威力科創股份有限公司 基於半導體晶圓局部變形判定之全域晶圓變形的改善

Also Published As

Publication number Publication date
CN115935896A (zh) 2023-04-07
US20230108555A1 (en) 2023-04-06
TW202326504A (zh) 2023-07-01
KR20230048952A (ko) 2023-04-12

Similar Documents

Publication Publication Date Title
US11475195B2 (en) Computer-implemented method and computing system for designing integrated circuit by considering timing delay
Kahng et al. VLSI physical design: from graph partitioning to timing closure
JP4979142B2 (ja) Ｉｃレイアウトの電気特性の計算
JP5619210B2 (ja) レイアウト設計データの増分分析
US20140372960A1 (en) Machine-learning based datapath extraction
US10496783B2 (en) Context-aware pattern matching for layout processing
TW200540930A (en) Generalization of the photo process window and its application to opc test pattern design
US20140337810A1 (en) Modular platform for integrated circuit design analysis and verification
US20170344692A1 (en) Computer-implemented method of designing an integrated circuit
CN114117990A (zh) 用于电容提取的系统和方法以及计算机可读存储介质
US9262574B2 (en) Voltage-related analysis of layout design data
TWI839878B (zh) 使用完整晶片佈局的佈局檢查系統以及使用其的佈局檢查方法
US20130263074A1 (en) Analog Rule Check Waiver
Maynard et al. Measurement and reduction of critical area using Voronoi diagrams
KR102575073B1 (ko) 마스크 데이터 검증 방법
US7653519B1 (en) Method and mechanism for modeling interconnect structures for integrated circuits
JP2018112995A (ja) 迂回配線チェックプログラム、迂回配線チェック方法、および情報処理装置
TWI730409B (zh) 用於基於艾爾摩延遲時間（ｅｄｔ）的電阻模型的電腦實施方法、積體電路設計工具、及電腦程式產品
JP2023513754A (ja) リーク電流に統計的ばらつきをもつダイナミックランダムアクセスメモリパストランジスタの設計
CN114912399A (zh) 制程技术评估的方法、系统及用于制程技术评估的方法
TW202138795A (zh) 基於網路的晶圓檢測
US11861281B2 (en) Computer-implemented method and computing system for designing integrated circuit by considering timing delay
US11334697B1 (en) Methods, systems, and computer program product for characterizing an electronic design with efficient cell cloning
US20240256755A1 (en) Method and system for verifying integrated circuit
US8141027B2 (en) Automated sensitivity definition and calibration for design for manufacturing tools