TWI839552B - 閘極結構、半導體元件及其形成方法 - Google Patents

閘極結構、半導體元件及其形成方法 Download PDF

Info

Publication number
TWI839552B
TWI839552B TW109125130A TW109125130A TWI839552B TW I839552 B TWI839552 B TW I839552B TW 109125130 A TW109125130 A TW 109125130A TW 109125130 A TW109125130 A TW 109125130A TW I839552 B TWI839552 B TW I839552B
Authority
TW
Taiwan
Prior art keywords
layer
work function
cluster
gate structure
forming
Prior art date
Application number
TW109125130A
Other languages
English (en)
Other versions
TW202107710A (zh
Inventor
王俊傑
葉昇韋
白岳青
楊淇任
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202107710A publication Critical patent/TW202107710A/zh
Application granted granted Critical
Publication of TWI839552B publication Critical patent/TWI839552B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/402—Amorphous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10W20/032—
    • H10W20/035—
    • H10W20/037—
    • H10W20/074—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10W20/425—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供一種閘極結構和一種形成閘極結構的方法。閘極結 構包含閘極介電層、金屬層以及簇層。金屬層安置在閘極介電層上方。簇層包夾在金屬層與閘極介電層之間，其中簇層至少包含非晶矽層、非晶碳層或非晶鍺層。另外，提供一種包含閘極結構的半導體元件。

Description

閘極結構、半導體元件及其形成方法
本發明實施例是有關於一種閘極結構、半導體元件及其形成方法。
半導體元件用於各種電子應用，例如個人電腦、手機、數位相機以及其它電子設備。半導體元件通常通過以下操作來製造：在半導體基底上依序沉積絕緣或介電層、導電層以及半導體層的材料；以及使用微影圖案化各種材料層以在其上形成電路元件和元件。
半導體工業通過使最小特徵尺寸不斷減小來繼續提高各種電子元件(例如電晶體、二極體、電阻器、電容器等)的積集密度，這允許將更多元件整合到給定區域中。然而，隨著最小特徵尺寸減小，出現了應解決的額外問題。
本發明實施例提供一種閘極結構包含閘極介電層、金屬 層以及簇層。金屬層安置在閘極介電層上方。簇層包夾在金屬層與閘極介電層之間，其中簇層至少包含非晶矽層、非晶碳層或非晶鍺層。
10:FinFET
10a、10b、20a、20b、20c:結構
100、101:基底
102a:襯墊層
102a':圖案化襯墊層
102b:罩幕層
102b':圖案化罩幕層
104:圖案化光阻層
106:溝渠
108:鰭片
108t:鰭片的頂部表面
110:絕緣材料
110t:絕緣材料的頂部表面
111:隔離區
111t:隔離區的頂部表面
112:虛擬閘極結構
112a:虛擬閘極介電層
112b:虛擬閘極
113:間隙壁
114:應變材料
120:源極/汲極區
130:通道區
150:層間介電層
200:閘極結構
210:閘極介電層
212:介面層
212':介面材料
214:高k介電層
214':高k介電材料
220:簇層
220'、320'、420':簇材料
222':功函數金屬材料
224':阻擋材料
225:區域
226'、326':頂蓋材料
228':黏合材料
230:金屬層
230':金屬材料
500:ALD工具
502:負載鎖定腔室
506、508:機械手臂
510、520、530:腔室
512、514、516、522、524、532、534:處理腔室
542、544:轉移腔室
600、700、800、900:ALD製程
602、604、606、608、610、612、702、704、706、708、710、712、802、804、806、808、902、904、906、908、910、912:框
D1、D2:延伸方向
E:暴露部分
H:中空部分
M:中間部分
R:凹陷部分
圖1A到圖1K是示出根據本公開的一些實施例的製造半導體元件的方法的透視圖。
圖2A到圖2K是示出圖1A到圖1K中的製造半導體元件的方法的橫截面圖。
圖3A到圖3E是示出圖1K中的製造半導體元件的閘極結構的方法的橫截面圖。
圖4A到圖4D是示出圖3C中的形成半導體元件的簇材料的方法的區域的示意性放大圖。
圖5是用於形成半導體元件的簇材料的原子層沉積(atomic layer deposition，ALD)工具的示意性平面圖。
圖6是用於形成圖4A中的簇材料的功函數金屬材料的ALD製程的流程圖。
圖7是用於形成圖4B中的簇材料的阻擋材料的ALD製程的流程圖。
圖8是用於形成圖4C中的簇材料的頂蓋材料的ALD製程的流程圖。
圖9是用於形成圖4D中的簇材料的黏合材料的ALD製程的流程圖。
圖10是根據本公開的替代實施例的閘極結構的簇材料的示意性放大圖。
圖11是根據本公開的其它實施例的閘極結構的簇材料的示意性放大圖。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同實施例或實例。下文描述元件和佈置的特定實例來簡化本公開。當然，這些元件和佈置只是實例且並不意欲為限制性的。舉例來說，在以下描述中，第一特徵在第二特徵上方或第二特徵上的形成可包含第一特徵和第二特徵直接接觸地形成的實施例，並且還可包含額外特徵可在第一特徵與第二特徵之間形成以使得第一特徵和第二特徵可不直接接觸的實施例。另外，本公開可在各種實例中重複附圖標號和/或字母。這種重複是出於簡化和清楚的目的且本身並不規定所論述的各種實施例和/或配置之間的關係。
另外，本文中為易於描述，可使用例如「在...之下」、「在...下方」、「下部」、「在...上方」、「上部」等空間相對術語來描述如圖中所示出的一個元件或特徵與另一元件或特徵的關係。除圖中所描繪的定向以外，空間相對術語意圖涵蓋元件在使用或操作中 的不同定向。裝置可以按其它方式定向(旋轉90度或處於其它定向)，且本文中所使用的空間相對描述詞可同樣相應地進行解釋。
可以通過任何合適的方法來圖案化鰭片。舉例來說，可使用一或多個微影製程(包含雙重圖案化製程或多重圖案化製程)來圖案化鰭片。一般來說，雙重圖案化製程或多重圖案化製程組合了微影製程和自對準製程，從而允許產生相比於另外使用單一直接微影製程獲得的圖案具有例如更小間距的圖案。舉例來說，在一個實施例中，犧牲層形成在基底上方且使用微影製程而圖案化。使用自對準製程沿著圖案化的犧牲層形成間隙壁。隨後移除犧牲層，且隨後可使用其餘間隙壁來圖案化鰭片。
根據一些實施例，簇層形成在閘極介電層與金屬層之間。簇層可包含按順序堆疊的功函數金屬層、阻障層、頂蓋層以及黏合層。頂蓋層可包含非晶矽層、非晶碳層或非晶鍺層，且可包夾在阻障層與黏合層之間。在所述情況下，頂蓋層能夠防止功函數金屬層的Al原子和/或Ti原子擴散到閘極介電層(例如介面(interface，IL)層)中且擴散到縫隙(即，金屬(W)層)中，由此避免電晶體的閾值電壓(Vt)偏移，提高閘極結構的控制能力，避免漏電(leakage)以及避免閘極介電層燒壞。
圖1A到圖1K是示出根據本公開的一些實施例的製造半導體元件的方法的透視圖。圖2A到圖2K是示出圖1A到圖1K中的製造半導體元件的方法的橫截面圖。以下實施例中示出的半導體元件可應用於鰭式場效應電晶體(fin field-effect transistor， FinFET)，但不限於此。在其它實施例中，半導體元件也應用於平面電晶體、環繞閘極(gate-all-around，GAA)FET或包含金屬閘極的其它電晶體。
參考圖1A和圖2A，提供基底100。在一些實施例中，基底100包含結晶矽基底(例如晶片)。取決於設計需求(例如p型半導體基底或n型半導體基底)，基底100可包含各種摻雜區。在一些實施例中，可利用p型摻雜劑或n型摻雜劑來摻雜摻雜區。舉例來說，可利用以下來摻雜摻雜區：p型摻雜劑，例如硼或BF2；n型摻雜劑，例如磷或砷；及/或其組合。摻雜區可配置成用於n型FinFET，或替代地，配置成用於p型FinFET。在一些替代實施例中，基底100包含：元素半導體，例如矽或鍺；化合物半導體，例如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦以及銻化銦；合金半導體，例如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP以及GaInAsP，或其組合。
在一些實施例中，將襯墊層102a和罩幕層102b依序形成在基底100上。襯墊層102a可以是由例如熱氧化製程形成的氧化矽薄膜。襯墊層102a可充當基底100與罩幕層102b之間的黏著層。襯墊層102a也可充當用於蝕刻罩幕層102b的蝕刻終止層。在一些實施例中，罩幕層102b可以是由低壓化學氣相沉積(low-pressure chemical vapor deposition，LPCVD)或電漿增強化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)形成的氮化矽層。罩幕層102b在後續微影製程期間用作硬罩幕。 將具有預定圖案的圖案化光阻層104形成在罩幕層102b上。
參考圖1A到圖1B以及圖2A到圖2B，依序蝕刻未由圖案化光阻層104覆蓋的罩幕層102b和襯墊層102a，以形成圖案化罩幕層102b'和圖案化襯墊層102a'。圖案化罩幕層102b'和圖案化襯墊層102a'暴露出下方的基底100。通過使用圖案化光阻層104、圖案化罩幕層102b'以及圖案化襯墊層102a'作為罩幕，暴露並蝕刻部分基底100，以形成多個溝渠106和溝渠106之間的多個鰭片108。在形成溝渠106和鰭片108之後，隨後移除圖案化光阻層104。在所述情況下，如圖1B中所繪示，鰭片108經圖案化為半導體帶且被溝渠106分隔開。圖案化罩幕層102b'和圖案化襯墊層102a'仍安置在鰭片108上。儘管圖1B中僅示出三個鰭片108，但本公開的實施例不限於此。在其它實施例中，可根據需要調整鰭片108的數目，例如一個鰭片、兩個鰭片、四個鰭片或更多個鰭片。
參考圖1C和圖2C，在基底101上方形成絕緣材料110，以覆蓋鰭片108且填滿溝渠106。除了鰭片108之外，絕緣材料110進一步覆蓋圖案化襯墊層102a'和圖案化罩幕層102b'。絕緣材料110可包含氧化矽、氮化矽、氮氧化矽、旋塗式介電材料或低k介電材料。本文中，低k介電材料通常為介電常數低於3.9的介電材料。絕緣材料110可通過高密度電漿化學氣相沉積(high-density-plasma chemical vapor deposition，HDP-CVD)、低氣壓CVD(sub-atmospheric CVD，SACVD)或通過旋塗形成。
參考圖1C到圖1D以及圖2C到圖2D，可以執行平坦化製程以移除部分絕緣材料110、圖案化罩幕層102b'以及圖案化襯墊層102a'直到暴露出鰭片108為止。在所述情況下，如圖1D和圖2D中所繪示，鰭片108的頂部表面108t與平坦化的絕緣材料110的頂部表面110t實質上共平面。在一些實施例中，平坦化製程包含化學機械研磨(chemical mechanical polish，CMP)、回蝕刻製程、其組合或類似物。
參考圖1D到圖1E以及圖2D到圖2E，凹蝕絕緣材料110以形成多個隔離區111。在凹蝕絕緣材料110之後，鰭片108從相鄰隔離區111之間突起。也就是說，隔離區111的頂部表面111t可低於鰭片108的頂部表面108t。此外，隔離區111的頂部表面111t可具有平坦表面(如所示出)、凸形表面、凹形表面(例如蝶形)或其組合。在一些實施例中，通過使用適當蝕刻製程來凹蝕絕緣材料110，所述適當蝕刻製程例如利用氫氟酸(hydrofluoric acid，HF)的濕式蝕刻製程、乾式蝕刻製程或其組合。在一些實施例中，鰭片108的頂部表面108t與隔離區111的頂部表面111t之間的高度差介於約1奈米到約300奈米的範圍內。
參考圖1F和圖2F，在部分鰭片108和部分隔離區111的上方形成虛擬閘極結構112。虛擬閘極結構112可沿著垂直於鰭片108的延伸方向D2的延伸方向D1(或沿著圖1F的線I-I')延伸。也就是說，虛擬閘極結構112可跨越鰭片108。在一些實施例中，虛擬閘極結構112覆蓋鰭片108的中間部分M(如圖2F中所 繪示)並顯露鰭片108的其它部分。可將中間部分M的相對側處的鰭片108的另一部分稱為暴露部分E，如圖1F中所繪示。
具體地說，虛擬閘極結構112可包含虛擬閘極介電層112a和安置在虛擬閘極介電層112a上方的虛擬閘極112b。在一些實施例中，虛擬閘極介電層112a可分隔鰭片108與虛擬閘極112b且可充當蝕刻終止層。虛擬閘極介電層112a可包含氧化矽、氮化矽或氮氧化矽。在一些實施例中，使用合適的製程形成虛擬閘極介電層112a，所述合適的製程例如原子層沉積(ALD)、化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、熱氧化、UV臭氧氧化或其組合。在一些實施例中，虛擬閘極112b包含含矽材料，例如多晶矽、非晶矽或其組合。可使用合適的製程形成虛擬閘極112b，所述合適的製程例如ALD、CVD、PVD、鍍覆或其組合。儘管圖1F中示出的虛擬閘極112b是單層結構，但本公開的實施例不限於此。在其它實施例中，虛擬閘極112b可以是多層結構。
除了虛擬閘極結構112之外，一對間隙壁113也形成在部分鰭片108和部分隔離區111的上方。如圖1F中所示出，間隙壁113安置在虛擬閘極結構112的側壁上。在一些實施例中，間隙壁113和虛擬閘極結構112具有相同的延伸方向D1。類似於虛擬閘極結構112，間隙壁113也跨越鰭片108。在一些實施例中，間隙壁113由介電材料形成，所述介電材料例如氧化矽、氮化矽、碳化氮化矽(carbonized silicon nitride，SiCN)、SiCON或其組合。 儘管圖1F中示出的間隙壁113是單層結構，但本公開的實施例不限於此。在其它實施例中，間隙壁113可以是多層結構。
參考圖1F到圖1G以及圖2F到圖2G，鰭片108的暴露部分E經移除並凹陷以形成凹陷部分R。在一些實施例中，可利用非等向性蝕刻製程、等向性蝕刻製程或其組合來移除暴露部分E。在一些實施例中，鰭片108的暴露部分E凹陷到隔離區111的頂部表面111t下方。凹陷部分R的深度小於隔離區111的厚度。換句話說，並不完全移除鰭片108的暴露部分E，且可將虛擬閘極結構112的相對側處的剩餘鰭片稱為源極/汲極區120。在一些替代實施例中，可省略圖1G和圖2G中示出的凹陷步驟。
參考圖1H和圖2H，在半導體鰭片108的凹陷部分R上方生長應變材料114(或高度摻雜低電阻材料)，且應變材料114延伸超出隔離區111的頂部表面111t以使鰭片108受到拉力或壓力。換句話說，應變材料114形成在半導體鰭片108的源極/汲極區120上方。在所述情況下，應變材料114包含安置於虛擬閘極結構112的一個側面處的源極和安置於處虛擬閘極結構112的另一側面的汲極。源極覆蓋鰭片108的一端，且汲極覆蓋鰭片108的另一端。
在一些實施例中，應變材料114包含例如適合於p型FinFET的任何可接受材料。舉例來說，如果鰭片108為矽，那麼應變材料114可包含SiGe、SiGeB、Ge、GeSn或類似物。在一些替代實施例中，應變材料114包含例如適合於n型FinFET的任何 可接受材料。舉例來說，如果鰭片108為矽，那麼應變材料114可包含矽、SiC、SiCP、SiP或類似物。
在一些實施例中，可利用導電摻雜劑來摻雜應變材料114。舉例來說，應變材料114(例如SiGe)可利用p型摻雜劑磊晶生長，以用於使p型FinFET應變。也就是說，應變材料114利用p型摻雜劑摻雜為p型FinFET的源極和汲極。p型摻雜劑包含硼或BF2，且應變材料114可通過LPCVD製程利用原位摻雜磊晶生長。在一些替代實施例中，應變材料114(例如SiC、SiP、SiC/SiP的組合或SiCP)利用n型摻雜劑磊晶生長，以用於使n型FinFET應變。也就是說，應變材料114利用n型摻雜劑摻雜為n型FinFET的源極和汲極。n型摻雜劑包含砷和/或磷，且應變材料114可通過LPCVD製程利用原位摻雜磊晶生長。
由於使用磊晶生長製程來形成應變材料114，因此沿著線II-II'的應變材料114的橫截面可具有如所示出的菱形形狀或五邊形形狀。然而，本公開的實施例不限於此。在其它實施例中，應變材料114的橫截面還具有六邊形形狀、柱狀或棒狀。在一些實施例中，如圖2H中所繪示，相鄰應變材料114在磊晶生長製程完成之後彼此分隔開。替代地，相鄰應變材料114可合併。
參考圖1I和圖2I，在應變材料114和隔離區111上方形成層間介電(interlayer dielectric，ILD)層150。在一些實施例中，ILD層150包含氧化矽、氮化矽、氮氧化矽、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼磷矽玻璃(borophosphosilicate glass，BPSG)、旋塗式玻璃(spin-on glass，SOG)、氟化二氧化矽玻璃(fluorinated silica glass，FSG)、碳摻雜氧化矽(例如SiCOH)、聚醯亞胺和/或其組合。在一些其它實施例中，ILD層150包含低k介電材料。低k介電材料的實例包含BLACK DIAMOND®(加利福尼亞州聖克拉拉的應用材料公司(Applied Materials of Santa Clara,Calif.))、乾凝膠(Xerogel)、氣凝膠(Aerogel)、非晶氟化碳、聚對二甲苯基(Parylene)、雙苯並環丁烯(bis-benzocyclobutene，BCB)、氟化聚芳香醚(Flare)、SILK®(密西根州米德蘭陶氏化學公司(Dow Chemical,Midland,Mich.))、氫倍半矽氧烷(hydrogen silsesquioxane，HSQ)或氟化氧化矽(fluorinated silicon oxide，SiOF)和/或其組合。在替代實施例中，ILD層150包含一或多個介電材料和/或一或多個介電層。在一些實施例中，ILD層150通過流動式CVD(Flowable CVD，FCVD)、CVD、HDPCVD、SACVD、旋塗、濺鍍或其它合適方法而形成到合適厚度。舉例來說，層間介電材料層(未繪示)最初形成為覆蓋隔離區111、虛擬閘極結構112以及間隙壁113。隨後，將層間介電材料層的厚度減小直到虛擬閘極結構112暴露為止，以便形成ILD層150。可通過化學機械研磨(CMP)製程、蝕刻製程或其它合適的製程來完成減小層間介電材料層的厚度的過程。
參考圖1J和圖2J，移除虛擬閘極結構112以形成暴露出部分鰭片108的中空部分H。舉例來說，移除虛擬閘極112b和虛 擬閘極介電層112a，且中空部分H暴露出鰭片108的中間部分M的一部分。本文中，如圖1J中所繪示，可將由中空部分H暴露的鰭片108稱為通道區130。在一些實施例中，通過蝕刻製程或其它合適的製程移除虛擬閘極112b和虛擬閘極介電層112a。舉例來說，可通過濕式蝕刻製程或乾式蝕刻製程移除虛擬閘極112b和虛擬閘極介電層112a。濕式蝕刻製程的實例包含化學蝕刻，且乾式蝕刻製程的實例包含電漿蝕刻。然而，本公開不限於此。其它通常已知的蝕刻方法也可適於移除虛擬閘極112b和虛擬閘極介電層112a。
參考圖1J到圖1K以及圖2J到圖2K，將閘極介電層210、簇層220以及金屬層230依序沉積到中空部分H中，以形成閘極結構200，由此獲得FinFET 10。在一些實施例中，閘極介電層210包含介面層212和高介電常數(高k)介電層214。如圖1K和圖2K中所示出，閘極結構200安置為跨越鰭片108且包夾在所述一對間隙壁113之間。下文將詳細描述用於形成閘極結構200的過程。
圖3A到圖3E是示出沿著圖1K的線III-III'截取的用於製造FinFET 10的閘極結構200的方法的橫截面圖。參考圖3A，可將介面材料212'保形地形成在中空部分H上方且延伸以覆蓋ILD層150和間隙壁113的頂部表面。另外，介面材料212'也保形地覆蓋圖1J中繪示的通道區130。在一些實施例中，介面材料212'包含介電材料，例如氧化矽層(SiO2)或氮氧化矽(SiON)。在一 些實施例中，介面材料212'通過沉積製程形成，所述沉積製程例如原子層沉積(ALD)、化學氣相沉積(CVD)和/或其它合適的沉積方法。在一些替代實施例中，通過利用化學氧化或熱氧化來氧化圖1J中繪示的鰭片108的通道區130而形成介面材料212'。在介面材料212'通過氧化製程形成時，介面材料212'可根據圖3A中繪示的圖解呈現不同剖面。也就是說，介面材料212'可僅形成在通道區130的頂部表面上且並不延伸以覆蓋中空部分H的側壁。在一些實施例中，介面材料212'適於在半導體表面(即，圖2K中示出的鰭片108)與閘極絕緣體(即，圖2K中示出的高k介電層214)之間提供良好介面，並抑制FinFET 10的通道載流子的遷移率下降。
參考圖3B，將高k介電材料214'保形地安置在介面材料212'上，以形成結構10a。在一些實施例中，高k介電材料214'的介電常數大於約4、大於約7、大於約12、大於約16或甚至大於約20。舉例來說，高k介電材料214'的材料可包含金屬氧化物，例如ZrO2、Gd2O3、HfO2、BaTiO3、Al2O3、LaO2、TiO2、Ta2O5、Y2O3、STO、BTO、BaZrO、HfZrO、HfLaO、HfTaO、HfTiO、其組合或合適的材料。在一些替代實施例中，高k介電材料214'可任選地包含矽酸鹽，例如HfSiO、HfSiON、LaSiO、AlSiO、其組合或合適的材料。在一些實施例中，通過執行至少一個合適的沉積技術而形成高k介電材料214'，所述合適的沉積技術例如CVD、PECVD、金屬氧化物化學氣相沉積(metal oxide chemical vapor deposition，MOCVD)、ALD、遠程電漿原子層沉積(remote plasma atomic layer deposition，RPALD)、電漿增強原子層沉積(plasma-enhanced atomic layer deposition，PEALD)、分子束沉積(molecular beam deposition，MBD)或類似物。
參考圖3C，將簇材料220'保形地形成在高k介電材料214'上。下文將結合圖4A到圖4D詳細描述形成簇材料220'的過程。圖4A到圖4D是示出圖3C中的形成FinFET 10的閘極結構200中的簇材料220'的方法的區域225的示意性放大圖。
參考圖4A，將功函數金屬材料222'保形地沉積在高k介電材料214'上，以形成結構20a。在一些實施例中，功函數金屬材料222'包含N型功函數金屬，例如Ti、Al、TiAl、TiAlN、TiAlC、Ta、TaC、TaCN、TaSiN或其組合。在一些替代實施例中，功函數金屬材料222'包含P型功函數金屬，例如TiN、TaN、Ru、Mo、Al、WN、ZrSi2、MoSi2、TaSi2、NiSi2、WN或其組合。在一些實施例中，形成功函數金屬材料222'的方法包含執行至少一個合適的沉積技術，例如CVD、PECVD、ALD、RPALD、PEALD、MBD或類似物。舉例來說，功函數金屬材料222'是TiAl層(下文稱為TiAl層222')，且TiAl層222'通過ALD形成。下文將結合圖5和圖6詳細描述形成TiAl層222'的過程。圖5是用於形成FinFET 10的簇材料220'的ALD工具500的示意性平面圖。圖6是用於形成圖4A中的功函數金屬材料(例如TiAl層222')的ALD製程600的流程圖。
參考圖5，ALD工具500設置成包含：一或多個負載鎖定腔室502；一或多個第一處理腔室512、514、516(統稱為「第一腔室510」)；一或多個第二處理腔室522、524(統稱為「第二腔室520」)；一或多個第三處理腔室532、534(統稱為「第三腔室530」)；第一機械手臂506；第二機械手臂508；以及一或多個轉移腔室542、544。
具體地說，負載鎖定腔室502可用於轉移基底進出ALD工具500。第一機械手臂506可在負載鎖定腔室502與第三腔室530(示出兩個)之間轉移基底。每一第三腔室530能夠配備為執行多個基底處理操作，例如包含原子層沉積(ALD)的週期性層沉積、預清潔、脫氣以及其它基底製程。第一機械手臂506也將基底轉移到轉移腔室542和轉移腔室544或從轉移腔室542和轉移腔室544轉移基底。
轉移腔室542和轉移腔室544可用於在允許基底在ALD工具500內轉移的同時維持超高真空條件。第二機械手臂508可在轉移腔室542、544與第一腔室510和第二腔室520之間轉移基底。類似於第三腔室530，第一腔室510和第二腔室520能夠配備為執行各種基底處理操作，例如包含原子層沉積(ALD)的週期性層沉積、預清潔、脫氣以及其它基底製程。在一些實施例中，可根據製造的需要而調整第一腔室510、第二腔室520以及第三腔室530的數目，本公開的實施例不限於此。
參考圖5，ALD工具500可配置成沉積圖3C中的簇材料 220'。為了提高系統的效率和產量，一個配置包含：經配置以沉積功函數金屬材料222'的三個第一腔室510，經配置以沉積阻擋材料224'和頂蓋材料226'的兩個第二腔室520，以及經配置以沉積黏合材料228'的兩個第三腔室530。在本發明實施例中，第一腔室510是TiAl ALD腔室，第二腔室520是TiN和Si頂蓋的ALD腔室，且第三腔室530是TiN ALD腔室。在此情況下，功函數金屬材料222'、阻擋材料224'、頂蓋材料226'以及黏合材料228'稱為原位形成。本文中，術語「原位(in-situ)」是指在同一處理系統或單個ALD工具500中執行多個ALD製程。換句話說，圖3B中繪示的結構10a可在單個處理工具500中在不同腔室510、腔室520、腔室530之間轉移且保持在真空條件下。因此，在形成功函數金屬材料222'、阻擋材料224'、頂蓋材料226'以及黏合材料228'期間，結構10a並不暴露於外部環境或含氧環境。
參考圖5和圖6，將圖3B中示出的結構10a裝載到ALD工具500的第一腔室510中，其中準備第一腔室510以用於形成功函數金屬材料，例如TiAl層222'。舉例來說，將結構10a裝載到第一腔室510中，其中將結構10a加熱到所需溫度。在一些實施例中，第一腔室510中維持的溫度為約250℃到約600℃，且第一腔室510中的壓力設置為約0.001托到約100托。在框602處，當結構10a裝載到第一腔室510中時，將第一前驅物引入到第一腔室510中。在一些實施例中，第一前驅物包含鈦(Ti)。在所述情況下，結構10a可暴露於含鈦前驅物。在框604處，清除第一 前驅物。具體地說，執行清除過程以從第一腔室510中移除任何剩餘的含鈦前驅物和任何副產物。在框606處，將第二前驅物引入到第一腔室510中。在一些實施例中，第二前驅物包含鋁(Al)。在所述情況下，結構10a可暴露於含鋁前驅物。在框608處，清除第二前驅物。具體地說，執行另一清除過程以從第一腔室510中移除任何剩餘的含鋁前驅物和任何副產物。框602到框608構成一個ALD週期，所述ALD週期包含兩個沉積階段(框602和框606)以及兩個清除階段(框604和框608)。每一ALD週期是自限性過程，其中在每一ALD週期期間沉積小於或等於約一個含鈦和含鋁單層。重複ALD週期直到TiAl層222'達到所需(目標)厚度為止。舉例來說，在框610處，如果TiAl層222'的厚度等於目標厚度(或處於目標厚度的給定閾值內)，那麼ALD製程600在框612處結束。如果TiAl層222'的厚度不等於目標厚度(或並不在目標厚度的給定閾值內)，那麼ALD製程600返回到框602以開始另一ALD週期。在一些實施例中，重複ALD週期(框602到框608)直到TiAl層222'具有約1埃到約500埃的厚度為止。可在ALD製程600之前、在ALD製程600期間以及在ALD製程600之後提供額外步驟，且對於ALD製程600的額外實施例，可移動、替換或去除所描述步驟中的一些步驟。
在一些實施例中，框602處的含鈦前驅物包含四氯化鈦(TiCl4)、四(二甲氨基)鈦(tetrakis(dimethylamino)titanium，TDMAT)(例如Ti[N(CH3)2]4)、四(二乙醯胺基)鈦 (tetrakis(diethylamido)titanium，TDEAT)、四(乙基甲基氨基)鈦(tetrakis(ethylmethylamino)titanium，TEMAT)或其它合適的含鈦前驅物。在一些實施例中，含鈦前驅物的流動速率為約5標準立方公分/分鐘(sccm)到約5000標準立方公分/分鐘。在一些實施例中，運載氣體用於將含鈦前驅物遞送到第一腔室510。在一些實施例中，運載氣體是惰性氣體，例如含氬氣體、含氦氣體、其它合適的惰性氣體或其組合。在一些實施例中，引入含鈦前驅物的脈衝持續時間為約0.1秒到約1500秒。在一些實施例中，在含鈦脈衝持續時間期間在第一腔室510中維持的壓力為約0.001托到約100托。在一些實施例中，在含鈦脈衝持續時間期間在第一腔室510中維持的溫度為約250℃到約600℃。
在一些實施例中，框604處的清除過程從第一腔室510中移除任何剩餘的含鈦前驅物和各種副產物。清除過程使用惰性氣體，例如含氬氣體、含氦氣體、其它合適的惰性氣體或其組合。舉例來說，在本發明實施例中，清除過程使用含氬氣體，例如Ar。在一些實施例中，惰性氣體的流動速率為約5標準立方公分/分鐘到約5000標準立方公分/分鐘。在一些實施例中，清除過程持續時間為約0.1秒到約1500秒。在一些實施例中，清除過程和含鈦脈衝的持續時間大致相同。在一些實施例中，在清除過程期間在第一腔室510中維持的壓力為約0.001托到約1000托。
在一些實施例中，框606處的含鋁前驅物包含三乙基鋁(triethylaluminum，TMA)(例如Al(C2H5)3)、Aviato(例如AlCl3) 或其它合適的含鋁前驅物。在一些實施例中，含鋁前驅物的流動速率為約5標準立方公分/分鐘到約5000標準立方公分/分鐘。在一些實施例中，運載氣體用於將含鋁前驅物遞送到第一腔室510。在一些實施例中，運載氣體是惰性氣體，例如含氬氣體、含氦氣體、其它合適的惰性氣體或其組合。在一些實施例中，引入含鋁前驅物的脈衝持續時間為約0.1秒到約1500秒。在一些實施例中，在含鋁脈衝持續時間期間在第一腔室510中維持的壓力為約0.001托到約1000托。在一些實施例中，在含鋁脈衝持續時間期間在第一腔室510中維持的溫度為約250℃到約600℃。
在一些實施例中，框608處的清除過程從第一腔室510中移除任何剩餘的含鋁前驅物和各種副產物。清除過程使用惰性氣體，例如含氬氣體、含氦氣體、其它合適的惰性氣體或其組合。舉例來說，在本發明實施例中，清除過程使用含氬氣體，例如Ar。在一些實施例中，惰性氣體的流動速率為約5標準立方公分/分鐘到約5000標準立方公分/分鐘。在一些實施例中，清除過程持續時間為約0.1秒到約1500秒。在一些實施例中，清除過程和含鋁脈衝的持續時間大致相同。在一些實施例中，在清除過程期間在第一腔室510中維持的壓力為約0.001托到約1000托。
參考圖4B，在形成功函數金屬材料222'之後，將阻擋材料224'保形地沉積在功函數金屬材料222'上，以形成結構20b。在一些實施例中，阻擋材料224'包含TiN、Aviato(例如AlCl3)或其組合。在一些實施例中，形成阻擋材料224'的方法包含執行至 少一個合適的沉積技術，例如CVD、PECVD、ALD、RPALD、PEALD、MBD或類似物。舉例來說，阻擋材料224'是TiN層(下文稱為第一TiN層224')，且第一TiN層224'通過ALD形成。下文將結合圖5和圖7詳細描述形成第一TiN層224'的過程。圖7是用於形成圖4B中的阻擋材料(例如第一TiN層224')的ALD製程700的流程圖。
參考圖5和圖7，將圖4A中示出的結構20a從第一腔室510轉移到ALD工具500的第二腔室520中。準備第二腔室520以用於形成阻擋材料，例如第一TiN層224'。舉例來說，結構20a裝載到第二腔室520中，其中將結構20a加熱到所需溫度。在一些實施例中，第二腔室520中維持的溫度為約250℃到約600℃，且第二腔室520中的壓力設置為約0.001托到約1000托。在框702處，在結構20a裝載到第二腔室520中時，將第三前驅物引入到第二腔室520中。在一些實施例中，第三前驅物包含鈦(Ti)。在所述情況下，結構20a可暴露於含鈦前驅物。在框704處，清除第三前驅物。具體地說，執行清除過程以從第二腔室520中移除任何剩餘的含鈦前驅物和任何副產物。在框706處，將第四前驅物引入到第二腔室520中。在一些實施例中，第四前驅物包含氮(N)。在所述情況下，結構20a可暴露於含氮前驅物。在框708處，清除第四前驅物。具體地說，執行另一清除過程以從第二腔室520中移除任何剩餘的含氮前驅物和任何副產物。框702到框708構成一個ALD週期，所述ALD週期包含兩個沉積階段(框 702和框706)以及兩個清除階段(框704和框708)。每一ALD週期是自限性過程，其中在每一ALD週期期間沉積小於或等於約一個含鈦和含氮單層。重複ALD週期直到第一TiN層224'達到所需(目標)厚度為止。舉例來說，在框710處，如果第一TiN層224'的厚度等於目標厚度(或處於目標厚度的給定閾值內)，那麼ALD製程700在框712處結束。如果第一TiN層224'的厚度不等於目標厚度(或並不在目標厚度的給定閾值內)，那麼ALD製程700返回到框702以開始另一ALD週期。在一些實施例中，重複ALD週期(框702到框708)直到第一TiN層224'具有約0.1奈米到約50奈米的厚度為止。可在ALD製程700之前、在ALD製程700期間以及在ALD製程700之後提供額外步驟，且對於ALD製程700的額外實施例，可移動、替換或去除所描述步驟中的一些步驟。
在一些實施例中，框702處的含鈦前驅物包含TiCl4、TDMAT、TDEAT、TEMAT或其它合適的含鈦前驅物。在一些實施例中，含鈦前驅物的流動速率為約5標準立方公分/分鐘到約5000標準立方公分/分鐘。在一些實施例中，運載氣體用於將含鈦前驅物遞送到第二腔室520。在一些實施例中，運載氣體是惰性氣體，例如含氬氣體、含氦氣體、其它合適的惰性氣體或其組合。在一些實施例中，引入含鈦前驅物的脈衝持續時間為約0.1秒到約1500秒。在一些實施例中，在含鈦脈衝持續時間期間在第二腔室520中維持的壓力為約0.001托到約1000托。在一些實施例中， 在含鈦脈衝持續時間期間在第二腔室520中維持的溫度為約250℃到約600℃。
在一些實施例中，框704處的清除過程從第二腔室520中移除任何剩餘的含鈦前驅物和各種副產物。清除過程使用惰性氣體，例如含氬氣體、含氦氣體、其它合適的惰性氣體或其組合。舉例來說，在本發明實施例中，清除過程使用含氬氣體，例如Ar。在一些實施例中，惰性氣體的流動速率為約5標準立方公分/分鐘到約5000標準立方公分/分鐘。在一些實施例中，清除過程持續時間為約0.1秒到約1500秒。在一些實施例中，清除過程和含鈦脈衝的持續時間大致相同。在一些實施例中，在清除過程期間在第二腔室520中維持的壓力為約0.001托到約1000托。
在一些實施例中，框706處的含氮前驅物包含NH3、NF3或其它合適的含氮前驅物。在一些實施例中，含氮前驅物的流動速率為約5標準立方公分/分鐘到約5000標準立方公分/分鐘。在一些實施例中，運載氣體用於將含氮前驅物遞送到第二腔室520。在一些實施例中，運載氣體是惰性氣體，例如含氬氣體、含氦氣體、其它合適的惰性氣體或其組合。在一些實施例中，引入含氮前驅物的脈衝持續時間為約0.1秒到約1000秒。在一些實施例中，在含氮脈衝持續時間期間在第二腔室520中維持的壓力為約0.001托到約1000托。在一些實施例中，在含氮脈衝持續時間期間在第二腔室520中維持的溫度為約250℃到約600℃。在一些替代實施例中，在執行框702到框704之後，結構20a暴露於含氮電漿以 氮化結構20a的表面。舉例來說，由含氮氣體(例如N2)產生含氮電漿。
在一些實施例中，框708處的清除過程從第二腔室520中移除任何剩餘的含氮前驅物和各種副產物。清除過程使用惰性氣體，例如含氬氣體、含氦氣體、其它合適的惰性氣體或其組合。舉例來說，在本發明實施例中，清除過程使用含氬氣體，例如Ar。在一些實施例中，惰性氣體的流動速率為約5標準立方公分/分鐘到約5000標準立方公分/分鐘。在一些實施例中，清除過程持續時間為約0.1秒到約1500秒。在一些實施例中，清除過程和含氮脈衝的持續時間大致相同。在一些實施例中，在清除過程期間在第二腔室520中維持的壓力為約0.001托到約1000托。
在一實施例中，如果ALD製程600和ALD製程700「非原位(ex-situ)」地執行，那麼在結構20a在處理系統和/或處理腔室之間轉移時，結構20a的暴露表面可暴露於外部環境或含氧環境。舉例來說，TiAl層222'可在暴露於氧氣環境時不合需要地氧化，這會改變TiAl層222'的功函數，由此影響NMOS電晶體的閾值電壓。另外，不合需要的氧化鈦、氧化鋁或氧化鈦鋁也會增大閘極結構的電阻。為了最大限度地減少這些情況，在本發明實施例中，ALD製程600和ALD製程700「原位」地執行，所述「原位」執行是指在同一處理系統或處理工具500內的不同腔室510、腔室520中對結構10a(如圖3B中所繪示)執行ALD製程600和ALD製程700，從而允許在ALD製程600和ALD製程700期 間使結構10a保持在真空條件下。也就是說，在不使結構10a暴露於外部環境或含氧環境的情況下對結構10a執行ALD製程600和ALD製程700。
參考圖4C，在形成阻擋材料224'之後，將頂蓋材料226'保形地沉積在阻擋材料224'上，以形成結構20c。在一些實施例中，頂蓋材料226'包含具有IVA族元素的非晶形材料，所述IVA族元素例如Si、C、Ge或其組合。在一些實施例中，形成頂蓋材料226'的方法包含執行至少一個合適的沉積技術，例如CVD、PECVD、ALD、RPALD、PEALD、MBD或類似物。舉例來說，在頂蓋材料226'通過ALD形成時，頂蓋材料226'(下文稱為Si層226')是非晶矽材料而不是結晶矽材料。不同於結晶矽材料具有有序的晶格，所述非晶矽材料可具有無序佈置的矽原子以形成連續的隨機網格。在一些實施例中，非晶矽材料可具有一些懸浮鍵(dangling bond)以用於通過ALD形成待形成的黏合材料228'。下文將結合圖5和圖8詳細描述形成Si層226'的過程。圖8是用於形成圖4C中的簇材料220'的頂蓋材料(例如Si層226')的ALD製程的流程圖。
參考圖5和圖8，圖4B中示出的結構20b仍處於第二腔室520中以隨後形成頂蓋材料，例如Si層226'。也就是說，Si層226'和第一TiN層224'在同一腔室520中形成。在一些實施例中，第二腔室520中維持的溫度為約250℃到約600℃，且第二腔室520中的壓力設置為約0.001托到約1000托。在框802處，在於第二 腔室520中形成第一TiN層224'之後，將第五前驅物引入到第二腔室520中。在一些實施例中，第五前驅物包含矽烷氣體，所述矽烷氣體選自由以下組成的群組：二氯矽烷(dichlorosilane，DCS)、四氯矽烷(tetrachlorosilane，TCS)、六氯二矽烷(hexachlorodisliane，HCD)以及單矽烷。在一些實施例中，矽烷氣體的流動速率為約0.001標準立方公分/分鐘到約1000標準立方公分/分鐘。在一些實施例中，引入矽烷氣體的脈衝持續時間為約0.1秒到約1500秒。在一些實施例中，在矽烷氣體脈衝持續時間期間在第二腔室520中維持的壓力為約0.001托到約1000托。在一些實施例中，在矽烷氣體持續時間期間在第二腔室520中維持的溫度為約250℃到約600℃。
在框804處，清除第五前驅物。具體地說，執行清除過程以從第二腔室520中移除任何剩餘的矽烷氣體和任何副產物。清除過程使用惰性氣體，例如含氬氣體、含氦氣體、其它合適的惰性氣體或其組合。在一些實施例中，惰性氣體的流動速率為約5標準立方公分/分鐘到約5000標準立方公分/分鐘。在一些實施例中，清除過程持續時間為約0.1秒到約1500秒。在一些實施例中，清除過程和矽烷氣體脈衝的持續時間大致相同。在一些實施例中，在清除過程期間在第二腔室520中維持的壓力為約0.001托到約1000托。框802到框804構成一個ALD週期，所述ALD週期包含一個沉積階段(框802)和一個清除階段(框804)。每一ALD週期是自限性過程，其中在每一ALD週期期間沉積小於或等於約 一個矽單層。重複ALD週期直到Si層226'達到所需(目標)厚度為止。舉例來說，在框806處，如果Si層226'的厚度等於目標厚度(或處於目標厚度的給定閾值內)，那麼ALD製程800在框808處結束。如果Si層226'的厚度不等於目標厚度(或並不在目標厚度的給定閾值內)，那麼ALD製程800返回到框802以開始另一ALD週期。在一些實施例中，重複ALD週期(框802到框804)直到Si層226'具有約0.1奈米到約10奈米的厚度(替代地約5埃到約500埃的厚度)為止。可在ALD製程800之前、在ALD製程800期間以及在ALD製程800之後提供額外步驟，且對於ALD製程800的額外實施例，可移動、替換或去除所描述步驟中的一些步驟。舉例來說，在框804之後，Si-H鍵形成在矽單層的表面上，這限制矽生長。因此，需要H2脫附(例如電子受激脫附(electron stimulated desorption，ESD))來產生懸浮鍵，由此吸附額外矽烷前驅物，從而使得矽生長到目標厚度。在一些實施例中，通過ALD製程800生長的Si層226'是純Si層。也就是說，Si層226'的主要元素是矽。替代地，Si層226'中可包含一些雜質。
應注意，ALD製程700和ALD製程800「原位」地執行，所述「原位」執行是指在同一處理工具500內的同一腔室520中對結構20a(如圖4A中所繪示)執行ALD製程700和ALD製程800，從而允許在ALD製程700和ALD製程800期間結構20a保持在真空條件下。也就是說，在不使結構20a暴露於外部環境或含氧環境的情況下對結構20a執行ALD製程700和ALD製程800。
如上文所提及，在所述沉積步驟之間不從第二腔室520中移除結構20a的情況下，原位地執行ALD製程700和ALD製程800。通過在同一反應腔室520中沉積第一TiN層224'和Si層226'，可避免在第一TiN層224'與Si層226'之間形成不合需要的介面。在一些實施例中，多個矽氮(Si-N)鍵形成在第一TiN層224'與Si層226'之間。在一個反應腔室中沉積兩個層可減少製造成本。另外，去除中間結構轉移步驟可簡化處理物流並提高產量。在一些替代實施例中，當頂蓋材料226'是非晶碳材料時，多個碳氮(C-N)鍵形成在第一TiN層224'與頂蓋材料226'之間。在一些替代實施例中，當頂蓋材料226'是非晶鍺材料時，多個鍺氮(Ge-N)鍵形成在第一TiN層224'與頂蓋材料226'之間。
參考圖4D，在形成頂蓋材料226'之後，將黏合材料228'保形地沉積在頂蓋材料226'上，以獲得簇材料220'。在一些實施例中，黏合材料228'包含TiN、Aviato(例如AlCl3)或其組合。在一些實施例中，形成黏合材料228'的方法包含執行至少一個合適的沉積技術，例如CVD、PECVD、ALD、RPALD、PEALD、MBD或類似物。舉例來說，黏合材料228'是TiN層(下文稱為第二TiN層228')，且第二TiN層228'通過ALD形成。下文將結合圖5和圖9詳細描述形成第二TiN層228'的過程。圖9是用於形成圖4D中的簇材料220'的黏合材料(例如第二TiN層228')的ALD製程的流程圖。
參考圖5和圖9，圖4C中示出的結構20c從第二腔室520 轉移到ALD工具500的第三腔室530中。準備第三腔室530以用於形成黏合材料，例如第二TiN層228'。舉例來說，結構20c裝載到第三腔室530中，其中將結構20c加熱到所需溫度。在一些實施例中，第三腔室530中維持的溫度為約250℃到約600℃，且第三腔室530中的壓力設置為約0.001托到約1000托。在框902處，在結構20c裝載到第三腔室530中時，將第六前驅物引入到第三腔室530中。在一些實施例中，第六前驅物包含鈦(Ti)。在所述情況下，結構20c可暴露於含鈦前驅物。在框904處，清除第六前驅物。具體地說，執行清除過程以從第三腔室530中移除任何剩餘的含鈦前驅物和任何副產物。在框906處，將第七前驅物引入到第三腔室530中。在一些實施例中，第七前驅物包含N。在所述情況下，結構20c可暴露於含氮前驅物。在框908處，清除第七前驅物。具體地說，執行另一清除過程以從第三腔室530中移除任何剩餘的含氮前驅物和任何副產物。框902到框908構成一個ALD週期，所述ALD週期包含兩個沉積階段(框902和框906)以及兩個清除階段(框904和框908)。每一ALD週期是自限性過程，其中在每一ALD週期期間沉積小於或等於約一個含鈦和含氮單層。重複ALD週期直到第二TiN層228'達到所需(目標)厚度為止。舉例來說，在框910處，如果第二TiN層228'的厚度等於目標厚度(或處於目標厚度的給定閾值內)，那麼ALD製程900在框912處結束。如果第二TiN層228'的厚度不等於目標厚度(或並不在目標厚度的給定閾值內)，那麼ALD製程900 返回到框902以開始另一ALD週期。在一些實施例中，重複ALD週期(框902到框908)直到第二TiN層228'具有約5埃到約500埃的厚度為止。可在ALD製程900之前、在ALD製程900期間以及在ALD製程900之後提供額外步驟，且對於ALD製程900的額外實施例，可移動、替換或去除所描述步驟中的一些步驟。
在一些實施例中，框902處的含鈦前驅物包含TiCl4、TDMAT、TDEAT、TEMAT或其它合適的含鈦前驅物。框902處的含鈦前驅物的流動速率、運載氣體、脈衝持續時間、壓力以及溫度類似於框702處的含鈦前驅物的流動速率、運載氣體、脈衝持續時間、壓力以及溫度，且已在上述實施例中予以詳細描述。因此，本文中省略其細節。在一些替代實施例中，框902處的沉積參數與框702處的沉積參數彼此不同。
在一些實施例中，框904處的清除過程從第三腔室530中移除任何剩餘的含鈦前驅物和各種副產物。框904處的清除惰性氣體、惰性氣體的流動速率、清除過程持續時間以及壓力類似於框704處的清除惰性氣體、惰性氣體的流動速率、清除過程持續時間以及壓力，且已在上述實施例中予以詳細描述。因此，本文中省略其細節。在一些替代實施例中，框904處的清除參數與框704處的清除參數彼此不同。
在一些實施例中，框906處的含氮前驅物包含氨氣(NH3)、NF3或其它合適的含氮前驅物。框906處的含氮前驅物的流動速率、運載氣體、脈衝持續時間、壓力以及溫度類似於框 706處的含氮前驅物的流動速率、運載氣體、脈衝持續時間、壓力以及溫度，且已在上述實施例中予以詳細描述。因此，本文中省略其細節。在一些替代實施例中，框906處的沉積參數與框706處的沉積參數彼此不同。在一些替代實施例中，在執行框902到框904之後，結構20c暴露於含氮電漿以氮化結構20c的表面。舉例來說，由含氮氣體(例如N2)產生含氮電漿。
在一些實施例中，框908處的清除過程從第三腔室530中移除任何剩餘的含氮前驅物和各種副產物。框908處的清除惰性氣體、惰性氣體的流動速率、清除過程持續時間以及壓力類似於框708處的清除惰性氣體、惰性氣體的流動速率、清除過程持續時間以及壓力，且已在上述實施例中予以詳細描述。因此，本文中省略其細節。在一些替代實施例中，框908處的清除參數與框708處的清除參數彼此不同。
在一個實施例中，如果ALD製程800和ALD製程900「非原位」地執行，那麼在結構20c在處理系統和/或處理腔室之間轉移時，結構20c的暴露表面可暴露於外部環境或含氧環境。在所述情況下，Si層226'可在暴露於氧氣環境時不合需要地氧化，這會改變Si層226'的物理性質和化學性質。詳細地說，Si層會氧化為氧化矽(SiO)層，這增大了頂蓋材料的厚度和閘極結構的電阻。SiO層可持續地覆蓋結構20c的暴露表面，這導致黏合材料無法輕易地站在(stand)SiO層上且需要更厚的黏合材料來覆蓋SiO層，由此防止黏合材料與後續形成的金屬材料之間發生剝離。然 而，更厚的黏合材料會面臨填充圖3C中繪示的中空部分H的挑戰。此外，形成SiO層需要更多等待時間(Queue time)以進行氧化，這導致製程時間延長且降低產量。為了最大限度地減少這些情況，在本發明實施例中，ALD製程800和ALD製程900「原位」地執行，所述「原位」執行是指在同一處理系統或處理工具500內的不同腔室520、腔室530中對結構20b(如圖4B中所繪示)執行ALD製程800和ALD製程900，從而允許在ALD製程800和ALD製程900期間結構20b保持在真空條件下。也就是說，在不使結構20b暴露於外部環境或含氧環境的情況下對結構20b執行ALD製程800和ALD製程900。
如上文所提及，通過在同一ALD工具500中沉積Si層226'和第二TiN層228'，可避免在Si層226'與第二TiN層228'之間形成不合需要的介面或不合需要的氧化物。另外，由於簇材料220'的全部材料222'、材料224'、材料226'、材料228'原位地形成，因此材料222'、材料224'、材料226'、材料228'中的任何相鄰兩個之間並不形成不合需要的介面或不合需要的氧化物。也就是說，全部材料222'、材料224'、材料226'、材料228'可被稱為單層，而其間沒有任何介面。在一些實施例中，多個矽氮(Si-N)鍵形成在Si層226'與第二TiN層228'之間。在一些替代實施例中，當頂蓋材料226'是非晶碳材料時，多個碳氮(C-N)鍵形成在頂蓋材料226'與第二TiN層228'之間。在一些其它實施例中，當頂蓋材料226'是非晶鍺材料時，多個鍺氮(Ge-N)鍵形成在頂蓋材料 226'與第二TiN層228'之間。在所述情況下，Si層226'與第二TiN層228'之間沒有形成原生氧化物，由此減小FinFET 10的閘極結構200的電阻且使FinFET 10的閘極結構200的導電率提高約20%。因此，黏合材料(即，第二TiN層228')可輕易地站在Si層226'上，且使用更薄的黏合材料(例如10埃到50埃)來防止黏合材料與後續形成的金屬材料230'之間發生剝離。由於Si層226'和第二TiN層228'原位地形成，因此不需要用於氧化的等待時間，由此簡化製程步驟、節省製程時間並提高產量。此外，尤其在先進技術節點中閘極結構的寬度較窄的情況下，更薄的黏合材料有益於填充圖3C中繪示的中空部分H。本文中，術語「技術節點」可以指製程的幾何形狀，例如臨界尺寸。
應注意，在一些實施例中，Si層226'能夠吸引和/或防止功函數金屬材料222'(即，TiAl層222')的Al原子和/或Ti原子擴散到介面材料212'中且/或擴散到縫隙(即，圖3B中示出的中空部分H)中，由此避免元件的閾值電壓(Vt)偏移並且提高閘極結構的控制能力。另外，Si層226'可進一步防止功函數金屬材料222'的Al原子和/或Ti原子擴散到鰭片108中，由此減少洩漏電流，增大元件的崩潰電壓(Vbd)以及避免閘極介電層210(如圖1K中所繪示)燒壞。
返回參考圖3C和圖3D，在沉積簇材料220'之後，將金屬材料230'形成在簇材料220'上方以填滿剩餘的中空部分H。在一些實施例中，金屬材料230'包含W、Cu、AlCu或其組合。可通 過使用合適的製程來形成金屬材料230'，所述合適的製程例如ALD、CVD、PVD、鍍覆或其組合。在金屬材料230'是鎢金屬材料時，用於形成鎢金屬材料230'的前驅物可包含六氟化鎢(WF6)和氫氣(H2)。在一些實施例中，在250℃到600℃的溫度下進行金屬材料230'的形成。
應注意，金屬材料230'非原位地形成。本文中，術語「非原位」是指在不同處理系統或工具中執行不同沉積製程。換句話說，圖3C中繪示的結構10b可在不同處理工具之間轉移。因此，在形成金屬材料230'期間，簇材料220'暴露於外部環境或含氧環境。在所述情況下，額外TiON層(未繪示)可形成在金屬材料230'與黏合材料228'之間。由於簇材料220'暴露於外部環境或含氧環境，因此外部氧將擴散到簇材料220'中。在一些實施例中，Si層226'可阻止外部氧擴散到功函數金屬材料222'中，由此避免元件的閾值電壓(Vt)偏移並且提高閘極結構的控制能力。在一些替代實施例中，Si層226'可與少量外部氧反應以在Si層226'中形成少量的氧化矽(SiO)段。在所述情況下，在替代實施例中，Si層226'中的矽含量與氧含量的比至少大於3。也就是說，僅少量氧原子分佈在Si層226'中。此外，由於簇材料220'原位地形成，因此整個簇材料220'的氧含量低於非原位形成的結構。
另一方面，Si層226'也阻止介面材料212'的內部氧擴散到金屬材料230'中，由此避免閘極介電層210(如圖1K中所繪示)燒壞。因此，黏合材料228'(例如第二TiN層)的氧含量可小於 或等於其氮含量。
參考圖3D和圖3E，移除中空部分H外部的多餘層以形成閘極結構200。在一些實施例中，通過平坦化製程移除中空部分H外部的部分介面材料212'、部分高k介電材料214'、部分簇材料220'以及部分金屬材料230'，以便形成介面層212、高k層214、簇層220以及金屬層230。簇層220可依序包含由功函數金屬材料222'形成的功函數金屬層、由阻擋材料224'形成的阻障層、由頂蓋材料226'形成的頂蓋層以及由黏合材料228'形成的黏合層。在一些實施例中，平坦化製程可包含執行CMP製程。在一些實施例中，金屬層230可用作閘極電極。如圖3E中所示出，介面層212、高k層214以及簇層220具有U形橫截面。高k介電層214包夾在介面層212與簇層220之間，且簇層220包夾在高k介電層214與金屬層230之間。
如上文所提及，用於形成金屬層230的前驅物氣體包含WF6。在一些實施例中，可將WF6中的氟原子作為雜質引入到金屬層230中。在金屬材料230'的形成製程期間或在後續熱製程中，氟原子可能會擴散到功函數金屬材料222'(如圖4D中所繪示)中，由此導致元件中的閾值電壓(Vt)偏移。因此，使得元件的性能受損。然而，如上文所提及，由於具有非晶矽、非晶碳或非晶鍺的頂蓋材料226'包夾在功函數金屬材料222'與金屬層230之間，因此頂蓋材料226'可阻止金屬層230中的氟擴散到功函數金屬層222'中，由此避免閾值電壓(Vt)偏移。因此，可確保FinFET 10 的性能。此外，由於頂蓋材料226'內的矽原子或鋁原子能夠捕獲氟雜質，因此簇層220可以是薄層同時維持足夠的阻止功能。在所述情況下，薄的簇層220有益於填充圖3C中繪示的中空部分H，由此增大形成金屬閘極的間隙填充裕度。
圖1J到圖1K以及圖2J到圖2K中示出的製程通常稱為金屬替換製程。在一些實施例中，用包含金屬的閘極結構200替換包含多晶矽的虛擬閘極結構112。由於虛擬閘極結構112被閘極結構200替換，因此可實施形成金屬內連線(未繪示)的後續製程。舉例來說，形成其它導電線(未繪示)以電連接金屬層230與FinFET 10中的其它元件。
圖10是根據本公開的替代實施例的閘極結構的簇材料的示意性放大圖。
參考圖10，簇材料320'類似於圖4D的簇材料220'，也就是說，簇材料320'的結構、材料以及功能類似於簇材料220'的結構、材料以及功能，且於此便不再贅述。簇材料320'與簇材料220'之間的主要差異在於頂蓋材料的位置。具體地說，簇材料320'具有包夾在功函數金屬材料222'與阻擋材料224'之間的頂蓋材料326'。在一些實施例中，頂蓋材料326'具有與頂蓋材料226'相同的材料。在所述情況下，頂蓋材料326'能夠吸引和/或防止功函數金屬材料222'(即，TiAl層222')的Al原子和/或Ti原子擴散到介面材料212'中且/或擴散到縫隙(即，圖3B中示出的中空部分H)中，由此避免元件的閾值電壓(Vt)偏移並且提高閘極結構的控 制能力。
圖11是根據本公開的其它實施例的閘極結構的簇材料的示意性放大圖。
參考圖11，簇材料420'類似於圖4D的簇材料220'，也就是說，簇材料420'的結構、材料以及功能類似於簇材料220'的結構、材料以及功能，且於此便不再贅述。簇材料420'與簇材料220'之間的主要差異在於簇材料420'具有兩個頂蓋材料226'、頂蓋材料326'，其中一個頂蓋材料226'包夾在阻擋材料224'與黏合材料228'之間，且另一頂蓋材料326'包夾在功函數金屬材料222'與阻擋材料224'之間。在一些實施例中，頂蓋材料226'和頂蓋材料326'具有相同的材料或不同的材料。在所述情況下，頂蓋材料226'和頂蓋材料326'均能夠吸引和/或防止功函數金屬材料222'(即，TiAl層222')的Al原子和/或Ti原子擴散到介面材料212'中且/或擴散到縫隙(即，圖3B中示出的中空部分H)中，由此避免元件的閾值電壓(Vt)偏移並且提高閘極結構的控制能力。
根據一些實施例，一種閘極結構包含閘極介電層、金屬層以及簇層。金屬層安置在閘極介電層上方。簇層包夾在金屬層與閘極介電層之間，其中簇層至少包含非晶矽層、非晶碳層或非晶鍺層。
在一些實施例中，所述簇層包括：功函數金屬層，安置在所述閘極介電層上；阻障層，安置在所述功函數層上；黏合層，安置在所述阻障層上方；以及第一頂蓋層，包夾在所述阻障層與 所述黏合層之間，其中所述第一頂蓋層包括第一非晶矽層、第一非晶碳層或第一非晶鍺層。在一些實施例中，所述簇層更包括所述第一頂蓋層與所述黏合層之間的多個矽氮(Si-N)鍵、多個碳氮(C-N)鍵或多個鍺氮(Ge-N)鍵。在一些實施例中，所述功函數金屬層包括N型功函數金屬層，且所述N型功函數金屬層包括鈦、鋁、鈦鋁、氮化鋁鈦、碳化鋁鈦、鉭、碳化鉭、碳氮化鉭、氮矽化鉭或其組合。在一些實施例中，所述黏合層包括原位黏合層，且所述原位黏合層與所述第一頂蓋層直接接觸。在一些實施例中，所述簇層更包括安置在所述功函數金屬層與所述阻障層之間的第二頂蓋層，且所述第二頂蓋層包括第二非晶矽層、第二非晶碳層或第二非晶鍺層。在一些實施例中，所述簇層包括：功函數金屬層，安置在所述閘極介電層上；阻障層，安置在所述功函數層上；黏合層，安置在所述阻障層上；以及頂蓋層，包夾在所述功函數金屬層與所述阻障層之間，其中所述頂蓋層包括所述非晶矽層、所述非晶碳層或所述非晶鍺層。
根據一些實施例，一種形成閘極結構的方法包含：在基底上形成閘極介電層；通過原子層沉積(ALD)製程依序且原位形成功函數金屬層、阻障層、頂蓋層以及黏合層，其中頂蓋層包括具有IVA族元素的非晶層；以及在黏合層上形成金屬層。
在一些實施例中，所述形成所述功函數金屬層包括：將第一前驅物引入到第一腔室，其中所述第一前驅物包括鈦；清除所述第一腔室中的所述第一前驅物；將第二前驅物引入到所述第 一腔室，其中所述第二前驅物包括鋁；以及清除所述第一腔室中的所述第二前驅物以形成所述功函數金屬層，其中所述功函數金屬層至少包括鈦鋁。在一些實施例中，所述形成所述阻障層包括：將第三前驅物引入到第二腔室，其中所述第三前驅物包括四氯化鈦；清除所述第二腔室中的所述第三前驅物；將第四前驅物引入到所述第二腔室，其中所述第四前驅物包括氨氣；以及清除所述第二腔室中的所述第四前驅物以形成所述阻障層，其中所述阻障層包括氮化鈦。在一些實施例中，在形成所述阻障層之後，所述方法更包括通過將第五前驅物引入到所述第二腔室來形成所述頂蓋層，其中所述第五前驅物包括矽烷氣體，所述矽烷氣體選自由以下組成的群組：二氯矽烷(DCS)、四氯矽烷(TCS)、六氯二矽烷(HCD)以及單矽烷，且所述頂蓋層包括所述非晶矽層。在一些實施例中，所述阻障層和所述頂蓋層形成在同一腔室中。在一些實施例中，所述形成所述黏合層包括：將第六前驅物引入到第三腔室，其中所述第六前驅物包括四氯化鈦；清除所述第三腔室中的所述第六前驅物；將第七前驅物引入到所述第三腔室，其中所述第七前驅物包括氨氣；以及清除所述第三腔室中的所述第七前驅物以形成所述黏合層，其中所述黏合層包括氮化鈦。在一些實施例中，所述基底在單個處理工具中在不同腔室之間轉移且在所述原位形成所述功函數金屬層、所述阻障層、所述頂蓋層以及所述黏合層期間保持在真空條件下。在一些實施例中，在所述原位形成所述功函數金屬層、所述阻障層、所述頂蓋層以及所述黏 合層期間，所述基底並不暴露於外部環境或含氧環境。在一些實施例中，所述形成所述金屬層是非原位製程，且氮氧化鈦層形成在所述金屬層與所述黏合層之間。
根據一些實施例，一種半導體元件包含基底、閘極結構以及源極/汲極(S/D)區。基底包含位於其上的至少一個鰭片。閘極結構覆蓋至少一個鰭片的一部分，其中閘極結構包含接觸至少一個鰭片的閘極介電層、金屬層以及包夾在金屬層與閘極介電層之間的簇層。簇層包含：功函數金屬層，安置在閘極介電層上；阻障層，安置在功函數層上；黏合層，安置在阻障層上方；以及第一頂蓋層，包夾在阻障層與黏合層之間。第一頂蓋層包含IVA族元素，且第一頂蓋層與黏合層之間具有多個矽氮(Si-N)鍵、多個碳氮(C-N)鍵或多個鍺氮(Ge-N)鍵。源極/汲極(S/D)區安置在至少一個鰭片相對於閘極結構的相對側上。
在一些實施例中，所述半導體元件包括N型金屬氧化物半導體(NMOS)鰭式場效應電晶體，所述功函數金屬層包括N型功函數金屬層，且所述N型功函數金屬層包括鈦、鋁、鈦鋁、氮化鋁鈦、碳化鋁鈦、鉭、碳化鉭、碳氮化鉭、氮矽化鉭或其組合。在一些實施例中，所述第一頂蓋層包含第一非晶矽層、第一非晶碳層或第一非晶鍺層。在一些實施例中，所述簇層更包括安置在所述功函數金屬層與所述阻障層之間的第二頂蓋層，且所述第二頂蓋層包括第二非晶矽層、第二非晶碳層或第二非晶鍺層。
前文概述若干實施例的特徵來使所屬領域的技術人員可 更好地理解本公開內容的各個方面。所屬領域的技術人員應瞭解，其可很容易地將本公開用作設計或修改用於實現本文引入的實施例的相同目的和/或達成相同優勢的其它工藝和結構的基礎。所屬領域的技術人員還應認識到，這些等效構造並不脫離本公開的精神和範圍，且所屬領域的技術人員可在不脫離本公開的精神和範圍的情況下在本文中進行各種改變、替代以及更改。
212':介面材料
214':高k介電材料
220':簇材料
222':功函數金屬材料
224':阻擋材料
225:區域
226':頂蓋材料
228':黏合材料

Claims (9)

  1. 一種閘極結構，包括：金屬層，安置在閘極介電層上方；以及簇層，包夾在所述金屬層與所述閘極介電層之間，其中所述簇層至少包括：功函數金屬層，安置在所述閘極介電層上；阻障層，安置在所述功函數層上；黏合層，安置在所述阻障層上方；以及第一頂蓋層，包夾在所述阻障層與所述黏合層之間，其中所述第一頂蓋層包括第一非晶矽層、第一非晶碳層或第一非晶鍺層。
  2. 如請求項1所述的閘極結構，其中所述簇層更包括所述第一頂蓋層與所述黏合層之間的多個矽氮(Si-N)鍵、多個碳氮(C-N)鍵或多個鍺氮(Ge-N)鍵。
  3. 如請求項1所述的閘極結構，其中所述功函數金屬層包括N型功函數金屬層，且所述N型功函數金屬層包括鈦、鋁、鈦鋁、氮化鋁鈦、碳化鋁鈦、鉭、碳化鉭、碳氮化鉭、氮矽化鉭或其組合。
  4. 如請求項1所述的閘極結構，其中所述黏合層包括原位黏合層，且所述原位黏合層與所述第一頂蓋層直接接觸。
  5. 如請求項1所述的閘極結構，其中所述簇層更包括安置在所述功函數金屬層與所述阻障層之間的第二頂蓋層，且所述第二頂蓋層包括第二非晶矽層、第二非晶碳層或第二非晶鍺層。
  6. 一種形成閘極結構的方法，包括：在基底上形成閘極介電層；通過原子層沉積(ALD)製程依序且原位形成功函數金屬層、阻障層、頂蓋層以及黏合層，其中所述頂蓋層包括具有IVA族元素的非晶層；以及在所述黏合層上形成金屬層，其中所述形成所述金屬層是非原位製程，且氮氧化鈦層形成在所述金屬層與所述黏合層之間。
  7. 一種半導體元件，包括：基底，包括位於其上的至少一個鰭片；閘極結構，覆蓋所述至少一個鰭片的一部分，其中所述閘極結構包括接觸所述至少一個鰭片的閘極介電層、金屬層以及包夾在所述金屬層與所述閘極介電層之間的簇層，其中所述簇層包括：功函數金屬層，安置在所述閘極介電層上；阻障層，安置在所述功函數層上；黏合層，安置在所述阻障層上方；以及第一頂蓋層，包夾在所述阻障層與所述黏合層之間，其中所述第一頂蓋層包括IVA族元素，且所述第一頂蓋層與所述黏合層之間具有多個矽氮(Si-N)鍵、多個碳氮(C-N)鍵或多個鍺氮(Ge-N)鍵；以及 源極/汲極(S/D)區，安置在所述至少一個鰭片相對於所述閘極結構的相對側上。
  8. 一種形成閘極結構的方法，包括：在基底上形成閘極介電層；通過原子層沉積(ALD)製程在所述閘極介電層上形成簇層，其中所述簇層至少包括：功函數金屬層、第一頂蓋層、阻障層以及黏合層，其中所述功函數金屬層直接接觸所述閘極介電層，所述第一頂蓋層直接接觸所述功函數金屬層，且所述第一頂蓋層包括具有IVA族元素的第一非晶層；以及在所述黏合層上形成金屬層。
  9. 一種形成半導體元件的方法，包括：提供包括至少一個鰭片於其上的基底；形成覆蓋所述至少一個鰭片的一部分的閘極結構，其中所述閘極結構包括接觸所述至少一個鰭片的閘極介電層、金屬層以及包夾在所述金屬層與所述閘極介電層之間的簇層，其中所述簇層至少包括：功函數金屬層形成在所述閘極介電層上；阻障層形成在所述功函數金屬層上；黏合層形成在所述阻障層上方；以及第一頂蓋層形成在所述阻障層與所述黏合層之間，其中所述第一頂蓋層包括非晶碳層，且多個碳氮(C-N)鍵形成在所述第一頂蓋層與所述黏合層之間；以及 在所述至少一個鰭片相對於所述閘極結構的相對側上形成源極/汲極(S/D)區。
TW109125130A 2019-07-31 2020-07-24 閘極結構、半導體元件及其形成方法 TWI839552B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962880657P 2019-07-31 2019-07-31
US62/880,657 2019-07-31
US16/888,846 2020-05-31
US16/888,846 US11411112B2 (en) 2019-07-31 2020-05-31 Gate structure, method of forming the same, and semiconductor device having the same

Publications (2)

Publication Number Publication Date
TW202107710A TW202107710A (zh) 2021-02-16
TWI839552B true TWI839552B (zh) 2024-04-21

Family

ID=74258850

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109125130A TWI839552B (zh) 2019-07-31 2020-07-24 閘極結構、半導體元件及其形成方法

Country Status (3)

Country Link
US (3) US11411112B2 (zh)
CN (1) CN112310200B (zh)
TW (1) TWI839552B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112956012B (zh) * 2021-01-27 2024-02-23 长江存储科技有限责任公司 用于在半导体结构中形成阻挡层的方法
US12402386B2 (en) 2021-06-18 2025-08-26 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gate structure and process
US20230402320A1 (en) * 2022-06-10 2023-12-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same
US20240387688A1 (en) * 2023-05-16 2024-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Cap for gate stack of multigate device
US20240404830A1 (en) * 2023-05-30 2024-12-05 Applied Materials, Inc. Seam free titanium nitride gapfill

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150262828A1 (en) * 2014-03-14 2015-09-17 Applied Materials, Inc. MULTI-THRESHOLD VOLTAGE (Vt) WORKFUNCTION METAL BY SELECTIVE ATOMIC LAYER DEPOSITION (ALD)
US20160013289A1 (en) * 2014-07-09 2016-01-14 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device, related manufacturing method, and related electronic device
TW201911391A (zh) * 2017-07-31 2019-03-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642590B1 (en) * 2000-10-19 2003-11-04 Advanced Micro Devices, Inc. Metal gate with PVD amorphous silicon layer and barrier layer for CMOS devices and method of making with a replacement gate process
US7524727B2 (en) * 2005-12-30 2009-04-28 Intel Corporation Gate electrode having a capping layer
US9166020B2 (en) * 2011-03-01 2015-10-20 United Microelectronics Corp. Metal gate structure and manufacturing method thereof
US8815712B2 (en) 2011-12-28 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for epitaxial re-growth of semiconductor region
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US8963258B2 (en) 2013-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company FinFET with bottom SiGe layer in source/drain
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US20150061042A1 (en) * 2013-09-03 2015-03-05 United Microelectronics Corp. Metal gate structure and method of fabricating the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US10002936B2 (en) * 2014-10-23 2018-06-19 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
CN108155235B (zh) * 2016-12-02 2020-12-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108573871B (zh) * 2017-03-07 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
KR20200021834A (ko) * 2018-08-21 2020-03-02 주성엔지니어링(주) 박막 형성 장치 및 이를 이용한 박막 형성 방법
US11062900B2 (en) * 2018-12-04 2021-07-13 Applied Materials, Inc. Method of reducing effective oxide thickness in a semiconductor structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150262828A1 (en) * 2014-03-14 2015-09-17 Applied Materials, Inc. MULTI-THRESHOLD VOLTAGE (Vt) WORKFUNCTION METAL BY SELECTIVE ATOMIC LAYER DEPOSITION (ALD)
US20160013289A1 (en) * 2014-07-09 2016-01-14 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device, related manufacturing method, and related electronic device
TW201911391A (zh) * 2017-07-31 2019-03-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法

Also Published As

Publication number Publication date
US20210036147A1 (en) 2021-02-04
US20220336653A1 (en) 2022-10-20
US11411112B2 (en) 2022-08-09
US12166126B2 (en) 2024-12-10
TW202107710A (zh) 2021-02-16
US20250063759A1 (en) 2025-02-20
CN112310200B (zh) 2025-09-12
CN112310200A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
CN109427898B (zh) 形成半导体器件的方法
TWI839552B (zh) 閘極結構、半導體元件及其形成方法
US12376340B2 (en) Nanosheet field-effect transistor device and method of forming
TWI780685B (zh) 形成半導體裝置的方法
TWI837803B (zh) 半導體結構及其製造方法
TW202310176A (zh) 製造半導體裝置的方法
US20250266290A1 (en) Multigate Device Structure with Engineered Cladding and Method Making the Same
US20240282816A1 (en) Nanosheet field-effect transistor device and method of forming
TW202331994A (zh) 半導體結構及其形成方法
US20250366101A1 (en) Semiconductor structure including nanosheet channel structure and method for forming the same
TWI896297B (zh) 半導體裝置及其形成方法
TWI875202B (zh) 半導體裝置及其形成方法
US11923360B2 (en) Semiconductor device and method for forming the same
US20250344476A1 (en) Selective deposition of mask for reducing nano sheet loss
US20250344428A1 (en) Selective bottom seed layer formation for bottom-up epitaxy
US20250234607A1 (en) Semiconductor structure and method of forming the same
TW202602247A (zh) 半導體裝置及其形成方法
CN121240524A (zh) 半导体装置及其形成方法