TWI839143B - 記憶體裝置 - Google Patents
記憶體裝置 Download PDFInfo
- Publication number
- TWI839143B TWI839143B TW112107968A TW112107968A TWI839143B TW I839143 B TWI839143 B TW I839143B TW 112107968 A TW112107968 A TW 112107968A TW 112107968 A TW112107968 A TW 112107968A TW I839143 B TWI839143 B TW I839143B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- word line
- conductive
- memory device
- control gate
- Prior art date
Links
- 229910000314 transition metal oxide Inorganic materials 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 230000005641 tunneling Effects 0.000 abstract description 12
- 239000004065 semiconductor Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 3
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 229910004611 CdZnTe Inorganic materials 0.000 description 1
- 229910019044 CoSix Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004262 HgTe Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 241000764773 Inna Species 0.000 description 1
- 229910000661 Mercury cadmium telluride Inorganic materials 0.000 description 1
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 1
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910007709 ZnTe Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本揭露提供一種記憶體裝置，其包括基底、穿隧介電層、堆疊結構、字元線結構、第一導電通孔以及第二導電通孔。基底包括陣列區以及鄰接陣列區且在第一方向上彼此相對的第一連接區和第二連接區。穿隧介電層在基底的陣列區上。堆疊結構在穿隧介電層上且在第一方向上延伸。每個堆疊結構包括依序堆疊於穿隧介電層上的浮置閘極層、閘間介電層以及控制閘極層。字元線結構在堆疊結構上且在第一方向上延伸。每個字元線結構包括依序堆疊於控制閘極層上的過渡金屬氧化物層、導體層以及頂蓋層。第一導電通孔在第一連接區上且電性連接至導體層。第二導電通孔在第二連接區上且電性連接至控制閘極層。
Description
本發明是有關於一種半導體裝置，且特別是有關於一種記憶體裝置。
記憶體可分為非揮發性記憶體（non-volatile memory，NVM）和揮發性記憶體（volatile memory，VM）。非揮發性記憶體由於具有使存入的資料在斷電後也不會消失的優點，因此廣泛應用於個人電腦和其他電子設備中。快閃記憶體（flash memory）是一種常見的非揮發性記憶體，其可包括依序堆疊於基底上之穿隧介電層、浮置閘極（floating gate，FG）、閘間介電層及控制閘極（control gate，CG），其中控制閘極與設置在其上之字元線電性連接，如此可藉由字元線對控制閘極施加操作電壓。然而，字元線與控制閘極之間的電性連接可能存在一些因素而影響兩者的電性連接。舉例來說，字元線與控制閘極之間可能存在不同材料彼此接觸的介面，其可能是造成電阻不穩定而影響電性連接的因素之一，或者在形成字元線的過程中產生氧化物並造成線寬頸縮（trace necking）的問題，其可能是造成電阻上升而影響電性連接的因素之一。
隨著電子裝置的尺寸不斷縮小且使用者對於電子裝置性能的要求不斷提升的情況下，上述因素對於字元線與控制閘極之間的電性連接的影響已逐漸受到研究人員的關注。
本發明提供一種記憶體裝置，其字元線結構被設計為包括堆疊於控制閘極層上的過渡金屬氧化物層以及堆疊於過渡金屬氧化物層上的導體層，如此可使得所形成之字元線結構沒有線寬頸縮（trace necking）的問題，使得字元線結構具有良好的接觸電阻。
本發明一實施例提供一種記憶體裝置，其包括基底、穿隧介電層、多個堆疊結構、多個字元線結構、多個第一導電通孔以及多個第二導電通孔。基底包括陣列區以及鄰接陣列區且在第一方向上彼此相對設置的第一連接區和第二連接區。穿隧介電層設置在基底的陣列區上。多個堆疊結構設置在穿隧介電層上且在第一方向上延伸並在不同於第一方向的第二方向上排列。堆疊結構中的每一者包括依序堆疊於穿隧介電層上的浮置閘極層、閘間介電層以及控制閘極層。多個字元線結構分別設置在多個堆疊結構上且在第一方向上延伸並在第二方向上排列。字元線結構中的每一者包括依序堆疊於控制閘極層上的過渡金屬氧化物層、導體層以及頂蓋層。多個第一導電通孔設置在第一連接區上且電性連接至多個導體層。多個第二導電通孔設置在第二連接區上且電性連接至多個控制閘極層。
在一些實施例中，堆疊結構包括在第一連接區上方與字元線結構重疊的第一部分以及在第二連接區上方不與字元線結構重疊的第二部分。
在一些實施例中，第一導電通孔直接接觸第一部分上方的導體層，第二導電通孔直接接觸第二部分中的控制閘極層。
在一些實施例中，第二導電通孔在第一方向上與字元線結構間隔開來。
在一些實施例中，記憶體裝置更包括覆蓋堆疊結構以及字元線結構的絕緣層。第一導電通孔及第二導電通孔埋設於絕緣層中。第二導電通孔藉由絕緣層與字元線結構間隔開來。
在一些實施例中，絕緣層包括設置在相鄰的兩個堆疊結構之間的空氣隙。
在一些實施例中，空氣隙延伸至相鄰的兩個字元線結構之間。
在一些實施例中，過渡金屬氧化物層為可變電阻層，通過導體層和控制閘極層對可變電阻層施加成形電壓（forming voltage）以於可變電阻層中形成導電絲（conductive filament）。
在一些實施例中，記憶體裝置的讀取操作包括：對可變電阻層施加成形電壓以於可變電阻層中形成導電絲；以及在形成導電絲之後，對控制閘極層施加小於成形電壓的讀取電壓。
在一些實施例中，字元線結構包括設置在導體層與過渡金屬氧化物層之間的金屬矽化物層。
基於上述，在上述記憶體裝置中，由於字元線結構被設計為包括堆疊於控制閘極層上的過渡金屬氧化物層以及堆疊於過渡金屬氧化物層上的導體層，如此可使得所形成之字元線結構沒有線寬頸縮（trace necking）的問題，使得字元線結構具有良好的接觸電阻。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。
應當理解，當諸如元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者也可存在中間元件。若當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，則不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接，而「電性連接」或「耦合」可為二元件間存在其它元件。本文中所使用的「電性連接」可包括物理連接（例如有線連接）及物理斷接（例如無線連接）。
本文使用的「約」、「近似」或「實質上」包括所提到的值和在所屬技術領域中具有通常知識者能夠確定之特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制）。例如，「約」可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的「約」、「近似」或「實質上」可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。
使用本文中所使用的用語僅為闡述例示性實施例，而非限制本揭露。在此種情形中，除非在上下文中另有解釋，否則單數形式包括多數形式。
圖1是本發明一實施例的記憶體裝置的俯視示意圖。圖2是本發明一實施例的沿圖1的線A-A’所截取的剖面示意圖。圖3是本發明一實施例的沿圖1的線B-B’所截取的剖面示意圖。為了方便說明，圖1僅示出了堆疊結構ST中的控制閘極層140以及字元線結構WLS中的導體層160的俯視示意圖。
請參照圖1至圖3，記憶體裝置可包括基底100、穿隧介電層110、多個堆疊結構ST、多個字元線結構WLS、多個第一導電通孔VA1以及多個第二導電通孔VA2。
基底100可包括陣列區AR以及鄰接陣列區AR且在第一方向D1上彼此相對設置的第一連接區CR1和第二連接區CR2。
在一些實施例中，基底100可包括形成於半導體基底上的位元線（未示出）以及間隔開相鄰的兩條位元線的隔離結構（未示出）。半導體基底的半導體材料可包括元素半導體、合金半導體或化合物半導體。舉例而言，元素半導體可包括Si或Ge。合金半導體可包括SiGe、SiGeC等。化合物半導體可包括SiC、III-V族半導體材料或II-VI族半導體材料。III-V族半導體材料可包括GaN、GaP、GaAs、AlN、AlP、AlAs、InN、InP、InAs、GaNP、GaNAs、GaPAs、AlNP、AlNAs、AlPAs、InNP、InNAs、InPAs、GaAlNP、GaAlNAs、GaAlPAs、GaInNP、GaInNAs、GaInPAs、InAlNP、InAlNAs或InAlPAs。II-VI族半導體材料可包括CdS、CdSe、CdTe、ZnS、ZnSe、ZnTe、HgS、HgSe、HgTe、CdSeS、CdSeTe、CdSTe、ZnSeS、ZnSeTe、ZnSTe、HgSeS、HgSeTe、HgSTe、CdZnS、CdZnSe、CdZnTe、CdHgS、CdHgSe、CdHgTe、HgZnS、HgZnSe、HgZnTe、CdZnSeS、CdZnSeTe、CdZnSTe、CdHgSeS、CdHgSeTe、CdHgSTe、HgZnSeS、HgZnSeTe或HgZnSTe。半導體材料可摻雜有第一導電型的摻雜物或與第一導電型互補的第二導電型的摻雜物。舉例而言，第一導電型可為N型，而第二導電型可為P型。
穿隧介電層110設置在基底100的陣列區AR上。在一些實施例中，穿隧介電層110可包括如氧化矽等用於穿隧介電層的介電材料。在一些實施例中，穿隧介電層110可的形成方法可包括化學氣相沉積法、熱氧化法或其組合。
堆疊結構ST可設置在穿隧介電層110上且在第一方向D1上延伸並在不同於第一方向D1的第二方向D2上排列。堆疊結構ST中的每一者可包括依序堆疊於穿隧介電層110上的浮置閘極層120、閘間介電層130以及控制閘極層140。
在一些實施例中，浮置閘極層120可包括如摻雜多晶矽、非摻雜多晶矽或其組合等導體材料。在一些實施例中，閘間介電層130可包括由氧化物/氮化物/氧化物（Oxide/Nitride/Oxide，ONO）所構成的複合層，但本發明並不限於此，此複合層可為三層、五層或更多層。在一實施例中，控制閘極層140可包括如摻雜多晶矽、非摻雜多晶矽或其組合等導體材料。
多個字元線結構WLS分別設置在多個堆疊結構ST上且在第一方向D1上延伸並在第二方向D2上排列。字元線結構WLS中的每一者可包括依序堆疊於控制閘極層140上的過渡金屬氧化物層150、導體層160以及頂蓋層170。如此一來，由於過渡金屬氧化物層150先形成於控制閘極層140上，故在後續形成導體層160的過程中能夠減少甚至是避免氧化物的生成，並且不會有線寬頸縮（trace necking）的問題，使得字元線結構WLS與堆疊結構ST之間的電性連接能夠得到改善。
過渡金屬氧化物層150可包括如氧化鎢（WO）等用於可變電阻層（例如用於RRAM中的可變電阻層的材料）的材料，使得過渡金屬氧化物層150可如同RRAM中的可變電阻層，能夠通過導體層160（可視為RRAM中的上電極）和控制閘極層140（可視為RRAM中的下電極）對過渡金屬氧化物層150施加成形電壓（forming voltage）以於過渡金屬氧化物層150中形成導電絲（conductive filament），如此可使得過渡金屬氧化物層150能夠從高阻態轉變為低阻態，進而讓字元線結構WLS具有穩定且良好的接觸電阻，以改善記憶體裝置的程式化效率（program efficiency，PGM efficiency）。在一些實施例中，成形電壓可例如為約10V。
另一方面，記憶體元件在進行多次操作循環後，電荷可能會累積在穿隧介電層110中而有次臨界擺幅劣化（subthreshold swing degradation，又稱為S.S degradation）的問題，上述對過渡金屬氧化物層150所施加的成形電壓可修復經多次操作循環後的穿隧介電層110，使得次臨界擺幅能夠降低，進而改善次臨界擺幅劣化的問題。
在一些實施例中，記憶體裝置的讀取操作可包括以下步驟。首先，過渡金屬氧化物層150施加成形電壓以於過渡金屬氧化物層150中形成導電絲。接著，在形成導電絲之後，對控制閘極層140施加小於成形電壓的讀取電壓（例如約2V）。
導體層160可包括依序堆疊於過渡金屬氧化物層150上的金屬矽化物層162、金屬層164以及金屬氮化物層166。在一些實施例中，金屬矽化物層162可例如是矽化鎢（WSi
x）。在一些實施例中，金屬層164可包括如鎢（W）等金屬材料。在一些實施例中，金屬氮化物層166可包括如氮化鎢（WN）等金屬氮化物材料。在一些實施例中，頂蓋層170可包括如氮化矽、氮氧化矽或其組合等的介電材料。
第一導電通孔VA1設置在第一連接區CR1上且電性連接至字元線結構WLS的導體層160。第二導電通孔VA2設置在第二連接區CR2上且電性連接至堆疊結構ST的控制閘極層140。在一些實施例中，第一導電通孔VA1可與導體層160中的金屬氮化物層166接觸。在一些替代實施例中，第一導電通孔VA1可穿過金屬氮化物層166與金屬層164直接接觸。在一些實施例中，第二導電通孔VA2的底表面可與控制閘極層140的頂表面共面。在一些替代實施例中，第二導電通孔VA2可延伸至控制閘極層140中，使得第二導電通孔VA2的底表面的水平高度低於控制閘極層140的頂表面的水平高度。
在一些實施例中，堆疊結構ST包括在第一連接區CR1上方與字元線結構WLS重疊的第一部分以及在第二連接區CR2上方不與字元線結構重疊WLS的第二部分。第一導電通孔VA1可直接接觸第一部分上方的導體層160，而第二導電通孔VA2可直接接觸第二部分中的控制閘極層140。在一些實施例中，第二導電通孔VA2在第一方向D1上與字元線結構WLS間隔開來。
在一些實施例中，導體層160於第一連接區CR1中可包括與第一導電通孔VA1接觸的接墊部分168，而控制閘極層140於第二連接區CR2中可包括與第二導電通孔VA2接觸的接墊部分142。在一些實施例中，接墊部分168在第二方向D2上的尺寸可大於導體層160於第二方向D2上的尺寸。在一些實施例中，接墊部分142在第二方向D2上的尺寸可大於控制閘極層140於第二方向D2上的尺寸。
在一些實施例中，第一導電通孔VA1和第二導電通孔VA2可各自包括如鎢（W）、鈷（Co）、鋁（Al）、矽化鎢（WSi
x）或矽化鈷（CoSi
x）等的導電材料。
在一些實施例中，記憶體裝置可包括覆蓋堆疊結構ST以及字元線結構WLS的絕緣層180，其中第一導電通孔VA1及第二導電通孔VA2埋設於絕緣層180中，且第二導電通孔VA2藉由絕緣層180與字元線結構WLS間隔開來。在一些實施例中，絕緣層180可填入相鄰的兩個堆疊結構ST之間的空間。絕緣層180可未填滿相鄰的兩個堆疊結構ST之間的空間而於相鄰的兩個堆疊結構ST之間形成空氣隙AG。在一些實施例中，絕緣層180可填入相鄰的兩個字元線結構WLS之間的空間。絕緣層180可未填滿相鄰的兩個字元線結構WLS之間的空間，使得空氣隙AG延伸至相鄰的兩個字元線結構WLS之間。在絕緣層180包括空氣隙AG的實施例中，絕緣層180可採用填隙能力較差的絕緣材料或製程來形成。
綜上所述，在上述實施例的記憶體裝置中，由於字元線結構被設計為包括堆疊於控制閘極層上的過渡金屬氧化物層以及堆疊於過渡金屬氧化物層上的導體層，如此可使得所形成之字元線結構沒有線寬頸縮（trace necking）的問題，使得字元線結構具有良好的接觸電阻。
100:基底
110:穿隧介電層
120:浮置閘極層
130:閘間介電層
140:控制閘極層
142:接墊部分
150:過渡金屬氧化物層
160:導體層
162:金屬矽化物層
164:金屬層
166:金屬氮化物層
168:接墊部分
170:頂蓋層
180:絕緣層
AR:陣列區
AG:空氣隙
CR1:第一連接區
CR2:第二連接區
D1:第一方向
D2:第二方向
ST:堆疊結構
VA1:第一導電通孔
VA2:第二導電通孔
WLS:字元線結構
圖1是本發明一實施例的記憶體裝置的俯視示意圖。
圖2是本發明一實施例的沿圖1的線A-A’所截取的剖面示意圖。
圖3是本發明一實施例的沿圖1的線B-B’所截取的剖面示意圖。
100:基底
110:穿隧介電層
120:浮置閘極層
130:閘間介電層
140:控制閘極層
150:過渡金屬氧化物層
160:導體層
162:金屬矽化物層
164:金屬層
166:金屬氮化物層
170:頂蓋層
180:絕緣層
ST:堆疊結構
VA1:第一導電通孔
VA2:第二導電通孔
WLS:字元線結構
Claims (9)
- 一種記憶體裝置，包括：基底，包括陣列區以及鄰接所述陣列區且在第一方向上彼此相對設置的第一連接區和第二連接區；穿隧介電層，設置在所述基底的所述陣列區上；多個堆疊結構，設置在所述穿隧介電層上且在所述第一方向上延伸並在不同於所述第一方向的第二方向上排列，其中所述堆疊結構中的每一者包括依序堆疊於所述穿隧介電層上的浮置閘極層、閘間介電層以及控制閘極層；多個字元線結構，分別設置在多個所述堆疊結構上且在所述第一方向上延伸並在所述第二方向上排列，其中所述字元線結構中的每一者包括依序堆疊於所述控制閘極層上的過渡金屬氧化物層、導體層以及頂蓋層；多個第一導電通孔，設置在所述第一連接區上且電性連接至多個所述導體層；以及多個第二導電通孔，設置在所述第二連接區上且電性連接至多個所述控制閘極層，其中所述堆疊結構包括在所述第一連接區上方與所述字元線結構重疊的第一部分以及在所述第二連接區上方不與所述字元線結構重疊的第二部分。
- 如請求項1所述的記憶體裝置，其中所述第一導電通孔直接接觸所述第一部分上方的所述導體層，所述第二導電通孔直接接觸所述第二部分中的所述控制閘極層。
- 如請求項2所述的記憶體裝置，其中所述第二導電通孔在所述第一方向上與所述字元線結構間隔開來。
- 如請求項3所述的記憶體裝置，更包括：絕緣層，覆蓋所述堆疊結構以及所述字元線結構，其中所述第一導電通孔及所述第二導電通孔埋設於所述絕緣層中，所述第二導電通孔藉由所述絕緣層與所述字元線結構間隔開來。
- 如請求項4所述的記憶體裝置，其中所述絕緣層包括設置在相鄰的兩個所述堆疊結構之間的空氣隙。
- 如請求項5所述的記憶體裝置，其中所述空氣隙延伸至相鄰的兩個所述字元線結構之間。
- 如請求項1所述的記憶體裝置，其中所述過渡金屬氧化物層為可變電阻層，通過所述導體層和所述控制閘極層對所述可變電阻層施加成形電壓(forming voltage)以於所述可變電阻層中形成導電絲(conductive filament)。
- 如請求項7所述的記憶體裝置，其中所述記憶體裝置的讀取操作包括：對所述可變電阻層施加所述成形電壓以於所述可變電阻層中形成所述導電絲；以及 在形成所述導電絲之後，對所述控制閘極層施加小於所述成形電壓的讀取電壓。
- 如請求項1所述的記憶體裝置，其中所述字元線結構包括設置在所述導體層與所述過渡金屬氧化物層之間的金屬矽化物層。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112107968A TWI839143B (zh) | 2023-03-06 | 2023-03-06 | 記憶體裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112107968A TWI839143B (zh) | 2023-03-06 | 2023-03-06 | 記憶體裝置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI839143B true TWI839143B (zh) | 2024-04-11 |
Family
ID=91618604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112107968A TWI839143B (zh) | 2023-03-06 | 2023-03-06 | 記憶體裝置 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI839143B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080074926A1 (en) * | 2005-07-12 | 2008-03-27 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory and fabrication method for the same |
| CN102194849A (zh) * | 2010-03-12 | 2011-09-21 | 北京大学 | 一种融入了阻变材料的多位快闪存储器 |
-
2023
- 2023-03-06 TW TW112107968A patent/TWI839143B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080074926A1 (en) * | 2005-07-12 | 2008-03-27 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory and fabrication method for the same |
| CN102194849A (zh) * | 2010-03-12 | 2011-09-21 | 北京大学 | 一种融入了阻变材料的多位快闪存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8269268B2 (en) | Charge trap flash memory device and memory card and system including the same | |
| US10784278B2 (en) | Memory device and manufacturing method thereof | |
| US7482619B2 (en) | Charge trap memory device comprising composite of nanoparticles and method of fabricating the charge trap memory device | |
| US20240090226A1 (en) | Semiconductor structure | |
| US11450657B2 (en) | Semiconductor device with improved electrostatic discharge or electro-over stress protection | |
| US11264498B2 (en) | Semiconductor device and method of fabricating the same | |
| TWI839143B (zh) | 記憶體裝置 | |
| US11217629B2 (en) | Semiconductor device and manufacturing method thereof | |
| US11380771B2 (en) | High electron mobility transistor device and manufacturing method thereof | |
| CN111180505B (zh) | 高电子迁移率晶体管元件及其制造方法 | |
| TWI697986B (zh) | 記憶體元件及其製造方法 | |
| US10714491B2 (en) | Memory device and manufacturing method thereof | |
| US10503014B2 (en) | Liquid crystal display comprising first and second color conversion layers and a thin film transistor on an upper substrate and method of manufacturing the same | |
| TWI852733B (zh) | 半導體裝置的形成方法 | |
| US11956979B2 (en) | Display device | |
| CN110838496B (zh) | 存储器元件及其制造方法 | |
| TWI835564B (zh) | 半導體結構及其形成方法 | |
| TWI828598B (zh) | 形成圖案的方法 | |
| TWI835557B (zh) | 內連線結構及其形成方法 | |
| US20230080859A1 (en) | Color conversion panel and display device including the same | |
| US20240243187A1 (en) | Semiconductor device and method of forming the same | |
| TW201931572A (zh) | 記憶體元件及其製造方法 | |
| TW202316671A (zh) | 高電子遷移率電晶體裝置 | |
| TW202425089A (zh) | 對準標記及其形成方法 | |
| CN116013955A (zh) | 半导体装置及其制造方法 |