TWI838874B

TWI838874B - 積體電路、ｃｍｏｓ影像感測器及其製造方法

Info

Publication number: TWI838874B
Application number: TW111135562A
Authority: TW
Inventors: 劉炤德; 陳思瑩; 洪志明; 洪瑞甫; 楊敦年; 王銓中; 黃冠傑
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2021-11-11
Filing date: 2022-09-20
Publication date: 2024-04-11
Also published as: US20230141681A1; TW202320348A; CN218351467U; JP7513671B2; JP2023071588A

Abstract

本公開的各種實施例針對半導體基底上的積體電路。第一和第二閘極結構設置在基底之上並且彼此橫向間隔開。在第一和第二閘極結構之間的半導體基底中設置了公共源極/汲極區。絕緣體層上覆於第一和第二閘極結構。源極/汲極接觸件延伸通過第一和第二閘極結構之間的絕緣體層以接觸公共源極/汲極區。第一和第二側壁分隔件結構分別沿著第一和第二閘極結構的外側壁設置，並且分別具有與源極/汲極接觸件相鄰的第一和第二外側壁。第一外側壁包括面向源極/汲極接觸件的第一側的至少兩個凹口，第二外側壁包括面向源極/汲極接觸件的第二側的至少兩個凹口。

Description

積體電路、CMOS影像感測器及其製造方法

本發明的實施例是有關於積體電路、CMOS影像感測器及其製造方法。

具有影像感測器的積體電路(integrated circuit，IC)廣泛用於現代電子裝置，例如相機和手機。互補金屬氧化物半導體(complementary metal-oxide semiconductor，CMOS)裝置已成為流行的IC影像感測器。與電荷耦合裝置(charge-coupled device，CCD)相比，CMOS影像感測器由於低功耗、小尺寸、快速資料處理、直接輸出資料和低製造成本而越來越受到青睞。某些類型的CMOS影像感測器包括前照式(front-side illuminated，FSI)影像感測器和背照式(back-side illuminated，BSI)影像感測器。

FSI影像感測器是一種成熟的技術，有利於具有較大畫素的低成本應用。在FSI影像感測器中，光在光偵測器(photodetector)處被收集之前，光會落在IC的前側，並通過製程後端(back-end-of-line，BEOL)金屬互連層的堆疊。通常，BEOL金屬層在個別的光偵測器上具有開口，以改善光到光偵測器的傳輸。相比之下，在BSI感測器中，光落在IC的背側，並且BEOL金屬互連結構設置在IC的前側，使得光在光偵測器處被收集之前不會穿過BEOL金屬互連的任何部分。FSI和BSI影像感測器都用於商業實施。

本發明實施例的一種積體電路包括：半導體基底；第一閘極結構和第二閘極結構設置在所述半導體基底之上並且彼此橫向隔開；公共源極/汲極區設置在所述第一閘極結構和所述第二閘極結構之間的所述半導體基底中；絕緣體層上覆於所述第一閘極結構和所述第二閘極結構；源極/汲極接觸件延伸通過在所述第一閘極結構和所述第二閘極結構之間的所述絕緣體層以接觸所述公共源極/汲極區；以及第一側壁分隔件結構和第二側壁分隔件結構分別沿所述第一閘極結構和所述第二閘極結構的外側壁設置，並分別具有與所述源極/汲極接觸件相鄰的第一外側壁和第二外側壁；以及其中所述第一外側壁包括沿所述第一外側壁面向所述源極/汲極接觸件的第一側的至少兩個凹口，並且其中所述第二外側壁包括沿所述第二外側壁面向所述源極/汲極接觸件的第二側的至少兩個凹口。

本發明實施例的一種影像感測器，包括：影像感測器基底；光偵測器設置在所述影像感測器基底內；以及畫素裝置設置在所述影像感測器基底上或內，並配置為選擇性地檢測來自所述光偵測器的電荷，所述畫素裝置包括設置在所述影像感測器基底之上的閘極結構，設置在所述影像感測器基底內的源極/汲極(S/D)區，以及在所述閘極結構的外側壁上的側壁分隔件結構，其中所述側壁分隔件結構包括沿所述外側壁的橫截面外表面的至少三個凹口。

本發明實施例的一種方法，包括：在半導體基底之上形成閘極結構；在所述閘極結構的上部表面之上並沿著所述閘極結構的多個側壁形成第一共形層；在所述第一共形層的上部表面之上並沿所述第一共形層的外側壁形成第二共形層；執行垂直回蝕刻所述第二共形層的第一蝕刻以去除所述第二共形層的多個橫向部分，從而在凸緣上留下沿所述第一共形層的所述外側壁的氮化物側壁分隔件；執行第二蝕刻，橫向回蝕刻所述第一共形層以在所述第一共形層的所述外側壁中的所述氮化物側壁分隔件的最上端與所述第一共形層相接處留下至少一個凹口；對沿所述閘極結構的所述外側壁的所述第一共形層以及位在所述凸緣上的所述氮化物側壁分隔件進行離子植入，從而形成所述半導體基底中的源極/汲極區；以及在所述離子植入後，進行第三蝕刻，至少部分去除所述氮化物側壁分隔件。

102、2104:半導體基底

104a:第一閘極結構

104b:第二閘極結構

106:閘極介電結構

108:輕摻雜汲極區

110:通道區

112:密封氧化物層

202:第一共形層

202a:第一內側層結構

202b:第二內側層結構

204:犧牲共形層

302a、302b:犧牲側壁分隔件結構

402、702a、702b、702c、702a’、702b’、702c’、702d:凹口

502:公共源極/汲極區

502a、502b:源極/汲極區

602:基底部分

604:圈部分

702:第二共形層/共形層/第一側壁分隔件結構

802:接觸件蝕刻停止層

804:絕緣體層

904:源極/汲極接觸件

904a:第一其他源極/汲極接觸件

904b:第二其他源極/汲極接觸件

1502a、1502b:犧牲分隔件結構/氮化物側壁分隔件結構

1902、1904、1906、1908、1910、1912、1914、1916、1918、1920:動作

2000A、2000B:電路圖

2002:浮動擴散節點

2004:光偵測器

2004a:光電二極體/第一光偵測器

2004b:光電二極體/第二光偵測器

2004c:光電二極體/第三光偵測器

2004d:光電二極體/第四光偵測器

2004e:第五光偵測器

2006:轉移電晶體

2008:電源

2010:重置電晶體

2012:源極隨耦器電晶體

2014:列選擇電晶體

2016:輸出

2100:影像感測器

2102:畫素裝置

2102a:第一畫素裝置

2102b:第二畫素裝置

2102c:第三畫素裝置

2102d:第四畫素裝置

2104b:背側

2104f:前側

2107a:第一塊材區

2107b:第二塊材區

2107c:第三塊材區

2107d:第四塊材區

2110a:第一集電極區

2110b:第二集電極區

2110c:第三集電極區

2110d:第四集電極區

2112a:第一轉移電晶體

2112b:第二轉移電晶體

2112c:第三轉移電晶體

2112d:第四轉移電晶體

2113:轉移閘介電層

2114a:第一橫向部分

2114b:第二橫向部分

2114c:第三橫向部分

2114d:第四橫向部分

2116a:第一垂直部分

2116b:第二垂直部分

2116c:第三垂直部分

2116d:第四垂直部分

2120a:第一浮動節點

2121a:第一通道區

2122:背側深溝渠隔離結構

2122a:彎曲的末端

2123:前側淺溝渠隔離結構

2124:影像裝置內連線結構

2126:導線

2128:接觸件

2130:通孔

2132:前側介電層

2134:彩色濾光片

2134a:第一彩色濾光片

2134b:第二彩色濾光片

2136:微透鏡

2136a:第一微透鏡

2136b:第二微透鏡

2138:入射光

2140:金屬網格結構

2141:圓化末端

2142:介電網格結構

2143、2302:網格結構

2146:緩衝層

2150:光線遮罩結構

2152:邏輯裝置

2154:邏輯半導體基底

2156:邏輯內連線接合結構

2158:影像裝置接合墊

2160:邏輯裝置接合墊

2162、2166:銅主體

2164、2168:阻障層

2170:邏輯內連線介電結構

2300:深溝渠隔離網格結構

2300a:第一環形段

2300b、2302a、2302b:環形段

2304:彎曲的轉角

2306:中央區

2308:邊緣區

2400:積體電路

2400a、2400b:第二側壁分隔件結構

A:第一高度

B:第二高度

C:側壁厚度

D:橫向間隔

d1:第一厚度

d2:第二厚度

d3:第三厚度

d4:第四厚度

d5:第五厚度

d6:第六距離

w1:第一寬度

w2:第二寬度

當結合隨附圖式閱讀時，自以下詳細描述最佳地理解本揭露的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，出於論述清楚的目的，可任意地增大或減小各種特徵的尺寸。

圖1-9示出了用於形成CMOS影像感測器的方法的一些實施例的一系列截面圖。

圖10-18示出了用於形成CMOS影像感測器的方法的一些其他實施例的一系列截面圖。

圖19示出了用於形成CMOS影像感測器的方法的一些實施例的流程圖。

圖20A-20B各自示出了根據一些實施例的用於包括在CMOS影像感測器中的單個畫素的電路示意圖。

圖21示出了根據一些實施例的CMOS影像感測器的畫素的俯視圖。

圖22示出了根據一些實施例的CMOS影像感測器的截面圖。

圖23示出了根據一些實施例的包括畫素陣列的CMOS影像感測器的簡化俯視圖。

圖24示出了根據一些實施例的具有在相鄰閘極結構的側壁分隔件結構之間向下延伸的源極/汲極接觸件的積體電路的截面圖。

圖25示出了與圖24的積體電路的一些實施例一致的俯視圖。

圖26-30示出了根據一些實施例的具有在相鄰閘極結構的側壁分隔件結構之間向下延伸的源極/汲極接觸件的各種積體電路的截面圖。

圖31示出了與圖30的積體電路的一些實施例一致的俯視圖。

以下揭露內容提供用於實施本發明的不同特徵的許多不同的實施例或實例。下文描述組件及配置的特定實例以簡化本揭露。當然，這些僅為實例且不意欲為限制性的。舉例而言，在以下描述中，在第二特徵之上或上形成第一特徵可包含第一特徵與第二特徵直接接觸地形成的實施例，且亦可包含可在第一特徵與第二特徵之間形成額外特徵使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複附圖標號及/或字母。此重複是出於簡單及清晰的目的，且本身並不指示所論述的各種實施例及/或組態之間的關係。

此外，為易於描述，本文中可使用諸如「在......之下」、「在......下方」、「下部」、「在......上方」、「上部」以及類似者的空間相對術語來描述如圖式中所示出的一個元件或特徵與另一元件或特徵的關係。除圖式中所描繪的定向之外，空間相對術語亦意欲涵蓋裝置在使用或操作中的不同定向。裝置可另外定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對描述詞可同樣相應地進行解譯。

BSI和FSI影像感測器包括設置在半導體基底中的光偵測器陣列。多個電晶體設置在半導體基底上並提供各個光偵測器之間的操作耦合。一些相鄰電晶體包括分別為相鄰電晶體共享並且分別佈置在相鄰電晶體的相鄰閘極結構之間的公共源極/汲極區。如在本公開的一些方面所理解的，希望縮放光偵測器和電晶體以使它們在未來的技術世代中更小，然而，多個閘極結構的最近側壁之間的間距對於所述縮放在某些方面充當「夾點(pinch point)」。因此，在本公開的一些方面，在製造影像感測器期間，最初沿相鄰閘極結構的最近側壁形成側壁分隔件結構。然後，在側壁分隔件結構就位的情況下，使用離子植入製程在側壁分隔件結構的最近側壁之間的基底中形成源極/汲極區。然後，在形成源極/汲極區之後，在橫向方向上回蝕刻側壁分隔件結構，以「加寬」側壁分隔件結構的最近側壁之間的橫向的間隔。形成額外的側壁分隔件層和/或接觸件蝕刻停止層，並且形成源極/汲極接觸件以接觸源極/汲極區。因為在製造過程中側壁分隔件結構已被回蝕刻以「加寬」相鄰閘極結構的最近側壁之間的橫向的間隔，所以「夾點」被移除，且現在閘極結構可以大約等於側壁分隔件結構被拉回的量更緊密地間隔在一起。因此，本技術提供具有比先前可實現的更高畫素密度的FSI和BSI影像裝置。

圖1-9示出了對應於本公開的一些實施例的影像感測器裝置的製造流程的示例。

在圖1中，提供了半導體基底102，並且在半導體基底102之上形成了閘極介電層，例如高k介電層。然後在閘極介電層之上形成閘電極層。閘電極和閘介電質被圖案化，例如通過在閘電極層之上形成罩幕(例如，光阻罩幕)，並在罩幕就位的情況下進行蝕刻，從而形成第一閘極結構104a和第二閘極結構104b，其分別藉由閘極介電結構106與半導體基底102分隔。然後例如通過離子植入在半導體基底102中形成輕摻雜汲極(lightly doped drain，LDD)區108。形成時，LDD區108具有第一摻雜類型，而在第一閘極結構104a和第二閘極結構104b下留下具有第二摻雜類型的通道區110。例如，第一摻雜類型可以是n型，第二摻雜類型可以是p型，反之亦然。在一些實施例中，密封氧化物層(seal oxide layer)112也可以沿著第一閘極結構104a和第二閘極結構104b的側壁存在。該密封氧化物層112在隨後的附圖中被省略，但應當理解，密封氧化物層也可以保持在原位並且在其他實施例中貫穿隨後的附圖。

在圖2中，第一共形層(conformal layer)202形成在第一和第二閘極結構的上部表面之上並且沿著第一和第二閘極結構的側壁形成。犧牲共形層(sacrificial conformal layer)204形成在第一共形層202的上部表面之上並且沿著第一共形層202的側壁形成。在一些實施例中，第一共形層202包含氧化物，例如二氧化矽，以及犧牲共形層204包含氮化物，例如氮化矽。

在圖3中，執行第一回蝕刻製程以去除圖2的犧牲共形層204中的橫向部分，從而在第一共形層202的基底部分分的上部表面上留下犧牲側壁分隔件結構(也稱為側壁分隔件)302a、犧牲側壁分隔件結構(也稱為側壁分隔件)302b。犧牲側壁分隔件結構302a、302b也沿第一共形層202的外側壁設置。在一些實施例中，第一回蝕刻製程對圖2的第一共形層202具有第一選擇性和對圖2的犧牲共形層204具有第二選擇性；並且第二選擇性可以比第一選擇性大約50：1。第一回蝕刻製程可以包括乾法蝕刻。

在圖4中，執行了第二蝕刻製程，該製程可以包括濕法蝕刻。這種第二蝕刻製程使第一共形層202中的基底部分變薄，從而降低了後續源極/汲極形成所需的植入能量。第二蝕刻製程還橫向地回蝕刻第一共形層202的經暴露的上部部分以在第一共形層202的外側壁中且犧牲側壁分隔件結構302a、302b的最上端與第一共形層202相接處留下凹口(indentation)402。在一些實施例中，第二蝕刻製程對第一共形層202具有第三選擇性和對犧牲側壁分隔件結構302a、302b具有第四選擇性；並且第三選擇性可以比第四選擇性大約100：1。在一些實施例中，第一共形層202的剩餘變薄部分具有第一高度A，並且第一共形層202的原始未變薄部分在犧牲側壁分隔件結構302a、302b下具有第二高度B，在一些實施例中，A：B的比率在1：20至4：5的範圍內。

在圖5中，對沿著閘極結構的外側壁的第一共形層202和位在第一共形層202的基底部分上的犧牲側壁分隔件結構302a、302b進行離子植入。在某些情況下可以接著進行退火的這種離子植入形成具有與LDD區108相同的第一摻雜類型的公共源極/汲極區502，儘管公共源極/汲極區502通常具有比LDD區108更高的摻雜劑濃度。

在圖6中，在離子植入之後，進行第三蝕刻製程以至少部分去除圖5中的犧牲側壁分隔件結構302a、302b。在圖6的示例中，犧牲側壁分隔件結構302a、302b和第一共形層的底部橫向的部分被完全去除，從而沿著第一閘極結構104a的外側壁留下第一內側層結構202a，以及沿著第二閘極結構104b的外側壁留下第二內側層結構202b。這可以通過濕法蝕刻和/或乾法蝕刻來實現，並且所使用的蝕刻可以對第一共形層202和犧牲側壁分隔件結構302a、302b具有不同的選擇性。例如，在一些情況下，蝕刻在第一共形層202和犧牲側壁分隔件結構302a、302b之間可以具有大於或等於100：1的選擇性。因此，在第三蝕刻製程之後，第一內側層結構202a可以包括基底部分602和從基底部分向上延伸的圈部分(collar portion)604。此外，在一些實施例中，圈部分具有側壁厚度C，並且在第一閘極結構104a和第二閘極結構104b的最近外側壁之間存在橫向間隔D，使得該結構在一些實施例中表現出範圍從1：20到3：20的比率C：D。該比率C：D是第一和第二閘極結構104a、104b的最近側壁在形成源極/汲極接觸件時可能充當「夾點」的範圍。因此，在這個範圍內，減小犧牲側壁分隔件結構302a、302b的寬度將有助於減少這個夾點，並提供具有更高畫素密度的積體電路。

在圖7中，第二共形層702在第一內側層結構202a和第二內側層結構202b之上形成。由於其共形性質，第二共形層702沿其每個外側壁具有至少三個凹口702a、702b、702c並且對應於第一和第二內側層結構202a、202b的凹口。在一些實施例中，第二共形層702是氧化物，例如二氧化矽，並且可以具有與第一和第二內側層結構202a、202b相同的組成。

在圖8中，在第二共形層702之上形成接觸件蝕刻停止層802，以及在接觸件蝕刻停止層802之上形成絕緣體層804，例如低k介電層。可以對絕緣體層804的上部表面執行化學機械平坦化(chemical mechanical planarization，CMP)操作以提供平坦化或水平的上部表面。

在圖9中，源極/汲極接觸件904通過絕緣體層804、接觸件蝕刻停止層802和第二共形層702形成。因此，第一和第二側壁分隔件結構具有面向源極/汲極接觸件904的相對側壁的外側壁並且分別沿著第一和第二閘極結構104a、104b的外側壁設置。第一和第二側壁分隔件結構的第一和第二外側壁各有至少有兩個凹口的外側壁。在圖9的示例中，如果源極/汲極接觸件904具有第一寬度w1(圖9中相對寬的源極/汲極接觸件)，則第一和第二側壁分隔件結構各具有兩個凹口702b、702c。然而，如果源極/汲極接觸件具有第二寬度w2(圖9中相對較窄的源極/汲極接觸件)，則第一和第二側壁分隔件結構各具有三個凹口702a、702b、702c。

圖10-18的方法類似於圖1-9的方法，因此相應的附圖標號表示相應元件。然而，儘管圖6顯示了犧牲分隔件結構被完全去除的示例，圖15的實施例顯示了犧牲分隔件結構僅被部分去除的示例。因此，圖15中的犧牲分隔件結構1502a、1502b的尺寸相對於圖14已減小(詳細來說犧牲分隔件結構已橫向變薄並高度減小)，但仍位於第一共形層的基底部分602的凸緣(ledge)上。在一些實施例中，圖15中的每個犧牲分隔件結構1502a、1502b的橫向寬度小於圖14中的側壁分隔件302a、302b的橫向寬度的70%，或者在圖14中的橫向寬度的50%和1%之間，或在圖14中的橫向寬度的60%和20%之間。因此，圖15中的犧牲分隔件結構1502a、1502b可以小於第一共形層的凸緣寬度的70%，可以在圖14中第一共形層的凸緣寬度的50%和1%之間，或者可以在圖14中的第一共形層的凸緣寬度的60%和20%之間。此外，當在圖16中形成第二共形層702時，第二共形層沿閘極結構的每個外側壁具有至少四個凹口702a、702b、702c、702d。

圖19示出了根據一些實施例的流程圖。下面對圖19的描述以圖1-18的截面圖為例。然而，應當理解，雖然圖1-18和圖19被描述為一系列動作，但是這些示出和/或描述的動作不限制在其他實施例中可以改變動作的順序，並且方法所公開的也適用於其他結構。在其他實施例中，一些示出和/或描述的動作可以全部或部分省略，並且其他不需要示出的動作也可以插入到圖1-19的製造流程中。

在動作1902中，在半導體基底上形成閘電極。因此，動作1902可以與圖1和/或圖10的一些實施例一致。

在動作1904中，第一共形層形成在閘電極的上部表面之上並且沿著閘電極的多個側壁形成。在動作1906中，犧牲共形層形成在第一共形層的上部表面之上並且沿著第一共形層的多個側壁形成。因此，動作1904和1906可以與圖2和/或圖11的一些實施例一致。

在動作1908中，執行第一蝕刻，以垂直地回蝕刻犧牲共形層以去除犧牲共形層的橫向部分，從而沿第一共形層的多個外側壁留下多個犧牲分隔件。因此，動作1908可以與圖3和/或圖12的一些實施例一致。

在動作1910中，執行第二蝕刻，以橫向地回蝕刻第一共形層，以在第一共形層的多個外側壁的多個犧牲分隔件的最上端與第一共形層相接處中留下多個凹口。因此，動作1910可以與圖4和/或圖13的一些實施例一致。

在動作1912中，對沿第一閘電極的外側壁的第一共形層以及位在第一共形層的凸緣上的多個犧牲分隔件進行離子植入。因此，動作1912可以與圖5和/或圖14的一些實施例一致。

在動作1914中，在離子植入之後，進行第三蝕刻，以至少部分去除多個犧牲分隔件。在某些情況下，例如在圖6中，回蝕刻多個犧牲分隔件和第一共形層以完全地去除多個犧牲分隔件，從而完全清除第一共形層的凸緣。在其他情況下，例如在圖15中，回蝕刻多個犧牲分隔件和第一共形層僅部分去除多個犧牲分隔件，使得多個犧牲分隔件的一些部分留在第一共形層的凸緣上。因此，動作1914可以與圖6和/或圖15的一些實施例一致。

在動作1916中，在第一共形層上形成第二共形層。在某些情況下，第二共形層可以具有與第一共形層相同的材料成分，例如氧化物(例如二氧化矽)，儘管在其他實施例中第一和第二共形層也可以具有不同的成分。因此，動作1916可以與圖7和/或圖16的一些實施例一致。

在動作1918中，在第二共形層之上形成接觸件蝕刻停止層(CESL)，其也可以是共形層。然後在CESL之上形成絕緣體層，並且可以對絕緣體層的上部表面進行化學機械平坦化(CMP)操作。因此，動作1918可以與圖8和/或圖17的一些實施例一致。

在動作1920中，通過絕緣體層、CESL、第二共形層形成接觸件開口；並且在接觸件開口中形成與源極/汲極區歐姆耦合的源極/汲極接觸件。因此，動作1920可以與圖9和/或圖18的一些實施例一致。

在某些情況下，影像感測器裝置包括多個具有相應電路的光偵測器，以便影像感測器裝置可以捕獲具有大量畫素的圖像。參考圖20A，提供了根據一些實施例的對應於單個畫素的影像感測器的一些實施例的電路圖2000A。如圖所示，浮動擴散節點(floating diffusion node，FDN)2002通過轉移電晶體(transfer transistor)2006選擇性地耦合到光偵測器(photodetector)2004。FDN2002還通過重置電晶體(reset transistor)2010選擇性地耦合到電源2008。光偵測器2004例如可以是單個光電二極體2004a，和/或電源2008例如可以是諸如VDD線的直流(DC)電源。轉移電晶體2006被配置為選擇性地將光偵測器2004中累積的電荷轉移到FDN2002，以及重置電晶體2010被配置為設置(例如，清除或預充電)存儲在FDN2002中的電荷。FDN2002選通選擇性地將電源2008耦合到列選擇電晶體(row select transistor)2014的源極隨耦器電晶體(source follower transistor)2012，並且列選擇電晶體2014選擇性地將源極隨耦器電晶體2012耦合到輸出(output)2016。源極隨耦器電晶體2012被配置為非破壞性地讀取和放大存儲在FDN2002處的電荷，並且列選擇電晶體2014被配置為選擇畫素感測器用於讀出。

圖20B示出了與圖20A類似的另一個電路圖2000B，除了圖20B中的光偵測器2004包括四個光電二極體2004a-2004d而不是如圖20A所示的單個光電二極體2004a。圖20B的電路提供了更大的集光能力，而圖20A的電路提供了更緊湊的佈局，但根據實施情況，兩者都可能是合乎需要的。其他數量的光電二極體或其他光偵測器也可以包括在畫素感測器中，並且畫素感測器還可以包括比示出的四個電晶體更多或更少的電晶體。例如，影像感測器的其他實施例可以包括兩個、三個、五個或六個電晶體。

現在同時參考的圖21和圖22描繪了可以與圖20B的示意圖一致的影像感測器2100的一些實施例。更具體地，圖21示出了影像感測器2100的俯視圖，且圖22示出了影像感測器2100的橫截面圖，如剖面線A-A’所示。應當理解，圖21和圖22是簡化圖，並且在實際實例中經常存在其他未示出的特徵。此外，雖然圖21顯示了四個光偵測器圍繞中心點徑向佈置，其中所述中心點常對應於FDN2002，但在其他實施例中，可以使用其他佈置，例如可以圍繞中心點佈置三個光偵測器、五個光偵測器等；或者光偵測器在其他實施例中可能缺少中心點。

影像感測器2100包括排列在半導體基底2104中或之上的多個畫素裝置，在一些實施例中，半導體基底2104也可以稱為影像感測器基底。在所示的示例中，多個畫素裝置2102包括以網格狀方式佈置的第一畫素裝置2102a、第二畫素裝置2102b、第三畫素裝置2102c和第四畫素裝置2102d，但通常可以存在任何數量的畫素裝置。由於多個畫素裝置2102通常具有彼此相同的特徵，而不是單獨調用每個個別畫素裝置的每個特徵，以下描述將參考第一畫素裝置2102a，應理解第一畫素裝置2102a的每個描述的特徵適用於每個其他個別畫素裝置。此外，應當理解，雖然多個畫素裝置2102中的每一個通常具有彼此相同的特徵，但是多個畫素裝置中的一個或多個(例如，第一畫素裝置2102a)可以具有相對於另一個畫素裝置(例如，第二畫素裝置2102b、第三畫素裝置2102c和第四畫素裝置2102d)的佈局可以旋轉和/或稍微改變的佈局例如為了將多個畫素裝置2102在網格中「平鋪(tile)」在一起。

第一畫素裝置2102a包括第一光偵測器2004a。第一光偵測器2004a由光接面(photojunction)定義，其中光接面為半導體基底2104的第一塊材區(first bulk region)2107a與第一集電極區(first collector region)2110a相接處。第一塊材區2107a和第一集電極區2110a具有相反的摻雜類型，使得第一光偵測器2004a可以例如對應於PN接面或其他合適的光接面。例如，第一塊材區2107a可以是p型，且第一集電極區2110a可以是n型。第二光偵測器2004b、第三光偵測器2004c、第四光偵測器2004d分別包括第二塊材區2107b、第三塊材區2107c、第四塊材區2107d；以及分別包括第二集電極區2110b、第三集電極區2110c和第四集電極區2110d。

第一畫素裝置2102a更包括設置在第一光偵測器2004a之上的第一轉移電晶體2112a。第一轉移電晶體2112a包括轉移閘電極，該轉移閘電極包括在半導體基底2104的前側2104f之上延伸的第一橫向部分2114a和在半導體基底2104的前側2104f下方延伸到第一深度的第一垂直部分2116a。第一垂直部分2116a突出到第一集電極區2110a中，但通過轉移閘介電層2113與第一集電極區2110a隔開。轉移閘介電層2113可以是或包括例如二氧化矽、高k介電質和/或一些其他合適的介電質。第一浮動節點(first floating node)2120a具有與第一集電極區2110a相同的摻雜類型且與第一塊材區2107a相反的摻雜類型，使得第一通道區2121a在第一轉移閘電極的第一垂直部分2116a旁邊的第一塊材區2107a中延伸。第一轉移閘電極可以是或包括例如經摻雜的多晶矽和/或一些其他合適的導電材料，例如包括銅、鎢、鋁或其他的金屬。示出的實施例還分別示出了第二轉移電晶體2112b、第三轉移電晶體2112c和第四轉移電晶體2112d；分別具有第二橫向部分2114b和第二垂直部分2116b；第三橫向部分2114c和第三垂直部分2116c；和第四橫向部分2114d和第四垂直部分2116d。

背側深溝渠隔離結構2122包括從半導體基底2104的背側2104b延伸到半導體基底2104的前側2104f下方的第二深度的多個柱或環。背側深溝渠隔離結構2122橫向圍繞各個光偵測器的各個塊材區，以將光偵測器彼此電隔離和光隔離。因此，背側深溝渠隔離結構2122從半導體基底2104的背側2104b部分地向半導體基底2104的前側2104f延伸，但沒有穿過半導體基底2104的整個厚度。背側深溝渠隔離結構2122可以例如是或包括二氧化矽和/或一些其他合適的介電質。如圖22中可見，背側深溝渠隔離結構2122的每個柱或環包括彎曲的末端(curved distal end)2122a。

前側淺溝渠隔離結構2123包括從半導體基底2104的前側2104f延伸的多個柱或環。前側淺溝渠隔離結構2123橫向圍繞各個光偵測器的各個塊材區，以將光偵測器彼此電隔離和光隔離。因此，前側淺溝渠隔離結構2123從半導體基底2104的前側2104f部分地向半導體基底2104的背側2104b延伸，但沒有穿過半導體基底2104的整個厚度。前側淺溝渠隔離結構2123的高度通常比背側深溝渠隔離結構的高度短。前側淺溝渠隔離結構2123例如可以是或包括二氧化矽和/或一些其他合適的介電質。

影像裝置內連線結構2124設置在半導體基底2104的前側2104f之上。影像裝置內連線結構2124包括堆疊在轉移電晶體之上的多條導線2126、多個接觸件2128和多個通孔2130。導線(wire)2126和/或通孔2130可以是或包括相同的材料、鋁銅、鋁、銅、一些其他合適的導電材料或前述的任何組合。接觸件2128可以是或包括例如鎢、銅、鋁銅、一些其他合適的導電材料或前述的任何組合。前側介電層2132圍繞多條導線2126、多個接觸件2128、多個通孔2130和在半導體基底2104的前側上的其他結構。前側介電層2132可以是或包括例如二氧化矽、低k介電質、碳化矽、氮化矽、一些其他合適的介電質或前述的任何組合。

網格結構2143上覆於半導體基底2104的背側2104b。網格結構2143可以由金屬、介電質和/或金屬和介電質的組合構成。在所示的示例中，網格結構包括金屬網格結構2140，以及上覆於金屬網格結構2140的介電網格結構2142。在其他實施例中，金屬網格結構2140和介電網格結構可以相對於彼此垂直「翻轉」，和/或可以彼此垂直隔開，而不是如圖所示直接相互接觸。在各種實施例中，網格結構2143包括限定了直接上覆於多個光偵測器中的對應光偵測器的多個開口的多個側壁。網格結構2143包括一個或多個金屬層和/或一個或多個介電層，其被配置為減少相鄰光偵測器之間的串擾。此外，網格結構2143可被配置為通過全內反射(total internal reflection，TIR)將入射光引導至對應的下伏的光偵測器，從而進一步減少串擾並提高光偵測器的量子效率(quantum efficiency，QE)。在一些實施例中，網格結構2143的高度可以小於深溝渠隔離結構的高度，並且網格結構2143可以具有圓化末端(rounded distal end)2141。在一些實施例中，在所示的示例中，金屬網格結構2140可以是或包括例如鎢、銅、鋁、金、銀或一些其他合適的金屬，或前述的任何組合；和/或介電網格結構2142可以包括二氧化矽、氮化矽或高k介電質等材料。

在又一實施例中，多個彩色濾光片2134設置在網格結構2143的多個開口內。多個彩色濾光片2134被配置為傳輸特定波長的入射光，同時阻擋其他波長的入射光。此外，多個微透鏡(micro-lense)2136上覆於多個彩色濾光片2134並且被配置為將入射光聚焦到光偵測器。在一些實施例中，光偵測器2004被配置為檢測不同波長的入射光，例如紅光、綠光和藍光。為了便於這種檢測，例如，根據拜耳濾色鏡模式(Bayer-filter pattern)，各種彩色濾光片2134過濾不同波長的光，使得多個光偵測器2004檢測不同波長的光。因此，例如在操作期間，入射光2138照射到第一微透鏡 2136a，被引導通過第一彩色濾光片2134a，在該處入射光2138被過濾，然後過濾後的光朝向第一光偵測器2004a前進。過濾後的光與第一光偵測器2004a相互作用以轉換為電訊號，其係由光偵測器的電路(包括第一轉移電晶體2112a和影像裝置內連線結構2124)處理。類似地，第二微透鏡2136b將光引導通過第二彩色濾光片2134b並朝向第二光偵測器2004b。因此，多個光偵測器2004可以通過這些電訊號共同生成數位影像資料。

如圖22所示，緩衝層(buffer layer)2146可以佈置在光偵測器2004和彩色濾光片2134之間。在一些實施例中，緩衝層2146是介電質，例如二氧化矽或低k介電質材料。在所示的實施例中，光線遮罩結構(light shield structure)2150設置在緩衝層2146內，在半導體基底2104的背側2104b上方，並在網格結構2143的相鄰網格段之間橫向延伸。然而，在其他實施例中，光線遮罩結構2150可以佈置在與網格相同的平面上。因此，例如在一些實施例中，光線遮罩結構2150可以具有分別與網格結構2143的上部表面和下部表面大致水平或共面的上部表面和下部表面。在其他實施例中，光線遮罩結構2150可以具有分別與金屬網格結構2140的上部表面和下部表面大致水平或共面的上部表面和下部表面，和/或可以具有分別與介電網格結構2142的上部表面和下部表面大致水平或共面的上部表面和下部表面。光線遮罩結構2150直接上覆於多個光偵測器中的第五光偵測器2004e。在一些實施例中，光線遮罩結構2150具有終止於第一網格段下的第一端，並且具有終止於第二網格段下的第二端。在另外的實施例中，光線遮罩結構2150包括例如金屬材料(例如，銅、鋁、鈦、鉭、另一種金屬材料或前述的任何組合)、金屬氧化物(例如，氧化鋁(例如，Al₂O₃)、氧化鈦(TiO₂)、氧化鉭(Ta₂O₅)，另一種金屬氧化物或前述的任何組合)、介電材料(例如二氧化矽或另一種介電材料)、氮化物(例如氮化鈦、氮化鉭或另一種氮化物)、聚合物、有機材料、無機材料、另一種合適的材料或前述的任何組合。憑藉光線遮罩結構2150的材料、位置和/或形狀，光線遮罩結構2150被配置為阻擋/阻止至少一部分入射光到達第五光偵測器2004e。此外，光線遮罩結構2150從第一和第二光偵測器2004a、2004b的至少一部分橫向偏移，使得直接設置在第一和第二光偵測器2004a、2004b之上的入射光2138不被光線遮罩結構2150阻擋。從上面看，光線遮罩結構2150完全沿著畫素區的至少一側延伸。

邏輯裝置2152可以堆疊在影像裝置內連線結構2124之上，並且可以包括一個邏輯半導體基底2154和一個邏輯內連線結構2156。邏輯半導體基底2154可以包括單晶基底和/或絕緣體上半導體(semiconductor on insulator，SOI)基底等，並且包括許多半導體裝置，例如雙極接面型電晶體(bipolar junction transistor，BJT)、金屬氧化物半導體場效應電晶體(metal oxide semiconductor field effect transistor，MOSFET)，其可以表現為橫向電晶體、垂直電晶體或FinFET等。邏輯內連線結構2156通過影像裝置接合墊2158和邏輯裝置接合墊2160與影像裝置內連線結構2124電耦合。影像裝置接合墊2158具有梯形橫截面形狀並且包括銅主體2162和將銅主體與前側介電層2132分開的阻障層2164。類似地，邏輯裝置接合墊2160具有倒梯形橫截面形狀並且包括銅主體2166和將銅主體與邏輯內連線介電結構2170分開的阻障層2168。在影像裝置接合墊2158與邏輯裝置接合墊2160的接合界面，影像裝置接合墊2158可以與邏輯內連線介電結構2170的介電材料有部分界面；並且類似地，邏輯裝置接合墊2160可以具有與前側介電層2132的介電材料的部分界面。

如圖22的右側所示，重置電晶體2010可以具有在相鄰閘電極之間延伸的接觸件，由此閘電極的多個側壁分隔件與本文其他示例中描述的那些一致(例如，在圖24-31或其他說明和/或描述的實施例中)。

參考圖23，可以看到大量畫素的俯視圖(例如，包括六列和六行畫素的畫素網格，每個畫素對應於例如圖21的影像感測器2100)。在圖23中，每個畫素被示為被背側的深溝渠隔離(deep trench isolation，DTI)網格結構2300(對應於圖21的背側深溝渠隔離結構2122)以及由虛線表示的網格結構2302(例如，對應於圖21的網格結構2143)橫向圍繞。因此，可以看到，在更大的尺度上，DTI網格結構2300和網格結構2302各都具有由從上面看彼此相互融合的一系列環形結構組成的網格形狀。每個環形結構橫向圍繞對應的光偵測器的塊材區，並且多個環形結構相互融合以使背側溝渠隔離結構具有網格狀幾何形狀。在一些實施例中，每個環形結構的內部具有彎曲的轉角(curved corner)2304，且因此可以具有從上面看圓形中心開口、具有圓化轉角的方形中心開口、橢圓形中心開口或具有圓化轉角的矩形中心開口。此外，在畫素陣列的中央區(例如，中央區2306)中，DTI網格結構2300具有多個環狀結構，其在x方向和y方向上與網格結構2302的多個環狀結構基本對齊。例如，深溝渠隔離結構的第一環形段2300a和對應的網格結構的環形段2302a在畫素陣列的中央區2306中對齊。但是，當在y方向上從中央區2306向陣列的邊緣區移動時，網格結構2302的多個段在y方向上與DTI網格結構2300的多個段越來越偏移(並且當在y方向上從中心區更進一步移動時向中心區偏移更多)。類似地，當在x方向上從中央區向陣列的邊緣區移動時，網格結構2302的多個段在x方向上與DTI網格結構2300的多個段越來越偏移(並且當在x方向上從中心區更進一步移動時向中心區偏移更多)。例如，在右下方的邊緣區2308中，深溝渠隔離結構的環形段2300b和對應的網格結構的環形段2302b在陣列的邊緣區2308中在x方向和y方向上偏移。在入射光直接來自陣列中央區正上方的單個點的情況下，這種在x方向和y方向上增加的橫向偏移可以幫助網格結構(例如虛線所示的網格結構的環形段2302b)反射更多的光當其更接近邊緣區2308時，此在某些方面可以提供更好的性能。

圖24示出了根據一些實施例的積體電路2400的橫截面側視圖，以及圖25示出了對應的俯視圖。如圖24-25所示，積體電路2400包括半導體基底102、以及設置在半導體基底102之上並且彼此橫向間隔開的第一閘極結構104a和第二閘極結構104b。第一和第二閘極結構104a、104b通過閘極介電結構106(例如高k介電質)與基底的通道區110隔開。公共源極/汲極區502設置在第一和第二閘極結構104a、104b之間的半導體基底102中，並且絕緣體層804上覆於接觸件蝕刻停止層802以及第一和第二閘極結構104a、104b。第一側壁分隔件結構2400a和第二側壁分隔件結構2400b分別沿著第一閘極結構104a和第二閘極結構104b 的外側壁設置，並且分別具有與公共的源極/汲極接觸件904相鄰的第一外側壁和第二外側壁。第一側壁分隔件結構2400a和第二側壁分隔件結構2400b分別橫向圍繞第一閘極結構104a和第二閘極結構104b。公共的源極/汲極接觸件904通過第一和第二閘極結構之間的絕緣體層804延伸而接觸公共源極/汲極區502。第一其他源極/汲極接觸件904a和第二其他源極/汲極接觸件904b分別耦合到其他的源極/汲極區502a、502b。

第一側壁分隔件結構2400a具有最接近公共的源極/汲極接觸件904的第一外側壁，其包括面向公共的源極/汲極接觸件904的第一側的至少兩個凹口。第二側壁分隔件結構2400b具有最接近公共的源極/汲極接觸件904的第二外側壁，其包括面向公共的源極/汲極接觸件904的第二側的至少兩個凹口。在一些實施例中，第一和第二外側壁各自包括沿著面向源極/汲極接觸件的外側壁的至少三個凹口(例如，凹口702a、702b、702c和凹口702a’、702b’、702c’)或至少四個凹口。此外，在所示的示例中，第一和第二側壁分隔件結構2400a、2400b是對稱的，因為它們在兩個外側壁上具有兩個凹口。

在一些實施例中，第一和第二閘極結構104a、104b可以對應於CMOS影像感測器電路的源極隨耦器電晶體(例如，圖20的源極隨耦器電晶體2012)和列選擇電晶體(例如，圖20的列選擇電晶體2014)；和/或可以對應於一個或多個轉移電晶體(例如，圖20的轉移電晶體2006)和/或重置電晶體(例如，圖20的重置電晶體2010)的相鄰閘極結構；雖然通常閘極結構可以是任何類型電路中的任何電晶體，並且不限於畫素感測器電路。

圖26-29示出了根據一些實施例的積體電路的附加示例。在圖26-29中，第一側壁分隔件包括沿第一閘極結構104a的外側壁延伸並在第一閘極結構104a的上部表面之上橫向延伸的第一內側層結構202a；以及第二側壁分隔件包括沿第二閘極結構104b的外側壁延伸並在第二閘極結構104b的上部表面之上橫向延伸的第二內側層結構202b。第一和第二內側層結構包括基底部分602和從基底部分向上延伸的圈部分604。基底部分和圈部分橫向圍繞閘電極。基底部分602比圈部分604寬，使得基底部分的上部表面對應於凸緣。

第一側壁分隔件結構(在某些情況下也可稱為共形層702)在每個側壁分隔件的基底部分602和圈部分604的上部表面之上延伸。第一凹口702a對應於第一側壁分隔件結構的第一內轉角，其中所述第一內轉角在第一側壁分隔件結構的橫向表面與第一側壁分隔件結構的側壁相接處。第二凹口702b或702c對應於第一側壁間隔結構的第二內轉角。

在圖26-27中，第一側壁分隔件結構702完全覆蓋凸緣，使得第一側壁分隔件結構完全覆蓋第一內層結構的上部表面。第一側壁分隔件結構的第一外側壁包括沿第一外側壁面向公共的源極/汲極接觸件904的第一側的三個凹口，以及第二外側壁包括沿第二外側壁面向公共的源極/汲極接觸件904的第二側的三個凹口。

在圖28-29中，氮化物側壁分隔件結構1502a、1502b設置在第一內側層結構的基底部分602的凸緣上，且因此設置在第一內側層結構202a和第一側壁分隔件結構702的一些部分之間。在圖28中，第一外側壁包括沿著第一外側壁並且面向公共的源極/汲極接觸件904的第一側的四個凹口702a-702d，並且第二外側壁包括沿著第二外側壁並且面向公共的源極/汲極接觸件904的第二側的四個凹口。在圖29中，第一外側壁包括沿第一外側壁並面向公共的源極/汲極接觸件904的第一側的三個凹口702b-702d，並且第二外側壁也包括沿第二外側壁並面向公共的源極/汲極接觸件904的第二側的三個凹口。

圖30示出了具有減小的厚度的側壁分隔件的積體電路的另一個實施例的截面圖，並且圖31示出了根據與圖30一致的一些實施例的俯視圖。在該示例中，第一內分隔件結構可以具有約8nm至15nm的第一厚度d1，在一些實施例中為約12nm。分隔件結構可具有在對大高度的一半處的約5nm至10nm的第二厚度d2，在一些實施例中為約7nm。共形層可具有約5nm至20nm的第三厚度d3，在一些實施例中為約10nm。因此，側壁分隔件(包括第一內分隔件結構和共形層)的第四厚度d4可以為約15nm至約30nm，在一些實施例中為約23nm。接觸件蝕刻停止層可具有約20nm至40nm範圍的第五厚度d5，在一些實施例中為約30nm。第一閘極結構104a和第二閘極結構104b的內邊緣被第六距離d6間隔開，第六距離d6的範圍從大約120nm到大約170nm，在一些實施例中為大約146nm。

根據本揭露的一些實施例，積體電路包括：半導體基底；第一閘極結構和第二閘極結構設置在所述半導體基底之上並且彼此橫向隔開公共源極/汲極區設置在所述第一閘極結構和所述第二閘極結構之間的所述半導體基底中；絕緣體層上覆於所述第一閘極結構和所述第二閘極結構；源極/汲極接觸件延伸通過在所述第一閘極結構和所述第二閘極結構之間的所述絕緣體層以接觸所述公共源極/汲極區；以及第一側壁分隔件結構和第二側壁分隔件結構分別沿所述第一閘極結構和所述第二閘極結構的外側壁設置，並分別具有與所述源極/汲極接觸件相鄰的第一外側壁和第二外側壁；以及其中所述第一外側壁包括沿所述第一外側壁面向所述源極/汲極接觸件的第一側的至少兩個凹口，並且其中所述第二外側壁包括沿所述第二外側壁面向所述源極/汲極接觸件的第二側的至少兩個凹口。根據一實施例，所述第一側壁分隔件結構包括：第一共形層沿所述第一閘極結構的所述第一外側壁並在所述第一閘極結構的上部表面之上橫向延伸；以及第二共形層在所述第一共形層的上部表面之上延伸並在所述第一閘電極結構之上的所述第一共形層的所述上部表面之上橫向延伸。根據一實施例，所述至少兩個凹口的第一凹口對應於所述第二共形層的第一內轉角，其中所述第一內轉角在所述第二共形層的橫向表面與所述第二共形層的側壁相接處。根據一實施例，所述至少兩個凹口的第二凹口對應於所述第二共形層的第二內轉角，所述第二內轉角設置在所述第一內轉角上方。根據一實施例，所述第一共形層包括基底部分和從所述基底部分向上延伸的圈部分，所述基底部分和所述圈部分各都橫向圍繞所述第一閘極結構，其中所述基底部分比所述圈部分寬，使得所述基底部分的上部表面對應於凸緣。根據一實施例，所述圈部分在其多個側壁之間具有厚度，並且其中所述第一閘極結構和所述第二閘極結構的最近外側壁通過橫向間隔而被間隔開，其中所述厚度與所述橫向間隔的比率在1：20到3：20的範圍內。根據一實施例，所述積體電路更包括：氮化物側壁分隔件設置在所述凸緣上並設置在所述第一共形層和所述第二共形層的一些部分之間。根據一實施例，所述第一外側壁包括沿所述第一外側壁並面向所述源極/汲極接觸件的所述第一側的至少三個凹口，並且其中所述第二外側壁包括沿所述第二外側壁並面向所述源極/汲極接觸件的所述第二側的至少三個凹口。根據一實施例，所述第一側壁分隔件結構包括：第一共形層，沿所述第一閘極結構的所述第一外側壁；第二共形層，在所述第一共形層的上部表面上延伸並在所述第一閘極結構的上部表面之上橫向延伸；並且更包括：接觸件蝕刻停止層設置於所述第二共形層之上。根據一實施例，所述第一外側壁包括沿所述第一外側壁並面向所述源極/汲極接觸件的所述第一側的至少四個凹口，並且其中所述第二外側壁包括沿所述第二外側壁並面向所述源極/汲極接觸件的所述第二側的至少四個凹口。根據一實施例，所述積體電路更包括：光偵測器設置在所述半導體基底中。

根據本揭露的一些實施例，影像感測器包括：影像感測器基底；光偵測器設置在所述影像感測器基底內；以及畫素裝置設置在所述影像感測器基底上或內，並配置為選擇性地檢測來自所述光偵測器的電荷，所述畫素裝置包括設置在所述影像感測器基底之上的閘極結構，設置在所述影像感測器基底內的源極/汲極(S/D)區，以及在所述閘極結構的外側壁上的側壁分隔件結構，其中所述側壁分隔件結構包括沿所述外側壁的橫截面外表面的至少三個凹口。根據一實施例，所述光偵測器是設置在所述影像感測器基底內的多個光偵測器中的一個，並且所述多個光偵測器在所述影像感測器基底內佈置成一系列行和一系列列。根據一實施例，所述影像感測器更包括：深溝渠隔離結構從所述影像感測器基底的背側延伸到所述影像感測器基底中的第一深度以橫向地將相鄰的光偵測器彼此間隔開，並且其中所述深溝渠隔離結構橫向延伸超過所述光偵測器的一部分，並且其中所述深溝渠隔離結構在所述第一深度處具有彎曲的末端；以及金屬網格設置在所述影像感測器基底的所述背側之上，且與所述深溝渠隔離結構對齊。根據一實施例，所述影像感測器更包括：影像裝置內連線結構設置在所述影像感測器基底之上，所述影像裝置內連線結構包括具有梯形截面形狀的影像裝置接合墊；邏輯半導體基底設置於所述影像裝置內連線結構之上；邏輯內連線結構設置於所述邏輯半導體基底和所述影像裝置內連線結構之間，所述邏輯內連線結構包括具有倒梯形橫截面形狀的邏輯裝置接合墊；以及其中所述邏輯裝置接合墊直接接觸所述影像裝置接合墊，使得所述梯形橫截面形狀和所述倒梯形橫截面形狀的較長邊長彼此直接接觸。

根據本揭露的一些實施例，方法包括：在半導體基底之上形成閘極結構；在所述閘極結構的上部表面之上並沿著所述閘極結構的多個側壁形成第一共形層；在所述第一共形層的上部表面之上並沿所述第一共形層的外側壁形成第二共形層；執行垂直回蝕刻所述第二共形層的第一蝕刻以去除所述第二共形層的多個橫向部分，從而在凸緣上留下沿所述第一共形層的所述外側壁的氮化物側壁分隔件；執行第二蝕刻，橫向回蝕刻所述第一共形層以在所述第一共形層的所述外側壁中的所述氮化物側壁分隔件的最上端與所述第一共形層相接處留下至少一個凹口；對沿所述閘極結構的所述外側壁的所述第一共形層以及位在所述凸緣上的所述氮化物側壁分隔件進行離子植入，從而形成所述半導體基底中的源極/汲極區；以及在所述離子植入後，進行第三蝕刻，至少部分去除所述氮化物側壁分隔件。根據一實施例，回蝕刻所述第二共形層和所述第一共形層部分去除所述第二共形層，使得所述氮化物側壁分隔件留在所述第一共形層的所述凸緣上，並且更包括：在所述第一共形層上形成第三共形層。根據一實施例，回蝕刻所述第二共形層和所述第一共形層完全去除所述第二共形層，使得所述第一共形層的所述凸緣被完全清除，並且更包括：在所述第一共形層上形成第三共形層。根據一實施例，所述方法更包括：在所述第二共形層之上形成接觸件蝕刻停止層；並在所述接觸件蝕刻停止層之上形成絕緣體層。根據一實施例，所述方法更包括：形成延伸通過所述絕緣體層以歐姆耦合到所述源極/汲極區的源極/汲極接觸件。

前文概述若干實施例的特徵，使得所屬領域中具通常知識者可更佳地理解本揭露的態樣。所屬領域中具通常知識者應瞭解，其可易於使用本揭露作為設計或修改用於進行本文中所引入的實施例的相同目的及/或達成相同優點的其他製程及結構的基礎。所屬領域中具通常知識者亦應認識到，此類等效構造並不脫離本揭露的精神及範疇，且所屬領域中具通常知識者可在不脫離本揭露的精神及範疇的情況下在本文中作出各種改變、替代以及更改。

102:半導體基底