TWI838144B - 封裝結構及其製造方法以及光子積體電路晶片 - Google Patents

Abstract

本發明涉及半導體領域，提供一種封裝結構及其製造方法，方法包括：提供光子積體結構，所述光子積體結構包括：第一開孔，以及設置於所述第一開孔中的導電材料；提供第一基底，所述第一基底包括：第二開孔，以及設置於所述第二開孔中的導電材料；將所述光子積體結構與所述第一基底鍵合，以使得所述第一開孔與所述第二開孔對準，並且所述第一開孔中的所述導電材料與對應的所述第二開孔中的所述導電材料電性連接。本發明還提供了一種光子積體電路晶片。

Description

封裝結構及其製造方法以及光子積體電路晶片

本發明涉及半導體領域，更為具體而言，涉及一種封裝結構及其製造方法。

在對光子(或稱”光電”)積體電路進行封裝時，基於電連接的需要，有時希望在光子積體電路中形成貫穿材料層以及貫穿基底的導電結構。

在光子積體電路的生長基底形成導電通孔時，目前仍然存在一些挑戰，例如其製程技術本身可能並不成熟，或者會因為製程技術等原因對光子電路中的元件產生影響。

本發明提供了一種封裝結構及其製造方法、一種光子積體電路晶片。

在一個示例性的實施例中，提供一種封裝結構的製造方法，包括：提供光子積體結構，所述光子積體結構包括：第一開孔，以及設置於所述第一開孔中的導電材料；提供第一基底，所述第一基底包括：第二開孔，以及設置於所述第二開孔中的導電材料；將所述光子積體結構與所述第一基底鍵合，以使得所述第一開孔與所述第二開孔對準，並且所述第一開孔中的所述導電材料與對應的所述第二開孔中的所述導電材料電性連接。

示例性的，所述光子積體結構包括第一介電層，所述第一開孔貫穿所述第一介電層。

示例性的，所述第二開孔貫穿所述第一基底。

示例性的，所述第一基底具有第一側以及與所述第一側相對的第二側；所述製造方法還包括：從所述第一基底的所述第二側進行減薄，使得所述第二開孔貫穿所述第一基底。

示例性的，所述提供光子積體結構包括：基於SOI基底形成所述光子積體結構，其中，所述SOI基底包括背基底、絕緣層以及頂層矽，所述第一介電層來自所述SOI基底中的絕緣層；去除所述背基底；以及在所述第一介電層中形成所述第一開孔。

示例性的，在去除所述背基底之後，在所述第一介電層中形成所述第一開孔。

示例性的，在去除所述背基底之前，在所述第一介電層中形成所述第一開孔。

示例性的，所述光子積體結構具有第一側以及與所述第一側相對的第二側，所述第一介電層位於所述光子積體結構的所述第二側，並且，所述光子積體結構的所述第二側朝向所述第一基底進行鍵合。

示例性的，包括在所述第一基底的第一側形成第五介電層；形成第三開孔，所述第三開孔貫穿所述第五介電層，並且所述第三開孔與所述第二開孔對準；以及，在所述將所述光子積體結構與所述第一基底鍵合時，使得所述第五介電層位於所述光子積體結構與所述第一基底之間 ，並且使得所述第三開孔中的導電材料與所述第二開孔中的所述導電材料電性連接。

示例性的，還包括在所述第一基底的背離所述光子積體結構的一側形成重佈線層（RDL）。

示例性的，在所述光子積體結構與所述第一基底鍵合之後，在所述第一基底的第二側形成重佈線層。

示例性的，所述第一介電層具有第一側以及與所述第一側相對的第二側，所述光子積體結構包括光子元件，所述光子元件設置於所述第一介電層的所述第一側，所述第一介電層的所述第二側與所述第一基底進行鍵合。

示例性的，所述光子元件包括波導、光柵耦合器、光調製器、定向耦合器、多模干涉器、光電探測器、光分束器中的至少一種。

示例性的，在所述第一介電層的第一側形成第二介電層，所述第二介電層覆蓋所述光子元件，所述第一開孔貫穿所述第二介電層。

示例性的，所述光子積體結構與所述第一基底之間通過氧化物-氧化物鍵合方式進行鍵合。

示例性的，多個所述第一開孔對準至一個所述第二開孔。

本發明一個示例性的實施例提供一種封裝結構，包括：光子積體結構，所述光子積體結構包括：第一開孔，以及設置於所述第一開孔中的導電材料；

封裝結構還包括第一基底，所述第一基底包括：第二開孔，以及設置於所述第二開孔中的導電材料；所述第一開孔與所述第二開孔對準，並且所述第一開孔中的所述導電材料與對應的所述第二開孔中的所述導電材料電性連接。

示例性的，所述光子積體結構包括第一介電層，並且，所述第一開孔貫穿所述第一介電層。

示例性的，所述光子積體結構具有第一側以及與所述第一側相對的第二側，所述第一介電層位於所述光子積體結構的第二側，並且，所述光子積體結構的第二側朝向所述第一基底進行鍵合。

示例性的，所述第二開孔貫穿所述第一基底。

示例性的，所述第一介電層來自SOI基底中的絕緣層，並且所述SOI基底中的背基底被去除。

示例性的，所述封裝結構包括第五介電層，所述第五介電層位於所述光子積體結構與所述第一基底之間；所述第五介電層包括第三開孔以及設置於所述第三開孔中的導電材料，所述第三開孔貫穿所述第五介電層，並且所述第三開孔與所述第二開孔對準，使得所述第三開孔中的所述導電材料與所述第二開孔中的導電材料電性連接。

示例性的，所述第一介電層具有第一側以及與所述第一側相對的第二側，所述光子積體結構包括光子元件，所述光子元件位於所述第一介電層的所述第一側，所述第一介電層的所述第二側與所述第一基底進行鍵合。

示例性的，所述光子元件包括光波導、光柵耦合器、光調變器、定向耦合器、多模干涉器、光感測器、分光器中的至少一種。

示例性的，在所述第一介電層的第一側形成第二介電層，所述第二介電層覆蓋所述光子元件，所述第一開孔貫穿所述第二介電層。

示例性的，所述光子積體結構與所述第一基底之間通過氧化物-氧化物鍵合方式進行鍵合。

示例性的，多個所述第一開孔對準至一個所述第二開孔。

示例性的，所述封裝結構具有第一表面以及與第一表面相對的第二表面，所述封裝結構包括導電路徑，所述導電路徑在所述封裝結構的所述第一表面與所述第二表面之間延伸；其中，設置有所述導電材料的所述第一開孔為第一導電開孔，設置有所述導電材料的所述第二開孔為第二導電開孔，所述導電路徑在從所述第一表面延伸至所述第二表面的方向上，依次經過所述第一導電開孔、所述第二導電開孔。

在一個示例性的實施例中，提供一種光子積體電路晶片，包括：光子積體結構，所述光子積體結構包括：第一開孔，以及設置於所述第一開孔中的導電材料；所述晶片還包括第一基底，所述第一基底包括：第二開孔，以及設置於所述第二開孔中的導電材料；所述第一開孔與所述第二開孔對準，並且所述第一開孔中的所述導電材料與對應的所述第二開孔中的所述導電材料電性連接。

示例性的，所述光子積體結構包括第一介電層，所述第一開孔在所述第一介電層中延伸，其中，所述第一開孔貫穿所述第一介電層。

示例性的，所述光子積體結構具有第一側以及與所述第一側相對的第二側，所述第一介電層位於所述光子積體結構的所述第二側，並且，所述光子積體結構的所述第二側朝向所述第一基底進行鍵合。

示例性的，所述第二開孔貫穿所述第一基底。

示例性的，所述第一介電層來自SOI基底中的絕緣層，並且所述SOI基底中的背基底被去除。

示例性的，所述光子積體電路晶片包括第五介電層，所述第五介電層位於所述光子積體結構與所述第一基底之間；所述第五介電層包括第三開孔以及設置於所述第三開孔中的導電材料，所述第三開孔貫穿所述第五介電層，並且所述第三開孔與所述第二開孔對準，使得所述第三開孔中的所述導電材料與所述第二開孔中的所述導電材料電性連接。

示例性的，所述第一介電層具有第一側以及與所述第一側相對的第二側，所述光子積體結構包括光子元件，所述光子元件位於所述第一介電層的所述第一側，所述第一介電層的所述第二側與所述第一基底進行鍵合。

示例性的，其中，所述光子元件包括光波導、光柵耦合器、光調變器、定向耦合器、多模干涉器、光感測器、分光器中的至少一種。

示例性的，在所述第一介電層的第一側形成第二介電層，所述第二介電層覆蓋所述光子元件，所述第一開孔貫穿所述第二介電層。

示例性的，所述光子積體結構與所述第一基底之間通過氧化物-氧化物鍵合方式進行鍵合。

示例性的，多個所述第一開孔對準至一個所述第二開孔。

示例性的，所述光子積體電路晶片具有第一表面以及與第一表面相對的第二表面，所述光子積體電路晶片包括導電路徑，所述導電路徑在所述光子積體電路晶片的所述第一表面與所述第二表面之間延伸；其中，設置有所述導電材料的所述第一開孔為第一導電開孔，設置有所述導電材料的所述第二開孔為第二導電開孔，所述導電路徑在從所述第一表面延伸至所述第二表面的方向上，依次經過所述第一導電開孔、所述第二導電開孔。

本發明的一些優點如下：本發明的各實施方式中，光子積體結構、第一基底可以單獨製造或準備，互不影響，可以縮短整個生產週期，在製造時可以選擇各自合適的製程技術。此外，使得第一基底中形成開孔時並不影響光子積體電路結構。另外，光子積體電路中第一介電層的開孔，與第一基底中的開孔可以通過不同的製程技術製造，也可以具有不同的尺寸。在一些步驟中，光子積體結構中的原有介電層（例如第一介電層）進行鍵合，無需在光子積體結構上設置額外的鍵合結構，減少了製程流程。此外，鍵合獲得的光子積體電路，貫穿基底的導電開孔，能夠適用更多場景的封裝。

本發明實施方式的各個方面、特徵、優點等將在下文結合附圖進行具體描述。根據以下結合附圖的具體描述，本發明的上述方面、特徵、優點等將會變得更加清楚。

在對光子積體電路進行封裝時，基於電連接的需要，有時希望在光子積體電路中形成貫穿材料層以及貫穿基底的導電結構。

在光子積體電路的生長基底形成導電通孔時，目前仍然存在一些挑戰，例如其製程技術本身可能並不成熟，或者會因為製程技術等原因對光子電路中的元件產生影響。

為了便於理解本發明技術方案的各個方面、特徵以及優點，下面結合附圖對本發明進行具體描述。應當理解，下述的各種實施方式只用於舉例說明，而非用於限制本發明的保護範圍。

本文中使用的術語僅出於描述特定實施例的目的並且不意圖限制本公開。如本文中使用的，單數形式“一個”、“一”和“該”意圖也包括複數形式，除非上下文清楚地另有指示。將進一步理解的是，術語“包括”和/或“包含”當在本說明書中使用時指定所述及特徵、整體、步驟、操作、元件和/或部件的存在，但不排除一個或多個其他特徵、整體、步驟、操作、元件、部件和/或其群組的存在或添加一個或多個其他特徵、整體、步驟、操作、元件、部件和/或其群組。如本文中使用的，術語“和/或”包括相關聯的列出項目中的一個或多個的任意和全部組合，並且短語“A和B中的至少一個”是指僅A、僅B、或A和B兩者。在本文中，基底可以指未經切割的基底，例如未經切割的晶圓，也可以表示經切割的基底。在本文中，晶片可以包括裸晶(die)。

實施例一：本實施例提供一種封裝結構的製造方法，以及封裝結構。一種封裝結構的製造方法，包括提供光子積體結構，所述光子積體結構包括：第一開孔，以及設置於所述第一開孔中的導電材料；提供第一基底，所述第一基底包括：第二開孔，以及設置於所述第二開孔中的導電材料；將所述光子積體結構與所述第一基底鍵合，以使得所述第一開孔中的所述導電材料與對應的所述第二開孔中的所述導電材料電性連接。

示例性的，該封裝結構的製造方法採用常規的半導體製程技術，因而其亦為半導體結構的製造方法，相應製造獲得半導體結構。圖1A~圖1C示出了所提供光子積體結構的形成步驟，亦即，準備光子積體結構的步驟，其中，所述光子積體結構包括：第一開孔，以及設置於所述第一開孔中的導電材料。在示例性的實施方式中，所述光子積體結構包括第一介電層，所述第一開孔在所述第一介電層中延伸。

如圖1A所示，具体的，光子積體結構可基於絕緣體上的半導體層製造，例如絕緣體上矽（SOI，Silicon-On-Insulator）、絕緣體上層疊鍺化矽(S-SiGeOI)等，此外，也可以提供其它基底，用於製造光子積體結構，基底材料可以是：矽、鍺、碳化矽、砷化鎵、磷化鎵，可以是化合物半導體，也可以是合金半導體等，也可以是上述材料的組合。基底可以是晶圓，例如SOI晶圓。以絕緣體上矽（SOI，Silicon-On-Insulator）基底為例，包括提供SOI基底，所述SOI基底包括背基底、絕緣層以及頂層矽。示例性的，絕緣層為埋氧層。其中，絕緣層作為第一介電層，圖1A示出了背基底101、第一介電層102以及頂層矽103。其中，背基底可以是晶圓，例如矽晶圓。所述第一介電層具有第一側以及與第一側相對的第二側，其中，頂層矽103位於所述第一介電層102的第一側，背基底101位於所述第一介電層的第二側。

如圖1B所示，在形成光子積體結構的步骤中，可包括基於所述SOI基底形成光子元件層104，光子元件層104包括各種類型的光子元件，例如光波導、光栅耦合器、光調變器、定向耦合器、多模干涉器（multi-mode interferometer，MMI）、光感测器、分光器等。可通過基於頂層矽進行光刻、蝕刻、圖案化等步驟，以及沉積、摻雜步驟形成光子元件。在形成光子元件時，可包括沉積不同類型的半導體材料以及金屬材料。

示例性的，光子元件位於第一介電層的上方（第一側），其中，各種類型的光子元件可以是一個或者多個。

如圖1C所示，在形成光子元件之後，形成第二介電層105，第二介電層105覆蓋一個或多個光子元件。在第二電介質層105中可設置有導電連接結構（圖未示），以電連接至一個或多個光子元件。可選的，介電層105可以包括多個子層。

可根據需要進一步形成電連接結構以及其它材料層。如圖1D所示，可在第二介電層上形成第一導電層M1，例如第一金屬層。

如圖2，在第二介電層105上形成第三介電層106以及第四介電層107，第三介電層、第四介電層可交替堆疊，各個層的厚度和材料可以不一致，第三介電層、第四介電層的材料可以是例如氧化矽、氮化矽。在光子積體結構中形成導電連接結構，其中電連接結構包括導電層(M1,M2，M3，M4)，以及導電通孔（V12，V23，V34），導電通孔可用於連接導電層，可根據需要設置導電層以及導電通孔的數量。導電層周圍圍繞第三介電層和/或第四介電層。可根據需要設置導電連接結構的數量，有的導電連接結構可以用於與光子元件進行電連接，有的可以用於與第一基底中的第二導電開孔 進行電連接。還可根據電連接需要，形成接墊108以及凸塊下金屬(UBM)109。

如圖3A，包括在光柵耦合器1041上方形成開孔110，其中，開孔中可以具有空氣，或者設置其它材料，使其具有合適折射率及介電常數，從而形成導光開孔。

如圖3B，光子積體結構具有第一側以及與第一側相對的第二側，圖3B示出了對光子積體結構的第二側進行減薄，去除SOI基底中的背基底，從而在光子積體結構的第二側暴露第一介電層102。可選的，也可減薄一部分SOI基底中的絕緣層。因此，第一介電層102來自SOI基底中的絕緣層，可以是SOI基底中的絕緣層直接作為第一介電層102，也可以包括對SOI基底中的絕緣層進行例如減薄等處理而獲得第一介電層102。

如圖3C，形成第一開孔111，所述第一開孔111在第一介電層102中延伸。圖中示出了與一個M1對應的兩個第一開孔111。示例性的，在第一介電層中設置第一開孔111時，也包括第一開孔111在其它材料層延伸的情形，例如，形成第一開孔111時，第一開孔111可在第一介電層102延伸並在第二介電層105中延伸，第一開孔包括第一介電層中的第一部分、以及第二介電層中的第二部分。在圖3C的示例中，可從光子積體結構的第二側開始蝕刻，從而形成第一開孔111。

如圖3D，在第一開孔中形成導電材料，從而形成第一導電開孔112，第一導電開孔112與導電層M1形成電連接。第一開孔可貫穿第一介電層，對應的第一導電開孔貫穿第一介電層，構成第一導電通孔。第一開孔貫穿第一介電層、第二介電層。第一導電開孔112與導電層M1形成電連接，第一導電開孔貫穿第一介電層102、第二介電層105。示例性的，本發明在形成第一導電開孔112的過程中，可以包括大馬士革製程技術。

另外，也可在第一介電層102的第二側形成一個或多個功能性結構113。可選的，第一介電層102的第二側亦可形成重佈線層（圖未示），第一導電開孔（的導電材料）與重佈線層電連接。

圖4A-4B示出了在第一基底201並在其中形成第二開孔。如圖4A，提供原始基底作為第一基底201，例如矽基底，但不限於此。圖4B中，在原始基底中通過蝕刻形成第二開孔202，然後形成導電材料204a（如圖4C），從而形成第二導電開孔204。可選的，在設置導電材料204a之前，還可先形成隔離層204b，第二導電開孔204可包括第二開孔中的隔離層204b以及導電材料204a，其中隔離層可包括絕緣材料。在此過程中，可採用常規的製造矽通孔製程技術。

示例性的，第一基底具有第一側和第二側，從第一側形成第二開孔。然後，在第二開孔中設置導電材料，形成導電材料層，從而形成導電開孔。示例性的，可包括在第二開孔的側壁和底部形成絕緣材料的步驟，以形成絕緣隔離層。在一些實施方式中，絕緣層除了覆蓋側壁和底部，還可覆蓋第一基底的第一側。在一些實施方式中，使用銅金屬化以及使用銅電鍍技術來填充第二開孔，從而形成導電開孔。

可選的，在第二開孔中設置導電材料204b之前，還可包括形成阻障層的步驟，阻障層可用於擴散阻障以防止導電材料層中的金屬擴散至基底，也可用作導電材料和電介質之間的粘合層。示例性的阻障層可以是例如TaN、Ta、Ti、TiN，但不限於此。

第二開孔中的導電材料層的材料可以是銅，或者基於銅的合金。示例性的導電材料還可以包括鎢、鋁等材料，也可以是其它具有良好導電性能的材料。在形成導電材料層之後。可通過研磨、蝕刻等製程技術去除覆蓋於第一基底表面的多餘的導電材料層、阻障層。在一些實施例中，亦可研磨、蝕刻等方式去除部分或者全部覆蓋於基底表面絕緣隔離層。

可選的，第一基底也可以是透明基底，例如玻璃基底、石英基底等，也可以是本領域中其它常見的基底材料。

在圖4C示出了在第一基底201中形成有第二導電開孔204，第二導電開孔204形成於基底201的第一側。在第二導電開孔204形成之後，如圖4D所示，可選的，包括進一步形成介電層（第五介電層205），覆蓋該第一基底表面，以及第二導電開孔。並在第五介電層中形成第三開孔，在第三開孔中設置導電材料，形成第三導電開孔206，第三導電開孔206可貫穿第五介電層205，從而構成第三導電通孔。第三導電開孔與第二導電開孔電連接。其中，第三導電開孔可以是插塞（plug），例如銅插塞，當然也可以包括其它金屬材料或導電材料。其中，第三開孔、第二開孔在對準的那一側可以具有不同的開孔區域大小。示例性的，可以有一個或多個第三開孔與同一個第二開孔對準，例如圖中示出了兩個第三開孔對準至第二開孔。在沒有特別說明的情況下，本文中開孔之間“對準”包括如下情形（以第三開孔與第二開孔對準為例），第三開孔與第二開孔的對準並不需要嚴格使得它們的中心對準；在一些情況下，第三開孔在對準一側的開孔區域，以及第二開孔在對準一側的開孔區域可以僅有部分重疊，只需實現正常導電連接的功能即可。示例性的，第三導電開孔在形成過程中可以包括大馬士革製程技術。

圖5A示出了光子積體結構與第一基底進行鍵合。其中，光子積體結構具有第一側以及與第一側相對的第二側，第一介電層在光子積體結構的第二側露出，第一介電層的第二側朝向第一基底進行鍵合。示例性的，在鍵合時，第一介電層的第二側朝向第一基底的第一側，使得光子積體結構的第一導電開孔 112與第一基底201的第二導電開孔204進行對準，以使得第一導電開孔112、第二導電開孔204中的導電材料實現電連接，亦即，第一導電開孔與對應的第二導電開孔實現對準，以及電連接。其中，第一開孔、第二開孔在對準的那一側可以具有不同的開孔區域大小，第一開孔與第二開孔的對準並不需要嚴格使得它們的中心對準。在一些情況下，第一開孔在對準一側的開孔區域，以及第二開孔在對準一側的開孔區域可以僅有部分重疊，只需實現正常導電連接的功能即可。示例性的，可以有一個或多個第二開孔與同一個第一開孔對準，圖5A中示出了兩個第一開孔與同一個第二開孔對準，進而，對應的兩個第一導電開孔112與同一個第二導電開孔204對準。在一些實施方式中，光子積體結構可以具有多個第一開孔，每一個第二開孔可以對準一個或一組第一開孔，其中，一組第一開孔包括多個第一開孔。光子積體結構去除了背基底，而未在背基底中形成通孔，可減少在背基底形成通孔時製程技術條件可能對光子積體結構造成不利影響。

在一些實施方式中，外界的光可以從光子積體結構的第一側輸入。

示例性的，第一開孔、第二開孔可以具有不同的孔徑尺寸，例如第一開孔可以具有相對第二開孔較小的孔徑。在一些實施例中，第二開孔的孔徑是第一開孔的孔徑的2~10倍，可以根據開孔尺寸的大小，調整一個第一開孔對應的第二開孔的數量，以獲得合適的電連線性能。

在圖5A中，第一基底與光子積體結構之間還具有第五介電層205，在鍵合時，第三導電開孔206與對應的第一導電開孔112電連接。多個第三開孔分別與多個對應的第一開孔對準，亦即第三導電開孔206與對應的第一導電開孔112對準。示例性的，光子積體結構中SOI基底原有的氧化層/絕緣層（埋氧層）可以作為鍵合層。

光子積體結構與第一基底之間的鍵合可採用氧化物-氧化物之間的鍵合，例如氧化矽（SiOx）-氧化矽(SiOx)鍵合。示例性的，第一介電層為氧化矽（SiOx）材料，第五介電層為氧化矽(SiOx)材料，其中SiOx表示材料體系，並不表示第一介電層、第五介電層二者氧含量相同。

在鍵合時採用光子積體結構中的介電層（例如第一介電層）進行鍵合，無需在光子積體結構上設置額外的鍵合結構，減少了製程技術流程。

圖5B示出了對第一基底201的第二側減薄及後續製程技術的示意圖。在圖5B中，可在圖5A的第一基底201的第二側對第一基底201進行減薄，形成對應的貫穿基底開孔（Through substrate via），即使得第二開孔貫穿第一基底，相應的，第二導電開孔204貫穿第一基底201，形成為第二導電通孔。可選的，在該第一基底的第二側形成介電層207（如圖5B）。其中，減薄的製程技術可以是例如研磨、化學機械拋光、蝕刻等。

如圖6示出了進一步形成其它連接結構後的一種封裝結構示意圖。在圖5B之後，在第一基底的第二側形成重佈線層（RDL）208，以及UBM209，UBM 209與重佈線層208電連接。可根據電連接需要，形成與UBM連接的導電連接件210。導電連接件可以是可控塌陷晶片連接(C4)凸塊、球柵陣列(BGA)連接件、焊球、金屬柱、微凸塊等。導電連接件可以包括諸如焊料、銅、鋁、金、鎳、銀、鈀、錫等或它們的組合的導電材料。在一些實施例中，可以通過首先由諸如蒸發、電鍍、印刷等常用的方法形成焊料層來形成導電連接件。在一些實施例中，導電連接件是通過濺射、電鍍、化學鍍、CVD等形成的金屬柱，諸如銅柱。

光子積體結構、第一基底可以單獨製造，從而使得第一基底中形成開孔時並不影響光子積體結構。另外，光子積體結構中第一介電層的開孔，與第一基底中的開孔可以通過不同的製程技術製造，也可以具有不同的尺寸，例如光子積體結構中與第一基底電連接的導電開孔可以具有相對第一基底通孔較小的孔徑，從而製程技術上更容易實現。

所製造的封裝結構具有第一表面（圖6中封裝結構的上表面）以及與第一表面相對的第二表面，封裝結構包括導電路徑，該導電路徑在封裝結構的第一表面與第二表面之間延伸，所述導電路徑依次經過第一導電開孔、第二導電開孔。示例性的，依次經過第一導電開孔、第三導電開孔、第二導電開孔。

在一些實施方式中，一些材料或者層的製造順序可以根據需要而調整。例如，可以在光子積體結構與第一基底鍵合之後，形成接墊108以及UBM 109。可選的，在光子積體結構與第一基底鍵合之前，就在第一基底中形成貫穿第一基底的第二開孔。可選的，在光子積體結構與第一基底鍵合之前，在第一基底的第二側形成RDL結構。可選的，在光子積體結構與第一基底鍵合之前，在光子積體結構的第一介電層的第二側亦可形成重佈線層，光子積體結構的第一導電開孔（的導電材料）通過重佈線層與第一基底中對應的第二導電開孔（的導電材料）進行電連接，在電連接時無需使第一導電開孔與第二導電開孔進行對準。

本發明提供一種封裝結構，其可以由本發明的封裝方法製造。示例性的封裝結構如圖6所示。包括：光子積體結構，所述光子積體結構包括：第一開孔，以及設置於所述第一開孔中的導電材料；第一基底，所述第一基底包括：第二開孔，以及設置於所述第二開孔中的導電材料；所述第一開孔與所述第二開孔對準，並且所述第一開孔中的所述導電材料與對應的所述第二開孔中的所述導電材料電性連接。

實施例二：在本實施例中，在去除SOI基底中的背基底之前，在所述第一介電層中形成所述第一開孔。在如圖1C的步驟之後，可包括在第一介電層102中形成第一開孔的步驟，以及設置導電材料從而形成第一導電開孔112（如圖7A），在後續步驟去除SOI基底中的背基底101。示例性的，在形成第二介電層105後，如圖7A所示，可以自第二介電層105至第一介電層102進行蝕刻，形成穿過第二介電層、第一介電層的第一開孔，該第一開孔包括第一介電層中的第一部分、以及第二介電層中的第二部分，在第一開孔中設置有導電材料，從而形成第一導電開孔112，第一導電開孔112貫穿第一介電層，從而構成第一導電通孔。

然後，如圖7B所示，可在第二介電層105上形成第一導電層M1。可根據需要進一步形成電連接結構以及其它材料層。可參考圖2，在第二介電層上形成第三介電層以及第四介電層，第三介電層、第四介電層可交替堆疊，各個層的厚度和材料可以不一致。在光子積體結構中形成導電互連結構，其中電互連結構包括導電層(M1,M2，M3，M4)，以及導電通孔（V12，V23，V34），導電通孔可用於連接導電層。導電層周圍圍繞第三介電層和/或第四介電層。

如圖7C，然後去除基底101，使得第一導電開孔112暴露。在後續步驟中，可參考如圖4A~6中相應步驟，將光子積體結構與第一基底進行鍵合。

本發明提還供一種光子積體電路晶片，其可以由本發明各實施例的封裝方法製造。光子積體電路晶片包括：光子積體結構，所述光子積體結構包括：第一開孔，以及設置於所述第一開孔中的導電材料；第一基底，所述第一基底包括：第二開孔，以及設置於所述第二開孔中的導電材料；所述第一開孔與所述第二開孔對準，並且所述第一開孔中的所述導電材料與對應的所述第二開孔中的所述導電材料電性連接。

示例性的光子積體電路晶片如圖8所示，光子積體電路晶片800包括光子積體結構100，光子積體結構100設置於第一基底201上方。

所述光子積體結構100包括第一介電層102，所述第一開孔在所述第一介電層中延伸，第一開孔中設置有導電材料，從而構成第一導電開孔112；所述第一開孔貫穿所述第一介電層102。

第二開孔中設置有導電材料，從而形成第二導電開孔204；所述第二開孔貫穿所述第一基底201。

所述光子積體結構100基於SOI基底形成，其中，所述SOI基底包括背基底、絕緣層以及頂層矽，第一介電層102可來自SOI基底中的絕緣層。

所述背基底被去除，以使所述第一介電層102與所述第一基底201鍵合。

所述光子積體結構100具有第一側以及與所述第一側相對的第二側，所述第一介電層102在所述光子積體結構的第二側暴露，並且，所述光子積體結構的第二側朝向所述第一基底201的第一側進行鍵合。

所述第一介電層102具有第一側以及與所述第一側相對的第二側，所述光子積體結構包括光子元件層104，光子元件層104包括各種類型的光子元件，例如光波導、光栅耦合器、光調變器、定向耦合器、多模干涉器（multi-mode interferometer，MMI）、光感测器、分光器等，所述光子元件設置於所述第一介電層102上方，即所述光子元件位於所述第一介電層102的第一側，所述第一介電層102的第二側與所述第一基底201進行鍵合。

所述光子積體結構還包括第二介電層105，所述第一開孔貫穿第一介電層以及第二介電層。

光子積體電路晶片800具有第一表面（圖8中光子積體電路晶片的上表面）以及與第一表面相對的第二表面，光子積體電路包括導電路徑，該導電路徑穿過光子積體電路晶片，該導電路徑在光子積體電路晶片的第一表面與第二表面之間延伸，在該導電路徑從第一表面至第二表面的方向上，所述導電路徑依次經過第一導電開孔112、第二導電開孔204。在一些實施方式中，在該導電路徑從第一表面至第二表面的方向上，所述導電路徑依次經過第一導電開孔112、第三導電開孔206、第二導電開孔204。

光子積體電路晶片800包括第五介電層205，所述第五介電層位於所述第一介電層以及所述第三介電層之間；第五介電層205具有第三開孔，所述第三開孔貫穿所述第五介電層，並且所述第三開孔與所述第二開孔對準；以及在所述第三開孔中形成導電材料，使得所述第三開孔中的導電材料與所述第二開孔中的導電材料連接，從而，第五介電層205具有第三導電開孔206。

在一些實施方式中，光子積體電路晶片中可以具有多個第二開孔，每一個第二開孔都對應多個第一開孔。

本領技術人員應當理解，以上所公開的僅為本發明的實施方式而已，當然不能以此來限定本發明請求專利保護的權利範圍，依本發明實施方式所作的等同變化，仍屬本發明之權利要求所涵蓋的範圍。

M1~M4:導電層 V12, V23, V34:導電通孔 100:光子積體結構 101:背基底 102:第一介電層 103:頂層矽 104:光子元件層 1041:光柵耦合器(光子元件) 105:第二介電層 106:第三介電層 107:第四介電層 108:接墊 109:凸塊下金屬 110:開孔 111:第一開孔 112:第一導電開孔 201:第一基底 202:第二開孔 204:第二導電開孔 204a:導電材料 204b:隔離層 205:第五介電層 206:第三導電開孔 207:介電層 208:重佈線層 209:凸塊下金屬 210:導電連接件 800:光子積體電路晶片

圖1A-1D、圖2、圖3A-3D、圖4A-4D、以及圖5A-5B示出了一種示例性的封裝結構的製造方法的中間步驟或相關結構的示意圖；

圖6示出了一種示例性的封裝結構的示意圖；

圖7A-7C示出了一種示例性的封裝結構的製造方法的中間步驟或相關結構的示意圖；

圖8示出了一種示例性的光子積體電路晶片的結構示意圖。

M1~M4:導電層

V12,V23,V34:導電通孔

102:第一介電層

104:光子元件層

1041:光柵耦合器(光子元件)

105:第二介電層

106:第三介電層

107:第四介電層

108:接墊

109:凸塊下金屬

112:第一導電開孔

201:第一基底

204:第二導電開孔

205:第五介電層

206:第三導電開孔

208:重佈線層

209:凸塊下金屬

210:導電連接件

Claims (37)

1. 一種封裝結構的製造方法，包括：提供光子積體結構，所述光子積體結構包括：第一開孔，以及設置於所述第一開孔中的導電材料；提供第一基底，所述第一基底包括：第二開孔，以及設置於所述第二開孔中的導電材料；將所述光子積體結構與所述第一基底鍵合，以使得所述第一開孔與所述第二開孔對準，並且所述第一開孔中的所述導電材料與對應的所述第二開孔中的所述導電材料電性連接。
2. 如請求項1所述的封裝結構的製造方法，其中，所述光子積體結構包括第一介電層，所述第一開孔贯穿所述第一介電層。
3. 如請求項2所述的封裝結構的製造方法，所述第二開孔貫穿所述第一基底。
4. 如請求項2所述的封裝結構的製造方法，其中，所述第一基底具有第一側以及與所述第一側相對的第二側；所述製造方法還包括：從所述第一基底的所述第二側進行減薄，使得所述第二開孔貫穿所述第一基底。
5. 如請求項3所述的封裝結構的製造方法，其中，所述提供光子積體結構包括： 基於SOI基底形成所述光子積體結構，其中，所述SOI基底包括背基底、絕緣層以及頂層矽，所述第一介電層來自所述SOI基底中的絕緣層；所述製造方法還包括：去除所述背基底；以及在所述第一介電層中形成所述第一開孔。
6. 如請求項5所述的封裝結構的製造方法，其中，在去除所述背基底之後，在所述第一介電層中形成所述第一開孔。
7. 如請求項5所述的封裝結構的製造方法，其中，在去除所述背基底之前，在所述第一介電層中形成所述第一開孔。
8. 如請求項3-7中任一項所述的封裝結構的製造方法，其中，所述光子積體結構具有第一側以及與所述第一側相對的第二側，所述第一介電層位於所述光子積體結構的第二側，並且，所述光子積體結構的所述第二側朝向所述第一基底進行鍵合。
9. 如請求項8所述的封裝結構的製造方法，還包括：在所述第一基底的第一側形成第五介電層；形成第三開孔，所述第三開孔貫穿所述第五介電層，並且所述第三開孔與所述第二開孔對準；以及在所述第三開孔中形成導電材料，在所述將所述光子積體結構與所述第一基底鍵合時，使得所述第五介電層位於所述光子積體結構與所述第一基底之間，並且使得所述第三開孔中的所述導電材料與所述第二開孔中的所述導電材料電性連接。
10. 如請求項8所述的封裝結構的製造方法，還包括在所述第一基底的背離所述光子積體結構的一側形成重佈線層(RDL)。
11. 如請求項8所述的封裝結構的製造方法，還包括在所述光子積體結構與所述第一基底鍵合之後，在所述第一基底的所述第二側形成重佈線層。
12. 如請求項8所述的封裝結構的製造方法，其中，所述第一介電層具有第一側以及與所述第一側相對的第二側，所述光子積體結構包括光子元件，所述光子元件設置於所述第一介電層的所述第一側，所述第一介電層的所述第二側與所述第一基底進行鍵合。
13. 如請求項12所述的封裝結構的製造方法，其中，所述光子元件包括光波導、光柵耦合器、光調變器、定向耦合器、多模干涉器、光感測器、分光器中的至少一種。
14. 如請求項13所述的封裝結構的製造方法，還包括在所述第一介電層的第一側形成第二介電層，所述第二介電層覆蓋所述光子元件，所述第一開孔貫穿所述第二介電層。
15. 如請求項8所述的封裝結構的製造方法，其中，所述光子積體結構與所述第一基底之間通過氧化物-氧化物鍵合方式進行鍵合。
16. 如請求項8所述的封裝結構的製造方法，其中，多個所述第一開孔對準至一個所述第二開孔。
17. 一種封裝結構，包括：光子積體結構，所述光子積體結構包括：第一介電層，所述第一介電層來自SOI基底中的絕緣層，並且所述SOI基底中的背基底被去除，第一開孔，所述第一開孔貫穿所述第一介電層，以及設置於所述第一開孔中的導電材料；以及第一基底，所述第一基底包括： 第二開孔，以及設置於所述第二開孔中的導電材料；其中，所述第一開孔與所述第二開孔對準，並且所述第一開孔中的所述導電材料與對應的所述第二開孔中的所述導電材料電性連接。
18. 如請求項17所述的封裝結構，其中，所述光子積體結構具有第一側以及與所述第一側相對的第二側，所述第一介電層位於所述光子積體結構的第二側，並且，所述光子積體結構的第二側朝向所述第一基底進行鍵合。
19. 如請求項18所述的封裝結構，其中，所述第二開孔貫穿所述第一基底。
20. 如請求項19所述的封裝結構，其中，所述封裝結構包括第五介電層，所述第五介電層位於所述光子積體結構與所述第一基底之間；所述第五介電層包括第三開孔以及設置於所述第三開孔中的導電材料，所述第三開孔貫穿所述第五介電層，並且所述第三開孔與所述第二開孔對準，使得所述第三開孔中的所述導電材料與所述第二開孔中的所述導電材料電性連接。
21. 如請求項19或20所述的封裝結構，其中，所述第一介電層具有第一側以及與所述第一側相對的第二側，所述光子積體結構包括光子元件，所述光子元件位於所述第一介電層的所述第一側，所述第一介電層的所述第二側與所述第一基底進行鍵合。
22. 如請求項21所述的封裝結構，其中，所述光子元件包括光波導、光柵耦合器、光調變器、定向耦合器、多模干涉器、光感測器、分光器中的至少一種。
23. 如請求項22所述的封裝結構，其中，在所述第一介電層的第一側有第二介電層，所述第二介電層覆蓋所述光子元件，所述第一開孔貫穿所述第二介電層。
24. 如請求項118至20中任一項所述的封裝結構，其中，所述光子積體結構與所述第一基底之間通過氧化物-氧化物鍵合方式進行鍵合。
25. 如請求項18至20中任一項所述的封裝結構，其中，多個所述第一開孔對準至一個所述第二開孔。
26. 如請求項18至20中任一項所述的封裝結構，其中，所述封裝結構具有第一表面以及與第一表面相對的第二表面，所述封裝結構包括導電路徑，所述導電路徑在所述封裝結構的所述第一表面與所述第二表面之間延伸；且其中，設置有所述導電材料的所述第一開孔為第一導電開孔，設置有所述導電材料的所述第二開孔為第二導電開孔，所述導電路徑在從所述第一表面延伸至所述第二表面的方向上，依次經過所述第一導電開孔、所述第二導電開孔。
27. 一種光子積體電路晶片，包括：光子積體結構，所述光子積體結構包括：第一介電層，第一開孔，所述第一開孔在所述第一介電層中延伸並貫穿所述第一介電層，以及設置於所述第一開孔中的導電材料；以及第一基底，所述第一基底包括：第二開孔，以及設置於所述第二開孔中的導電材料；其中，所述第一開孔與所述第二開孔對準，並且所述第一開孔中的所述導電材料與對應的所述第二開孔中的所述導電材料電性連接。
28. 如請求項27所述的光子積體電路晶片，其中，所述光子積體結構具有第一側以及與所述第一側相對的第二側，所述第一介電層位於所述光 子積體結構的第二側，並且，所述光子積體結構的第二側朝向所述第一基底進行鍵合。
29. 如請求項28所述的光子積體電路晶片，其中，所述第二開孔貫穿所述第一基底。
30. 如請求項29所述的光子積體電路晶片，其中，所述第一介電層來自SOI基底中的絕緣層，並且所述SOI基底中的背基底被去除。
31. 如請求項30所述的光子積體電路晶片，其中，所述光子積體電路晶片包括第五介電層，所述第五介電層位於所述光子積體結構與所述第一基底之間；所述第五介電層包括第三開孔以及設置於所述第三開孔中的導電材料，所述第三開孔貫穿所述第五介電層，並且所述第三開孔與所述第二開孔對準，使得所述第三開孔中的所述導電材料與所述第二開孔中的所述導電材料電性連接。
32. 如請求項29至31中任一項所述的光子積體電路晶片，其中，所述第一介電層具有第一側以及與所述第一側相對的第二側，所述光子積體結構包括光子元件，所述光子元件位於所述第一介電層的所述第一側，所述第一介電層的所述第二側與所述第一基底進行鍵合。
33. 如請求項29至31中任一項所述的光子積體電路晶片，其中，所述光子元件包括光波導、光柵耦合器、光調變器、定向耦合器、多模干涉器、光感測器、分光器中的至少一種。
34. 如請求項29至31中任一項所述的光子積體電路晶片，其中，在所述第一介電層的第一側有第二介電層，所述第二介電層覆蓋所述光子元件，所述第一開孔貫穿所述第二介電層。
35. 如請求項29至31中任一項所述的光子積體電路晶片，其中，所述光子積體結構與所述第一基底之間通過氧化物-氧化物鍵合方式進行鍵合。
36. 如請求項29至31中任一項所述的光子積體電路晶片，其中，多個所述第一開孔對準至一個所述第二開孔。
37. 如請求項29至31中任一項所述的光子積體電路晶片，其中，所述光子積體電路晶片具有第一表面以及與第一表面相對的第二表面，所述光子積體電路晶片包括導電路徑，所述導電路徑在所述光子積體電路晶片的第一表面與第二表面之間延伸；其中，設置有所述導電材料的所述第一開孔為第一導電開孔，設置有所述導電材料的所述第二開孔為第二導電開孔，所述導電路徑在從所述第一表面延伸至所述第二表面的方向上，依次經過所述第一導電開孔、所述第二導電開孔。