TWI838137B - 具寫入保護功能的燒寫控制電路、電子晶片以及資訊處理裝置 - Google Patents
具寫入保護功能的燒寫控制電路、電子晶片以及資訊處理裝置 Download PDFInfo
- Publication number
- TWI838137B TWI838137B TW112106782A TW112106782A TWI838137B TW I838137 B TWI838137 B TW I838137B TW 112106782 A TW112106782 A TW 112106782A TW 112106782 A TW112106782 A TW 112106782A TW I838137 B TWI838137 B TW I838137B
- Authority
- TW
- Taiwan
- Prior art keywords
- check code
- data
- unit
- burn
- write
- Prior art date
Links
- 230000010365 information processing Effects 0.000 title claims description 6
- 230000006870 function Effects 0.000 claims abstract description 26
- 238000001514 detection method Methods 0.000 claims description 12
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 5
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 3
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 3
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012552 review Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本發明主要揭示一種具寫入保護功能的燒寫控制電路，其係整合在具有一MTP記憶體的一電子晶片之中，該MTP記憶體包含K個記憶區塊，且本發明之燒寫控制電路包括：一燒寫控制單元與一寫入保護單元。當該電子晶片進行上電初始化之時，該燒寫控制單元自該K個記憶區塊讀出K個寫入數據以儲存在該記憶單元內，且該寫入保護單元進一步地自該K個寫入數據檢出K個檢查碼。進一步地，在該電子晶片接收預定寫入第j個所述記憶區塊的一待寫入數據之後，該寫入保護單元依據所述待燒寫數據產生一當前檢查碼，接著對該當前檢查碼和第j個所述檢查碼執行一比對操作，且在所述比對操作的結果顯示該當前檢查碼與該檢查碼相同的情況下執行一寫入保護操作，從而阻止該燒寫控制單元將所述待燒寫數據寫入第j個所述記憶區塊之中。
Description
本發明為多次可編程(Multi-time programmable, MTP)記憶體之技術領域，尤指用以對MTP記憶體進行燒寫操作或讀取操作的一種具寫入保護功能的燒寫控制電路。
近年來，現場可程式化邏輯閘陣列(Field Programmable Gate Array, FPGA)晶片、複雜可程式邏輯裝置(Complex Programmable Logic Device, CPLD)晶片、特定應用積體電路(Application Specific Integrated Circuit, ASIC)、以及系統單晶片(SoC)等各式電子晶片係應用在不同領域，包括：電腦(computer)、通訊(communication)、消費性電子(consumer electronics)、家用電器、汽車、航空、軍事等不勝枚舉。依據統計，用量最多的電子晶片包括：系統晶片(SoC)、微控制器晶片、射頻晶片、電源管理晶片、觸控晶片、指紋辨識晶片、顯示驅動晶片、觸控及顯示驅動整合晶片等。通常，電子晶片內含單次可編程(One-time programmable, OTP)記憶體或多次可編程(Multi-time programmable, MTP)記憶體，供研發人員在電子晶片出廠之前將必要的運算指令、設定參數及存取程式等文件燒錄(或稱燒寫)在OTP/MTP記憶體內。
圖1為習知的包含一燒寫控制電路的電子晶片的方塊圖。如圖1所示，習知的電子晶片1Ea內含一MTP記憶體1a、一燒寫控制單元2a以及一記憶單元3a，其中該記憶單元3a例如為暫存器(Register)或隨機存取記憶體(RAM)。如下表(1)所示，該MTP記憶體1a包含N個記憶區塊(業界習稱bank)，且每個記憶區塊具有不同的可編程次數。
應可理解，該燒寫控制單元2a自一上位機1Ua接收一數據，而後執行一數據寫入操作以將該數據燒寫至該MTP記憶體1a的至少一個記憶區塊內，如上表(1)所示。如此，在該電子晶片1Ea上電重置的初始化過程中，該燒寫控制單元2a自該MTP記憶體1a的每一個bank讀出最新的燒寫數據，並將其載入該記憶單元3a。更詳細地說明，對於同一個bank而言，最後一次寫入的數據即為所謂最新的燒寫數據。舉例而言，bank 2的可編程次數為5，在其第5次的數據寫入操作完成之後，該燒寫控制單元2a在上電重置的初始化過程中便會自動地自bank 2讀出第5次的燒寫數據。
雖然單一bank具有一次以上的可編程次數，然而實務經驗顯示，在該電子晶片1Ea的工程調適階段或量產測試階段，係經常發生同一數據在不同次的數據寫入操作中寫入同一bank之情事。例如，bank 2的第2次燒寫數據(Gamma文件)和第1次燒寫數據完全相同。換句話說，習知的燒寫控制電路僅包含用於執行數據寫入操作以及數據讀出操作的一燒寫控制單元2a，其顯然缺少數據比對功能，用以確認該上位機1Ua所傳送的一待燒寫數據和一目標bank內的已燒寫數據是否相同。故而，對於具有習知的燒寫控制電路的該電子晶片1Ea而言，在其工程調適階段或量產測試階段係經常發生相同數據在不同次的數據寫入操作中被重複燒寫同一bank之情事。
由上述說明可知，本領域亟需一種具寫入保護功能的燒寫控制電路。
本發明之主要目的在於提供一種具寫入保護功能的燒寫控制電路，用以整合在具有一多次可編程(Multi-time programmable, MTP)記憶體的一電子晶片之中。在將一待寫入數據寫入該MTP記憶體的一目標bank之前，本發明之燒寫控制電路可以檢測該目標bank內所儲存最新的寫入數據和所述待寫入數據是否相同，並在兩者相同的情況下啟動寫入保護，從而阻止相同數據在不同次的數據寫入操作中被重複燒寫同一bank。
為達成上述目的，本發明提出所述具寫入保護功能的燒寫控制電路一實施例，其係整合在具有一記憶單元和包含K個記憶區塊的一多次可編程(Multi-time programmable,MTP)記憶體的一電子晶片之中，其中，K為正整數，且所述具寫入保護功能的燒寫控制電路包括：一燒寫控制單元，耦接該多次可編程記憶體，用以執行一數據寫入操作以將一上位機所傳送的一待燒寫數據寫入第j個所述記憶區塊之中，且還用以執行一數據讀出操作從而自該K個記憶區塊讀出K個寫入數據以儲存在該記憶單元內；其中，j為正整數；以及一寫入保護單元，耦接該燒寫控制單元與該多次可編程記憶體；其中，在所述數據讀出操作完成之後，該寫入保護單元自該K個寫入數據檢出K個檢查碼；其中，在所述數據寫入操作開始執行之前，該寫入保護單元依據所述待燒寫數據產生一當前檢查碼，接著對該當前檢查碼和第j個所述檢查碼執行一比對操作，且在所述比對操作的結果顯示該當前檢查碼與該檢查碼相同的情況下執行一寫入保護操作，從而阻止該燒寫控制單元將所述待燒寫數據寫入第j個所述記憶區塊之中。
在一實施例中，該記憶單元為選自於由暫存器(Register)和隨機存取記憶體(RAM)所組成群組之中的任一者。
在一實施例中，該寫入保護單元包括：一檢查碼檢出單元，用以自該K個寫入數據檢出該K個檢查碼；一檢查碼編程單元，用以依據所述待燒寫數據產生一當前檢查碼；一比對單元，耦接該檢查碼編程單元與該檢查碼檢出單元，用以執行所述比對操作以確認該當前檢查碼和第j個所述檢查碼是否相同，而後產生一控制信號；以及
一多工器，耦接於該燒寫控制單元與該多次可編程記憶體之間，且同時耦接比對單元；
其中，在該當前檢查碼與第j個所述檢查碼相同的情況下，該控制信號控制該多工器進入一寫入保護模式，使該燒寫控制單元無法經由該多工器將所述待燒寫數據寫入第j個所述記憶區塊之中；
其中，在該當前檢查碼與第j個所述檢查碼不相同的情況下，該控制信號控制該多工器進入一數據燒寫模式，從而允許該燒寫控制單元經由該多工器將所述待燒寫數據寫入第j個所述記憶區塊之中。
在一實施例中，在所述比對操作的結果顯示該當前檢查碼與第j個所述檢查碼相同的情況下，該比對單元同時發送一警示信號至該燒寫控制單元。
並且，本發明同時提出一種電子晶片的一實施例，其包含一記憶單元和包含K個記憶區塊的一多次可編程(Multi-time programmable, MTP)記憶體，且K為正整數；其特徵在於，進一步包含一具寫入保護功能的燒寫控制電路，且所述具寫入保護功能的燒寫控制電路包括：
一燒寫控制單元，耦接該多次可編程記憶體，用以執行一數據寫入操作以將一上位機所傳送的一待燒寫數據寫入第j個所述記憶區塊之中，且還用以執行一數據讀出操作從而自該K個記憶區塊讀出K個寫入數據以儲存在該記憶單元內；其中，j為正整數；以及一寫入保護單元，耦接該燒寫控制單元與該多次可編程記憶體；其中，在所述數據讀出操作完成之後，該寫入保護單元自該K個寫入數據檢出K個檢查碼；其中，在所述數據寫入操作開始執行之前，該寫入保護單元依據所述待燒寫數據產生一當前檢查碼，接著對該當前檢查碼和第j個所述檢查碼執行一比對操作，且在所述比對操作的結果顯示該當前檢查碼與該檢查碼相同的情況下執行一寫入保護操作，從而阻止該燒寫控制單元將所述待燒寫數據寫入第j個所述記憶區塊之中。
在一實施例中，前述之電子晶片係選自於由現場可程式化邏輯閘陣列(Field Programmable Gate Array,FPGA)晶片、複雜可程式邏輯裝置(Complex Programmable Logic Device,CPLD)晶片、特定應用積體電路(Application Specific Integrated Circuit,ASIC)、和系統單晶片(SoC)所組成群組之中的任一者。
在一實施例中，該記憶單元為選自於由暫存器(Register)和隨機存取記憶體(RAM)所組成群組之中的任一者。
在一實施例中，該寫入保護單元包括：一檢查碼檢出單元，用以自該K個寫入數據檢出該K個檢查碼；一檢查碼編程單元，用以依據所述待燒寫數據產生一當前檢查碼；一比對單元，耦接該檢查碼編程單元與該檢查碼檢出單元，用以執行所述比對操作以確認該當前檢查碼和第j個所述檢查碼是否相同，而後產生一控制信號；以及
一多工器，耦接於該燒寫控制單元與該多次可編程記憶體之間，且同時耦接比對單元；
其中，在該當前檢查碼與第j個所述檢查碼相同的情況下，該控制信號控制該多工器進入一寫入保護模式，使該燒寫控制單元無法經由該多工器將所述待燒寫數據寫入第j個所述記憶區塊之中；
其中，在該當前檢查碼與第j個所述檢查碼不相同的情況下，該控制信號控制該多工器進入一數據燒寫模式，從而允許該燒寫控制單元經由該多工器將所述待燒寫數據寫入第j個所述記憶區塊之中。
在一實施例中，在所述比對操作的結果顯示該當前檢查碼與第j個所述檢查碼相同的情況下，該比對單元同時發送一警示信號至該燒寫控制單元。
並且，本發明還提出一種資訊處理裝置，其特徵在於，包含如前所述本發明之電子晶片。在一實施例中，該資訊處理裝置為選自於由平面顯示裝置、頭戴式顯示裝置、智慧型電視、智慧型手機、智慧型手錶、平板電腦、一體式電腦、筆記型電腦、車載娛樂裝置、數位相機、和視訊式門口機所組成群組之中的一種電子裝置。
為使 貴審查委員能進一步瞭解本發明之結構、特徵、目的、與其優點，茲附以圖式及較佳具體實施例之詳細說明如後。
圖2為包含本發明之一種具寫入保護功能的燒寫控制電路的一電子晶片的方塊圖。如圖2所示，本發明提出一種具寫入保護功能的燒寫控制電路2，其整合在具有一記憶單元3以及包含K個記憶區塊的一多次可編程(Multi-time programmable, MTP)記憶體1的一電子晶片1E之中，其中K為正整數。在可行的實施例中，該電子晶片1E可以是但不限於現場可程式化邏輯閘陣列(Field Programmable Gate Array, FPGA)晶片、複雜可程式邏輯裝置(Complex Programmable Logic Device, CPLD)晶片、特定應用積體電路(Application Specific Integrated Circuit, ASIC)、或系統單晶片(SoC)。
本發明之具寫入保護功能的燒寫控制電路2包括：一燒寫控制單元21與一寫入保護單元22，其中，該燒寫控制單元21耦接該多次可編程記憶體1，用以執行一數據寫入操作以將一上位機1U所傳送的一待燒寫數據寫入第j個所述記憶區塊之中(j為正整數)。並且，該燒寫控制單元21還用以執行一數據讀出操作以自該K個記憶區塊讀出K個寫入數據，並將該K個寫入數據載入例如為暫存器(Register)或隨機存取記憶體(RAM)的該記憶單元3。另一方面，該寫入保護單元22耦接該燒寫控制單元21與該多次可編程記憶體1。
圖3為圖2所示本發明之具寫入保護功能的燒寫控制電路的方塊圖。如圖3所示，該寫入保護單元22包括：一檢查碼檢出單元221、一檢查碼編程單元222、一比對單元223、以及一多工器224，其中，該比對單元223耦接該檢查碼編程單元222與該檢查碼檢出單元221，且該多工器224耦接於該燒寫控制單元21與該多次可編程記憶體1之間，並同時耦接比對單元223。在該電子晶片1E上電重置的初始化過程中，該燒寫控制單元21會自該MTP記憶體1的K個bank(即，記憶區塊)讀出最新的寫入數據，並將其所讀出的K個寫入數據載入該記憶單元3。在完成數據讀出操作之後，該寫入保護單元22啟用其檢查碼檢出單元221自該K個寫入數據檢出K個檢查碼。
之後，當該燒寫控制單元21欲執行一數據寫入操作以將一上位機1U所傳送的一待燒寫數據寫入第j個所述記憶區塊之前，該寫入保護單元22啟用其檢查碼編程單元222，從而依據所述待燒寫數據產生一當前檢查碼。接著，該寫入保護單元22啟用其比對單元223以對該當前檢查碼和第j個所述檢查碼執行一比對操作。最終，在所述比對操作的結果顯示該當前檢查碼與第j個所述檢查碼相同的情況下，該比對單元223產生一控制信號傳送至該多工器224，用以控制該多工器224進入一寫入保護模式，使該燒寫控制單元21無法經由該多工器224將所述待燒寫數據寫入第j個所述記憶區塊之中。並且，在所述比對操作的結果顯示該當前檢查碼與第j個所述檢查碼相同的情況下，該比對單元223同時發送一警示信號至該燒寫控制單元21，使上位機1U可以透過該燒寫控制單元21得知此時已進入寫入保護模式，必須重新檢查欲進行燒寫之數據是否有誤。相反地，在該當前檢查碼與第j個所述檢查碼不相同的情況下，該控制信號控制該多工224器進入一數據燒寫模式，從而允許該燒寫控制單元21經由該多工器224將所述待燒寫數據寫入第j個所述記憶區塊之中。
如下表(2)所示，該MTP記憶體1包含K個記憶區塊(業界習稱bank)，且每個記憶區塊具有不同的可編程次數。
表(2)
| Bank No. | 可編程次數 | 數據內容 | 檢查碼 |
| 1 | 1 | 控制指令 | x |
| 2 | 5 | Gamma文件 | Pre_1 |
| ‧ ‧ ‧ | ‧ ‧ ‧ | ‧ ‧ ‧ | ‧ ‧ ‧ |
| N | 10 | ID codes | Pre_N |
舉例而言，如下表(3)所示，上位機1U新編輯的Gamma文件具1024 bytes數據，然而此1024 bytes數據剛好和儲存在bank 2內的最新寫入的Gamma文件所具有的1024 bytes數據完全相同。此時，最新寫入的數據的檢查碼Pre_1=37，且新編輯的Gamma文件的待燒寫數據的當前檢查碼Cur_1=37。在此情況下，該多工器224被切換進入一寫入保護模式，使該燒寫控制單元21無法經由該多工器224將新編輯的Gamma文件的1024 bytes數據寫入bank 2之中。
表(3)
| Bank 2 位址 | 第1次(最新) 寫入數據 | 新編輯的 待寫入數據 |
| 0 | 33 | 33 |
| ‧ ‧ ‧ | ‧ ‧ ‧ | ‧ ‧ ‧ |
| 11 | 78 | 78 |
| ‧ ‧ ‧ | ‧ ‧ ‧ | ‧ ‧ ‧ |
| 96 | 20 | 20 |
| ‧ ‧ ‧ | ‧ ‧ ‧ | ‧ ‧ ‧ |
| 1023 | BC | BC |
如此，上述已完整且清楚地說明本發明之具寫入保護功能的燒寫控制電路；並且，經由上述可得知本發明具有下列優點：
(1)本發明提供一種具寫入保護功能的燒寫控制電路，用以整合在具有一多次可編程(Multi-time programmable, MTP)記憶體的一電子晶片之中。在將一待寫入數據寫入該MTP記憶體的一目標bank之前，本發明之燒寫控制電路可以檢測該目標bank內所儲存最新的寫入數據和所述待寫入數據是否相同，並在兩者相同的情況下啟動寫入保護，從而阻止相同數據在不同次的數據寫入操作中被重複燒寫同一bank。
(2)並且，本發明同時提供一種資訊處理裝置，其特徵在於，包含如前所述本發明之電子晶片。在一實施例中，該資訊處理裝置為選自於由平面顯示裝置、頭戴式顯示裝置、智慧型電視、智慧型手機、智慧型手錶、平板電腦、一體式電腦、筆記型電腦、車載娛樂裝置、數位相機、和視訊式門口機所組成群組之中的一種電子裝置。
必須加以強調的是，前述本案所揭示者乃為較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。
綜上所陳，本案無論目的、手段與功效，皆顯示其迥異於習知技術，且其首先發明合於實用，確實符合發明之專利要件，懇請 貴審查委員明察，並早日賜予專利俾嘉惠社會，是為至禱。
1Ea:電子晶片
1a:MTP記憶體
2a:燒寫控制單元
3a:記憶單元
1Ua:上位機
1E:電子晶片
1:MTP記憶體
2:具寫入保護功能的燒寫控制電路
21:燒寫控制單元
22:寫入保護單元
221:檢查碼檢出單元
222:檢查碼編程單元
223:比對單元
224:多工器
3:記憶單元
1U:上位機
圖1為習知的包含一燒寫控制電路的電子晶片的方塊圖；
圖2為包含本發明之一種具寫入保護功能的燒寫控制電路的一電子晶片的方塊圖；以及
圖3為圖2所示本發明之具寫入保護功能的燒寫控制電路的方塊圖。
1E:電子晶片
1:MTP記憶體
2:具寫入保護功能的燒寫控制電路
21:燒寫控制單元
22:寫入保護單元
3:記憶單元
1U:上位機
Claims (10)
- 一種具寫入保護功能的燒寫控制電路，係整合在具有一記憶單元和包含K個記憶區塊的一多次可編程(Multi-time programmable,MTP)記憶體的一電子晶片之中，其中，K為正整數，且所述具寫入保護功能的燒寫控制電路包括：一燒寫控制單元，耦接該多次可編程記憶體，用以執行一數據寫入操作以將一上位機所傳送的一待燒寫數據寫入第j個所述記憶區塊之中，且還用以執行一數據讀出操作從而自該K個記憶區塊讀出K個寫入數據以儲存在該記憶單元內；其中，j為正整數；以及一寫入保護單元，耦接該燒寫控制單元與該多次可編程記憶體；其中，在所述數據讀出操作完成之後，該寫入保護單元自該K個寫入數據檢出K個檢查碼；其中，在所述數據寫入操作開始執行之前，該寫入保護單元依據所述待燒寫數據產生一當前檢查碼，接著對該當前檢查碼和第j個所述檢查碼執行一比對操作，且在所述比對操作的結果顯示該當前檢查碼與該檢查碼相同的情況下執行一寫入保護操作，從而阻止該燒寫控制單元將所述待燒寫數據寫入第j個所述記憶區塊之中。
- 如請求項1所述之具寫入保護功能的燒寫控制電路，其中，該記憶單元為選自於由暫存器(Register)和隨機存取記憶體(RAM)所組成群組之中的任一者。
- 如請求項1所述之具寫入保護功能的燒寫控制電路，其中，該寫入保護單元包括：一檢查碼檢出單元，用以自該K個寫入數據檢出該K個檢查碼； 一檢查碼編程單元，用以依據所述待燒寫數據產生一當前檢查碼； 一比對單元，耦接該檢查碼編程單元與該檢查碼檢出單元，用以執行所述比對操作以確認該當前檢查碼和第j個所述檢查碼是否相同，而後產生一控制信號；以及 一多工器，耦接於該燒寫控制單元與該多次可編程記憶體之間，且同時耦接比對單元； 其中，在該當前檢查碼與第j個所述檢查碼相同的情況下，該控制信號控制該多工器進入一寫入保護模式，使該燒寫控制單元無法經由該多工器將所述待燒寫數據寫入第j個所述記憶區塊之中； 其中，在該當前檢查碼與第j個所述檢查碼不相同的情況下，該控制信號控制該多工器進入一數據燒寫模式，使該燒寫控制單元經由該多工器將所述待燒寫數據寫入第j個所述記憶區塊之中。
- 如請求項3所述之具寫入保護功能的燒寫控制電路，其中，在所述比對操作的結果顯示該當前檢查碼與第j個所述檢查碼相同的情況下，該比對單元同時發送一警示信號至該燒寫控制單元。
- 一種電子晶片，包含一記憶單元和包含K個記憶區塊的一多次可編程(Multi-time programmable, MTP)記憶體，且K為正整數；其特徵在於，進一步包含一具寫入保護功能的燒寫控制電路，且所述具寫入保護功能的燒寫控制電路包括：一燒寫控制單元，耦接該多次可編程記憶體，用以執行一數據寫入操作以將一上位機所傳送的一待燒寫數據寫入第j個所述記憶區塊之中，且還用以執行一數據讀出操作從而自該K個記憶區塊讀出K個寫入數據以儲存在該記憶單元內；其中，j為正整數；以及一寫入保護單元，耦接該燒寫控制單元與該多次可編程記憶體；其中，在所述數據讀出操作完成之後，該寫入保護單元自該K個寫入數據檢出K個檢查碼；其中，在所述數據寫入操作開始執行之前，該寫入保護單元依據所述待燒寫數據產生一當前檢查碼，接著對該當前檢查碼和第j個所述檢查碼執行一比對操作，且在所述比對操作的結果顯示該當前檢查碼與該檢查碼相同的情況下執行一寫入保護操作，從而阻止該燒寫控制單元將所述待燒寫數據寫入第j個所述記憶區塊之中。
- 如請求項5所述之電子晶片，其係選自於由現場可程式化邏輯閘陣列(Field Programmable Gate Array,FPGA)晶片、複雜可程式邏輯裝置(Complex Programmable Logic Device,CPLD)晶片、特定應用積體電路(Application Specific Integrated Circuit,ASIC)、和系統單晶片(SoC)所組成群組之中的任一者。
- 如請求項5所述之電子晶片，其中，該記憶單元為選自於由暫存器(Register)和隨機存取記憶體(RAM)所組成群組之中的任一者。
- 如請求項5所述之電子晶片，其中，該寫入保護單元包括： 一檢查碼檢出單元，用以自該K個寫入數據檢出該K個檢查碼； 一檢查碼編程單元，用以依據所述待燒寫數據產生一當前檢查碼； 一比對單元，耦接該檢查碼編程單元與該檢查碼檢出單元，用以執行所述比對操作以確認該當前檢查碼和第j個所述檢查碼是否相同，而後產生一控制信號；以及 一多工器，耦接於該燒寫控制單元與該多次可編程記憶體之間，且同時耦接比對單元； 其中，在該當前檢查碼與第j個所述檢查碼相同的情況下，該控制信號控制該多工器進入一寫入保護模式，使該燒寫控制單元無法經由該多工器將所述待燒寫數據寫入第j個所述記憶區塊之中； 其中，在該當前檢查碼與第j個所述檢查碼不相同的情況下，該控制信號控制該多工器進入一數據燒寫模式，從而允許該燒寫控制單元經由該多工器將所述待燒寫數據寫入第j個所述記憶區塊之中。
- 如請求項8所述之電子晶片，其中，在所述比對操作的結果顯示該當前檢查碼與第j個所述檢查碼相同的情況下，該比對單元同時發送一警示信號至該燒寫控制單元。
- 一種資訊處理裝置，其特徵在於，包含至少一個如請求項5至請求項9之中任一項所述之電子晶片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112106782A TWI838137B (zh) | 2023-02-23 | 2023-02-23 | 具寫入保護功能的燒寫控制電路、電子晶片以及資訊處理裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112106782A TWI838137B (zh) | 2023-02-23 | 2023-02-23 | 具寫入保護功能的燒寫控制電路、電子晶片以及資訊處理裝置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI838137B true TWI838137B (zh) | 2024-04-01 |
| TW202435224A TW202435224A (zh) | 2024-09-01 |
Family
ID=91618956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112106782A TWI838137B (zh) | 2023-02-23 | 2023-02-23 | 具寫入保護功能的燒寫控制電路、電子晶片以及資訊處理裝置 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI838137B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1719460A (zh) * | 2004-07-08 | 2006-01-11 | 富士通株式会社 | 非接触ic记录介质、记录介质管理程序及记录介质管理方法 |
| US20070133280A1 (en) * | 2004-10-08 | 2007-06-14 | Renesas Technology Corp. | Semiconductor integrated circuit apparatus and electronic system |
| US20180011757A1 (en) * | 2015-05-04 | 2018-01-11 | Texas Instruments Incorporated | Error correction code management of write-once memory codes |
| US20210035653A1 (en) * | 2019-07-31 | 2021-02-04 | Arm Limited | Apparatus and method |
-
2023
- 2023-02-23 TW TW112106782A patent/TWI838137B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1719460A (zh) * | 2004-07-08 | 2006-01-11 | 富士通株式会社 | 非接触ic记录介质、记录介质管理程序及记录介质管理方法 |
| US20070133280A1 (en) * | 2004-10-08 | 2007-06-14 | Renesas Technology Corp. | Semiconductor integrated circuit apparatus and electronic system |
| US20180011757A1 (en) * | 2015-05-04 | 2018-01-11 | Texas Instruments Incorporated | Error correction code management of write-once memory codes |
| US20210035653A1 (en) * | 2019-07-31 | 2021-02-04 | Arm Limited | Apparatus and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6581174B2 (en) | On-chip testing circuit and method for integrated circuits | |
| US20080016415A1 (en) | Evaluation system and method | |
| KR20180102904A (ko) | 리페어 장치 및 이를 포함하는 반도체 장치 | |
| US20240089125A1 (en) | Integrated circuit for physically unclonable function and method of operating the same | |
| TW532009B (en) | Memory device and memory access limiting method | |
| TWI825522B (zh) | 用來控制電子裝置的安全開機的方法及安全開機控制電路以及用來控制電子裝置的註冊的方法 | |
| CN101169755A (zh) | 无测试管脚接触式cpu卡测试方法 | |
| US20150046759A1 (en) | Semiconductor integrated circuit device | |
| TWI838137B (zh) | 具寫入保護功能的燒寫控制電路、電子晶片以及資訊處理裝置 | |
| CN111352492A (zh) | 数字上电复位电路、方法、装置及存储介质 | |
| CN104134466B (zh) | 一种芯片及其进入测试态的方法 | |
| US4907229A (en) | Selective multimode/multiconfigurable data acquisition and reduction processor system | |
| US7937511B2 (en) | Burning apparatus | |
| US20220013051A1 (en) | Chip pin connection status display method, computer device and storage medium | |
| US8656232B2 (en) | Apparatus and method for testing semiconductor integrated circuits, and a non-transitory computer-readable medium having a semiconductor integrated circuit testing program | |
| US11360713B2 (en) | Semiconductor device and debug system | |
| TWI692768B (zh) | 能夠驗算記憶體資料之正確性的系統單晶片 | |
| TW201918925A (zh) | 資料存取裝置及方法 | |
| Rizvi et al. | Implementation and verification of synchronous FIFO using system Verilog verification methodology | |
| TWI831312B (zh) | 燒錄控制電路、單次可編程記憶體裝置、電子晶片及資訊處理裝置 | |
| JPS60554A (ja) | メモリ制御装置 | |
| US20240242013A1 (en) | Trusted parameterized cells (pcells) on blockchain | |
| CN118152311B (zh) | 数据处理方法、装置、系统、电子设备及存储介质 | |
| CN117785756B (zh) | 存储器控制系统、方法、芯片及计算机可读存储介质 | |
| JP2929696B2 (ja) | シングルチップマイクロコンピュータ |