TWI838123B - 韋根雙向傳輸系統及方法 - Google Patents

Abstract

一種韋根雙向傳輸系統包括讀取裝置以及控制裝置。讀取裝置依序讀取資料封包的多筆位元資料，及輸出所述多筆位元資料。控制裝置連接於讀取裝置，控制裝置用於從讀取裝置接收所述多筆位元資料，及於收到所述多筆位元資料後輸出確認訊號至讀取裝置。本發明更提出一種韋根雙向傳輸方法。

Description

韋根雙向傳輸系統及方法

本發明係關於一種韋根傳輸系統及方法，特別係關於一種韋根雙向傳輸系統及方法。

韋根（Wiegand）協定是一種通訊協定，其因簡單、成本低的特性而被廣泛用於門禁控制系統的讀卡機及控制器。當讀卡機讀取到有效卡後，將卡片的識別資訊以韋根協議的方式傳輸至控制器，控制器在驗證識別資訊為有效後，控制門禁的解鎖。

然而，由於韋根協定僅有單向傳輸的功能，使讀卡機與控制器之間的資料傳輸僅包括從讀卡機到控制器。換言之，在將識別資訊傳輸至控制器之後，讀卡機並無法判斷控制器是否確實收到識別資訊。

鑒於上述，本發明提供一種以解決上述問題的韋根雙向傳輸系統及方法。

依據本發明一實施例的韋根雙向傳輸系統包括讀取裝置以及控制裝置。讀取裝置依序讀取資料封包的多筆位元資料，及輸出所述多筆位元資料。控制裝置連接於讀取裝置，控制裝置用於從讀取裝置接收所述多筆位元資料，及於收到所述多筆位元資料後輸出確認訊號至讀取裝置。

依據本發明一實施例的韋根雙向傳輸方法，包括以第一通訊裝置執行：從第二通訊裝置接收第一位元資料；將第一位元資料存入第一位元資料組；執行第一判斷程序，其中第一判斷程序包括：判斷是否在第一預設時間間隔內收到下一第一位元資料；若在第一預設時間間隔內收到下一第一位元資料，將下一第一位元資料存入第一位元資料組，及再次執行第一判斷程序；以及若未在第一預設時間間隔內收到下一第一位元資料，依據第一位元資料組向第二通訊裝置輸出確認訊號。

藉由上述結構，本案所揭示的韋根雙向傳輸系統及方法可以實現讀取裝置與控制裝置之間的雙向傳輸，以讓傳送端（例如，讀取裝置）可確認接收端（例如，控制裝置）收到傳輸資料。

以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。

以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。

請參考圖1，圖1係依據本發明一實施例所繪示的韋根雙向傳輸系統的方塊圖。如圖1所示，韋根雙向傳輸系統WS包括讀取裝置1以及控制裝置2，讀取裝置1連接於控制裝置2。舉例而言，讀取裝置1可以電性連接於控制裝置2，讀取裝置1亦可以通訊連接於控制裝置2。

讀取裝置1用於依序讀取資料封包的多筆位元資料，及輸出所述多筆位元資料至控制裝置2。具體地，讀取裝置1可用於讀取射頻識別卡片的晶片，以讀取晶片中的資料封包的位元資料。

控制裝置2用於從讀取裝置1接收該些位元資料，及於收到該些位元資料後輸出確認訊號（ACK）至讀取裝置1。進一步而言，控制裝置2可以是在收到每筆位元資料後開始計時，並於計時累計的時間長度大於預設時間長度後，判斷已完成資料封包的接收，及輸出確認訊號至讀取裝置1。

據此，當控制裝置2判斷該些位元資料符合預存的識別資料後，可控制門鎖開啟。透過上述雙向傳輸的架構，可以讓讀取裝置1根據確認訊號判斷控制裝置2已確實接收到資料封包。

為了更詳細說明讀取裝置1及控制裝置2的架構，請一併參考圖1及圖2，圖2係依據本發明一實施例所繪示的讀取裝置及控制裝置的方塊圖。如圖2所示，讀取裝置1及控制裝置2的每一者可包括第一訊號傳輸埠P1、第二訊號傳輸埠P2、處理器10、第一資料電路11以及第二資料電路12。處理器10電性連接於第一資料電路11以及第二資料電路12，第一資料電路11更電性連接於第一訊號傳輸埠P1，及第二資料電路12更電性連接於第二訊號傳輸埠P2。

處理器10可以包括一或多個處理器，所述處理器例如為中央處理器、繪圖處理器、微控制器、可程式化邏輯控制器或其他具有訊號處理功能的處理器。前述的位元資料的每一者包括資料0（Data0）訊號或資料1（Data1）訊號。第一訊號傳輸埠P1用於接收或輸出資料0訊號，第二訊號傳輸埠P2用於接收或輸出資料1訊號。第一資料電路11用於傳輸資料0訊號至處理器10，及第二資料電路12用於傳輸資料1訊號至處理器10。處理器10用於處理或產生資料0訊號或資料1訊號。

換言之，當讀取裝置1及控制裝置2的其中一者的處理器10產生資料0訊號/資料1訊號時，資料0訊號/資料1訊號可經由第一資料電路11/第二資料電路12透過第一訊號傳輸埠P1/第二訊號傳輸埠P2輸出至讀取裝置1及控制裝置2中的另一者。接著，所述另一者的第一訊號傳輸埠P1/第二訊號傳輸埠P2可接收資料0訊號/資料1訊號，及經由第一資料電路11/第二資料電路12傳輸至所述另一者的處理器10。

請接著一併參考圖1及圖3，其中圖3係依據本發明一實施例所繪示的第一資料電路的電路圖。如圖3所示，第一資料電路11a包括第一N通道金氧半場效電晶體110、第一電阻器111、第二電阻器112以及傳輸子電路TC1。舉例來說，第一電阻器111的電阻值可以是1000歐姆，第二電阻器112的電阻值可以是10000歐姆。

第一N通道金氧半場效電晶體110包括閘極端110a、汲極端110b及源極端110c。第一電阻器111包括第一端111a及第二端111b。第二電阻器112包括第一端112a及第二端112b。

第一電阻器111的第一端111a電性連接於電源電壓端VCC，第二端111b電性連接於第一訊號傳輸埠P1。第一N通道金氧半場效電晶體110的閘極端110a電性連接於處理器10，汲極端110b電性連接於第一電阻器111的第二端111b及第一訊號傳輸埠P1，源極端110c接地。第二電阻器112的第一端112a電性連接於處理器10及閘極端110a，第二端112b接地。

傳輸子電路TC1電性連接於處理器10及第一訊號傳輸埠P1，用於從第一訊號傳輸埠P1接收資料0訊號並輸出資料0訊號至處理器10。傳輸子電路TC1包括第三電阻器113及第二N通道金氧半場效電晶體120。舉例來說，第三電阻器113的電阻值可以是1000歐姆。第三電阻器113包括第一端113a及第二端113b。第二N通道金氧半場效電晶體120包括第二閘極端120a、第二源極端120b及第二汲極端120c。

進一步而言，第三電阻器113的第一端113a電性連接於電源電壓端VCC，第三電阻器113的第二端113b電性連接於處理器10及第二N通道金氧半場效電晶體120的第二汲極端120c。第二N通道金氧半場效電晶體120的第二閘極端120a電性連接於第一訊號傳輸埠P1，第二N通道金氧半場效電晶體120的第二汲極端120c電性連接於處理器10，第二源極端120b接地。

此外，如圖3所示，第一資料電路11可更包括第一二極體141以及第二二極體142。第一二極體141包括陰極141a及陽極141b，第二二極體142包括陰極142a及陽極142b。第一二極體141的陰極141a電性連接於電源電壓端VCC，陽極141b電性連接於第一訊號傳輸埠P1。第二二極體142的陰極142a電性連接於第一訊號傳輸埠P1，陽極142b接地。換言之，第一二極體141的陽極141b與第二二極體142的陰極142a透過一個節點共同電性連接於第一訊號傳輸埠P1。

請接著一併參考圖1及圖4，其中圖4係依據本發明另一實施例所繪示的第一資料電路的電路圖。如圖4所示，第一資料電路11b包括第一N通道金氧半場效電晶體110、第一電阻器111、第二電阻器112以及傳輸子電路TC2。此外，如圖4所示，第一資料電路11可更包括第一二極體141以及第二二極體142。圖4所示的第一資料電路11的第一N通道金氧半場效電晶體110、第一電阻器111、第二電阻器112、第一二極體141以及第二二極體142的架構可與圖3的第一N通道金氧半場效電晶體110、第一電阻器111、第二電阻器112、第一二極體141以及第二二極體142相同，故不再於此贅述。圖4與圖3的不同處在於圖4的傳輸子電路TC2與圖3的傳輸子電路TC1不同。

具體而言，傳輸子電路TC2電性連接於處理器10與第一訊號傳輸埠P1之間。傳輸子電路TC2包括第一觸發式反向器151及第二觸發式反向器152。第一觸發式反向器151包括輸出端151a及輸入端151b，第二觸發式反向器152包括輸出端152a及輸入端152b。第一觸發式反向器151的輸出端151a電性連接於處理器10，輸入端151b電性連接於第二觸發式反向器152的輸出端152a，第二觸發式反向器152的輸入端152b電性連接於第一電阻器111的第二端111b、第一N通道金氧半場效電晶體110的汲極端110b、第一二極體141的陽極141b及第二二極體142的陰極142a。

請接著一併參考圖1及圖5，其中圖5係依據本發明又一實施例所繪示的第一資料電路的電路圖。如圖5所示，第一資料電路11c包括第四電阻器114，第四電阻器114電性連接於處理器10及第一訊號傳輸埠P1。舉例來說，第四電阻器114的電阻值例如為220歐姆。此外，如圖5所示，第一資料電路11可更包括第一二極體141以及第二二極體142。圖5所示的第一二極體141以及第二二極體142可與圖3所示的第一二極體141以及第二二極體142相同，故不再於此贅述。

具體地，第四電阻器114包括第一端114a及第二端114b。第四電阻器114的第一端114a電性連接於處理器10，第四電阻器114的第二端114b電性連接於第一二極體141的陽極141b及第二二極體142的陰極142a。

請接著一併參考圖1及圖6，其中圖6係依據本發明再一實施例所繪示的第一資料電路的電路圖。如圖6所示，第一資料電路11d包括第五電阻器115、第六電阻器116以及第三N通道金氧半場效電晶體130。舉例來說，第五電阻器115及第六電阻器116的電阻值例如皆為10000歐姆。第五電阻器115包括第一端115a及第二端115b。第六電阻器116包括第一端116a及第二端116b。第三N通道金氧半場效電晶體130包括閘極端130a、汲極端130b及源極端130c。此外，如圖6所示，第一資料電路11可更包括第一二極體141以及第二二極體142。圖6所示的第一二極體141以及第二二極體142可與圖3所示的第一二極體141以及第二二極體142相同，故不再於此贅述。

具體地，第五電阻器115的第一端115a電性連接於第一延遲電路D1的輸入端（即電源電壓端，例如為3.3V），第二端115b電性連接於處理器10。第六電阻器116的第一端116a電性連接於電源電壓端VCC（例如為5V），第二端116b電性連接於處理器10（例如，第二端116b電性連接於下述的第三N通道金氧半場效電晶體130的汲極端130b，以透過第三N通道金氧半場效電晶體130電性連接於處理器10）、第一二極體141的陽極141b、第二二極體142的陰極142a及第一訊號傳輸埠P1。換言之，第六電阻器116的第二端116b、第一二極體141的陽極141b及第二二極體142的陰極142a共同連接於第一訊號傳輸埠P1。

第三N通道金氧半場效電晶體130包括閘極端130a、汲極端130b及源極端130c。第三N通道金氧半場效電晶體130的閘極端130a電性連接於第二延遲電路D2的輸入端（即電源電壓端，例如為3.3V），汲極端130b電性連接於第六電阻器116的第二端116b及第一訊號傳輸埠P1，源極端130c電性連接於處理器10。

請接著一併參考圖1及圖7，其中圖7係依據本發明又另一實施例所繪示的第一資料電路的電路圖。如圖7所示，第一資料電路11e包括第七電阻器117、第八電阻器118、第九電阻器119、第十電阻器121、第十一電阻器122、第四N通道金氧半場效電晶體140、第五N通道金氧半場效電晶體150以及P通道金氧半場效電晶體160。

第七電阻器117包括第一端117a及第二端117b，第八電阻器118包括第一端118a及第二端118b，第九電阻器119包括第一端119a及第二端119b，第十電阻器121包括第一端121a及第二端121b，及第十一電阻器122包括第一端122a及第二端122b。舉例來說，第七電阻器117、第九電阻器119及第十一電阻器122的電阻值例如為1000歐姆，第八電阻器118及第十電阻器121的電阻值例如為10000歐姆。

第四N通道金氧半場效電晶體140包括第四閘極端140a、第四汲極端140b及第四源極端140c，第五N通道金氧半場效電晶體150包括第五閘極端150a、第五汲極端150b及第五源極端150c，P通道金氧半場效電晶體160包括第六閘極端160a、第六源極端160b及第六汲極端160c。

第七電阻器117的第一端117a電性連接於電源電壓端VCC，第二端117b電性連接於第四N通道金氧半場效電晶體140的第四汲極端140b及第五N通道金氧半場效電晶體150的第五汲極端150b。第八電阻器118的第一端118a電性連接於電源電壓端VCC，第二端118b電性連接於第四N通道金氧半場效電晶體140的第四源極端140c。第九電阻器119的第一端119a電性連接於第二端118b，第二端119b電性連接於P通道金氧半場效電晶體160的第六閘極端160a。第十電阻器121的第一端121a接地，第二端121b電性連接於P通道金氧半場效電晶體160的第六源極端160b。第十一電阻器122的第一端122a電性連接於第十電阻器121的第二端121b及第六源極端160b，第二端122b電性連接於第一訊號傳輸埠P1。

第四N通道金氧半場效電晶體140的第四閘極端140a及第四源極端140c電性連接於處理器10。第五N通道金氧半場效電晶體150的第五閘極端150a電性連接於第一訊號傳輸埠P1，第五源極端150c接地。P通道金氧半場效電晶體160的第六汲極端160c電性連接於電源電壓端VCC。

圖2的第一資料電路11可以圖3的第一資料電路11a到圖7的第一資料電路11e中的任一者實現，圖2的第二資料電路12亦可以圖3的第一資料電路11a到圖7的第一資料電路11e的任一者實現。換言之，圖3到圖7所示的第一資料電路的結構亦可適用於第二資料電路12，且第一資料電路11的結構與第二資料電路12的結構可彼此相同或相異。

綜上所述，透過圖3到圖7所示的結構，可以實現圖1的讀取裝置1與控制裝置2之間的雙向溝通。此外，在讀取裝置1將位元資料傳輸至控制裝置2時，控制裝置2可同時傳輸另一位元資料至讀取裝置1。相似地，在控制裝置2將位元資料傳輸至讀取裝置1時，讀取裝置1可同時傳輸另一位元資料至控制裝置2。換言之，讀取裝置1與控制裝置2可以同時向對方傳輸位元資料。

另需說明的是，當第一資料電路11及第二資料電路12都是以圖7所示的第一資料電路11e的結構實現時，第一資料電路11及第二資料電路12可更共同電性連接於由處理器10控制的機架式電源切換器（rack transfer switch，RTS）。據此，可由處理器10控制機架式電源切換器，進而控制第一資料電路11傳輸資料0訊號及控制第二資料電路12傳輸資料1訊號，避免第一資料電路11與第二資料電路12同時佔用往處理器10的資料傳輸通道。

請接著參考圖8，圖8係依據本發明一實施例所繪示的韋根雙向傳輸方法的流程圖。圖8的韋根雙向傳輸方法可適用於以圖1到圖7任一者的結構實現的韋根雙向傳輸系統WS。另外，下文所述的第一通訊裝置可為韋根雙向傳輸系統WS的讀取裝置1及控制裝置2中的任一者，而第二通訊裝置可為讀取裝置1及控制裝置2中的另一者。為便於理解，以下說明是以第一通訊裝置作為接收端（例如，韋根雙向傳輸系統WS的控制裝置2），及以第二通訊裝置作為傳送端（例如，韋根雙向傳輸系統WS的讀取裝置1）。

如圖8所示，韋根雙向傳輸方法包括由第一通訊裝置執行：步驟S101：從第二通訊裝置接收第一位元資料；步驟S103：將該第一位元資料存入第一位元資料組；執行第一判斷程序，其中第一判斷程序包括步驟S105：判斷是否在第一預設時間間隔內收到下一第一位元資料；若步驟S105的判斷結果為「是」，執行步驟S107：將所述下一第一位元資料存入第一位元資料組，及再次執行第一判斷程序（步驟S105）；以及若步驟S105的判斷結果為「否」，執行步驟S109：依據第一位元資料組向第二通訊裝置輸出確認訊號。

於步驟S101，第一通訊裝置從第二通訊裝置接收第一位元資料，其中第一位元資料可以是資料0訊號指示的資料0或資料1訊號指示的資料1。第一位元資料可以是由第二通訊裝置讀取晶片（例如，無線射頻識別卡片的晶片）而取得。換言之，第二通訊裝置透過讀取晶片取得至少一個資料封包，及將所述至少一個資料封包中的第一位元資料傳送至第一通訊裝置。

於步驟S103，第一通訊裝置將第一位元資料存入第一位元資料組。接著，第一通訊裝置執行第一判斷程序，其中第一判斷程序包括步驟S105。於步驟S105，第一通訊裝置判斷是否在第一預設時間間隔內收到下一第一位元資料。換言之，於步驟S105，第一通訊裝置判斷是否在第一預設時間間隔內收到所述至少一個資料封包中的另一筆第一位元資料。第一預設時間間隔例如為20毫秒（ms），但本發明不以此為限。

若第一通訊裝置判斷在第一預設時間間隔內收到下一第一位元資料，則第一通訊裝置於步驟S107將所述下一第一位元資料存入第一位元資料組。反之，若第一通訊裝置判斷未在第一預設時間間隔內收到下一第一位元資料，則第一通訊裝置於步驟S109依據第一位元資料組向第二通訊裝置輸出確認訊號（ACK），其中確認訊號可以用於指示第一通訊裝置將第一位元資料組視為一個資料封包。確認訊號可以是由8個位元組成，但本發明不以此為限。

簡言之，第二通訊裝置在讀取到資料封包後，將資料封包的多筆第一位元資料依序傳送至第一通訊裝置，且每筆第一位元資料之間的間隔時間不大於第一預設時間間隔。第一通訊裝置在收到每筆第一位元資料後可開始計時，並判斷是否在第一預設時間間隔內收到下一筆第一位元資料。若第一通訊裝置在第一預設時間間隔內收到下一筆第一位元資料，則將第一位元資料存入第一位元資料組；若第一通訊裝置未在第一預設時間間隔內收到下一筆第一位元資料，表示第二通訊裝置可能已將此資料封包中的所有第一位元資料都傳送至第一通訊裝置。因此，第一通訊裝置即可判斷第一位元資料組為一個完整的資料封包。

另外，在圖8的步驟S109之後，第一通訊裝置可進一步判斷第一位元資料的高位元指示0或1。若第一位元資料的高位元指示0，表示第二通訊裝置已輸出全部的資料封包（下述的候選資料封包）；反之，若第一位元資料的高位元指示1，第一通訊裝置可進一步判斷第一位元資料的高位元指示0或1。若第一位元資料的高位元指示0，表示第二通訊裝置已輸出全部的資料封包（下述的候選資料封包）；反之，若第一位元資料的高位元指示1，表示第二通訊裝置還未輸出全部的資料封包，則第一通訊裝置可再次執行第二判斷程序（圖9的步驟S201）。舉例而言，高位元是指一個位元組的最後一個位元，例如是位元7。

請接著參考圖9，圖9係依據本發明另一實施例所繪示的韋根雙向傳輸方法的流程圖。在第一通訊裝置輸出確認訊號至第二通訊裝置後，第一通訊裝置可進一步執行：步驟S201：判斷是否在第二預設時間間隔內收到第二位元資料；若步驟S201的判斷結果為「是」，執行步驟S203：將第二位元資料存入第二位元資料組，及執行第二判斷程序，其中第二判斷程序包括步驟S205：判斷是否在第一預設時間間隔內收到下一第二位元資料；若步驟S205的判斷結果為「是」，執行步驟S207：將該下一第二位元資料存入第二位元資料組，及再次執行第二判斷程序（步驟S205）；以及若步驟S205的判斷結果為「否」，執行步驟S209：依據第二位元資料組向第二通訊裝置輸出另一確認訊號。

於步驟S201，第一通訊裝置判斷是否在第二預設時間間隔內收到第二位元資料，以判斷在完成前一個資料封包的接收後，是否還有另一資料封包需接收。第二預設時間間隔大於第一預設時間間隔，第二預設時間間隔例如為30毫秒，但本發明不以此為限。

若第一通訊裝置判斷未在第二預設時間間隔內收到第二位元資料，表示第二通訊裝置可能已將所讀取到的所有資料封包皆傳送至第一通訊裝置。接著，第一通訊裝置即可根據收到的資料封包進行驗證等處理。

反之，若第一通訊裝置判斷在第二預設時間間隔內收到第二位元資料，表示第二通訊裝置傳送的是另一資料封包的第二位元資料。因此，於步驟S203，第一通訊裝置將第二位元資料存入第二位元資料組，及於步驟S205判斷是否在第一預設時間間隔內收到下一第二位元資料。

若第一通訊裝置判斷在第一預設時間間隔內收到下一第二位元資料，則於步驟S207，第一通訊裝置將所述下一第二位元資料存入第二位元資料組，及再次執行步驟S205。反之，若第一通訊裝置判斷未在第一預設時間間隔內收到下一第二位元資料，則於步驟S209，第一通訊裝置依據第二位元資料組向第二通訊裝置輸出另一確認訊號，其中所述另一確認訊號可以用於指示第一通訊裝置將第二位元資料組視為另一個資料封包。

圖9步驟S203、S205、S207及S209分別與圖8的步驟S103、S105、S107及S109實質上相同。

請接著參考圖10，圖10係依據本發明又一實施例所繪示的韋根雙向傳輸方法的流程圖。圖10的步驟可以是執行在第一通訊裝置輸出確認訊號之前，即在圖8的步驟S105與步驟S109之間。

如圖10所示，在判斷未在第一預設時間間隔內收到下一第一位元資料後，及在輸出確認訊號之前，第一通訊裝置更執行：步驟S301：依據第一位元資料組的最後位元組產生檢驗碼；步驟S303：判斷檢驗碼是否符合協議碼；若步驟S303的判斷結果為「是」，執行圖8的S109；以及若步驟S303的判斷結果為「否」，執行步驟S305：清除第一位元資料組。

於步驟S301，第一通訊裝置是依據第一位元資料組中最後一個接收的最後位元組產生檢驗碼。假設第一位元資料組包括第一位元組到第N位元組，且N為不小於2的正整數，第一通訊裝置是依據第N位元組產生檢驗碼。舉例而言，第二通訊裝置可將第N位元組設定為包括循環冗餘校驗（cyclic redundancy check，CRC）碼，其中循環冗餘校驗碼的位元數可以為8、16或32，本發明不以此為限。進一步而言，對於較為重要的資料，循環冗餘校驗碼的位元數可以為16或32，而對於資料較不重要的資料，循環冗餘校驗碼的位元數可以為8。據此，第一通訊裝置可依據第N位元組（最後位元組）產生檢驗碼。

於步驟S303，第一通訊裝置判斷檢驗碼是否符合協議碼，其中協議碼可以是由第一通訊裝置預存。若第一通訊裝置判斷檢驗碼符合協議碼，第一通訊裝置可接著執行圖8的步驟S109。反之，若第一通訊裝置判斷檢驗碼不符合協議碼，表示第一位元資料組可能是代表未授權的資料，故於步驟S305，第一通訊裝置可清除第一位元資料組。

另外，前述的第一判斷程序可更包含計數中斷次數，其中中斷次數是第一位元資料的數量。換言之，第一通訊裝置可在每次收到第一位元資料時，於中斷次數加1。因此，在判斷未在第一預設時間間隔內收到下一第一位元資料後，及在輸出確認訊號之前，第一通訊裝置可更判斷中斷次數與第一位元資料組的位元數是否相同，若中斷次數與第一位元資料組的位元數相同，第一通訊裝置可接著執行圖8的步驟S109。反之，若中斷次數與第一位元資料組的位元數不同，表示可能漏接收第一位元資料或重複接收第一位元資料，第一通訊裝置可接著執行圖10的步驟S305。進一步而言，第一通訊裝置可以是判斷檢驗碼符合協議碼且中斷次數與第一位元資料組的位元數相同時，執行圖8的步驟S109；以及於檢驗碼不符合協議碼及/或第一位元資料組的位元數不同時，執行圖10的步驟S305。

另外，上述的實施例亦可以是執行在圖9的步驟S205與步驟S209之間，即第一通訊裝置依據第二位元資料組的最後位元組產生檢驗碼；若檢驗碼符合協議碼（及/或中斷次數與第一位元資料組的位元數相同）則輸出確認訊號；及若檢驗碼不符合協議碼（及/或中斷次數與第一位元資料組的位元數不同）時清除第二位元資料組。

請接著參考圖11，圖11係依據本發明又另一實施例所繪示的韋根雙向傳輸方法的流程圖。圖11所示的步驟是由第二通訊裝置執行，包括：步驟S401：依序讀取多個候選資料封包，其中該些候選資料封包的每一者包括多筆候選位元資料；步驟S403：依據該些候選資料封包的順序，將該些候選資料封包的其中一者作為當前資料封包，並對當前資料封包執行封包輸出程序，其中封包輸出程序包括：步驟S405：計數執行次數；步驟S407：依序輸出該些候選位元資料；步驟S409：判斷是否已輸出當前資料封包的所有候選位元資料；若步驟S409的判斷結果為「否」，執行步驟S407；以及若步驟S409的判斷結果為「是」，步驟S411：於輸出該些候選位元資料中的最後一者後，判斷是否在第三預設時間間隔內收到確認訊號；若步驟S411的判斷結果為「否」，執行步驟S413：判斷執行次數是否達預設次數；若步驟S413的判斷結果為「否」，再次執行封包輸出程序（步驟S405）；若步驟S411的判斷結果為「是」，執行步驟S415：判斷該些候選資料封包中是否有未作為當前資料封包的一者；以及若步驟S415的判斷結果為「是」，執行步驟S417：將未作為當前資料封包的候選資料封包作為另一當前資料封包。

於步驟S401，第二通訊裝置例如是從前述射頻識別卡片的晶片依序讀取多個候選資料封包。於步驟S403，第二通訊裝置依據讀取候選資料封包的順序將其中一個候選資料封包作為輸出至第一通訊裝置的當前資料封包。

接著，第二通訊裝置對當前資料封包執行封包輸出程序，其中封包輸出程序包括步驟S405、S407、S409及S411，步驟S405可以執行在步驟S407、S409或S411之後。於步驟S405，第二通訊裝置於執行次數加1，其中執行次數是指第二通訊裝置輸出同一個當前資料封包的次數。於步驟S407，第二通訊裝置向第一通訊裝置依序輸出當前資料封包中的候選位元資料。

於步驟S409，第二通訊裝置判斷當前輸出的候選位元資料是否為當前資料封包的最後一筆位元資料，以判斷是否已輸出當前資料封包中的所有候選位元資料。若第二通訊裝置判斷未輸出當前資料封包的所有候選位元資料，則第二通訊裝置執行步驟S407以繼續輸出候選位元資料；若第二通訊裝置判斷已輸出當前資料封包的所有候選位元資料，則第二通訊裝置執行步驟S411。

於步驟S411，第二通訊裝置判斷是否在第三預設時間間隔內從第一通訊裝置收到確認訊號，其中第三預設時間間隔可與第一預設時間間隔或第二預設時間間隔相同，亦可以大於或小於第一預設時間間隔，或大於或小於第二預設時間間隔。若第二通訊裝置判斷未在第三預設時間間隔內收到確認訊號，第二通訊裝置進一步執行步驟S413以判斷所述執行次數是否達（等於或大於）預設次數，其中預設次數例如為3。簡言之，於步驟S411及S413，第二通訊裝置是於判斷等待確認訊號的時間逾時時，進一步判斷輸出當前資料封包的次數是否達預設次數。若執行次數未達預設次數，則第二通訊裝置執行封包輸出程序（步驟S405），以再次輸出同一個當前資料封包。反之，若執行次數達預設次數，則第二通訊裝置結束封包的傳送。

請再次參考步驟S411，若第二通訊裝置判斷在第三預設時間間隔內從第一通訊裝置收到確認訊號，則於步驟S415，第二通訊裝置進一步判斷是否所有的候選資料封包皆已作為當前資料封包，以判斷是否還有未傳送的候選資料封包。若仍有候選資料封包未作為當前資料封包，則於步驟S417，第二通訊裝置可將未作為當前資料封包候選資料封包作為當前資料封包，並對當前資料封包再次執行封包輸出程序（步驟S405），以將剩餘的候選資料封包輸出至第一通訊裝置。反之，若所有候選資料封包皆已作為當前資料封包，表示所有候選封包皆已輸出至第一通訊裝置，表示第二通訊裝置已完成本次的封包傳輸。

另外，第二通訊裝置較佳預存第一預設時間間隔及第二預設時間間隔。據此，於步驟S407，第二通訊裝置可以控制輸出候選位元資料的時間間隔不超過第一預設時間間隔；以及於步驟S417，第二通訊裝置可以控制輸出前一個資料封包的最後一筆候選位元資料與輸出當前封包的第一筆候選位元資料之間的時間間隔不超過第二預設時間間隔。

另外，如前所述，於步驟S405或S407前，第二通訊裝置可將非為最後一個的候選資料封包的第一位元組的高位元設定為0，以及可將最後一個的候選資料封包的第一位元組的高位元設定為1，且高位元的設定可作為步驟S415的判斷依據。據此，第二通訊裝置可透過設定候選資料封包的第一位元組的高位元，以通知第一通訊裝置是否需等待接收下一個資料封包。

藉由上述結構，本案所揭示的韋根雙向傳輸系統及方法可以實現讀取裝置與控制裝置之間的雙向傳輸，以讓傳送端（例如，讀取裝置）可確認接收端（例如，控制裝置）收到傳輸資料。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

WS:韋根雙向傳輸系統 1:讀取裝置 2:控制裝置 10:處理器 11,11a,11b,11c,11d,11e:第一資料電路 12:第二資料電路12 P1:第一訊號傳輸埠 P2:第二訊號傳輸埠 TC1,TC2:傳輸子電路TC1 110,120,130,140,150:N通道金氧半場效電晶體 160:P通道金氧半場效電晶體 110a,120a,130a,140a,150a,160a:閘極端 110b,120c,130b,140b,150b,160c:汲極端 110c,120b,130c,140c,150c,160b:源極端 111,112,113,114,115,116,117,118,119,121,122:電阻器 111a,112a,113a,114a,115a,116a,117a,118a,119a,121a,122a:第一端 111b,112b,113b,114b,115b,116b,117b,118b,119b,121b,122b:第二端 141,142:二極體 141a,142a:陰極 141b,142b:陽極 151,152:觸發式反向器 151a,152a:輸出端 151b,152b:輸入端 VCC:電源電壓端 D1:第一延遲電路 D2:第二延遲電路 S101,S103,S105,S107,S109,S201,S203,S205,S207,S209,S301,S303,S305,S401,S403,S405,S407,S409,S411,S413,S415,S417:步驟

圖1係依據本發明一實施例所繪示的韋根雙向傳輸系統的方塊圖。 圖2係依據本發明一實施例所繪示的讀取裝置及控制裝置的方塊圖。 圖3係依據本發明一實施例所繪示的第一資料電路的電路圖。 圖4係依據本發明另一實施例所繪示的第一資料電路的電路圖。 圖5係依據本發明又一實施例所繪示的第一資料電路的電路圖。 圖6係依據本發明再一實施例所繪示的第一資料電路的電路圖。 圖7係依據本發明又另一實施例所繪示的第一資料電路的電路圖。 圖8係依據本發明一實施例所繪示的韋根雙向傳輸方法的流程圖。 圖9係依據本發明另一實施例所繪示的韋根雙向傳輸方法的流程圖。 圖10係依據本發明又一實施例所繪示的韋根雙向傳輸方法的流程圖。 圖11係依據本發明再一實施例所繪示的韋根雙向傳輸方法的流程圖。

WS:韋根雙向傳輸系統

1:讀取裝置

2:控制裝置

Claims (14)

1. 一種韋根雙向傳輸系統，包含：一讀取裝置，依序讀取一資料封包的多筆位元資料，及輸出該些位元資料；以及一控制裝置，連接於該讀取裝置，該控制裝置用於從該讀取裝置接收該些位元資料，及於收到該些位元資料後輸出一確認訊號至該讀取裝置，其中該讀取裝置及該控制裝置的每一者包含：一第一訊號傳輸埠，用於接收或輸出資料0訊號；一第二訊號傳輸埠，用於接收或輸出資料1訊號；一處理器，用於處理或產生該資料0訊號或該資料1訊號；一第一資料電路，電性連接於該處理器及該第一訊號傳輸埠，用於傳輸該資料0訊號；以及一第二資料電路，電性連接於該處理器及該第二訊號傳輸埠，用於傳輸該資料1訊號；其中該些位元資料的每一個包含該資料0訊號或該資料1訊號。
2. 如請求項1所述的韋根雙向傳輸系統，其中該第一資料電路包含：一第一電阻器，具有一第一端及一第二端，該第一端電性連接於一電源電壓端，該第二端電性連接於該第一訊號傳輸埠； 一N通道金氧半場效電晶體，具有一閘極端、一汲極端及一源極端，該閘極端電性連接於該處理器，該汲極端電性連接於該第一電阻器的該第二端及該第一訊號傳輸埠，該源極端接地；一第二電阻器，具有一第三端及一第四端，該第三端電性連接於該處理器及該閘極端，該第四端接地；以及一傳輸子電路，電性連接於該處理器及該第一訊號傳輸埠，用於從該第一訊號傳輸埠接收該資料0訊號並輸出該資料0訊號至該處理器。
3. 如請求項2所述的韋根雙向傳輸系統，其中該傳輸子電路包含：一第一觸發式反向器，該第一觸發式反向器的輸出端電性連接於該處理器；以及一第二觸發式反向器，該第二觸發式反向器的輸入端電性連接於該第一訊號傳輸埠，該第二觸發式反向器的輸出端電性連接於該第一觸發式反向器的輸入端。
4. 如請求項2所述的韋根雙向傳輸系統，其中該傳輸子電路包含：一第三電阻器，電性連接於該電源電壓端；以及另一N通道金氧半場效電晶體，包含一第二閘極端、一第二汲極端及一第二源極端，該第二閘極端電性連接於該第一訊號傳輸埠，該第二源極端接地，該第二汲極端電性連接於該第三電阻器及該處理器。
5. 如請求項1所述的韋根雙向傳輸系統，其中該第一資料電路包含：一電阻器，電性連接於該第一訊號傳輸埠及該處理器。
6. 如請求項1所述的韋根雙向傳輸系統，其中該第一資料電路包含：一第一電阻器，具有一第一端及一第二端，該第一端電性連接於一電源電壓端；一第二電阻器，具有一第三端及一第四端，該第三端電性連接於一延遲電路的輸入端；以及一N通道金氧半場效電晶體，包含一閘極端、一汲極端及一源極端，該閘極端電性連接於另一延遲電路的輸入端，該汲極端電性連接於該第二端，該源極端電性連接於該處理器及該第四端。
7. 如請求項3、4、5或6所述的韋根雙向傳輸系統，其中該第一資料電路更包含：一第一二極體，該第一二極體的陰極電性連接於該電源電壓端；一第二二極體，該第二二極體的陽極接地，且該第二二極體的陰極電性連接於該第一二極體的陽極及該第一訊號傳輸埠。
8. 如請求項1所述的韋根雙向傳輸系統，其中該第一資料電路包含：一第一電阻器，具有一第一端及一第二端，該第一端電性連接於一電源電壓端；以及 一第一N通道金氧半場效電晶體，包含一第一閘極端、一第一汲極端及一第一源極端，該第一閘極端電性連接於該處理器，該第一汲極端電性連接於該第二端，該第一源極端電性連接於該處理器；一第二N通道金氧半場效電晶體，包含一第二閘極端、一第二汲極端及一第二源極端，該第二閘極端電性連接於該第一訊號傳輸埠，該第二汲極端電性連接於該第二端，該第二源極端接地；一第二電阻器，具有一第三端及一第四端，該第三端電性連接於該電源電壓端，該第四端電性連接於該處理器；一第三電阻器，具有一第五端及一第六端，該第五端電性連接於該第四端；一第四電阻器，具有一第七端及一第八端，該第七端接地；一第五電阻器，具有一第九端及一第十端，該第九端電性連接於該第八端，該第十端電性連接於該第一訊號傳輸埠；以及一P通道金氧半場效電晶體，包含一第三閘極端、一第三汲極端及一第三源極端，該第三閘極端電性連接於該第六端，該第三汲極端電性連接於該第八端，該第三源極端電性連接於該電源電壓端。
9. 一種韋根雙向傳輸方法，包含以一第一通訊裝置執行：從一第二通訊裝置接收一第一位元資料；將該第一位元資料存入一第一位元資料組；執行一第一判斷程序，其中該第一判斷程序包含：判斷是否在一第一預設時間間隔內收到下一第一位元資料； 若在該第一預設時間間隔內收到該下一第一位元資料，將該下一第一位元資料存入該第一位元資料組，及再次執行該第一判斷程序；以及若未在該第一預設時間間隔內收到該下一第一位元資料，依據該第一位元資料組向該第二通訊裝置輸出一確認訊號，其中該第一通訊裝置及該第二通訊裝置的其中一者為如請求項1所述的讀取裝置及所述的控制裝置的其中一者，該第一通訊裝置及該第二通訊裝置中的另一者為如請求項1所述的讀取裝置及所述的控制裝置中的另一者。
10. 如請求項9所述的韋根雙向傳輸方法，其中在向該第二通訊裝置輸出該確認訊號後，該方法更包含：判斷是否在一第二預設時間間隔內收到一第二位元資料，其中該第二預設時間間隔大於該第一預設時間間隔；當在該第二預設時間間隔內收到該第二位元資料時，將該第二位元資料存入一第二位元資料組，及執行一第二判斷程序，其中該第二判斷程序包含：判斷是否在該第一預設時間間隔內收到下一第二位元資料；若在該第一預設時間間隔內收到該下一第二位元資料，將該下一第二位元資料存入該第二位元資料組，及再次執行該第二判斷程序；以及若未在該第一預設時間間隔內收到該下一第二位元資料，依據該第二位元資料組向該第二通訊裝置輸出另一確認訊號。
11. 如請求項9所述的韋根雙向傳輸方法，更包含以該第二通訊裝置執行： 依序讀取多個候選資料封包，其中該些候選資料封包的每一者包含多筆候選位元資料；依據該些候選資料封包的順序，將該些候選資料封包的其中一者作為一當前資料封包，並對該當前資料封包執行一封包輸出程序，其中該封包輸出程序包含：計數一執行次數；依序輸出該些候選位元資料；以及於輸出該些候選位元資料中的最後一者後，判斷是否在一第三預設時間間隔內收到該確認訊號；若未在該三預設時間間隔內收到該確認訊號，判斷該執行次數是否達預設次數；若該執行次數未達預設次數，再次執行該封包輸出程序；若在該第三預設時間間隔內收到該確認訊號，判斷該些候選資料封包中是否有未作為該當前資料封包的一者；若該些候選資料封包中有未作為該當前資料封包的一者，將該者作為另一當前資料封包；以及對該另一當前資料封包執行該封包輸出程序。
12. 如請求項10所述的韋根雙向傳輸方法，其中在輸出該確認訊號至該第二通訊裝置後，該方法更包含：判斷該第一位元資料的一第一位元組的一高位元指示0或1；以及當該高位元指示1時，執行該第二判斷程序。
13. 如請求項9所述的韋根雙向傳輸方法，其中在輸出該確認訊號之前，該方法更包含：依據該第一位元資料組的一最後位元組產生一檢驗碼；以及判斷該檢驗碼是否符合一協議碼；其中該確認訊號在該檢驗碼符合該協議碼時輸出，而當該檢驗碼未符合該協議碼時，清除該第一位元資料組。
14. 如請求項9所述的韋根雙向傳輸方法，其中該第一判斷程序更包含計數一中斷次數，且在輸出該確認訊號之前，該方法更包含：判斷該中斷次數與該第一位元資料組的一位元數是否相同；其中該確認訊號在該中斷次數與該位元數相同時輸出，而當該中斷次數與該位元數不同時，清除該第一位元資料組。

Images