TWI837058B - 半導體器件及其製造方法 - Google Patents

半導體器件及其製造方法 Download PDF

Info

Publication number
TWI837058B
TWI837058B TW112131294A TW112131294A TWI837058B TW I837058 B TWI837058 B TW I837058B TW 112131294 A TW112131294 A TW 112131294A TW 112131294 A TW112131294 A TW 112131294A TW I837058 B TWI837058 B TW I837058B
Authority
TW
Taiwan
Prior art keywords
substrate
sealing layer
layer
conductive strip
electronic component
Prior art date
Application number
TW112131294A
Other languages
English (en)
Other versions
TW202414780A (zh
Inventor
李承炫
朴星煥
徐仁鎬
李春
Original Assignee
南韓商Ｊｃｅｔ星科金朋韓國有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｊｃｅｔ星科金朋韓國有限公司 filed Critical 南韓商Ｊｃｅｔ星科金朋韓國有限公司
Application granted granted Critical
Publication of TWI837058B publication Critical patent/TWI837058B/zh
Publication of TW202414780A publication Critical patent/TW202414780A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申請提供了一種半導體器件，該半導體器件包括：基板，所述基板 包括導電圖案和導電圖案上的導電條；基板上的至少一個電子元件；密封層，所述密封層形成在基板上並覆蓋所述至少一個電子元件，至少部分地在基板上方延伸的屏蔽層，基板包括在導電條的至少一部分上方的開口，該部分暴露於密封層和基板，屏蔽層在開口內延伸且在開口內與導電條電連接，其中開口鄰近密封層或通過密封層中的孔口延伸。

Description

半導體器件及其製造方法
本申請總體上涉及半導體技術，更具體地，涉及一種半導體器件及製造半導體器件的方法。
對於電子產品中的電子元件，需要進行電磁干擾(EMI)屏蔽，以防止受到電磁場、靜電場等的干擾。此外，電子元件的EMI屏蔽通常需要經由接觸墊通過接地槽接地。由於密封劑或其他模塑料沉積在電子元件上以形成用於提供電氣隔離的密封層，並且當一些熔融塑料從模腔逸出時會發生模具溢料，因此接地槽必須佈置在距密封層邊緣一定距離處。如圖1所示，在半導體封裝10中，由於模具溢料問題，密封層2和接地槽3之間需要至少350μm的距離A。這阻礙了半導體封裝的形狀因數的進一步改進。例如，這也可能增加由屏蔽層6屏蔽的電子元件1和其他未屏蔽的電子元件5(例如安裝在同一基板4上的板對板連接器)之間的距離，這是不希望的。
因此，需要一種用於製造具有屏蔽層的半導體器件的改進方法。
本申請的目的是提供一種半導體器件以及一種用於製造所述半導體器件的方法。
根據本申請的一個方面，提供了一種半導體器件。該半導體器件包括：基板，所述基板包括互連結構和連接到互連結構的導電條；基板上的至少一個電子元件；密封層，所述密封層形成在基板上並覆蓋所述至少一個電子元件，至少部分地在基板上方延伸的屏蔽層，基板包括在導電條的至少一部分上方的開口，該部分暴露於密封層和基板，屏蔽層在開口內延伸且在開口內與導電條電連接，其中開口鄰近密封層或通過密封層中的孔口延伸。
根據本申請的另一方面，提供了一種製造半導體器件的方法。該方法包括：提供基板，所述基板包括互連結構和連接到互連結構的導電條；在基板上形成至少一個電子元件；形成密封層，所述密封層覆蓋至少一個電子元件；去除密封層的一部分和基板的至少部分位於密封層的一部分下方的一部分，以暴露導電條的至少一部分；在基板上沉積導電材料以在基板上形成屏蔽層，其中屏蔽層至少部分地在導電條的暴露於密封層和基板的一部分上方延伸以與導電條電連接。
應當理解，前面的一般性描述和下面的詳細描述都只是示例性和說明性的，而不是對本發明的限制。此外，併入並構成本說明書一部分的附圖示出了本發明的實施例並且與說明書一起用於解釋本發明的原理。
1:屏蔽的電子元件
2:密封層
3:接地槽
4:基板
5:未屏蔽的電子元件
6:屏蔽層
10:半導體封裝
100:半導體器件
102、202:基板
102a:頂表面
103:互連結構
104:電子元件/屏蔽電子元件
105:非屏蔽電子元件
110:導電條
110a、114a:頂表面
111:基底層
112、212、312:密封層
112b、212b、312b:側表面
112c、212c、312c:下表面/底表面
114、214:屏蔽層
118:側壁
122:頂層
128:脊部
113、131、133、331:部分
132、232:開口
141、341:上部表面/上側表面
142、342:下部表面/下側表面
172、272、282:內表面
246:孔口
e:厚度
h:高度
d、u、w:寬度
L:雷射
α、β:角度
本文引用的附圖構成說明書的一部分。除非詳細的描述另有明確說明，附圖中所示的特徵僅示出了本申請的一些實施例而不是本申請的所有實施例，說明書的讀者不應做出相反的暗示。
圖1是示出系統級封裝(SiP：System-in-Package)模塊。
圖2A至2C分別示出根據本申請一個實施例的製造半導體器件的製程的各個步驟的局部截面圖，即分別在雷射切割之前和之後、以及在屏蔽層的沉積之後。圖2D是示出圖2C所示的半導體器件的變體的截面圖。
圖3是示出根據本申請一個實施例的與半導體器件集成的SiP模塊的局部截面圖。
圖4A和4B是示出根據本申請另一個實施例的用於製造半導體器件的製程的步驟的部分截面圖。
圖5A和5B是示出根據本申請的實施例的雷射切割之前和之後的兩個示例性密封層的顯微圖像。
圖6A到6C是示出根據本申請的實施例的一些示例性半導體器件。
在整個附圖中將使用相同的附圖標記來表示相同或相似的部分。
以下本申請的示例性實施例的詳細描述參考了構成描述的一部分的附圖。附圖示出了其中可以實踐本申請的具體示例性實施例。包括附圖在內的詳細描述足夠詳細地描述了這些實施例，以使本領域技術人員能夠實踐本申請。本領域技術人員可以進一步利用本申請的其他實施例，並在不脫離本申請的精神或範圍的情況下進行邏輯、機械等變化。因此，以下詳細描述的讀者不應以限制性的方式解釋該描述，並且僅以所附請求項限定本申請的實施例的範圍。
在本申請中，除非另有明確說明，否則使用的單數包括了複數。在本申請中，除非另有說明，否則使用「或」是指「和/或」。此外，使用的術 語「包括」以及諸如「包含」和「含有」的其他形式不是限制性的。此外，除非另有明確說明，諸如「元件」或「組件」之類的術語覆蓋了包括一個單元的元件和組件，以及包括多於一個子單元的元件和組件。此外，本文使用的章節標題僅用於組織目的，不應解釋為限制所描述的主題。
如本文所用，空間上相對的術語，例如「下方」、「下面」、「上方」、「上面」、「上」、「上側」、「下側」、「左側」、「右側」、「豎直」、「水平」、「側方」等等，可以在本文中使用，以便於描述如附圖中所示的一個元件或特徵與另一元件或特徵的關係。除了圖中描繪的方向之外，空間相對術語旨在涵蓋設備在使用或操作中的不同方向。該器件可以以其他方式定向(旋轉90度或在其他方向)，並且本文使用的空間相關描述同樣可以相應地解釋。應該理解，當一個元件被稱為「連接到」或「耦接到」另一個元件時，它可以直接連接到或耦接到另一個元件，或者可以存在中間元件。
如前所述，因為在注塑成型製程期間一些熔融密封劑材料可能從模腔中逸出，對於半導體器件的密封層可能發生模具溢料。逸出的密封劑材料可能不希望地需要更多圍繞要形成的密封層的空間。為了解決這個問題，本申請的發明人構思了一種在模製製程之後使用雷射燒蝕去除不需要的密封劑材料的方法。
圖2A至2C是示出根據本申請一個實施例的用於製造半導體器件的製程的各個步驟的截面圖。該製程可以在需要進一步密封以提高其耐用性和可靠性的半導體器件100上實施。
如圖2A所示，半導體器件100包括基板102。基板102可以是印刷電路板或可以支撐和互連各種電子元件的其他合適的基板。在圖2A所示的實施例中，基板102包括基底層111、頂層122以及形成在基板102中、尤其是基底層111內部的一個或多個互連結構103。基底層111例如是絕緣層且頂層122例如是 鈍化層。在一些實施例中，基板102可以包括一個或多個預浸漬的聚四氟乙烯、FR-4、FR-1、CEM-1或CEM-3與酚醛棉紙、環氧樹脂、樹脂、編織玻璃、磨砂玻璃、聚酯和其他增強纖維或織物的組合的層壓層。基板也可以是多層柔性層壓板、陶瓷、覆銅層壓板或玻璃。一個或多個互連結構103可以包括接觸焊盤、導電跡線和導電通孔，其根據需要配置以實現期望的信號路由。鈍化層可以由用於鈍化層的任何合適材料形成，包括以上關於一個或多個絕緣層提及的那些。
導電條110形成在基板102內，例如至少部分地在基底層111的最頂部內。導電條110可以形成在基板102中的一個或多個互連結構103上，用於例如抬高互連結構103的導電錶面以電耦合到地電位或其他電壓參考。當從半導體器件100的頂部觀察時，導電條110和互連結構103優選地被頂層122完全覆蓋以保持它們與外部環境電隔離。在一些實施例中，導電條110可以是預先形成的金屬條或其他類似結構，其可以連接到形成在基板102上的互連結構103。備選地，可以使用剝離製程或其他適合的金屬沉積和圖案化製程將導電條110沉積在基板102上。例如，導電條110可以由銅、鋁、銀或其他合適的金屬材料製成。在一些實施例中，導電條110可以是互連結構103的一部分，導電條110是互連結構103的最頂部。
導體裝置100包括安裝在基板102上的至少一個電子元件104。在一些實施例中，電子元件104可以是沒有任何封裝材料的半導體裸片，而在一些其他實施例中，電子元件104可以是半導體封裝。在一些實施例中，所述至少一個電子元件104可以包括數字信號處理器(DSP)、微控制器、微處理器、網絡處理器、電源管理處理器、音頻處理器、視頻處理器、RF電路、無線基帶片上系統(SoC)處理器、傳感器、存儲器控制器、存儲器設備、專用集成電路等。電子元件還可以包括分立元件，例如電阻器、電容器、電感器等。
密封層112通過模製形成在基板102上以覆蓋電子元件104。例如，密封層112可以使用壓縮模製、傳遞模製或液體密封劑模製來沉積在基板102上。在一些實施例中，密封層112例如可以由聚合物複合材料製成，例如帶填料的環氧樹脂、帶填料的環氧丙烯酸酯、或帶有適當填料的聚合物。密封層112優選地是非導電的。這種層還可以提供結構支撐和/或保護電子元件免受外部元件或污染物的影響。密封層112可以沉積有屏蔽層，如下文將更詳細地闡述。密封層112可保護電子元件104免受外界環境影響。在一些實施例中，可以對密封層112進行研磨操作以減小密封層112的厚度，並且可選地以暴露電子元件104。
通常，密封層112可以使用注塑成型製程形成，其中使用模具蓋或模套(未示出)。在模製製程過程中，模具蓋可以覆蓋至少一個電子元件104並將它們容納在模腔內。為便於在注塑成型製程後去除模具蓋，模腔通常具有截頭形狀，例如截棱柱。在圖2A所示的實施例中，形成的密封層112可以具有截棱柱的形狀，具有包括側壁118的傾斜外圍部分。側壁118限定密封層112的側表面112b。然而，在一些其他實施例中，密封層112可具有大致垂直的側壁。
如圖2A所示，密封層112與導電條110部分重疊，其中一部分直接在導電條110上方。例如，側壁118可以直接在導電條110上方。由於側壁118是發生模具溢料的密封層112的部分，需要(尤其是在側壁118的腳部處)去除側壁118的至少一部分以解決模具溢料問題。因此，如圖2A和圖2B所示，可以通過雷射L去除密封層112的位於側壁118的腳部處的部分131和基板102的主要位於部分131下方的部分133，以從密封層112和基板102暴露導電條110。在一些實施例中，雷射L可以是二極管泵浦固態(DPSS)雷射、具有ArF、KrF、XeCl、XeF或其他合適的準分子、紫外、可見、紅外的激態雷射、摻有釹、鉺、鐿或其他合適材料的釔鋁石榴石(YAG)雷射，或具有ps、ns、ps或fs脈衝的CO2雷射。 可以根據需要使用各種透鏡，例如聚焦鏡、准直鏡、復消色差鏡、消色差鏡。鏡子、掃描儀、狹縫、濾光片或其他合適的裝置可用於將來自雷射的光信號引導或調節到基板102上的期望位置。在一些其他實施例中，該方法可以包括在雷射切割之前在基板上方設置掩模。
密封層112的去除部分131可以至少包括側壁118的下部。如圖2B所示，在基板102中，開口132形成於導電條110的暴露於密封層112和基板102的部分113上方。開口132的寬度w小於圖2A和2B所示實施例中的側壁118的寬度u。然而，在其他示例中可以調整開口132的寬度w。可見，開口132不與由密封層112所密封的任何電子元件104重疊，以避免雷射L對元件104造成損壞。另外，開口132也不會暴露整個導電條110，而是導電條110的足以用於接地目的的一部分。在下文中，將導電條110暴露於密封層112和基板102的部分也稱為導電條110的暴露部分113。優選地，導電條110的暴露部分113位於導電條110的頂表面110a上。應當理解的是，部分113可以隨後被不同於密封層和基板的一層或多層覆蓋，例如下面將參照圖2C更詳細地闡述屏蔽層。屏蔽層可以與導電條110接觸，例如在暴露部分113的整個表面上。
在圖2A和2B的實施例中，雷射L沿垂直於基板102的頂表面102a的方向切割密封層112與基板102。雷射L到達密封層112的下表面112c，進而在雷射燒蝕結束時到達導電條110。可以理解的是，導電條110可以在雷射切割過程中用作燒蝕停止層。例如，當導電條110被暴露並且被與雷射L通信的光學顯微鏡實時檢測到時，雷射燒蝕可以停止。
在一些實施例中，選擇開口132的寬度w和雷射切割的位置使得側壁118變成有角度的。在圖2B的實施例中，在雷射切割之後，側表面112b可以包括上部或上側表面141和下部或下側表面142。上側表面141是傾斜的，而下側表面142與密封層112的底表面112c垂直。密封層112的上側表面141和下側表面142 可以位於脊部128的相對側上，脊部128平行於密封層112的底表面112c延伸。開口132的內表面172可以通過下側表面142至少部分地延伸。就通過另一表面延伸或至少部分延伸的表面而言，應當理解由這些表面限定的平面至少部分地重合。表面和因此平面可以是平坦的或非平坦的，例如彎曲的。側表面的傾斜角應理解為側表面與密封層112的底表面112c之間的角度。
如圖2C和2D所示，然後可以將屏蔽層114沉積到基板102上。屏蔽層114屏蔽由電子元件104引起或產生的EMI。屏蔽層114可以通過沉積導電材料到基板上來形成，導電材料例如是Al、Cu、Sn、Ni、Au、Ag、或任何其他適用於電磁干擾(EMI)屏蔽的材料。在一些實施例中，可以使用濺射製程或其他類似的化學或物理氣相沉積製程來形成屏蔽層114。屏蔽層114可以完全填充或部分填充基板102中的開口132並與被開口132暴露的導電條110連接。這樣，導電條110可以將屏蔽層114與基板102內部的互連結構103互連。在一些實施例中，可以可選地使用沉積掩模(未示出)來允許屏蔽層114選擇性地形成在基板102上。優選地，在開口132的與密封層112相對的一側上，屏蔽層114在基板102的頂表面102a鄰近開口132的部分上覆蓋頂表面102a。
屏蔽層114優選地完全覆蓋密封層112(除了其底表面112c)並在密封層112與開口132之間連續延伸。導電材料可與導電條的頂表面110a接觸。因此，開口132可以形成接地槽。因此可以避免由於模具溢料問題導致的導電條110的暴露部分113和密封層112之間的間隙。優選地，屏蔽層114完全覆蓋導電條110的暴露部分113和開口132的內表面172。在如圖2C所示的一些實施例中，開口132中的屏蔽層114的厚度e可以小於開口132的高度h(即基板102的頂表面102a因此高於開口132中的屏蔽層114的頂表面114a)。
在如圖2D所示的變體中，導電材料完全填充開口132。開口132中的屏蔽層114的厚度e優選大於開口132的高度h。因此，開口132中的屏蔽層114的頂表面114a突出於基板102的頂表面102a之上。
除了被屏蔽層114覆蓋的電子元件104之外，半導體器件還可以包括一個或多個非屏蔽電子元件105，由於它們在半導體器件100中的相應功能，它們可能對EMI屏蔽具有不同的要求，如圖3所示。在一些實施例中，非屏蔽電子元件105可以包括板對板連接器、天線或不需要EMI屏蔽的其他元件。屏蔽電子元件104與非屏蔽電子元件105優選地位於開口132的相對側上。因此，形成在基板102上的屏蔽層114可為不延伸於整個基板102的部分屏蔽層。例如，可以使用沉積掩模(未示出)來覆蓋非屏蔽電子元件105，但暴露基板102上的其他元件。因此，可以選擇性地形成屏蔽層114以不覆蓋非屏蔽電子元件105。
可以看出，由於導電條110上方的開口132形成為鄰近密封層112而不是距離密封層112一段距離，所以屏蔽電子元件104和非屏蔽電子元件105之間的距離可以減少。以此方式，例如在非屏蔽電子元件105的與屏蔽電子元件104相對的一側的區域中，封裝形狀因數得以改善。如圖3所示，半導體器件100可以是系統級封裝(SiP)模塊的形式，即係統的各種元件可以集成在半導體器件100內。
圖4A和4B是示出根據本申請另一個實施例的用於製造半導體器件的製程的步驟的截面圖。
如圖4A和4B所示，可以選擇開口232的寬度w和雷射切割的位置，使得在雷射切割之後在密封層212中形成孔口246。孔口246在密封層212的側表面212b和底表面212c之間延伸。換言之，基板202內的開口232可以通過密封層212內的孔口246向上延伸，因此，開口232的內表面272通過孔口246的內表面282延伸。當密封層212在注塑成型製程期間在基板上的相對較大的表面上流 動並且不需要去除所有從模具蓋中逸出的密封劑材料時，該實施例是特別有利的。在所示實施例中，孔口246和開口232在垂直於密封層212的底表面212c的方向上延伸。
屏蔽層214進一步沉積在基板202上以完全覆蓋密封層212(除了其底表面212c)並在密封層212和開口232之間連續延伸。屏蔽層214優選地完全覆蓋孔口246的內表面282和開口232的內表面272。
通過提供暴露於密封層和基板並被屏蔽用於接地的導電條的與密封層相鄰或在密封層中的孔口下方的部分，屏蔽電子元件和最終其他非屏蔽元件(例如板對板(B2B)區域中的B2B連接器)之間的距離可能會減小。以這種方式，增加了該區域中的元件數量或獲得了元件尺寸優勢，這允許改善半導體器件的形狀因數。因此，本發明使得在封裝設計期間應用小形狀因數或安裝更多元件或考慮更大尺寸的元件成為可能。
圖5A和5B是示出根據本申請的實施例的在雷射切割之前和之後的兩個示例性密封層的顯微圖像。
如圖5A和5B所示，密封層312以類似於圖2A和2B所示實施例的方式被切割，其中側表面312b與上側表面341形成角度，上側表面341與密封層312的底表面312c形成傾斜角β，並且下側表面342與密封層312的底表面312c形成傾斜角α。β小於α，並且在圖5A和5B的所示實施例中，角度α和β都是銳角。在圖示的實施例中，傾斜角α對應於雷射切割的角度，並且雷射切割的寬度對應於密封層312的去除部分331的下表面的寬度d。雷射切割的角度和寬度可以變化而不超出本發明的範圍。雷射切割的角度α優選地在80°和90°之間。這樣的角度範圍在適當的情況下限制了開口和孔口在平行於基板的方向上的延伸，因此使得更容易沿著導電條定位暴露部分。這樣的角度範圍也使得雷射切割更容易 進行，因為雷射束到達導電條行進的距離相對較短。進一步地，這樣的角度範圍也使得雷射切割後的開口內的屏蔽層更容易均勻沉積，因為開口內表面的傾斜角度相對較小，因此更容易接近。
在一些實施例中，嵌入半導體器件的基板內的導電條可以是單個導電條，其寬度基本上等於半導體器件的寬度，如圖6A所示。在一些其他實施例中，導電條可以具有替代形式或圖案。圖6B和6C是示出根據本申請實施例的兩個其他半導體器件。如圖6B所示，導電條可以具有比圖6A中所示的導電條更小的寬度，因此它可以在基板上佔據更小的佔位面積。在圖6C中，半導體器件可以包括多個分離的導電條，所有的導電條都可以被屏蔽層(未示出)覆蓋和連接。一個或多個導電條的一個或多個暴露部分的數量和佈置也可以改變。
本文的討論包括許多說明性附圖，這些說明性附圖顯示了半導體器件的各個部分及製造所述半導體器件的方法。為了說明清楚起見，這些圖並未顯示每個示例組件的所有方面。本文提供的任何示例組件和/或方法可以與本文提供的任何或所有其他組件和/或方法共享任何或所有特徵。
本文已經參照附圖描述了各種實施例。然而，顯然可以對其進行各種修改和改變，並且可以實施另外的實施例，而不背離如所附請求項中闡述的本發明的更廣泛範圍。此外，通過考慮說明書和本文公開的本發明的一個或多個實施例的實踐，其他實施例對於本領域技術人員將是明顯的。因此，本申請和本文中的實施例旨在僅被認為是示例性的，本發明的真實範圍和精神由所附示例性請求項的列表指示。
100:半導體器件
102:基板
104:電子元件
105:非屏蔽電子元件
110:導電條
112:密封層
114:屏蔽層
132:開口

Claims (16)

  1. 一種半導體器件，其中，所述半導體器件包括：一基板，所述基板包括一互連結構和連接到所述互連結構的一導電條；所述基板上的至少一個電子元件；一密封層，所述密封層形成在所述基板上並覆蓋所述至少一個電子元件，至少部分地在所述基板上方延伸的一屏蔽層，所述基板包括在所述導電條的至少一部分上方的一開口，所述部分暴露於所述密封層和所述基板，所述屏蔽層在所述開口內延伸且在所述開口內與所述導電條電連接，以及所述基板上的另一電子元件，所述另一電子元件沒有被所述密封層密封，並且所述另一電子元件與所述至少一個電子元件位於所述開口的相對側，其中，所述開口鄰近所述密封層或通過所述密封層中的一孔口延伸。
  2. 如請求項1所述的器件，其中，所述開口的內表面通過所述密封層的所述孔口的內表面延伸。
  3. 如請求項1所述的器件，其中，所述密封層的所述孔口在所述密封層的側表面和底表面之間延伸。
  4. 如請求項1所述的器件，其中，所述屏蔽層完全覆蓋所述孔口的內表面。
  5. 如請求項1所述的器件，其中，所述開口與所述密封層的一側壁相鄰，所述側壁成角度。
  6. 如請求項5所述的器件，其中，所述密封層的側表面包括一上側表面和一下側表面，所述下側表面的傾斜角大於所述上側表面的傾斜角。
  7. 如請求項5所述的器件，其中，所述密封層的側表面包括一上側表面和一下側表面，所述下側表面垂直於所述密封層的底表面。
  8. 如請求項1所述的器件，其中，所述器件為系統級封裝模塊，所述器件在所述基板上、在開口與所述密封層相對的一側上包括板對板連接器。
  9. 如請求項1所述的器件，其中，所述屏蔽層在所述密封層和所述開口之間連續延伸。
  10. 如請求項9所述的器件，其中，所述屏蔽層除了所述密封層的底表面之外完全覆蓋所述密封層。
  11. 一種製造半導體器件的方法，其中，所述方法包括：提供一基板，所述基板包括一互連結構和連接到所述互連結構的一導電條；在所述基板上形成至少一個電子元件以及另一電子元件；形成一密封層，所述密封層覆蓋所述至少一個電子元件，且所述密封層不覆蓋所述另一電子元件；去除所述密封層的一部分和所述基板的至少位於所述密封層的一部分下方的一部分，以暴露所述導電條的至少一部分，其中，所述另一電子元件與所述至少一個電子元件位於所述暴露的導電條的至少一部分的相對側；在所述基板上沉積導電材料以在所述基板上形成一屏蔽層，其中所述屏蔽層至少部分地在所述導電條的暴露於所述密封層和所述基板的一部分上方延伸以與所述導電條電連接。
  12. 如請求項11所述的方法，其中，所述密封層形成為與所述導電條至少部分重疊。
  13. 如請求項11所述的方法，其中，所述密封層使用壓縮模製、傳遞模製或液體密封劑模製來沉積在所述基板上。
  14. 如請求項11所述的方法，其中，所述方法包括通過雷射切割去除所述密封層的一部分和所述基板的一部分。
  15. 如請求項11所述的方法，其中，所述方法包括在所述基板上、在所述導電條的暴露於所述密封層和所述基板的一部分的與所述密封層相對的一側上提供板對板連接器。
  16. 如請求項11所述的方法，其中，所述基板包括基底層和位於所述基底層上方的頂層，所述方法包括在所述基底層中形成所述互連結構並且在所述互連結構上設置所述導電條，然後在所述基底層上方形成所述頂層以覆蓋所述導電條和導電圖案。
TW112131294A 2022-09-27 2023-08-21 半導體器件及其製造方法 TWI837058B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202211184714.3A CN117832199A (zh) 2022-09-27 2022-09-27 半导体器件及其制造方法
CNCN2022111847143 2022-09-27

Publications (2)

Publication Number Publication Date
TWI837058B true TWI837058B (zh) 2024-03-21
TW202414780A TW202414780A (zh) 2024-04-01

Family

ID=90359809

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112131294A TWI837058B (zh) 2022-09-27 2023-08-21 半導體器件及其製造方法

Country Status (4)

Country Link
US (1) US20240105638A1 (zh)
KR (1) KR20240043681A (zh)
CN (1) CN117832199A (zh)
TW (1) TWI837058B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201017857A (en) * 2008-10-31 2010-05-01 Advanced Semiconductor Eng Chip package structure and manufacturing method thereof
TW201103118A (en) * 2009-07-13 2011-01-16 Advanced Semiconductor Eng Chip package and manufacturing method thereof
TW201119004A (en) * 2009-11-19 2011-06-01 Advanced Semiconductor Eng Semiconductor device packages and manufacturing method thereof
US20180063948A1 (en) * 2014-09-04 2018-03-01 Nxp Usa, Inc. Fan-out wafer level packages having preformed embedded ground plane connections
US20190172792A1 (en) * 2016-09-07 2019-06-06 Samsung Electronics Co., Ltd. Semiconductor packages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201017857A (en) * 2008-10-31 2010-05-01 Advanced Semiconductor Eng Chip package structure and manufacturing method thereof
TW201103118A (en) * 2009-07-13 2011-01-16 Advanced Semiconductor Eng Chip package and manufacturing method thereof
TW201119004A (en) * 2009-11-19 2011-06-01 Advanced Semiconductor Eng Semiconductor device packages and manufacturing method thereof
US20180063948A1 (en) * 2014-09-04 2018-03-01 Nxp Usa, Inc. Fan-out wafer level packages having preformed embedded ground plane connections
US20190172792A1 (en) * 2016-09-07 2019-06-06 Samsung Electronics Co., Ltd. Semiconductor packages

Also Published As

Publication number Publication date
KR20240043681A (ko) 2024-04-03
TW202414780A (zh) 2024-04-01
CN117832199A (zh) 2024-04-05
US20240105638A1 (en) 2024-03-28

Similar Documents

Publication Publication Date Title
US9560740B2 (en) Circuit module and method of manufacturing same
JP5767268B2 (ja) 回路モジュール及びその製造方法
JP5466785B1 (ja) 回路モジュール及びその製造方法
JP5550159B1 (ja) 回路モジュール及びその製造方法
US8592958B2 (en) Chip package and manufacturing method thereof
US9055682B2 (en) Circuit module
US10834821B2 (en) Electronic circuit module
JP5517378B1 (ja) 回路モジュール
US9161483B2 (en) Electronic module and method of manufacturing electronic module
JP5517379B1 (ja) 回路モジュール
KR101824726B1 (ko) 반도체 패키지
US20150062835A1 (en) Circuit module
US20150079733A1 (en) Three-dimensional system-in-a-package
KR102520212B1 (ko) 전자 소자 모듈 및 그 제조 방법
TWI837058B (zh) 半導體器件及其製造方法
KR101141443B1 (ko) 반도체 패키지의 제조 방법
JP4605945B2 (ja) 多数個取り配線基板、電子装置の製造方法
KR102505198B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20230171865A (ko) 부분적으로 차폐된 반도체 디바이스 및 그 제조 방법
KR20240156558A (ko) 부분 차폐층을 갖는 반도체 디바이스 및 그 제조 방법
JP2004200502A (ja) 電子装置