TWI836667B - 半導體元件 - Google Patents

Abstract

本揭露內容提供一種半導體元件。半導體元件包括第一半導體結構、第二半導體結構以及發光結構。發光結構位於第一半導體結構及第二半導體結構之間且包括多重量子井結構。多重量子井結構包含鋁且具有井層及阻障層，井層及阻障層組成一對半導體疊層。阻障層的厚度小於井層的厚度。

Description

半導體元件

本揭露內容關於一種半導體元件，特別是有關於一種包含發光結構的半導體光電元件。

在資訊傳輸及能量轉換領域中，半導體元件扮演著非常重要的角色，相關材料的研究開發也持續進行。舉例而言，包含三族及五族元素的三五族半導體材料可應用於各種光電元件，如發光二極體(Light emitting diode，LED)、雷射二極體(Laser diode，LD)、太陽能電池(Solar cell)等，近年來此些光電元件也大量被應用於照明、顯示、通訊、感測、電源系統等領域。發光二極體適用於固態照明光源且具有耗電量低以及壽命長等優點，已逐漸取代傳統光源而大量被應用於交通號誌、顯示器之背光模組、各式照明及醫療裝置中。

本揭露內容提供一種半導體元件。半導體元件包括第一半導體結構、第二半導體結構以及發光結構。發光結構位於第一半導體結構及第二半導體結構之間且包括多重量子井結構。多重量子井結構包含鋁且具有井層及阻障層，井層及阻障層組成一對半導體疊層。阻障層的厚度小於井層的厚度。

本揭露內容提供一種半導體元件。半導體元件包括第一半導體結構、第二半導體結構、發光結構以及反射結構。發光結構位於第一半導體結構及第二半導體結構之間且包括第一多重量子井結構。反射結構位於第一半導體結構上。第一半導體結構具有靠近發光結構的第一側以及遠離發光結構的第二側，反射結構位於第二側。第一多重量子井結構具有多對半導體疊層，各對半導體疊層由一井層及一阻障層所組成。井層與阻障層包含相同的四元III-V族半導體材料。四元III-V族半導體材料包含銦，井層之銦含量百分比(In%)大於0.53，阻障層之銦含量百分比(In%)小於0.53，且於半導體元件操作時，發光結構發出一幅射，幅射為非同調光。

本揭露內容提供一種半導體元件。半導體元件包括第一半導體結構、第二半導體結構、發光結構以及反射結構。發光結構位於第一半導體結構及第二半導體結構之間且包括第一多重量子井結構。反射結構位於第一半導體結構上。第一半導體結構具有靠近發光結構的第一側以及遠離發光結構的第二側，反射結構位於第二側。第一多重量子井結構具有多對半導體疊層，各對半導體疊層由一井層及一阻障層所組成。井層與阻障層包含相同的四元III-V族半導體材料。四元III-V族半導體材料包含銦，井層之銦含量百分比(In%)大於0.53，阻障層之銦含量百分比(In%)小於0.53，第一披覆層包含磷。

10、60:半導體元件

100:基板

110:第一半導體結構

112:第一限制層

114:第一披覆層

116:第二披覆層

118:第一窗戶層

120:第二半導體結構

122:第二限制層

124:第三披覆層

126:第四披覆層

128:第二窗戶層

130:發光結構

130a:第一活性結構

130b:第二活性結構

140:第一電極

150:第二電極

150a:主電極

150b:延伸電極

160:反射結構

170:中間結構

600:封裝結構

61:封裝基板

62:通孔

63:載體

63a:第一部分

63b:第二部分

65:接合線

66:接觸結構

66a、66b:接觸墊

68:封裝材料

B₁、B₂、B_N:阻障層

C₁、C₂、C_N:半導體疊層

M:多重量子井結構

W₁、W₂、W_N:井層

A、B、C、D、E、F、G、H、I:線

第1A圖為本揭露內容一實施例之半導體元件的上視圖。

第1B圖為本揭露內容一實施例之半導體元件的剖面結構示意圖及局部放大示意圖。

第1C圖為本揭露內容一實施例之半導體元件的剖面結構示意圖。

第1D圖為本揭露內容一實施例之半導體元件的剖面結構示意圖。

第1E圖為本揭露內容一實施例之半導體元件的剖面結構示意圖。

第2圖為本揭露內容一實驗例之半導體元件A-C的發光功率與電流關係圖。

第3圖為本揭露內容一實驗例之半導體元件D-F的發光功率與電流關係圖。

第4圖為本揭露內容一實驗例之半導體元件G-I的發光功率與電流關係圖。

第5圖為本揭露內容一實驗例之半導體元件J-L的發光功率與半導體疊層對數關係圖。

第6圖為本揭露內容一實施例之半導體封裝結構剖面示意圖。

以下實施例將伴隨著圖式說明本發明之概念，在圖式或說明中，相似或相同之構件使用相同之標號，並且若未特別說明，圖式中各元件之形狀或尺寸僅為例示，實際上並不限於此。需特別注意的是，圖中未繪示或描述之元件，可以是熟習此技藝之人士所知之形式。

在本揭露內容中，如果沒有特別的說明，通式InGaAsP代表In_a1Ga_1-a1As_b1P_1-b1，其中0<a1<1，0<b1<1；通式InGaP代表In_a2Ga_1-a2P，其中0<a2<1；通式InGaAs代表In_a3Ga_1-a3As，其中0<a3<1；通式AlGaAs代表Al_a4Ga_1-a4As，其中0<a4<1；通式AlGaInAs代表Al_a5Ga_a6In_1-a5-a6As，其中0<a5<1，0<a6<1；通式 InGaNAs代表In_a7Ga_1-a7N_a8As_1-a8，其中0<a7<1，0<a8<1。調整元素的含量可以達到不同的目的，例如但不限於，調整能階，或是當半導體元件為一發光元件時，調整發光元件的主發光波長。

所屬領域中具通常知識者應理解，可以在以下所說明各實施例之基礎上添加其他構件。舉例來說，在未特別說明之情況下，「第一層(或結構)位於第二層(或結構)上」的類似描述可包含第一層(或結構)與第二層(或結構)直接接觸的實施例，也可包含第一層(或結構)與第二層(或結構)之間具有其他結構而彼此未直接接觸的實施例。另外，應理解各層(或結構)的上下位置關係等可能因由不同方位觀察而有所改變。此外，於本揭露內容中，一層或結構「實質上由X所組成」之敘述表示上述層或結構的主要組成為X，但並不排除上述層或結構包含添加物或不可避免的雜質。

本揭露內容的半導體元件包含的各層組成及添加物的定性或定量分析等可用任何適合的方式分析而得，例如二次離子質譜儀(secondary ion mass spectrometer，SIMS)，而各層之厚度亦可用任何適合的方式分析而得，例如穿透式電子顯微鏡(transmission electron microscopy，TEM)或是掃描式電子顯微鏡(scanning electron microscope，SEM)。

第1A圖為本揭露內容一實施例之半導體元件10的上視圖。第1B圖為為第1A圖之半導體元件10沿A-A’線的剖面結構示意圖及局部放大示意圖。如第1B圖所示，半導體元件10包括基板100、第一半導體結構110、第二半導體結構120、發光結構130、第一電極140以及第二電極150。第一半導體結構110及第二半導體結構120位於基板100上。發光結構130位於第一半導體結構110及第二半導體結構120之間。第一電極140與基板100接觸並形成電連接，第二電極150與第 二半導體結構120接觸並形成電連接。第一半導體結構110、第二半導體結構120以及發光結構130可藉由磊晶生長而得。磊晶生長的方法包含但不限於金屬有機化學氣相沉積(metal-organic chemical vapor deposition，MOCVD)、氫化物氣相磊晶法(hydride vapor phase epitaxy，HVPE)、分子束磊晶(molecular beam epitaxy，MBE)或液相磊晶法(liquid-phase epitaxy，LPE)等。

基板100可包含導電材料，例如：砷化鎵(Gallium Arsenide，GaAs)、磷化銦(Indium Phosphide，InP)、碳化矽(Silicon carbide，SiC)或矽(Si)基板等。基板100例如是用於前述磊晶生長之成長基板，但並不限於此，在一實施例中，基板100可為在移除成長基板後利用接合層(bonding layer)接合至磊晶結構的支撐基板。

第一半導體結構110及第二半導體結構120分別位於發光結構130之兩側且鄰接於發光結構130。第一半導體結構110及第二半導體結構120可分別由單層或多層所構成。第一半導體結構110及第二半導體結構120可分別包含二元、三元或四元的III-V族半導體材料，較佳為包含鋁(Al)、鎵(Ga)、砷(As)、磷(P)或銦(In)的材料，例如：InP、InAlAs、GaAs、InGaP、AlGaAs、AlGaInAs等。第一半導體結構110及第二半導體結構120可具有相反的導電型態，以分別提供電子和電洞。例如，第一半導體結構110為n型而第二半導體結構120為p型，或者第一半導體結構110為p型而第二半導體結構120為n型。第一半導體結構110及第二半導體結構120的導電型態可藉由添加不同摻質而調整，例如鎂(Mg)、鋅(Zn)、碳(C)、矽(Si)或碲(Te)等。

發光結構130位於基板100上且可包含III-V族半導體材料，例如為三元或四元半導體材料，且較佳為包含鋁(Al)、鎵(Ga)、砷(As)、磷(P)或銦(In)。 在一實施例中，發光結構130為未經摻雜的半導體結構，即，於形成發光結構130的過程中不刻意添加其他摻質。發光結構130可包含多重量子井結構M。多重量子井結構M可包含由多個井層及多個阻障層交替堆疊而成的n對半導體疊層，而各半導體疊層可分別以C_n表示，其中n=1,2,3,...,N。於一些實施例中，N較佳為大於等於2之正整數，且可為小於等於20之正整數，例如為3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19或20。各半導體疊層C_n可由一井層W_n與鄰接其的阻障層B_n所構成，其中n=1,2,3,...,N。於一實施例中，多重量子井結構M所包含的半導體疊層C_n中的阻障層B_n具有一厚度小於鄰接其的井層W_n之厚度。於一些實施例中，阻障層B_n之厚度小於井層W_n之厚度可使多重量子井結構M中的載子分佈更均勻，改善電子與電洞在多重量子井結構M中局部複合的情況，而有利於提升內部量子效率(Internal quantum efficiency,IQE)。在一實施例中，井層W_n的厚度與阻障層B_n的厚度之比值大於1且小於等於5，例如為：1.5、2、2.5、3、3.5、4或4.5。在一實施例中，至少2對半導體疊層C_n中的井層W_n的厚度與阻障層B_n的厚度之比值大於1且小於等於5，例如為：1.5、2、2.5、3、3.5、4或4.5。在一實施例中，每一對半導體疊層C_n中的井層W_n的厚度與阻障層B_n的厚度之比值均大於1且小於等於5，例如為：1.5、2、2.5、3、3.5、4或4.5。在一些實施例中，每一對半導體疊層C_n中的阻障層B_n與井層W_n厚度比例在1：1.5至1：5之間，例如是1：2、1：2.5、1：3、1：3.5、1：4或1：4.5。於一些實施例中，井層W_n的厚度與阻障層B_n的厚度分別落在1nm至20nm的範圍內，例如為：1.5nm、2nm、3nm、4nm、5nm、6nm、7nm、8nm、9nm、10nm、11nm、12nm、13nm、14nm、15nm、16nm、17nm、18nm或19nm。藉由使阻障層B_n與井層W_n厚度比例落於上述範圍內，半導體元件10可具有較佳的發光功率。於一實施例中，至 少2對半導體疊層C_n中的阻障層B_n的厚度大於井層W_n的厚度。於一實施例中，多重量子井結構M所包含的每一對半導體疊層C_n中的阻障層B_n的厚度均大於井層W_n的厚度。

第1B圖中的局部放大圖中繪示一實施例的多重量子井結構M。如第1B圖所示，於此實施例中，多重量子井結構M包含超過3對的半導體疊層(即，n>3的情況)，如井層W₁、井層W₂、...、井層W_N、阻障層B₁、阻障層B₂、...以及阻障層B_N，此處N為大於等於4之正整數。井層W₁鄰接於第一半導體結構110而與第一半導體結構110直接接觸，阻障層B_N鄰接於第二半導體結構120而與第二半導體結構120直接接觸。於本實施例中，井層W₁與阻障層B₁構成一對半導體疊層C₁，井層W₂及阻障層B₂構成一對半導體疊層C₂，而井層W_N及阻障層B_N構成一對半導體疊層C_N。於第1B圖中，為了簡潔說明而僅標示出3對半導體疊層，並未繪出其他半導體疊層。實際上發光結構130之態樣並不限於此。

具體來說，多重量子井結構M的材料可包含鋁(Al)、鎵(Ga)、砷(As)、磷(P)或銦(In)。於一實施例中，多重量子井結構M可包含四元半導體材料，如InGaAsP、AlGaInAs或InGaNAs等。於一實施例中，多重量子井結構M實質上由四元半導體材料(如InGaAsP、AlGaInAs或InGaNAs)所組成。於一實施例中，井層W_n與阻障層B_n包含相同的四元半導體材料，例如InGaAsP、AlGaInAs或InGaNAs等。於一實施例中，井層W_n與阻障層B_n實質上分別由相同的四元半導體材料(如InGaAsP、AlGaInAs或InGaNAs)所組成。於一實施例中，各半導體疊層C_n中的井層W_n均包含相同的四元半導體材料(如InGaAsP、AlGaInAs或InGaNAs)，例如，井層W₁與井層W₂的材料相同。於一實施例中，各半導體疊層C_n中的阻障層層B_n均包含相同的四元半導體材料(如InGaAsP、AlGaInAs或 InGaNAs)，例如，阻障層B₁與阻障層B₂的材料相同。於一實施例中，各半導體疊層C_n中的井層W_n與阻障層B_n均包含相同的四元半導體材料(如InGaAsP、AlGaInAs或InGaNAs)，例如，井層W₁、井層W₂、阻障層B₁與阻障層B₂的材料皆相同

於一些實施例中，各半導體疊層C_n中的井層W_n與基板100間晶格不匹配(lattice mismatched)而具有伸張或壓縮應力。於一些實施例中，當井層W_n具有壓縮應力，能夠減少價帶間吸收(intervalence band absorption)損耗，提升量子效率。於一些實施例中，各半導體疊層C_n中的阻障層B_n與基板100間晶格不匹配而具有伸張或壓縮應力。於一些實施例中，相對於基板100，各半導體疊層C_n中的阻障層B_n與井層W_n可具有同向或反向的應力。於一些實施例中，當阻障層B_n具有與井層W_n反向的應力，可具有應力補償的效果，可避免磊晶缺陷產生。在一些實施例中，相對於基板100，阻障層B_n具有伸張應力(tensile strain)，且井層W_n具有壓縮應力(compressive strain)。在一實施例中，相對於基板100，阻障層B_n具有壓縮應力，且井層W_n具有伸張應力。於一些實施例中，井層W_n及阻障層B_n間晶格不匹配。於一實施例中，半導體疊層C_n中的一井層W_n及一阻障層B_n間晶格不匹配。於一實施例中，多重量子井結構M所包含的每一對半導體疊層C_n中的井層W_n與阻障層B_n間均為晶格不匹配。藉由使半導體元件中的井層及阻障層相對於基板具有應力，可進一步改善半導體元件的順向電壓值(vf)，並可提升半導體元件的效率。

在一實施例中，各半導體疊層C_n中的阻障層B_n與井層W_n的材料均包含鋁。在一實施例中，各半導體疊層C_n中的阻障層B_n中鋁含量百分比大於井層W_n中鋁含量百分比。於一些實施例中，半導體疊層C_n中的阻障層B_n中鋁含量百 分比大於井層W_n的鋁含量百分比，也大於鄰接的半導體疊層(例如半導體疊層C_n+1或C_n-1)中井層的鋁含量百分比。於一些實施例中，半導體疊層C_n中的井層W_n中鋁含量百分比小於阻障層的鋁含量百分比，也小於鄰接的半導體疊層(例如半導體疊層C_n+1或C_n-1)中阻障層的鋁含量百分比。於一些實施例中，多重量子井結構M包含由鋁含量百分比高於50%的阻障層與鋁含量百分比低於50%的井層交錯堆疊而成的結構。在此些實施例中，更可藉由使各半導體疊層C_n中阻障層B_n之厚度小於井層W_n之厚度，進一步提升內部量子效率。於一些實施例中，相鄰兩個半導體疊層中兩個阻障層或兩個井層之間的鋁含量百分比差異較佳為不大於10%。

具體而言，各阻障層B_n與各井層W_n中鋁含量百分比可藉由如下方式獲得：利用能量散射光譜儀(Energy Dispersive Spectrometer,EDX)對發光結構130中的各阻障層B_n與各井層W_n分別進行量測，並由量測結果計算各阻障層中的鋁含量百分比(Al%)與各井層中的鋁含量百分比(Al%)。舉例來說，阻障層Bn包含Al_x1Ga_y1In_1-x1-y1As，井層W_n包含Al_x2Ga_y2In_1-x2-y2As，由EDX量測結果可得到x1、y1、x2及y2(atom%)，藉此可分別計算出1-x1-y1以及1-x2-y2。此處，阻障層B_n之鋁含量百分比(Al%)定義為Al%=x1/(x1+y1)，井層W_n之鋁含量百分比(Al%)定義為Al%=x2/(x2+y2)。

於一些實施例中，井層W_n中鋁含量百分比(Al%)可在30%至35%的範圍內。於一些實施例中，阻障層B_n之鋁含量百分比(Al%)可在70%至95%的範圍內。阻障層B_n中鋁含量百分比與井層W_n中鋁含量百分比的比例可大於1而小於等於3.5，例如大致為1.5、2、2.5或3。在一些實施例中，0<1-x1-y1<0.53。1-x1-y1例如為0.2、0.25、0.3、0.35、0.4或0.45。在一些實施例中，0.3≦x1≦0.8。 x1例如為0.3、0.35、0.4、0.45、0.5、0.55、0.6、0.65、0.7或0.75。在一實施例中，1>1-x2-y2>0.53。1-x1-y1例如為0.55、0.6、0.65、0.7、0.75、0.8、0.85、0.9或0.95。在一實施例中，0.1≦x2≦0.2。x2例如為0.12、0.15或0.18。

在操作半導體元件10時，發光結構130可發出輻射，例如是峰值波長(peak wavelength)位於700nm至3000nm範圍內的紅外光、峰值波長位於610nm至700nm範圍內的紅光或峰值波長位於530nm至570nm範圍內的黃光等。上述輻射較佳為紅光或紅外光，例如是近红外光(Near Infrared，NIR)。當上述輻射為近紅外光時，峰值波長例如為720nm、810nm、850nm、910nm、940nm、1050nm、1070nm、1100nm、1200nm、1300nm、1400nm、1450nm、1550nm、1600nm、1650nm、1700nm或2000nm。上述紅光或紅外光可為非同調光(incoherent light)或同調光(coherent light)。

第一電極140及第二電極150可用於與外部電源電性連接，且與發光結構130電性連接。第一電極140以及第二電極150包含導電材料。第一電極140以及第二電極150的材料可相同或不同，且例如包含金屬氧化材料、金屬或合金。金屬氧化材料包含如氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)或氧化銦鋅(IZO)等。金屬可列舉如鍺(Ge)、鈹(Be)、鋅(Zn)、金(Au)、鉑(Pt)、鈦(Ti)、鋁(Al)、或鎳(Ni)、銅(Cu)等。合金可包含選自由上述金屬所組成之群組中的至少兩者，例如鍺金鎳(GeAuNi)、鈹金(BeAu)、鍺金(GeAu)、鋅金(ZnAu)等。

第二電極150可包括主電極以及連接於主電極的多個延伸電極。在一些實施例中，多個延伸電極由主電極向半導體元件10之上表面的側邊延伸， 可改善電流散佈。在一些實施例中，延伸電極可包括與半導體元件10的任一側邊平行或垂直的部分。如第1A圖所示，半導體元件可包含一個主電極150a及四個延伸電極150b。於本實施例中，主電極150a呈圓形，而各個延伸電極150b呈T字形。主電極150a可具有一寬度落於50μm至150μm的範圍內。當主電極150a呈圓形時，上述寬度為其直徑。延伸電極150b可具有一寬度落於1μm至10μm的範圍內。延伸電極150b之寬度較佳為主電極寬度的10倍以下。

在一實施例中，第二半導體結構120可選擇性地包含接觸層(未繪示)，鄰接於第二電極150，可用於傳導電流。接觸層可為經摻雜或未經摻雜之半導體層，可包含二元半導體材料如GaAs、InP等。在一實施例中，第二電極包含金屬或合金材料，而接觸層與第二電極150之間可形成歐姆接觸(ohmic contact)，藉此可進一步改善第二電極150與發光結構130間的接觸電阻。

第1C圖為本揭露內容一實施例之半導體元件的剖面結構示意圖。在本實施例中，第一半導體結構110包含第一限制層112、第一披覆層114、第二披覆層116以及第一窗戶層118，而第二半導體結構120包含第二限制層122、第三披覆層124、第四披覆層126以及第二窗戶層128。如第1C圖所示，第一限制層112及第二限制層122鄰接於發光結構130，且分別位於發光結構130的兩側。第一限制層112或第二限制層122可為經摻雜或未經摻雜之半導體層，且可與發光結構130包含相同或不同材料。於一實施例中，第一限制層112及第二限制層122較佳為未經摻雜且包含四元半導體材料。於一實施例中，第一限制層112及第二限制層122分別包含四元半導體材料，如InGaAsP、AlGaInAs或InGaNAs等。於一實施例中，第一限制層112及第二限制層122實質上分別由四元半導體材料(如InGaAsP、AlGaInAs或InGaNAs)所組成。於一實施例中，第一限制層112及第二 限制層122包含相同材料。於一實施例中，第一限制層112或第二限制層122的厚度大於發光結構130中的井層W_n或阻障層B_n的厚度。於一實施例中，第一限制層112及第二限制層122的厚度分別在10nm-50nm的範圍內，例如15nm、20nm、25nm、30nm、35nm、40nm或45nm。

在本實施例中，第一披覆層114鄰接於第一限制層112而位於第一限制層112下，第二披覆層116鄰接於第一披覆層114下且與第一窗戶層118直接接觸。第一披覆層114及第二披覆層116可分別為經摻雜或未經摻雜之半導體層。在一實施例中，第一披覆層114及第二披覆層116可包含鋁(Al)、鎵(Ga)、砷(As)、磷(P)或銦(In)。在一實施例中，第一披覆層114或第二披覆層116分別包含三元半導體材料如InAlAs、InGaAs、InGaP等)。第一披覆層114或第二披覆層116可包含相同材料。第一披覆層114或第二披覆層116的厚度可大於第一限制層112的厚度。在一實施例中，第一披覆層114或第二披覆層116的厚度在50nm-800nm的範圍內，例如80nm、100nm、200nm、250nm、300nm、350nm、400nm、450nm、500nm、550nm、600nm、650nm、700nm或750nm。在一些實施例中，第一披覆層114及第二披覆層116的組成材料可相同，於此情況下，以SEM觀察第一披覆層114及第二披覆層116時，第一披覆層114及第二披覆層116之間的界面可能不明顯。

在本實施例中，第三披覆層124鄰接於第二限制層122而位於第二限制層122上，第四披覆層126鄰接於第三披覆層124上且與第二窗戶層128直接接觸。第三披覆層124及第四披覆層126可分別為經摻雜或未經摻雜之半導體層。在一實施例中，第三披覆層124為未經摻雜之半導體層，第四披覆層126為經摻雜之半導體層。在一實施例中，第三披覆層124及第四披覆層126可包含鋁(Al)、鎵(Ga)、砷(As)、磷(P)或銦(In)。第三披覆層124及第四披覆層126可包含相同材料。 在一實施例中，第三披覆層124及第四披覆層126分別包含三元半導體材料如InAlAs、InGaAs、InGaP等)。第三披覆層124及第四披覆層126的厚度可大於第二限制層122的厚度。在一實施例中，第三披覆層124或第四披覆層126的厚度在50nm-800nm的範圍內，例如80nm、100nm、200nm、250nm、300nm、350nm、400nm、450nm、500nm、550nm、600nm、650nm、700nm或750nm。在一些實施例中，第三披覆層124或第四披覆層126的組成材料可相同，於此情況下，以SEM觀察第三披覆層124或第四披覆層126時，第三披覆層124或第四披覆層126之間的界面可能不明顯。

在本實施例中，第一窗戶層118鄰接於第二披覆層116且位於第二披覆層116下。第二窗戶層128鄰接於第四披覆層126且位於第四披覆層126上。第一窗戶層118及第二窗戶層128對發光結構所發出之光為透明，且第一窗戶層118及第二窗戶層128可作為光取出層以提升半導體元件的發光效率。第一窗戶層118及第二窗戶層128可分別為經摻雜或未經摻雜的半導體層。第一窗戶層118及第二窗戶層128可包含相同材料。在一實施例中，第一窗戶層118及第二窗戶層128可包含鋁(Al)、鎵(Ga)、砷(As)、磷(P)或銦(In)。在一實施例中，第一窗戶層118及第二窗戶層128分別包含二元或三元半導體材料如GaAs、InP、InAlAs、InGaAs、InGaP等。在一實施例中，第一窗戶層118及第二窗戶層128可經摻雜且包含與基板100相同之材料。在一實施例中，第一窗戶層118及第二窗戶層128實質上分別由二元或三元半導體材料(如GaAs、InP、InAlAs、InGaAs、InGaP)所組成。在一實施例中，第二窗戶層128的厚度大於第一窗戶層118。在一實施例中，第一窗戶層118或第二窗戶層128的厚度在800nm-8000nm的範圍內，例如850nm、900nm、950nm、1000nm、1500nm、2000nm、2500nm、3000nm、3500nm、4000nm、4500nm、5000nm、5500nm、6000nm、6500nm、7000nm或7500nm。

在一實施例中，第一披覆層114、第二披覆層116及第一窗戶層118可經相同摻質摻雜而具有相同的導電型態，例如分別經矽(Si)摻雜而成為n型半導體層。在一實施例中，第一窗戶層118中的摻質濃度大於第一披覆層114中的摻質濃度，且第一披覆層114中的摻質濃度大於第二披覆層116中的摻質濃度。第三披覆層124、第四披覆層126及第二窗戶層128可經相同摻質摻雜而具有相同的導電型態，例如分別經鋅(Zn)摻雜而成為p型半導體層。在一實施例中，第二窗戶層128中的摻質濃度大於第四披覆層126中的摻質濃度，且第四披覆層126中的摻質濃度大於第三披覆層124中的摻質濃度。

在一實施例中，根據不同的應用需求，第二披覆層116及/或第一窗戶層118及/或第四披覆層126及/或第二窗戶層128可選擇性地形成半導體元件10中。本實施例中的其他層或結構之位置、組成及材料等內容已於先前實施例中進行了詳盡之說明，故於此不再贅述。

第1D圖為本揭露內容一實施例之半導體元件的剖面結構示意圖。在本實施例中，於第一半導體結構110與基板100之間進一步包含反射結構160。反射結構160可為單層或多層。在一實施例中，反射結構160可反射發光結構130所發出的光以朝第二半導體結構120方向射出於半導體元件外。反射結構160的材料可包含金屬或合金。金屬例如銅(Cu)、鋁(Al)、錫(Sn)、金(Au)、銀(Ag)、鉛(Pb)、鈦(Ti)、鎳(Ni)、鉑(Pt)、或鎢(W)。合金可包含選自由上述金屬所組成之群組中的至少兩者。在一實施例中，反射結構116可包含布拉格反射結構(Distributed Bragg Reflector structure，DBR)。此外，在本實施例中，第一半導體結構110在靠近反射結構160側的寬度大於靠近發光結構130側的寬度。第一半導體結構110在靠近反射結構160側具有與反射結構160相同的寬度。

本實施例中的其他層或結構之位置、組成及材料等內容已於先前實施例中進行了詳盡之說明，故於此不再贅述。

第1E圖為本揭露內容一實施例之半導體元件的剖面結構示意圖。在本實施例中，發光結構130包含第一活性結構130a以及第二活性結構130b。此外，於第一活性結構130a以及第二活性結構130b之間可進一步包含中間結構170。在操作半導體元件時，第一活性結構130a及第二活性結構130b可各自發出一輻射。輻射可為紅光或紅外光。於一實施例中，第一活性結構130a及第二活性結構130b其中一者發出紅光，另一者發出紅外光。當上述輻射為紅光時，峰值波長可位於610nm至700nm範圍內，如：630nm、640nm、650nm、660nm、670nm、680nm、690nm等。當上述輻射為紅外光時，峰值波長可位於800nm至3000nm的範圍內，如：720nm、810nm、850nm、910nm、940nm、1050nm、1070nm、1100nm、1200nm、1300nm、1400nm、1450nm、1550nm、1600nm、1650nm、1700nm、2000nm等。在一實施例中，上述紅光或紅外光可為非同調光或同調光。

第一活性結構130a及第二活性結構130b可包含相同材料，例如包含鋁(Al)、鎵(Ga)、砷(As)、磷(P)或銦(In)。於一實施例中，第一活性結構130a及第二活性結構130b各自包含一多重量子井結構。各多重量子井結構之組成可參照前述實施例之說明。在一實施例中，第一活性結構130a或第二活性結構130b其中一者具有前述實施例之多重量子井結構的態樣。中間結構170可電連接第一活性結構130a及第二活性結構130b，且可為單層或多層。中間結構170可包含二元、三元或四元半導體材料，例如AlAs、InAlAs、AlGaAs、InGaAs、InGaP、InGaAsP、 AlGaInAs或InGaNAs等。於一實施例中，中間結構170的導電型態可藉由添加不同摻質而調整，例如鎂(Mg)、鋅(Zn)、碳(C)、矽(Si)或碲(Te)等。

本實施例中的其他層或結構之位置、組成及材料等內容已於先前實施例中進行了詳盡之說明，故於此不再贅述。

第2圖為本揭露內容一實驗例之半導體元件A-C的發光功率與電流關係圖。半導體元件A具有如第1B圖所示結構，其中基板為InP基板，且於發光結構130中具有10對半導體疊層，包含交替堆疊之井層及阻障層。半導體元件A-C中各阻障層包含Al_x1Ga_y1In_1-x1-y1As，各井層包含Al_x2Ga_y2In_1-x2-y2As。於半導體元件A中，各井層及各阻障層相對於基板均不具有應力。半導體元件B與半導體元件A之差異在於，半導體元件B中的各井層相對於基板具有壓縮應力(井層中In%>0.53)，而各阻障層相對於基板不具有應力(晶格匹配)。半導體元件C與半導體元件A之差異在於，半導體元件C中各井層相對於基板具有壓縮應力(井層中In%>0.53)，而各阻障層相對於基板具有伸張應力(阻障層中In%<0.53)。半導體元件A-C的發光結構組成可參考下表1。

於不同電流下測試半導體元件A-C之發光功率，結果如第2圖所示。半導體元件C在不同電流下發光功率表現均較佳，其次為半導體元件B與半導體元件A。由實驗結果可知，當多重量子井結構中的井層相對於基板具有壓縮應力時，元件之發光功率較佳。更者，當多重量子井結構中的阻障層及井 層相對於基板均具有相反的應力時，可進一步提升輸出功率，元件亮度表現較佳。

第3圖為本揭露內容一實驗例之半導體元件D-F的發光功率與電流關係圖。半導體元件E具有如第1B圖所示結構，其中基板為InP基板，且於發光結構130中具有10對半導體疊層，包含交替堆疊之井層及阻障層。半導體元件D-F中各阻障層包含Al_x1Ga_y1In_1-x1-y1As，各井層包含Al_x2Ga_y2In_1-x2-y2As。半導體元件D中的各井層相對於基板具有壓縮應力(井層中In%>0.53)，而各阻障層相對於基板具有伸張應力(阻障層中In%<0.53)。半導體元件E中的各井層相對於基板具有壓縮應力(井層中In%>0.53)，而各阻障層相對於基板不具有應力(晶格匹配)。半導體元件F與半導體元件E之差異在於，半導體元件F中的各阻障層相對於基板也具有壓縮應力(阻障層中In%>0.53)。半導體元件D-F的發光結構組成可參考下表2。

於不同電流下測試半導體元件D-F之發光功率，結果如第3圖所示。半導體元件D在不同電流下發光功率表現均較佳，其次為半導體元件E及半導體元件F。由實驗結果可知，當多重量子井結構中的阻障層及井層相對於基板具有相反的應力條件時，元件亮度表現較佳。此外，當阻障層及井層相對於基板皆具有相同的應力條件(例如兩者相對於基板均具有壓縮應力或伸張應 力)時，阻障層及井層可能較容易產生一些磊晶缺陷，從而影響內部量子效率，元件亮度表現較差。

第4圖為本揭露內容一實驗例之半導體元件的發光功率與電流關係圖。本實驗例的半導體元件G-I具有如第1B圖所示結構，其中基板為InP基板，且於發光結構130中具有10對半導體疊層，包含交替堆疊之井層及阻障層。半導體元件G-I中各阻障層包含Al_x1Ga_y1In_1-x1-y1As，各井層包含Al_x2Ga_y2In_1-x2-y2As。其中，各井層相對於基板具有壓縮應力(井層中In%>0.53)，而各阻障層相對於基板具有伸張應力(阻障層中In%<0.53)。半導體元件G-I之差異在於各阻障層之厚度不同，厚度分別設定為5nm、7nm及10nm。半導體元件G-I的發光結構組成可參考下表3。

於不同電流下測試半導體元件G-I之發光功率，結果如第4圖所示。如第4圖所示，半導體元件G在不同電流下發光功率表現均較佳，其次為半導體元件H及半導體元件I。此外，半導體元件I的順向電壓值(Vf)略高於半導體元件G及半導體元件H。即，在固定井層厚度而改變阻障層厚度進行測試的情況下，結果顯示降低阻障層與井層厚度比例有助於提升發光功率，順向電壓值(Vf)也可獲得進一步改善。其中，阻障層與井層厚度比例1：2時效果優於7：10或1：1的情況。

第5圖為本揭露內容一實驗例之半導體元件的發光功率與發光結構130中的半導體疊層對數關係圖。本實驗例的半導體元件J-L具有如第1B圖所 示結構，其中基板為InP基板，且於發光結構130中包含交替堆疊之井層及阻障層。半導體元件J-L中各阻障層包含Al_x1Ga_y1In_1-x1-y1As，各井層包含Al_x2Ga_y2In_1-x2-y2As。各井層相對於基板具有壓縮應力(井層中In%>0.53)，而各阻障層相對於基板具有伸張應力(阻障層中In%<0.53)。半導體元件J-L之差異在於半導體疊層對數不同，分別設定為6對、10對及15對。半導體元件J-L的發光結構組成可參考下表4。

於相同條件下對半導體元件J-L進行發光功率測試，結果顯示，於相同測試條件下，具有10對阻障層與井層的半導體元件K之亮度最高，其次為半導體元件L及半導體元件J。由此結果可知，透過調整半導體元件的發光結構中之半導體疊層對數，可進一步優化半導體元件的亮度。

第6圖為本揭露內容一實施例之半導體元件的封裝結構示意圖。請參照第6圖，封裝結構600包含半導體元件60、封裝基板61、載體63、接合線65、接觸結構66以及封裝材料68。封裝基板61可包含陶瓷或玻璃材料。封裝基板61中具有多個通孔62。通孔62中可填充有導電性材料如金屬等而有助於導電或/且散熱。載體63位於封裝基板61一側的表面上，且亦包含導電性材料，如金屬。接觸結構66位於封裝基板61另一側的表面上。在本實施例中，接觸結構66包含接觸墊66a以及接觸墊66b，且接觸墊66a以及接觸墊66b可藉由通孔62而與載體63電性連接。在一實施例中，接觸結構66可進一步包含散熱墊(thermal pad)(未繪示)，例如 位於接觸墊66a與接觸墊66b之間。半導體元件60位於載體63上，且可為本揭露內容任一實施例所述的半導體元件。在本實施例中，載體63包含第一部分63a及第二部分63b，半導體元件60藉由接合線65而與載體63的第二部分63b電性連接。接合線65的材質可包含金屬，例如金、銀、銅、鋁或至少包含上述任一元素之合金。封裝材料68覆蓋於半導體元件60上，具有保護半導體元件60之效果。具體來說，封裝材料68可包含樹脂材料如環氧樹脂(epoxy)、矽氧烷樹脂(silicone)等。封裝材料68更可包含複數個波長轉換粒子(圖未示)以轉換半導體元件60所發出的第一光為一第二光。第二光的波長大於第一光的波長。

綜上所述，本揭露內容所提供之半導體元件於光電特性(如發光功率或順向電壓值等)可獲得進一步改善，且可具有較佳的內部量子效率(IQE)。

本揭露內容之半導體元件可應用於照明、醫療、顯示、通訊、感測、電源系統等領域的產品，例如燈具、監視器、手機、平板電腦、車用儀表板、電視、電腦、穿戴裝置(如手錶、手環、項鍊等)、交通號誌、戶外顯示器、醫療器材等。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，所屬技術領域中具有通常知識者應理解，在不脫離本發明之精神和範圍內可作些許之修飾或變更，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。此外，上述實施例內容在適當的情況下可互相組合或替換，而非僅限於所描述之特定實施例。舉例而言，在一實施例中所揭露特定構件之相關參數或特定構件與其他構件的連接關係亦可應用於其他實施例中，且均落於本發明之權利保護範圍。

10:半導體元件

100:基板

110:第一半導體結構

120:第二半導體結構

130:發光結構

140:第一電極

150:第二電極

B₁、B₂、B_N:阻障層

C₁、C₂、C_N:半導體疊層

M:多重量子井結構

W₁、W₂、W_N:井層

Claims (10)

1. 一種半導體元件，包括：一第一半導體結構；一第二半導體結構；一發光結構，位於該第一半導體結構及該第二半導體結構之間且包括一第一多重量子井結構；以及一反射結構，位於該第一半導體結構上；其中，該第一半導體結構具有靠近該發光結構的第一側以及遠離該發光結構的第二側，該反射結構位於該第二側，該第一多重量子井結構具有多對半導體疊層，各對半導體疊層由一井層及一阻障層所組成，該井層與該阻障層包含相同的四元III-V族半導體材料，該四元III-V族半導體材料包含銦，該井層之銦含量百分比(In%)大於0.53，該阻障層之銦含量百分比(In%)小於0.53，且於該半導體元件操作時，該發光結構發出一幅射，該幅射為非同調光。
2. 一種半導體元件，包括：一第一半導體結構，包含一第一披覆層；一第二半導體結構；一發光結構，位於該第一半導體結構及該第二半導體結構之間且包括一第一多重量子井結構；以及一反射結構，位於該第一半導體結構上；其中，該第一半導體結構具有靠近該發光結構的第一側以及遠離該發光結構的第二側，該反射結構位於該第二側，該第一多重量子井結構具有多對半導體疊層，各對半導體疊層由一井層及一阻障層所組成，該井層與該阻障層包含 相同的四元III-V族半導體材料，該四元III-V族半導體材料包含銦，該井層之銦含量百分比(In%)大於0.53，該阻障層之銦含量百分比(In%)小於0.53，該第一披覆層包含磷。
3. 如申請專利範圍第1項或第2項所述之半導體元件，其中該四元III-V族半導體材料還包含鋁，且該阻障層中鋁含量百分比大於該井層中鋁含量百分比。
4. 如申請專利範圍第3項所述之半導體元件，其中該阻障層中鋁含量百分比與該井層中鋁含量百分比的比例大於等於1.5。
5. 如申請專利範圍第1項或第2項所述之半導體元件，其中該第一半導體結構還包含一第一限制層，該第二半導體結構還包含一第二限制層，該第一限制層與該第二限制層鄰接於該發光結構，且該第一限制層及該第二限制層的厚度大於該井層或該阻障層之厚度。
6. 如申請專利範圍第5項所述之半導體元件，其中該第一限制層及該第二限制層的厚度分別在10nm-50nm的範圍內。
7. 如申請專利範圍第5項所述之半導體元件，其中該第二半導體結構還包括一第二披覆層，鄰接於該第二限制層且該第二披覆層之厚度大於該第二限制層。
8. 如申請專利範圍第1項或第2項所述之半導體元件，其中該第一半導體結構包含具有第一寬度的第一部分以及具有第二寬度的第二部分，該第二部分較該第一部分靠近該發光結構，且該第一寬度大於該第二寬度。
9. 如申請專利範圍第1項或第2項所述之半導體元件，其中於該半導體元件操作時，該發光結構發出一幅射，該幅射為峰值波長位於700nm 至3000nm範圍內的紅外光、峰值波長位於610nm至700nm範圍內的紅光或峰值波長位於530nm至570nm範圍內的黃光。
10. 如申請專利範圍第1項或第2項所述之半導體元件，其中該發光結構還包含一第二多重量子井結構以及一中間結構，且該中間結構位於該第一多層量子井結構與該第二多重量子井結構之間。

Images