TWI831569B - 電源規劃方法、晶片裝置以及適用於電源規劃方法的非暫態電腦可讀取媒體 - Google Patents
電源規劃方法、晶片裝置以及適用於電源規劃方法的非暫態電腦可讀取媒體 Download PDFInfo
- Publication number
- TWI831569B TWI831569B TW112101289A TW112101289A TWI831569B TW I831569 B TWI831569 B TW I831569B TW 112101289 A TW112101289 A TW 112101289A TW 112101289 A TW112101289 A TW 112101289A TW I831569 B TWI831569 B TW I831569B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit layer
- power
- circuit
- auxiliary
- planning method
- Prior art date
Links
- 238000013439 planning Methods 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000004804 winding Methods 0.000 claims description 69
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 50
- 229910052802 copper Inorganic materials 0.000 claims description 50
- 239000010949 copper Substances 0.000 claims description 50
- 230000015556 catabolic process Effects 0.000 claims description 6
- 238000006731 degradation reaction Methods 0.000 claims description 6
- 238000004364 calculation method Methods 0.000 claims description 3
- 241001124569 Lycaenidae Species 0.000 claims 1
- 235000014987 copper Nutrition 0.000 claims 1
- 230000001052 transient effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 15
- 101100381335 Arabidopsis thaliana AVP1 gene Proteins 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- 101100381336 Arabidopsis thaliana AVPL1 gene Proteins 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000037361 pathway Effects 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Computer Networks & Wireless Communication (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本發明公開一種電源規劃方法、晶片裝置以及適用於電源規劃方法的非暫態電腦可讀取媒體。一種電源規劃方法適用於一電路。電路包括一第一電路層以及一第二電路層。第一電路層包括多個電源軌以及一第一標準電路單元。第二電路層包括多個電源軌。電源規劃方法包括：計算電路的第一電路層以及第二電路層各自的一未使用繞線區域以及一已使用繞線區域；以及設置多個輔助電源帶或是多個輔助通路銅柱，以連接第一電路層以及第二電路層的多個電源軌。
Description
本發明涉及一種電源規劃方法、晶片裝置以及適用於電源規劃方法的非暫態電腦可讀取媒體，特別是涉及一種可以降低電壓衰退情況的電源規劃方法、晶片裝置以及非暫態電腦可讀取媒體。
對於電路在電源規劃（power plan）時，欲降低電壓衰退所造成的負面影響。先前的方法大多提供更多的繞線資源供電源規劃使用，例如增加電源軌或通路銅柱的數量以及寬度。然而，在電壓衰退較為嚴重的區域中，通常繞線資源並不會太充裕，而使用越多的電源軌或通路銅柱，會使得繞線資源越來越少，因此提高設計的難度。
故，如何提供一種優良的電源規劃方法，來克服上述的缺陷，已成為該項事業所欲解決的重要課題之一。
本發明所要解決的技術問題在於，針對現有技術的不足提供一種電源規劃方法。一種電源規劃方法，適用於一電路，所述電路包括一第一電路層以及一第二電路層，所述第二電路層設置在所述第一電路層的一側，所述第一電路層包括多個電源軌以及至少一第一標準電路單元，所述第二電路層包括多個電源軌，所述電源規劃方法包括：計算所述電路的所述第一電路層以及所述第二電路層各自的一未使用繞線區域以及一已使用繞線區域，所述第一電路層以及所述第二電路層的所述已使用繞線區域至少設置有多個所述電源軌，所述第一電路層以及所述第二電路層的所述未使用繞線區域至少未設置所述多個電源軌；以及設置多個輔助電源帶或是多個輔助通路銅柱，以連接所述第一電路層以及所述第二電路層的所述多個電源軌。
本發明還公開了一種晶片裝置，包括：多個電路層，所述多個電路層至少包括一第一電路層以及一第二電路層，所述多個電路層分別包括一未使用繞線區域以及一已使用繞線區域，所述第一電路層以及所述第二電路層的所述已使用繞線區域至少設置有所述多個電源軌，所述第二電路層設置在所述第一電路層的一側，所述第一電路層包括：一標準電路單元；多個電源軌，電性連接所述標準電路單元，所述標準電路單元的多個電源載腳設置在所述第一電路層；多個輔助電源帶或是多個輔助通路銅柱，連接所述第一電路層或是所述第二電路層的所述電源軌，所述第一電路層以及所述第二電路層的所述多個輔助電源帶設置在所述未使用繞線區域，以連接所述多個電源軌，所述第一電路層以及所述第二電路層的所述已使用繞線區域未設置所述電源軌。
本發明還公開了一種非暫態電腦可讀取媒體，包括複數電腦可讀取指令，其中當該等電腦可讀取指令由一電腦系統之一處理器執行時，使該處理器執行一電源規劃方法，所述電源規劃方法包括：計算一電路的一第一電路層以及一第二電路層的一未使用繞線區域以及一已使用繞線區域，所述第一電路層以及所述第二電路層的所述已使用繞線區域至少設置多個電源軌，所述第一電路層以及所述第二電路層的所述未使用繞線區域至少未設置所述多個電源軌；以及設置多個輔助電源帶或是多個輔助通路銅柱，以連接所述第一電路層以及所述第二電路層的所述多個電源軌。
本發明的其中一有益效果在於，本發明所提供的電源規劃方法、晶片裝置以及非暫態電腦可讀取媒體，可以在使用充足的繞線資源之後，再增設額外的電源繞線，以補強先前的電源衰退情況。而且在設計規則檢查通過之後，不須對於補強處做設計規則檢查修正。此外，本發明的電源規劃方法可以減少通路銅柱以及電源軌上電壓衰退所造成的負面影響。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
以下是通過特定的具體實施例來說明本發明所公開有關“電源規劃方法”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
[第一實施例]
請參閱圖1，圖1是本發明第一實施例的電源規劃方法所適用的電路的示意圖。圖2是本發明第一實施例的電源規劃方法的流程圖。
在本實施例中，公開了一種電源規劃方法，適用於一電路1。電路1是一晶片級電路。
圖1以及圖2提供一種用於晶片級電路的電源規劃方法，其可應用於晶片裝置中，或由其他硬體元件如資料庫、一般處理器、計算機、伺服器、或其他具特定邏輯電路的獨特硬體裝置或具特定功能的設備來實作，如將程式碼和處理器/晶片整合成獨特硬體。更詳細地說，本實施例的電源規畫方法可使用電腦程式實現，以控制晶片裝置中的各元件。電腦程式可儲存於一非暫態電腦可讀取記錄媒體中，例如唯讀記憶體、快閃記憶體、軟碟、硬碟、光碟、隨身碟、磁帶、可由網路存取之資料庫或熟悉此技藝者可輕易思及具有相同功能之電腦可讀取記錄媒體。
電路1至少包括一第一標準電路單元SC1、一第一電路層M1、一第二電路層M2、一第三電路層M3以及一第四電路層M4。第一電路層M1、第二電路層M2、第三電路層M3以及第四電路層M4依序電性連接。在本實施例中，第二電路層M2設置在第一電路層M1的一側。第三電路層M3是設置在第二電路層M2的一側，第四電路層M4則是設置在第三電路層M3的一側。第一電路層M1、第二電路層M2、第三電路層M3以及第四電路層M4是以堆疊方式進行設置。第一標準電路單元SC1的電源載腳(Power/Ground Pin)則是設置在第一電路層M1上。第四電路層M4則是電性連接至第一電源區域PS1。也就是，電路1包括多個電路層。
電路1包括的電路層數量可以根據實際需求而決定，在本發明中不做限制。以下敘述僅用第一電路層M1以及第二電路層M2為例，其他電路層不做贅述。
請參閱圖2，電源規劃方法包括下列步驟：
計算電路的第一電路層以及第二電路層各自的一未使用繞線區域以及一已使用繞線區域，第一電路層以及第二電路層的已使用繞線區域至少設置有多個電源軌，第一電路層以及第二電路層的未使用繞線區域至少未設置多個電源軌（步驟S110）；
計算連接已使用繞線區域的多個電源連接路徑各自的多個電壓衰退值（步驟S120）；
根據大小順序排序多個電壓衰退值（步驟S130）以及
設置多個輔助電源帶或是多個輔助通路銅柱，以連接第一電路層以及第二電路層的多個電源軌（步驟S140）；
請參閱圖3、圖4、圖5、圖6以及圖7，圖3是本發明第一實施例的第一電路層的示意圖。圖4是本發明第一實施例的第一電路層根據本發明實施例的電源規劃方法增設輔助電源帶的示意圖。圖5是本發明第一實施例的第一電路層根據本發明實施例的電源規劃方法增設輔助電源帶的另一示意圖。圖6是本發明第一實施例的第二電路層根據本發明實施例的電源規劃方法增設輔助電源帶的示意圖。圖7是本發明第一實施例的第一電路層與第二電路層根據本發明實施例的電源規劃方法增設輔助電源帶的示意圖。
電路1包括多個電路層。電路1的多個電路層各自包括一已使用繞線區域以及一未使用繞線區域。因此，在步驟S110中會首先計算電路1的各電路層的已使用繞線區域以及未使用繞線區域，用於後續增設輔助電源帶或是輔助通路銅柱的參考。
在圖3至圖7中，是以第一電路層M1、第二電路層M2或是結合第一電路層M1以及第二電路層M2作為範例進行解說。第一電路層M1的標準電路單元、電源軌、輔助電源帶、通路銅柱以及輔助通路銅柱都會加上「第一」進行區別。第二電路層M2的標準電路單元、電源軌、輔助電源帶、通路銅柱以及輔助通路銅柱則會加上「第二」進行區別。在其他電路層中，未必設置標準電路單元或是電源軌，因此其他電路層的已使用繞線區域以及未使用繞線區域，則會以實際佈線區域做為已使用繞線區域的計算，而不是如第一電路層M1以及第二電路層M2以電源軌或是標準電路單元作為主要計算依據。
第一電路層M1的已使用繞線區域RA包括多個第一電源軌PR1以及多個第一通路銅柱VP1。未使用繞線區域URA則是未鋪設多個第一電源軌PR1或是第一通路銅柱VP1。在步驟S110中，還可以設置多個通路銅柱以作為多個電路層之間的電源通路。未使用繞線區域URA可以包括多個第一標準電路單元所在位置的未設置電源繞線或是訊號繞線的區域。多個第一標準電路單元SC1的電源載腳(Power/Ground pin)是設置在第一電路層M1。在圖3、圖4以及圖5中，多個第一電源軌PR1是以橫向方式，設置在多個第一標準電路單元SC1兩側。第一標準電路單元SC1的電源載腳(Power/Ground pin)則是設置在第一電路層M1，以連接第一電源軌PR1。
請參閱圖4以及圖5，在本實施例中，增設的多個第一輔助電源帶APS1可以包括多個第一方向輔助電源帶以及多個第二方向輔助電源帶。第一方向輔助電源帶是與第二方向電源帶互相垂直的。也就是第一方向與第二方向是彼此垂直的。在圖5中，第一輔助電源帶APS1是設置在多個第一通路銅柱VP1之間。也就是，以縱向方式連接多個第一通路銅柱VP1。在其他實施例中，第一輔助電源帶APS1也可以以橫向方式進行設置。
如圖5所示，還可以設置多個第一輔助通路銅柱AVP1。類似地，在圖5中，第一輔助通路銅柱AVP1是橫向設置的，在其他實施例中，第一輔助通路銅柱AVP1也可以是縱向設置的。
請參閱圖6，如前所述，第二電路層M2設置在第一電路層M1的一側。第二電路層M2至少包括多個第二電源軌PR2。在本實施例中，第二電路層M2還包括多個第二通路通柱VP2。也就是，第二電路層M2可以只設置第二電源軌PR2。或是第二電路層M2也可以同時設置多個第二標準電路單元(圖未示)，在本發明中不做限制。
在步驟S120以及步驟S130中，會先計算每一條電源連接路徑PP的電壓衰退值。由於第一電路層M1中包括多個第一標準電路單元SC1，每一第一標準電路單元SC1至少都會連接到一條電源連接路徑PP，以接收電能。電源連接路徑PP是從第一電源區域PS1連接至第一標準電路單元SC1。每一電源連接路徑PP的電壓衰退值即可根據輸入電壓以及電源連接路徑PP上的第一電源軌PR1以及第一通路銅柱VP1的阻抗值進行計算。也就是，每一電源連接路徑PP至少連接第一電路層M1的多個第一標準電路單元SC1的其中之一、多個第一電源軌PR1的其中之一以及第一電源區域PS1。
接著，在步驟S130中，則會根據大小順序排列多個電源連接路徑PP的電壓衰退值。
在步驟S140中，根據未使用繞線區域以及多個電壓衰退值的大小順序，設置多個第一輔助電源帶APS1或是多個第一輔助通路銅柱AVP1，以連接多個第一電源軌PR1。在圖6中，則是設置多個第二輔助電源帶APS2以及多個第二輔助通路銅柱AVP2。在本實施例中，在增設多個輔助電源帶以及多個輔助通路銅柱之後，則會再次計算多個電源連接路徑各自的多個電壓衰退值，以判斷是否繼續增設輔助電源帶或是輔助通路銅柱。
也就是，在本實施例中，電壓衰退情況越嚴重的電源連接路徑PP會首先進行輔助電源帶或是輔助通路銅柱的加強。在圖4中的多個第一輔助電源帶APS1則是可以設置在未使用繞線區域URA或是已使用繞線區域RA的空隙處。此外，每一個電源連接路徑的電壓衰退較為嚴重或是電源衰退值較大者的區域可以被視為電壓衰退區域(weak region)。在本實施例中，可以直接針對電壓衰退區域(weak region)增設多個輔助電源帶或是多個輔助通路銅柱以補強電壓衰退區域的電壓衰退情況。
此外，每個電源連接路徑可能都會包括一個或多個電壓衰退區域。如步驟S140所述的排序多個電源連接路徑的電壓衰退值，在本實施例中，會根據電壓衰退值排序的順序，優先地從電壓衰退最嚴重的電源連接路徑開始增設多個輔助電源帶以及多個輔助通路銅柱。接著，對電壓衰退較不嚴重的電源連接路徑進行增設多個輔助電源帶以及多個輔助通路銅柱，以讓多個具有電壓衰退情況的電源連接路徑都能夠降低電壓衰退的現象。也就是，本實施例中的電源規劃方法會根據一電壓衰退值排序順序進行增設多個輔助電源帶以及多個輔助通路銅柱在電壓衰退較為嚴重的電源連接路徑附近的未使用繞線區域URA。
請參閱圖6，類似地，多個第二電源軌PR2也是以橫向排列方式進行排列。
多個第二輔助電源帶APS2也可以設置在第一方向以及第二方向進行設置。第一方向與第二方向是互相垂直的。
請參閱圖4以及圖6，在已經設置多個第一輔助電源帶APS1以及第二輔助電源帶APS2的基礎上，則可以再一次計算電路1的多個電路層中連接第一電路層M1的已使用繞線區域RA的多個電源連接路徑PP各自的多個電壓衰退值。
此外，使用者可以根據本實施例中的電源規劃方法，對電路1的各層電路層的第三電路層M3以及第四電路層M4的未使用繞線區域(圖未示)添設輔助電源帶以及輔助通路銅柱以降低電源衰退值。也就是，在第三電路層M3以及第四電路層M4的未使用繞線區域中可以設置多個輔助電源帶或是多個輔助通路銅柱以連接第二電路層M2或是第一電路層M1的多個輔助電源帶、多個輔助通路銅柱或是電源軌。
請參閱圖7，圖7則是同時呈現第一電路層M1以及第二電路層M2根據本發明實施例的電源規劃方法增加輔助電源帶以及輔助通路銅柱的示意圖。在本實施例中，輔助電源帶的設置是設置在多層電路層之中，也就是，輔助電源帶或是輔助通路銅柱是一種三維的電源通路，可以在既有的電源軌、訊號走線之外，另外增加連接標準電路單元的電源走線，以降低電源衰退值。
[第二實施例]
請參閱圖8，圖8是本發明第二實施例的一晶片裝置的示意圖。
在本實施例中，提供一種晶片裝置C1，晶片裝置C1是一種晶片級電路，適用於前述第一實施例的電源規劃方法。
晶片裝置C1包括多個電路層M1-M8。在第一電路層M1，則是包括一第一標準電路單元SC1、多個電源軌(圖未示)以及多個輔助電源帶(圖未示)。多個電源軌(圖未示)以及多個輔助電源帶(圖未示)，可以參考圖1至圖7所示的第一電源軌PR1、第二電源軌PR2、第一輔助電源帶APS1以及第二輔助電源帶APS2。再者，第一標準電路單元SC1通過兩側的電路層M1-M8連接至封裝區域P1、P2(如圖8)。電路層M1-M8之間則通過多個電源路徑以及訊號路徑互相電性連接。
多個電路層M1-M8各自包括一未使用繞線區域以及一已使用繞線區域。第一電路層M1的多個電源軌(圖未示)電性連接第一標準電路單元SC1。在本實施例中，第一電路層M1包括一未使用繞線區域(圖未示)以及一已使用繞線區域(圖未示)。已使用繞線區域至少包括多個電源軌。未使用繞線區域(圖未示)則至少是未鋪設多個電源軌的區域。在實務上標準電路單元的所在位置也會有一部分的未鋪設電源路徑或是訊號路徑的區域，在本實施例中，此區域也包括在未使用繞線區域(圖未示)中。也就是，除了電源軌之外，多個輔助電源帶是設置在未使用繞線區域(圖未示)中，以連接所述多個電源軌以及標準電路單元。
本實施例的電源軌(圖未示)與輔助電源帶(圖未示)、輔助通路銅柱(圖未示)可以參照第一實施例的電源規劃方法予以執行。而且，電源軌(圖未示)的主要鋪設區域是在第一電路層M1以及第二電路層M2。第二電路層M2以上的第三電路層M3至第八電路層M8各自的已使用繞線區域以及未使用繞線圈區域，則會根據第三電路層M3至第八電路層M8的實際佈線區域進行計算。此外，本實施例的輔助電源帶(圖未示)、輔助通路銅柱(圖未示)可以設置在不同的電路層M1-M8中，不限於只設置在第一電路層M1以及第二電路層M2中，也可以設置在第三電路層M3至第八電路層M8中，以降低電源通路的電源衰退值。
[實施例的有益效果]
本發明的其中一有益效果在於，本發明所提供的電源規劃方法、晶片裝置以及非暫態電腦可讀取媒體，可以在使用充足的繞線資源之後，再增設額外的電源繞線，以補強先前的電源衰退情況。而且在設計規則檢查通過之後，不須對於補強處做設計規則檢查修正。此外，本發明的電源規劃方法可以減少通路銅柱以及電源軌上電壓衰退所造成的負面影響。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。
S110-S140:步驟
1:電路
M1:第一電路層
M2:第二電路層
M3:第三電路層
M4:第四電路層
PS1:第一電源區域
PP:電源連接路徑
PR1:第一電源軌
VP1:第一通路銅柱
APS1:第一輔助電源帶
AVP1:第一輔助通路銅柱
SC1:第一標準電路單元
PR2:第二電源軌
VP2:第二通路銅柱
APS2:第二輔助電源帶
AVP2:第二輔助通路銅柱
RA:已使用繞線區域
URA:未使用繞線區域
M6:第六電路層
M7:第七電路層
M8:第八電路層
C1:晶片裝置
P1, P2:封裝區域
圖1是本發明第一實施例的電源規劃方法所適用的電路的示意圖。
圖2是本發明第一實施例的電源規劃方法的流程圖。
圖3是本發明第一實施例的第一電路層的示意圖。
圖4是本發明第一實施例的第一電路層根據本發明實施例的電源規劃方法增設輔助電源帶的示意圖。
圖5是本發明第一實施例的第一電路層根據本發明實施例的電源規劃方法增設輔助電源帶的另一示意圖。
圖6是本發明第一實施例的第二電路層根據本發明實施例的電源規劃方法增設輔助電源帶的示意圖。
圖7是本發明第一實施例的第一電路層與第二電路層根據本發明實施例的電源規劃方法增設輔助電源帶的示意圖。
圖8是本發明第二實施例的一晶片裝置的示意圖。
S110-S140:步驟
Claims (9)
- 一種電源規劃方法，適用於一電路，所述電路包括一第一電路層以及一第二電路層，所述第二電路層設置在所述第一電路層的一側，所述第一電路層包括多個電源軌以及至少一第一標準電路單元，所述第二電路層包括多個電源軌，所述電源規劃方法包括：計算所述電路的所述第一電路層以及所述第二電路層各自的一未使用繞線區域以及一已使用繞線區域，所述第一電路層以及所述第二電路層的所述已使用繞線區域至少設置有多個所述電源軌，所述第一電路層以及所述第二電路層的所述未使用繞線區域未設置所述多個電源軌；計算連接所述已使用繞線區域的多個電源連接路徑各自的多個電壓衰退值；根據大小順序排序所述多個電壓衰退值；以及設置多個輔助電源帶或是多個輔助通路銅柱，以連接所述第一電路層以及所述第二電路層的所述多個電源軌。
- 如請求項1所述的電源規劃方法，其中，根據所述未使用繞線區域以及所述多個電壓衰退值的大小順序，設置所述多個輔助電源帶或是所述多個輔助通路銅柱，以連接所述多個電源軌。
- 如請求項2所述的電源規劃方法，其中，根據在增設所述多個輔助電源帶以及所述多個輔助通路銅柱之後，再次計算所述多個電源連接路徑各自的所述多個電壓衰退值。
- 如請求項2所述的電源規劃方法，其中，所述多個輔助電源帶包括多個第一方向輔助電源帶或是多個第二方向輔助電源帶分別以一第一方向以及一第二方向進行設置，所述第一方向與所述第二方向是互相垂直的。
- 如請求項4所述的電源規劃方法，其中，所述電路還包括一第三電路層，所述第三電路層設置在所述第二電路層的一側，所述第一電路層、所述第二電路層以及所述第三電路層是以堆疊方式進行設置；其中，所述第三電路層設置多個輔助電源帶或是多個輔助通路銅柱以連接所述第一電路層或是所述第二電路層的所述多個輔助電源帶、所述多個輔助通路銅柱或是所述電源軌。
- 如請求項2所述的電源規劃方法，其中，所述電源衰退值較大的區域是一電壓衰退區域，所述電源規劃方法包括：增設多個輔助電源帶或是多個輔助通路銅柱在所述電壓衰退區域附近的所述未使用繞線區域。
- 如請求項2所述的電源規劃方法，其中，多個輔助電源帶或是多個輔助通路銅柱根據所述多個電源連接路徑各自的電壓衰退值的大小順序，設置在所述多個電源連接路徑附近的所述未使用繞線區域。
- 一種晶片裝置，包括：多個電路層，所述多個電路層至少包括一第一電路層以及一第二電路層，所述多個電路層分別包括一未使用繞線區域以及一已使用繞線區域，所述第一電路層以及所述第二電路層的所述已使用繞線區域至少設置有所述多個電源軌，所述第二電路層設置在所述第一電路層的一側，所述第一電路層包括：一標準電路單元；多個電源軌，電性連接所述標準電路單元，所述標準電路單元的多個電源載腳設置在所述第一電路層；多個輔助電源帶或是多個輔助通路銅柱，連接所述第一電路層或是所述第二電路層的所述電源軌，所述第一電路層以及所述第二電路層的所述多個輔助電源帶設置在所述未使用繞線區域， 以連接所述多個電源軌，所述第一電路層以及所述第二電路層的所述已使用繞線區域未設置所述電源軌；其中，所述已使用繞線區域的多個電源連接路徑各自的多個電壓衰退值會被計算、排序，每一所述電源連接路徑至少連接所述第一電路層的所述標準電路單元以及所述多個電源軌的其中之一。
- 一種非暫態電腦可讀取媒體，包括複數電腦可讀取指令，其中當該等電腦可讀取指令由一電腦系統之一處理器執行時，使該處理器執行一電源規劃方法，所述電源規劃方法包括：計算一電路的一第一電路層以及一第二電路層的一未使用繞線區域以及一已使用繞線區域，所述第一電路層以及所述第二電路層的所述已使用繞線區域至少設置多個電源軌，所述第一電路層以及所述第二電路層的所述未使用繞線區域未設置所述多個電源軌；計算連接所述已使用繞線區域的多個電源連接路徑各自的多個電壓衰退值；根據大小順序排序所述多個電壓衰退值；以及設置多個輔助電源帶或是多個輔助通路銅柱，以連接所述第一電路層以及所述第二電路層的所述多個電源軌。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112101289A TWI831569B (zh) | 2023-01-12 | 2023-01-12 | 電源規劃方法、晶片裝置以及適用於電源規劃方法的非暫態電腦可讀取媒體 |
| US18/223,069 US20240243063A1 (en) | 2023-01-12 | 2023-07-18 | Power planning method, chip device, and non-transitory computer readable medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112101289A TWI831569B (zh) | 2023-01-12 | 2023-01-12 | 電源規劃方法、晶片裝置以及適用於電源規劃方法的非暫態電腦可讀取媒體 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI831569B true TWI831569B (zh) | 2024-02-01 |
| TW202429324A TW202429324A (zh) | 2024-07-16 |
Family
ID=90824682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112101289A TWI831569B (zh) | 2023-01-12 | 2023-01-12 | 電源規劃方法、晶片裝置以及適用於電源規劃方法的非暫態電腦可讀取媒體 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20240243063A1 (zh) |
| TW (1) | TWI831569B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106030789A (zh) * | 2014-02-18 | 2016-10-12 | 高通股份有限公司 | 嵌入式多端子电容器 |
| CN110783307A (zh) * | 2018-07-31 | 2020-02-11 | 台湾积体电路制造股份有限公司 | 包含电源结构的集成电路 |
| TW202117572A (zh) * | 2019-10-23 | 2021-05-01 | 瑞昱半導體股份有限公司 | 電源軌設計方法、裝置及其非暫態電腦可讀取媒體 |
| CN114586152A (zh) * | 2019-08-29 | 2022-06-03 | 超威半导体公司 | 采用euv光刻的标准单元和电网架构 |
-
2023
- 2023-01-12 TW TW112101289A patent/TWI831569B/zh active
- 2023-07-18 US US18/223,069 patent/US20240243063A1/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106030789A (zh) * | 2014-02-18 | 2016-10-12 | 高通股份有限公司 | 嵌入式多端子电容器 |
| CN110783307A (zh) * | 2018-07-31 | 2020-02-11 | 台湾积体电路制造股份有限公司 | 包含电源结构的集成电路 |
| CN114586152A (zh) * | 2019-08-29 | 2022-06-03 | 超威半导体公司 | 采用euv光刻的标准单元和电网架构 |
| TW202117572A (zh) * | 2019-10-23 | 2021-05-01 | 瑞昱半導體股份有限公司 | 電源軌設計方法、裝置及其非暫態電腦可讀取媒體 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202429324A (zh) | 2024-07-16 |
| US20240243063A1 (en) | 2024-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8645889B2 (en) | Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules | |
| US8769455B1 (en) | Methods, systems, and articles of manufacture for synchronous hierarchical implementation of electronic circuit designs | |
| US7305648B2 (en) | Distributed autorouting of conductive paths in printed circuit boards | |
| TW201820185A (zh) | 產生三維積體電路設計的方法 | |
| US20100097875A1 (en) | Enhanced Power Distribution in an Integrated Circuit | |
| US10192021B1 (en) | Generating and inserting metal and metal etch shapes in a layout to correct design rule errors | |
| US8484599B2 (en) | Performing via array merging and parasitic extraction | |
| US7694260B2 (en) | Semiconductor integrated circuit, layout method, layout apparatus and layout program | |
| JP2010040661A (ja) | 半導体装置の設計方法、プログラム及び半導体装置 | |
| US8683413B2 (en) | Method for making high-speed ceramic modules with hybrid referencing scheme for improved performance and reduced cost | |
| US8381156B1 (en) | 3D inter-stratum connectivity robustness | |
| US8276110B2 (en) | Reducing voltage drops in power networks using unused spaces in integrated circuits | |
| US7673268B2 (en) | Method and system for incorporating via redundancy in timing analysis | |
| TWI831569B (zh) | 電源規劃方法、晶片裝置以及適用於電源規劃方法的非暫態電腦可讀取媒體 | |
| TWI722616B (zh) | 電源軌設計方法、裝置及其非暫態電腦可讀取媒體 | |
| US7849427B2 (en) | Auto-router performing simultaneous placement of signal and return paths | |
| US6184711B1 (en) | Low impact signal buffering in integrated circuits | |
| TWI739266B (zh) | 利用額外電力網格補償壓降的方法與電路系統 | |
| US9811625B2 (en) | Computer-implemented method and computer program for generating a layout of a circuit block of an integrated circuit | |
| US10922456B1 (en) | Circuit modification for efficient electro-static discharge analysis of integrated circuits | |
| JP2003031664A (ja) | レイアウト設計方法、レイアウト検証方法、レイアウト設計装置、プログラム及び記録媒体 | |
| US20230317610A1 (en) | Cell optimization through source resistance improvement | |
| CN118364773A (zh) | 电源规划方法、芯片装置及非瞬时计算机可读取介质 | |
| US20190163863A1 (en) | Method and system of forming semiconductor device | |
| Lu et al. | Clock buffer polarity assignment considering capacitive load |