TWI826096B - 開關電路以及提供開關電路的方法 - Google Patents

開關電路以及提供開關電路的方法 Download PDF

Info

Publication number
TWI826096B
TWI826096B TW111142079A TW111142079A TWI826096B TW I826096 B TWI826096 B TW I826096B TW 111142079 A TW111142079 A TW 111142079A TW 111142079 A TW111142079 A TW 111142079A TW I826096 B TWI826096 B TW I826096B
Authority
TW
Taiwan
Prior art keywords
signal
transmission amplifier
transistor
control
connection port
Prior art date
Application number
TW111142079A
Other languages
English (en)
Other versions
TW202420746A (zh
Inventor
張譽騰
許佑誠
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW111142079A priority Critical patent/TWI826096B/zh
Priority to US18/082,594 priority patent/US20240154632A1/en
Priority to CN202310037602.3A priority patent/CN117997315A/zh
Application granted granted Critical
Publication of TWI826096B publication Critical patent/TWI826096B/zh
Publication of TW202420746A publication Critical patent/TW202420746A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0067—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with one or more circuit blocks in common for different bands
    • H04B1/0075—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with one or more circuit blocks in common for different bands using different intermediate frequencied for the different bands
    • H04B1/0078—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with one or more circuit blocks in common for different bands using different intermediate frequencied for the different bands with a common intermediate frequency amplifier for the different intermediate frequencies, e.g. when using switched intermediate frequency filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0483—Transmitters with multiple parallel paths
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

本揭露提供一種開關電路以及提供所述開關電路的方法。開關電路包括第一傳輸放大器、第二傳輸放大器、第三傳輸放大器以及第四傳輸放大器。第一傳輸放大器在第一模式中增益位於第一連接埠的第一訊號並將第一訊號傳輸至第二連接埠。第二傳輸放大器在第一模式中增益位於第三連接埠的第二訊號並將第二訊號傳輸至第四連接埠。第三傳輸放大器在第二模式中增益位於第一連接埠的第一訊號並將第一訊號傳輸至第四連接埠。第四傳輸放大器在第二模式中增益位於第三連接埠的第二訊號並將第二訊號傳輸至第二連接埠。

Description

開關電路以及提供開關電路的方法
本揭露是有關於一種電路以及提供電路的方法，且特別是有關於一種開關電路以及提供開關電路的方法。
一般來說，開關電路會被用以進行射頻訊號的各種雙向傳輸。舉例來說，開關電路可以是由正交耦合器（quadrature coupler）來實現。然而，現行開關電路本身提供額外的功率損耗，從而導致發射機輸出功率下降。而且開關電路本身的損耗亦會導致接收機的訊雜比（signal-to-noise ratio，SNR）被下降。由此可知，如何提供具有高訊雜比的開關電路，是本領域技術人員的研究重點之一。
本揭露提供一種具有高訊雜比的開關電路以及提供所述開關電路的方法。
本揭露的開關電路包括第一傳輸放大器、第二傳輸放大器、第三傳輸放大器以及第四傳輸放大器。第一傳輸放大器耦接於第一連接埠與第二連接埠之間。第二傳輸放大器耦接於第三連接埠與第四連接埠之間。第三傳輸放大器耦接於第一連接埠與第四連接埠之間。第四傳輸放大器耦接於第二連接埠與第三連接埠之間。在多個模式中，當操作於第一模式時，第一傳輸放大器會提供第一訊號增益放大，並將第一訊號傳輸至第二連接埠，第二傳輸放大器會提供第二訊號增益放大，並將第二訊號傳輸至第四連接埠。當操作於第二模式時，第三傳輸放大器會提供第一訊號增益放大，並將第一訊號傳輸至第四連接埠，第四傳輸放大器會提供第二訊號增益放大，並將第二訊號傳輸至第二連接埠。
本揭露的提供開關電路的方法包括：提供第一傳輸放大器、第二傳輸放大器、第三傳輸放大器以及第四傳輸放大器；將第一傳輸放大器耦接於第一連接埠與第二連接埠之間；將第二傳輸放大器耦接於第三連接埠與第四連接埠之間；將第三傳輸放大器耦接於第一連接埠與第四連接埠之間；將第四傳輸放大器耦接於第二連接埠與第三連接埠之間；以及依據多個模式的其中之一來控制以下其中之一放大器：第一傳輸放大器、第二傳輸放大器、第三傳輸放大器以及第四傳輸放大器，以提供增益放大訊號，至少接收到一訊號，或至少傳輸一訊號。
基於上述，開關電路能夠對所要傳輸的多個訊號進行增益，從而補償了開關電路本身的傳輸損耗。如此一來，開關電路具有低損耗和高訊雜比。
為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本揭露的部份實施例接下來將會配合附圖來詳細描述，以下的描述所引用的元件符號，當不同附圖出現相同的元件符號將視為相同或相似的元件。這些實施例只是本揭露的一部份，並未揭示所有本揭露的可實施方式。更確切的說，這些實施例只是本揭露的專利申請範圍中的範例。
請參考圖1，圖1是依據本揭露一實施例所繪示的開關電路的示意圖。在本實施例中，開關電路100包括第一傳輸放大器BDA1、第二傳輸放大器BDA2、第三傳輸放大器BDA3以及第四傳輸放大器BDA4。第一傳輸放大器BDA1耦接於連接埠P1以及連接埠P2之間。第二傳輸放大器BDA2耦接於P3連接埠以及連接埠P4之間。第三傳輸放大器BDA3耦接於連接埠P1以及連接埠P4之間。第四傳輸放大器BDA4耦接於連接埠P2以及連接埠P3之間。
舉例來說，開關電路100可透過連接埠P1、P3耦接至第一裝置（未示出）。開關電路100可透過連接埠P2、P4耦接至第二裝置（未示出）。因此，開關電路100能夠基於不同的多個模式下，來對第一裝置以及第二裝置所提供的訊號進行傳輸。
在本實施例中，第一傳輸放大器BDA1、第二傳輸放大器BDA2、第三傳輸放大器BDA3以及第四傳輸放大器BDA4能夠依據不同的多個模式中來提供不同的訊號傳輸操作。本實施例的所述多個模式包括第一模式、第二模式、第三模式以及第四模式（本揭露並不以此為限）。
在第一模式中，第一傳輸放大器BDA1以及第二傳輸放大器BDA2被導通。第一傳輸放大器BDA1會提供第一訊號S1增益放大，並將第一訊號S1從連接埠P1傳輸至連接埠P2。第二傳輸放大器BDA2會提供第二訊號S2增益放大，並將第二訊號S2從連接埠P3傳輸至連接埠P4。此外，在第一模式中，第三傳輸放大器BDA3以及第四傳輸放大器BDA4是被斷開以進行訊號隔離。
在第二模式中，第三傳輸放大器BDA3以及第四傳輸放大器BDA4被導通。第三傳輸放大器BDA3會提供第一訊號S1增益放大，並將第一訊號S1從連接埠P1傳輸至連接埠P4。第四傳輸放大器BDA4會提供第二訊號S2增益放大，並將第二訊號從連接埠P3傳輸至連接埠P2。此外，在第二模式中，第一傳輸放大器BDA1以及第二傳輸放大器BDA2被斷開以進行訊號隔離。
在此順帶一提，在第一模式以及第二模式中，開關電路100能夠對所要傳輸的第一訊號S1以及第二訊號S2提供增益放大訊號。上述的增益補償了開關電路100本身的傳輸損耗。如此一來，開關電路100能夠具有高訊雜比。
此外，第三傳輸放大器BDA3以及第四傳輸放大器BDA4在第一模式中隔離了第一訊號S1以及第二訊號S2以外的訊號。第一傳輸放大器BDA1以及第二傳輸放大器BDA2在第二模式中隔離了第一訊號S1以及第二訊號S2以外的訊號。如此一來，開關電路100的傳輸雜訊能夠被降低。
在第三模式中，第一傳輸放大器BDA1會提供第三訊號S3增益放大，並從連接埠P2傳輸至第一連接埠P1。第二傳輸放大器BDA2會提供第四訊號S4增益放大，並從連接埠P4傳輸至連接埠P3。此外，在第三模式中，第三傳輸放大器BDA3以及第四傳輸放大器BDA4進行訊號隔離。
在第四模式中，第四傳輸放大器BDA4增益會提供第三訊號S3增益放大，並從連接埠P2傳輸至連接埠P3。第三傳輸放大器BDA3增益會提供第四訊號S4增益放大，並從連接埠P4傳輸至連接埠P1。此外，在第四模式中，第一傳輸放大器BDA1以及第二傳輸放大器BDA2進行訊號隔離。在第三模式以及第四模式中，開關電路100能夠對所要傳輸的第三訊號S3以及第四訊號S4提供增益放大。
在本實施例中，開關電路100會對所接收到的訊號進行增益並進行對應的訊號隔離。因此，開關電路100能夠在不同的多個模式中維持良好的功率輸出的線性度。
在本實施例中，開關電路100例如適用於遠端控制的應用領域（如，遙控車、遙控飛機、空拍機）、商用終端之行動通訊的應用領域（如，GSM-WCDMA-LTE-5G、6G、無線區域網路、低軌道衛星、商用基地台）、軍事應用（如，雷達、飛彈、無人機）以及航太應用領域。此外，開關電路100例如適用於相位陣列收發系統的架構中。開關電路100可用於切換天線陣列特性（如:左右旋圓極化、水平和垂直極化）以提升通訊傳輸品質。
請參考圖2，圖2是依據本揭露第一實施例所繪示的開關電路的電路示意圖。在本實施例中進一步說明第一傳輸放大器BDA1、第二傳輸放大器BDA2、第三傳輸放大器BDA3以及第四傳輸放大器BDA4的電路配置。在本實施例中，第一傳輸放大器BDA1包括電晶體TA1~TA4以及電容器CA1~CA4。電晶體TA1的第一端(如，汲極或集極)耦接至連接埠P2。電晶體TA1的控制端(如，閘極或基極)接收控制訊號VY1。電容器CA1耦接於TA1的控制端與參考低電壓（例如是接地）之間。電晶體TA2的第一端耦接至TA1的第二端(如，源極或射極)。電晶體TA2的第二端耦接至參考低電壓。電晶體TA2的控制端接收控制訊號VX1。電容器CA2耦接於電晶體TA2的控制端與連接埠P1之間。電晶體TA3的第一端耦接至連接埠P1。電晶體TA3的控制端接收控制訊號VY2。電容器CA3耦接於電晶體TA3的控制端與參考低電壓之間。電晶體TA4的第一端耦接至電晶體TA3的第二端。電晶體TA4的第二端耦接至參考低電壓。電晶體TA4的控制端接收控制訊號VX2。電容器CA4耦接於電晶體TA4的控制端與連接埠P2之間。
第二傳輸放大器BDA2包括電晶體TB1~TB4以及電容器CB1~CB4。電晶體TB1的第一端耦接至連接埠P4。電晶體TB1的控制端接收控制訊號VY1。電容器CB1耦接於TB1的控制端與參考低電壓之間。電晶體TB2的第一端耦接至TB1的第二端。電晶體TB2的第二端耦接至參考低電壓。電晶體TB2的控制端接收控制訊號VX1。電容器CB2耦接於電晶體TB2的控制端與連接埠P3之間。電晶體TB3的第一端耦接至連接埠P3。電晶體TB3的控制端接收控制訊號VY2。電容器CB3耦接於電晶體TB3的控制端與參考低電壓之間。電晶體TB4的第一端耦接至電晶體TB3的第二端。電晶體TB4的第二端耦接至參考低電壓。電晶體TB4的控制端接收控制訊號VX2。電容器CB4耦接於電晶體TB4的控制端與連接埠P4之間。
第三傳輸放大器BDA3包括電晶體TC1~TC4以及電容器CC1~CC4。電晶體TC1的第一端耦接至連接埠P4。電晶體TC1的控制端接收控制訊號VY1’。電容器CC1耦接於TC1的控制端與參考低電壓之間。電晶體TC2的第一端耦接至TC1的第二端。電晶體TC2的第二端耦接至參考低電壓。電晶體TC2的控制端接收控制訊號VX1’。電容器CC2耦接於電晶體TC2的控制端與連接埠P1之間。電晶體TC3的第一端耦接至連接埠P1。電晶體TC3的控制端接收控制訊號VY2’。電容器CC3耦接於電晶體TC3的控制端與參考低電壓之間。電晶體TC4的第一端耦接至電晶體TC3的第二端。電晶體TC4的第二端耦接至參考低電壓。電晶體TC4的控制端接收控制訊號VX2’。電容器CC4耦接於電晶體TC4的控制端與連接埠P4之間。
第四傳輸放大器BDA4包括電晶體TD1~TD4以及電容器CD1~CD4。電晶體TD1的第一端耦接至連接埠P2。電晶體TD1的控制端接收控制訊號VY1’。電容器CD1耦接於TD1的控制端與參考低電壓之間。電晶體TD2的第一端耦接至TD1的第二端。電晶體TD2的第二端耦接至參考低電壓。電晶體TD2的控制端接收控制訊號VX1’。電容器CD2耦接於電晶體TD2的控制端與連接埠P3之間。電晶體TD3的第一端耦接至連接埠P3。電晶體TD3的控制端接收控制訊號VY2’。電容器CD3耦接於電晶體TD3的控制端與參考低電壓之間。電晶體TD4的第一端耦接至電晶體TD3的第二端。電晶體TD4的第二端耦接至參考低電壓。電晶體TD4的控制端接收控制訊號VX2’。電容器CD4耦接於電晶體TD4的控制端與連接埠P2之間。
應注意的是，在本實施例中，第一傳輸放大器BDA1的電路佈局與第二傳輸放大器BDA2的電路佈局呈現線對稱。進一步來說，電晶體TA1~TA4以及電容器CA1~CA4由第一設計佈局來實施。電晶體TB1~TB4以及電容器CB1~CB4由第二設計佈局來實施。基於對稱中心線L1，第一設計佈局與第二設計佈局呈現第一線對稱。第三傳輸放大器BDA3的電路佈局與第四傳輸放大器BDA4的電路佈局呈現線對稱。進一步來說，電晶體TC1~TC4以及電容器CC1~CC4由第三設計佈局來實施。電晶體TD1~TD4以及電容器CD1~CD4由第四設計佈局來實施。基於對稱中心線L1，第三設計佈局與第四設計佈局呈現第一線對稱。基於上述的線對稱的電路佈局，開關電路100的佈局會更為簡化。
電晶體TC1、TC2、TD1、TD2以及電容器CC1、CC2、CD1、CD2由第五設計佈局來實施。基於對稱中心線L2，第一設計佈局與第五設計佈局呈現第二線對稱。電晶體TC3、TC4、TD3、TD4以及電容器CC3、CC4、CD3、CD4由第六設計佈局來實施。基於對稱中心線L3，第二設計佈局與第六設計佈局呈現第三線對稱。此外，開關電路100基於對稱中心線L4呈現第四線對稱（即，左右對稱）。
請同時參考圖1以及圖2，以第一傳輸放大器BDA1為例，電晶體TA1、TA2形成第一疊接（cascode）電路。電晶體TA3、TA4形成第二疊接電路。第一疊接電路與第二疊接電路彼此交錯。在第一模式中，電晶體TA1、TA2被導通。電晶體TA3、TA4被斷開。因此，第一疊接電路會主動對第一訊號S1提供增益放大訊號。在第三模式中，電晶體TA3、TA4被導通，電晶體TA1、TA2被斷開。因此，第二疊接電路會主動對第三訊號S3提供增益放大訊號。此外，在第二模式以及第四模式中，至少電晶體TA2、TA4被斷開。也就是說，第一疊接電路以及第二疊接電路都被斷開。因此，第一傳輸放大器BDA1進行連接埠P1、P2之間的訊號隔離。
以第二傳輸放大器BDA2為例，電晶體TB1、TB2所形成的疊接電路與電晶體TB3、TB4所形成的疊接電路彼此交錯。在第一模式中，電晶體TB1、TB2被導通。電晶體TB3、TB4被斷開。因此，電晶體TB1、TB2所形成的疊接電路會主動對第二訊號S2提供增益放大訊號。在第三模式中，電晶體TB3、TB4被導通，電晶體TB1、TB2被斷開。因此，電晶體TB3、TB4所形成的疊接電路會主動對第四訊號S4提供增益放大訊號。此外，在第二模式以及第四模式中，至少電晶體TB2、TB4被斷開。也就是說，電晶體TB1、TB2所形成的疊接電路以及電晶體TB3、TB4所形成的疊接電路都被斷開。因此，第二傳輸放大器BDA2進行連接埠P3、P4之間的訊號隔離。
以第三傳輸放大器BDA3為例，電晶體TC1、TC2所形成的疊接電路與電晶體TC3、TC4所形成的疊接電路大致平行。在第二模式中，電晶體TC1、TC2被導通。電晶體TC3、TC4被斷開。因此，電晶體TC1、TC2所形成的疊接電路會主動對第一訊號S1提供增益放大訊號。在第四模式中，電晶體TC3、TC4被導通，電晶體TC1、TC2被斷開。因此，電晶體TC3、TC4所形成的疊接電路會主動對第四訊號S4提供增益放大訊號。此外，在第一模式以及第三模式中，至少電晶體TC2、TC4被斷開。也就是說，電晶體TC1、TC2所形成的疊接電路以及電晶體TC3、TC4所形成的疊接電路都被斷開。因此，第三傳輸放大器BDA3進行連接埠P1、P4之間的訊號隔離。
以第四傳輸放大器BDA4為例，電晶體TD1、TD2所形成的疊接電路與電晶體TD3、TD4所形成的疊接電路大致平行。在第二模式中，電晶體TD1、TD2被導通。電晶體TD3、TD4被斷開。因此，電晶體TD1、TD2所形成的疊接電路會主動對第二訊號S2提供增益放大訊號。在第四模式中，電晶體TD3、TD4被導通，電晶體TD1、TD2被斷開。因此，電晶體TD3、TD4所形成的疊接電路會主動對第三訊號S3提供增益放大訊號。此外，在第一模式以及第三模式中，至少電晶體TD2、TD4都被斷開。也就是說，電晶體TD1、TD2所形成的疊接電路以及電晶體TD3、TD4所形成的疊接電路都被斷開。因此，第四傳輸放大器BDA4進行連接埠P2、P3之間的訊號隔離。
電晶體TA1~TA4、TB1~TB4、TC1~TC4、TD1~TD4分別是由N型場效電晶體（field-effect transistor，FET）或NPN型雙極性電晶體（bipolar transistor，BJT）來實施。在本實施例中，電晶體TA1~TA4、TB1~TB4、TC1~TC4、TD1~TD4分別是由NMOS場效電晶體來示例。
請同時參考圖3，圖3是依據本揭露一實施例所繪示的第一傳輸放大器的電路示意圖。第一傳輸放大器BDA1’適用於傳輸差動訊號。在本實施例中，連接埠P1包括第一差動訊號端P1+以及第二差動訊號端P1-。連接埠P2包括第三差動訊號端P2-以及第四差動訊號端P2+。在本實施例中，第一傳輸放大器BDA1’包括電晶體TA1~TA8以及電容器CA1~CA6。
電晶體TA1的第一端耦接至第三差動訊號端P2-。電晶體TA1的控制端接收第一控制訊號VY1。電容器CA1耦接於電晶體TA1的控制端與參考低電壓之間。電晶體TA2的第一端耦接至電晶體TA1的第二端。電晶體TA2的第二端耦接至參考低電壓。電晶體TA2的控制端接收第二控制訊號VX1。電容器CA2耦接於電晶體TA2的控制端與第一差動訊號端P1+之間。電晶體TA3的第一端耦接至第四差動訊號端P2+。電晶體TA3的控制端接收第一控制訊號VY1。電晶體TA4的第一端耦接至電晶體TA3的第二端。電晶體TA4的第二端耦接至參考低電壓。電晶體TA4的控制端接收第二控制訊號VX1。電容器CA3耦接於電晶體TA4的控制端與第二差動訊號端P1-之間。電晶體TA5的第一端耦接至第一差動訊號端P1+。電晶體TA5的控制端接收第三控制訊號VY2。電容器CA4耦接於電晶體TA5的控制端與參考低電壓之間。電晶體TA6的第一端耦接至電晶體TA5的第二端。電晶體TA6的第二端耦接至參考低電壓。電晶體TA6的控制端接收第四控制訊號VX2。電容器CA5耦接於電晶體TA6的控制端與第三差動訊號端P2-之間。電晶體TA7的第一端耦接至第二差動訊號端P1-。電晶體TA7的控制端接收第三控制訊號VY2。電晶體TA8的第一端耦接至電晶體TA7的第二端。電晶體TA8的第二端耦接至參考低電壓。電晶體TA8的控制端接收第四控制訊號VX2。電容器CA6耦接於電晶體TA8的控制端與第四差動訊號端P2+之間。
在本實施例中，電晶體TA1、TA2形成第一疊接電路。電晶體TA3、TA4形成第二疊接電路。電晶體TA5、TA6形成第三疊接電路。電晶體TA7、TA8形成第四疊接電路。在第一模式中，電晶體TA1~TA4被導通。第一疊接電路對位於第一差動訊號端P1+的訊號提供增益放大。第二疊接電路對位於第二差動訊號端P1-的訊號提供增益放大。電晶體TA5~TA8被斷開。在第三模式中，電晶體TA5~TA8被導通。第三疊接電路對位於第三差動訊號端P2-的訊號提供增益放大。第四疊接電路對位於第四差動訊號端P2+的訊號提供增益放大。電晶體TA1~TA4被斷開。此外，在第二模式以及第四模式中，至少電晶體TA2、TA4、TA6、TA8都被斷開。
請參考圖4，圖4是依據本揭露第二實施例所繪示的開關電路的示意圖。在本實施例中，開關電路200包括第一傳輸放大器BDA1、第二傳輸放大器BDA2、第三傳輸放大器BDA3、第四傳輸放大器BDA4以及控制器210。第一傳輸放大器BDA1、第二傳輸放大器BDA2、第三傳輸放大器BDA3、第四傳輸放大器BDA4的實施方式已經在圖1至圖3的多個實施例中清楚說明，故不在此重述。
在本實施例中，控制器210耦接於第一傳輸放大器BDA1、第二傳輸放大器BDA2、第三傳輸放大器BDA3以及第四傳輸放大器BDA4。控制器210依據傳輸設定訊號TRX以及致能訊號EN來提供控制訊號VY1、VY2、VX1、VX2、VY1’、VY2’、VX1’、VX2’。控制器210利用控制訊號VY1、VY2、VX1、VX2、VY1’、VY2’、VX1’、VX2’以控制第一傳輸放大器BDA1、第二傳輸放大器BDA2、第三傳輸放大器BDA3以及第四傳輸放大器BDA4運行於所述多個模式的其中之一模式中。
在本實施例中，傳輸設定訊號TRX以及致能訊號EN分別式來自於開關電路200外部的模式設定訊號。
具體來說，請同時參考圖4以及表1，表1是傳輸設定訊號TRX、致能訊號EN以及所述多個模式的真值表。
表1：
TRX EN 模式 BDA1 的傳輸方向 BDA2的傳輸方向 BDA3的傳輸方向 BDA4的傳輸方向
0 0 第一模式 P1→P2 P3→P4 隔離 隔離
0 1 第二模式 隔離 隔離 P1→P4 P3→P2
1 0 第三模式 P2→P1 P4→P3 隔離 隔離
1 1 第四模式 隔離 隔離 P4→P1 P2→P3
控制器210反應於具有第一邏輯準位（例如是低邏輯“0”）的傳輸設定訊號TRX以及具有第一邏輯準位的致能訊號EN來控制第一傳輸放大器BDA1、第二傳輸放大器BDA2、第三傳輸放大器BDA3以及第四傳輸放大器BDA4運行於第一模式中。控制器210反應於具有第一邏輯準位的傳輸設定訊號TRX以及具有第二邏輯準位（例如是高邏輯“1”）的致能訊號EN來控制第一傳輸放大器BDA1、第二傳輸放大器BDA2、第三傳輸放大器BDA3以及第四傳輸放大器BDA4運行於第二模式中。控制器210反應於具有第二邏輯準位的傳輸設定訊號TRX以及具有第一邏輯準位的致能訊號EN來控制第一傳輸放大器BDA1、第二傳輸放大器BDA2、第三傳輸放大器BDA3以及第四傳輸放大器BDA4運行於第三模式中。此外，控制器210反應於具有第二邏輯準位的傳輸設定訊號TRX以及具有第二邏輯準位的致能訊號EN來控制第一傳輸放大器BDA1、第二傳輸放大器BDA2、第三傳輸放大器BDA3以及第四傳輸放大器BDA4運行於第四模式中。
第一模式、第二模式、第三模式以及第四模式的實施方式已經在圖1以及圖2的實施例中清楚說明，故不在此重述。
請同時參考圖2以及圖5，圖5是依據本揭露一實施例所繪示的控制器的示意圖。在本實施例中，控制器210包括第一控制電路210A以及第二控制電路210B。第一控制電路210A耦接於第一傳輸放大器BDA1以及第二傳輸放大器BDA2。第一控制電路210A依據傳輸設定訊號TRX以及經反相的致能訊號ENB來控制第一傳輸放大器BDA1以及第二傳輸放大器BDA2。第一控制電路210A依據傳輸設定訊號TRX以及經反相的致能訊號ENB來提供控制訊號VY1、VY2、VX1、VX2。第一傳輸放大器BDA1以及第二傳輸放大器BDA2反應於控制訊號VY1、VY2、VX1、VX2來運行於第一模式、第二模式、第三模式以及第四模式的其中之一。
第二控制電路210B耦接於第三傳輸放大器BDA3以及第四傳輸放大器BDA4。第二控制電路210B依據傳輸設定訊號TRX以及致能訊號EN來控制第三傳輸放大器BDA3以及第四傳輸放大器BDA4。第二控制電路210B依據傳輸設定訊號TRX以及致能訊號EN來提供控制訊號VY1’、VY2’、VX1’、VX2’。第三傳輸放大器BDA3以及第四傳輸放大器BDA4反應於控制訊號VY1’、VY2’、VX1’、VX2’來運行於第一模式、第二模式、第三模式以及第四模式的其中之一。
請參考圖6A，圖6A是依據本揭露一實施例所繪示的第一控制器的電路示意圖。在本實施例中，第一控制電路210A包括偏壓電路211A以及控制訊號產生器212A~215A。偏壓電路211A接收經反相的致能訊號ENB。偏壓電路211A反應於經反相的致能訊號ENB，當經反相的致能訊號ENB為第一邏輯準位時，偏壓訊號VB具有低電壓。當經反相的致能訊號ENB為第二邏輯準位時，偏壓訊號VB具有高電壓值。
控制訊號產生器212A接收傳輸設定訊號TRX。當傳輸設定訊號TRX為第一邏輯準位時，控制訊號VY1具有高電壓值。當傳輸設定訊號TRX為第二邏輯準位時，控制訊號VY1具有低電壓值。控制訊號產生器213A耦接於控制訊號產生器212A以及偏壓電路211A。控制訊號產生器213A反應於控制訊號VY1的邏輯準位來將偏壓訊號VB以及參考低電壓的其中之一作為控制訊號VX1。
控制訊號產生器214A接收傳輸設定訊號TRX。當傳輸設定訊號TRX為第一邏輯準位時，控制訊號VY2具有低電壓值。當傳輸設定訊號TRX為第二邏輯準位，控制訊號VY2具有高電壓值。控制訊號產生器215A耦接於控制訊號產生器214A以及偏壓電路211A。控制訊號產生器215A反應於控制訊號VY2的邏輯準位來將偏壓訊號VB以及參考低電壓的其中之一作為控制訊號VX2。
在本實施例中，偏壓電路211A包括反相器IVT1以及開關SW1、SW2。反相器IVT1的輸入端接收經反相的致能訊號ENB。開關SW1的第一端耦接至參考低電壓。開關SW1的第二端耦接至偏壓節點NDB。開關SW1的控制端耦接至反相器IVT1的輸出端。開關SW2的第二端耦接至參考高電壓VG。開關SW2的第一端耦接至偏壓節點NDB。開關SW2的控制端耦接至反相器IVT1的輸出端。
控制訊號產生器212A包括開關SW3、SW4。開關SW3的第二端耦接至參考低電壓。開關SW3的第一端耦接至控制節點NDY1。開關SW3的控制端接收傳輸設定訊號TRX。開關SW4的第二端耦接至參考高電壓VDD。開關SW4的第一端耦接至控制節點NDY1。開關SW4的控制端接收傳輸設定訊號TRX。控制節點NDY1用以輸出控制訊號VY1。
控制訊號產生器213A包括反相器IVT2以及開關SW5、SW6。反相器IVT2的輸入端耦接至控制節點NDY1以接收控制訊號VY1。開關SW5的第二端耦接至參考低電壓。開關SW5的第一端耦接至控制節點NDX1。開關SW5的控制端耦接至反相器IVT2的輸出端。開關SW6的第二端耦接至偏壓節點NDB。開關SW6的第一端耦接至控制節點NDX1。開關SW6的控制端耦接至反相器IVT2的輸出端。控制節點NDX1用以輸出控制訊號VX1。
控制訊號產生器214A包括反相器IVT3以及開關SW7、SW8。反相器IVT3的輸入端接收傳輸設定訊號TRX。開關SW7的第二端耦接至參考低電壓。開關SW7的第一端耦接至控制節點NDY2。開關SW7的控制端耦接至反相器IVT3的輸出端。開關SW8的第二端耦接至參考高電壓VDD。開關SW8的第一端耦接至控制節點NDY2。開關SW8的控制端反相器IVT3的輸出端。控制節點NDY2用以輸出控制訊號VY2。
控制訊號產生器215A包括反相器IVT4以及開關SW9、SW10。反相器IVT4的輸入端耦接至控制節點NDY2以接收控制訊號VY2。開關SW9的第二端耦接至參考低電壓。開關SW9的第一端耦接至控制節點NDX2。開關SW9的控制端耦接至反相器IVT4的輸出端。開關SW10的第二端耦接至偏壓節點NDB。開關SW10的第一端耦接至控制節點NDX2。開關SW10的控制端耦接至反相器IVT4的輸出端。控制節點NDX2用以輸出控制訊號VX2。
開關SW1、SW3、SW5、SW7、SW9分別是由N型場效電晶體（field-effect transistor，FET）或NPN型雙極性電晶體（bipolar transistor，BJT）來實施。在本實施例中，開關SW1、SW3、SW5、SW7、SW9分別是由NMOS場效電晶體來示例。開關SW2、SW4、SW6、SW8、SW10分別是由P型場效電晶體或PNP型雙極性電晶體來實施。
請參考圖6B，圖6B是依據本揭露一實施例所繪示的第二控制器的電路示意圖。在本實施例中，第二控制電路210B包括偏壓電路211B以及控制訊號產生器212B~215B。偏壓電路211B包括反相器IVT1’以及開關SW1’、SW2’。控制訊號產生器212B包括開關SW3’、SW4’。控制訊號產生器213B包括反相器IVT2’以及開關SW5’、SW6’。控制訊號產生器214B包括反相器IVT3’以及開關SW7’、SW8’。控制訊號產生器215B包括反相器IVT4’以及開關SW9’、SW10’。反相器IVT1’~IVT4’以及開關SW1’~ SW10’之間的耦接相同於反相器IVT1~IVT4以及開關SW1~ SW10之間的耦接。故不在此重述。與第一控制電路210A不同的是，偏壓電路211B是接收致能訊號EN。
請同時參考圖2、圖6A以及表1，本實施例以第一傳輸放大器BDA1為例來說明第一控制電路210A的操作。在第一模式中，傳輸設定訊號TRX以及致能訊號EN皆為第一邏輯準位（即，高邏輯“0”）。經反相的致能訊號ENB具有第二邏輯準位（即，高邏輯“1”）。此時，開關SW2被導通，則開關SW1被斷開。因此，偏壓訊號VB的電壓準位大致上等於參考高電壓VG的偏壓準位。同時，開關SW4被導通、開關SW3被斷開。因此，控制訊號VY1的電壓準位大致上等於參考高電壓VDD的高電壓準位。開關SW6因控制訊號VY1的高電壓準位而被導通，則開關SW5被斷開。因此，控制訊號VX1的電壓準位大致上等於偏壓訊號VB的電壓準位。開關SW7被導通。開關SW8被斷開。因此，控制訊號VY2的電壓準位大致上等於參考低電壓的低電壓準位。開關SW9反應於控制訊號VY2的低電壓準位而被導通。開關SW10被斷開。因此，控制訊號VX2的電壓準位大致上等於參考低電壓的低電壓準位。
在第一模式中，電晶體TA1反應於控制訊號VY1的高電壓準位而被導通。電晶體TA2反應於控制訊號VX1的偏壓準位而被導通。電晶體TA3反應於控制訊號VY2的低電壓準位而被斷開。電晶體TA4反應於控制訊號VX2的低電壓準位而被斷開。
在第二模式中，傳輸設定訊號TRX為第一邏輯準位（即，高邏輯“0”），且致能訊號EN為第二邏輯準位（即，高邏輯“1”）。經反相的致能訊號ENB具有第一邏輯準位（即，高邏輯“0”）後，開關SW1被導通。開關SW2被斷開。因此，偏壓訊號VB的電壓準位等於低電壓準位。開關SW4被導通。開關SW3被斷開。因此，控制訊號VY1的電壓準位大致上等於參考高電壓VDD的高電壓準位。開關SW5反應於控制訊號VY1的高電壓準位而被斷開。開關SW6因偏壓訊號VB為低電壓準位而被斷開。進一步來說，以開關SW6為例，偏壓訊號VB為低準位。開關SW6的控制端與第二端之間的電壓差大致上等於0伏特。開關SW6的控制端與第二端之間的電壓差低於開關SW6的門檻電壓。因此，開關SW6被斷開。此外，開關SW6的第一端與第二端之間的電壓差大致上等於0伏特。開關SW5的第二端耦接至參考低電壓。因此，基於重疊定理（Superposition theorem），控制訊號VX1的電壓準位等於偏壓訊號VB被斷開的開關SW5、SW6進行分壓的結果。因此，控制訊號VX1的電壓準位為低電壓準位。開關SW7被導通。開關SW8被斷開。因此，控制訊號VY2的電壓準位大致上等於參考低電壓的低電壓準位。開關SW9反應於控制訊號VY2的低電壓準位而被導通。開關SW10被斷開。因此，控制訊號VX2的電壓準位大致上等於參考低電壓的低電壓準位。
在第二模式中，電晶體TA1反應於控制訊號VY1的高電壓準位而被導通。電晶體TA2反應於控制訊號VX1的低電壓準位而被斷開。電晶體TA3反應於控制訊號VY2的低電壓準位而被斷開。電晶體TA4反應於控制訊號VX2的低電壓準位而被斷開。
在第三模式中，傳輸設定訊號TRX為第二邏輯準位（即，高邏輯“1”），且致能訊號EN具有第一邏輯準位（即，高邏輯“0”）。經反相的致能訊號ENB為第二邏輯準位（即，高邏輯“1”）。開關SW1被斷開。開關SW2被導通。因此，偏壓訊號VB的電壓準位大致上等於參考高電壓VG的偏壓準位。開關SW3被導通。開關SW4被斷開。因此，控制訊號VY1的電壓準位大致上等於參考低電壓的低電壓準位。開關SW5反應於控制訊號VY1的低電壓準位而被導通，則開關SW6被斷開。因此，控制訊號VX1的電壓準位大致上等於參考低電壓的低電壓準位。開關SW8被導通。開關SW7被斷開。因此，控制訊號VY2的電壓準位大致上等於參考高電壓VDD的高電壓準位。開關SW10反應於控制訊號VY2的高電壓準位而被導通。開關SW9被斷開。因此，控制訊號VX2的電壓準位大致上等於偏壓訊號VB的高電壓準位。
在第三模式中，電晶體TA1反應於控制訊號VY1的低電壓準位而被斷開。電晶體TA2反應於控制訊號VX1的低電壓準位而被斷開。電晶體TA3反應於控制訊號VY2的高電壓準位而被導通。電晶體TA4反應於控制訊號VX2的高電壓準位而被導通。
在第四模式中，傳輸設定訊號TRX以及致能訊號EN皆為第二邏輯準位（即，高邏輯“1”）。經反相的致能訊號ENB具有第一邏輯準位（即，高邏輯“0”）。開關SW1被導通。開關SW2被斷開。因此，偏壓訊號VB的電壓準位大致上等於參考低電壓準位。開關SW3被導通。開關SW4被斷開。因此，控制訊號VY1的電壓準位大致上等於參考低電壓的低電壓準位。開關SW5反應於控制訊號VY1的低電壓準位而被導通。開關SW6被斷開。因此，控制訊號VX1的電壓準位大致上等於參考低電壓的低電壓準位。開關SW8被導通。開關SW7被斷開。因此，控制訊號VY2的電壓準位大致上等於參考高電壓VDD的高電壓準位。開關SW10因偏壓訊號VB為低準位而被斷開。開關SW9被斷開。因此，控制訊號VX2的電壓準位為低電壓準位。
在第四模式中，電晶體TA1反應於控制訊號VY1的低電壓準位而被斷開。電晶體TA2反應於控制訊號VX1的低電壓準位而被斷開。電晶體TA3反應於控制訊號VY2的高電壓準位而被導通。電晶體TA4反應於控制訊號VX2的低電壓準位而被斷開。
應注意的是，當致能訊號EN為第一邏輯準位時，第一傳輸放大器BDA1之傳輸方向會取決於傳輸設定訊號TRX的邏輯準位。當致能訊號EN具有第二邏輯準位時，控制訊號VX1、VX2都具有低電壓準位。第一疊接電路結構以及第二疊接電路結構都被斷開。因此，第一傳輸放大器BDA1進行訊號隔離。
請參考圖7，圖7是依據本揭露一實施例所繪示的應用示意圖以及等效電路圖。本實施例示出開關電路100的應用範例。在本實施例中，開關電路100可搭配帶通電路BC1~BC4。帶通電路BC1耦接於開關電路100與連接埠P1之間。帶通電路BC2耦接於開關電路100與連接埠P2之間。帶通電路BC3耦接於開關電路100與連接埠P3之間。帶通電路BC4耦接於開關電路100與連接埠P4之間。
以帶通電路BC1為例，帶通電路BC1包括電感器LP、LS以及電容器CS（本揭露並不以此為限）。電容器CS與電感器LS串聯耦接於開關電路100與連接埠P1之間。電感器LP耦接於開關電路100與參考高電壓VDD之間。帶通電路BC1~BC4具有彼此相同且對稱的電路設計。
基於開關電路100的對稱設計以及帶通電路BC1~BC4的對稱電路設計，本實施例能夠所述多個模式中提供相同的等效電路300。進一步來說，帶通電路BC1可將開關電路100以及帶通電路BC2、BC4等效為電容器CP。帶通電路BC2可將開關電路100以及帶通電路BC1、BC3等效為相同的電容器CP。帶通電路BC3可將開關電路100以及帶通電路BC2、BC4等效為相同的電容器CP。帶通電路BC4可將開關電路100以及帶通電路BC1、BC3等效為相同的電容器CP。
請同時參考圖7以及圖8，圖8是依據本揭露一實施例所繪示的開關電路運行於第一模式的模擬示意圖。在本實施例中，帶通電路BC1~BC4例如適用於28GHz的中心操作頻率fc。圖8的縱軸是強度。縱軸的單位是dB。圖8的橫軸是頻率f。圖8的橫軸的單位為GHz。圖8示出了曲線CV1~CV6。曲線CV1表示第一訊號S1從連接埠P1被傳輸到連接埠P2的強度頻譜。曲線CV2表示連接埠P1自身的反射強度頻譜。曲線CV3表示連接埠P2自身的反射強度頻譜。曲線CV4表示連接埠P1接收到來自於連接埠P2的訊號的強度頻譜。曲線CV5表示連接埠P4接收到第一訊號S1的強度頻譜。曲線CV6表示連接埠P1接收到來自於連接埠P4的訊號的強度頻譜。
在本實施例中，在接近中心操作頻率fc的頻率範圍（如，24~32GHz）中，曲線CV2~CV3具有非常低的反射強度（如，低於-10dB），曲線CV4和CV5代表反向訊號的隔離度，具有相當低的隔離訊號（如，低於-20dB）。曲線CV5的強度低於0dB。曲線CV5的強度是關聯於第一訊號S1流經第一傳輸放大器BDA1、第四傳輸放大器BDA4以及第二傳輸放大器BDA2的洩漏路徑的強度頻譜。應注意的是，第一傳輸放大器BDA1以及第二傳輸放大器BDA2會共同提供兩次增益。然而，第四傳輸放大器BDA4對洩漏路徑進行訊號隔離。因此，第一訊號S1流經洩漏路徑的強度能夠被降低至低於0dB。曲線CV1是關聯於第一訊號S1流經第一傳輸放大器BDA1的強度頻譜。第一傳輸放大器BDA1對第一訊號S1提供增益放大訊號。因此，曲線CV1的強度明顯大於曲線CV2~CV6的強度。
請同時參考圖7以及圖9，圖9是依據本揭露一實施例所繪示的開關電路運行於第二模式的模擬示意圖。圖9的縱軸是強度。縱軸的單位是dB。圖9的橫軸是頻率f。圖9的橫軸的單位為GHz。圖9顯示出了曲線CV1~CV6。曲線CV1表示第一訊號S1從連接埠P1被傳輸到連接埠P2的強度頻譜。曲線CV2表示連接埠P1自身的反射強度頻譜。曲線CV3表示連接埠P2自身的反射強度頻譜。曲線CV4表示連接埠P1接收到來自於連接埠P2的訊號的強度頻譜。曲線CV5表示連接埠P4接收到第一訊號S1的強度頻譜。曲線CV6表示連接埠P1接收到來自於連接埠P4的訊號的強度頻譜。
在本實施例中，曲線CV5是關聯於第一訊號S1流經第四傳輸放大器BDA4的強度頻譜。第四傳輸放大器BDA4對第一訊號S1提供增益放大訊號。因此，在接近中心操作頻率fc的頻率範圍（如，24~32GHz）中，曲線CV5的強度明顯大於曲線CV1~CV4、CV6的強度。
請同時參考圖1以及圖10，圖10是依據本揭露一實施例所繪示的提供開關電路的方法的示意圖。在本實施例中，圖10所示的方法例如適用於提供開關電路100。在步驟S110中，第一傳輸放大器BDA1、第二傳輸放大器BDA2、第三傳輸放大器BDA3以及第四傳輸放大器BDA4被提供。
在步驟S120中，第一傳輸放大器BDA1、第二傳輸放大器BDA2、第三傳輸放大器BDA3以及第四傳輸放大器BDA4被耦接於多個連接埠之間。在本實施例中，第一傳輸放大器BDA1耦接於連接埠P1以及連接埠P2之間。第二傳輸放大器BDA2耦接於連接埠P3以及連接埠P4之間。第三傳輸放大器BDA3耦接於連接埠P1以及連接埠P4之間。第四傳輸放大器BDA4耦接於連接埠P2以及連接埠P3之間。
在步驟S130中，第一傳輸放大器BDA1、第二傳輸放大器BDA2、第三傳輸放大器BDA3以及第四傳輸放大器BDA4被控制。因此，第一傳輸放大器BDA1、第二傳輸放大器BDA2、第三傳輸放大器BDA3以及第四傳輸放大器BDA4的至少其中之一增益所接收到的至少一訊號，並傳輸所述至少一訊號。在本實施例中，第一傳輸放大器BDA1、第二傳輸放大器BDA2、第三傳輸放大器BDA3以及第四傳輸放大器BDA4被控制以運行於第一模式、第二模式、第三模式以及第四模式的其中之一。第一傳輸放大器BDA1、第二傳輸放大器BDA2、第三傳輸放大器BDA3以及第四傳輸放大器BDA4的實施方式以及運行方式已經在圖1至圖6的實施例清楚說明，故不在此重述。
綜上所述，開關電路能夠在不同模式中對所要傳輸的多個訊號進行增益，從而補償了開關電路本身的傳輸損耗。如此一來，開關電路具有高訊雜比。此外，基於開關電路的對稱設計，開關電路的佈局會更為簡化。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。
100、200:開關電路
210:控制器
210A:第一控制電路
210B:第二控制電路
211A、211B:偏壓電路
212A~215A、212B~215B:控制訊號產生器
300:等效電路
BC1~BC4:帶通電路
BDA1:第一傳輸放大器
BDA2:第二傳輸放大器
BDA3:第三傳輸放大器
BDA4:第四傳輸放大器
CA1~CA6、CB1~CB4、CC1~CC4、CD1~CD4、CS:電容器
CP:等效電容器
CV1~CV6:曲線
EN:致能訊號
ENB:經反相的致能訊號
f:頻率
fc:中心操作頻率
IVT1~IVT4、IVT1’~IVT4’:反相器
L1、L2、L3、L4: 對稱中心線
LP、LS:電感器
NDB:偏壓節點
NDX1、NDX2、NDY1、NDY2:控制節點
P1、P2、P3、P4:連接埠
P1+:第一差動訊號端
P1-:第二差動訊號端
P2+:第四差動訊號端
P2-:第三差動訊號端
S1:第一訊號
S2:第二訊號
S3:第三訊號
S4:第四訊號
S110~S130:步驟
SW1~SW10、SW1’~SW10’:開關
TA1~TA8、TB1~TB4、TC1~TC4、TD1~TD4:電晶體
TRX:傳輸設定訊號
VB:偏壓訊號
VDD、VG:參考高電壓
VX1、VX1’、VX2、VX2’、VY1、VY1’、VY2、VY2’:控制訊號
圖1是依據本揭露第一實施例所繪示的開關電路的示意圖。 圖2是依據本揭露第一實施例所繪示的開關電路的電路示意圖。 圖3是依據本揭露一實施例所繪示的第一傳輸放大器的電路示意圖。 圖4是依據本揭露第二實施例所繪示的開關電路的示意圖。 圖5是依據本揭露一實施例所繪示的控制器的示意圖。 圖6A是依據本揭露一實施例所繪示的第一控制器的電路示意圖。 圖6B是依據本揭露一實施例所繪示的第二控制器的電路示意圖。 圖7是依據本揭露一實施例所繪示的應用示意圖以及等效電路圖。 圖8是依據本揭露一實施例所繪示的開關電路運行於第一模式的模擬示意圖。 圖9是依據本揭露一實施例所繪示的開關電路運行於第二模式的模擬示意圖。 圖10是依據本揭露一實施例所繪示的提供開關電路的方法的示意圖。
100:開關電路
BDA1:第一傳輸放大器
BDA2:第二傳輸放大器
BDA3:第三傳輸放大器
BDA4:第四傳輸放大器
P1、P2、P3、P4:連接埠
S1:第一訊號
S2:第二訊號
S3:第三訊號
S4:第四訊號

Claims (19)

  1. 一種開關電路，包括：第一傳輸放大器，耦接於第一連接埠與第二連接埠之間；第二傳輸放大器，耦接於第三連接埠與第四連接埠之間；第三傳輸放大器，耦接於所述第一連接埠與所述第四連接埠之間；以及第四傳輸放大器，耦接於所述第二連接埠與所述第三連接埠之間，其中在多個模式中的第一模式中，所述第一傳輸放大器增益位於所述第一連接埠的第一訊號並將所述第一訊號傳輸至所述第二連接埠，所述第二傳輸放大器增益位於所述第三連接埠的第二訊號並將所述第二訊號傳輸至所述第四連接埠，其中在所述多個模式的第二模式中，所述第三傳輸放大器增益位於所述第一連接埠的第一訊號並將所述第一訊號傳輸至所述第四連接埠，所述第四傳輸放大器增益位於所述第三連接埠的第二訊號並將所述第二訊號傳輸至所述第二連接埠。
  2. 如請求項1所述的開關電路，其中在所述第一模式中，所述第三傳輸放大器以及所述第四傳輸放大器進行訊號隔離。
  3. 如請求項1所述的開關電路，其中在所述第二模式中，所述第一傳輸放大器以及所述第二傳輸放大器進行訊號隔離。
  4. 如請求項1所述的開關電路，其中在所述多個模式的第三模式中： 所述第一傳輸放大器增益位於所述第二連接埠的第三訊號並將所述第三訊號傳輸至所述第一連接埠，所述第二傳輸放大器增益位於所述第四連接埠的第四訊號並將所述第四訊號傳輸至所述第三連接埠，並且所述第三傳輸放大器以及所述第四傳輸放大器進行訊號隔離。
  5. 如請求項1所述的開關電路，其中在所述多個模式的第四模式中：所述第四傳輸放大器增益位於所述第二連接埠的第三訊號並將所述第三訊號傳輸至所述第三連接埠，所述第三傳輸放大器增益位於所述第四連接埠的第四訊號並將所述第四訊號傳輸至所述第一連接埠，並且所述第一傳輸放大器以及所述第二傳輸放大器進行訊號隔離。
  6. 如請求項1所述的開關電路，還包括：控制器，耦接於所述第一傳輸放大器、所述第二傳輸放大器、所述第三傳輸放大器以及所述第四傳輸放大器，經配置以依據傳輸設定訊號以及致能訊號來提供多個控制訊號以控制所述第一傳輸放大器、所述第二傳輸放大器、所述第三傳輸放大器以及所述第四傳輸放大器運行於所述多個模式的其中之一模式中。
  7. 如請求項6所述的開關電路，其中所述控制器還經配置以：反應於具有第一邏輯準位的所述傳輸設定訊號以及具有所述第一邏輯準位的所述致能訊號來控制所述第一傳輸放大器、所述 第二傳輸放大器、所述第三傳輸放大器以及所述第四傳輸放大器運行於所述第一模式中，反應於具有所述第一邏輯準位的所述傳輸設定訊號以及具有第二邏輯準位的所述致能訊號來控制所述第一傳輸放大器、所述第二傳輸放大器、所述第三傳輸放大器以及所述第四傳輸放大器運行於所述第二模式中，反應於具有所述第二邏輯準位的所述傳輸設定訊號以及具有所述第一邏輯準位的所述致能訊號來控制所述第一傳輸放大器、所述第二傳輸放大器、所述第三傳輸放大器以及所述第四傳輸放大器運行於所述多個模式的第三模式中，並且反應於具有所述第二邏輯準位的所述傳輸設定訊號以及具有所述第二邏輯準位的所述致能訊號來控制所述第一傳輸放大器、所述第二傳輸放大器、所述第三傳輸放大器以及所述第四傳輸放大器運行於所述多個模式的第四模式中。
  8. 如請求項6所述的開關電路，其中所述多個控制訊號包括第一控制訊號、第二控制訊號、第三控制訊號以及第四控制訊號，其中所述第一傳輸放大器包括：第一電晶體，所述第一電晶體的第一端耦接至所述第二連接埠，所述第一電晶體的控制端接收所述第一控制訊號；第一電容器，耦接於所述第一電晶體的控制端與參考低電壓之間；第二電晶體，所述第二電晶體的第一端耦接至所述第一電晶 體的第二端，所述第二電晶體的第二端耦接至所述參考低電壓，所述第二電晶體的控制端接收所述第二控制訊號；第二電容器，耦接於所述第二電晶體的控制端與所述第一連接埠之間；第三電晶體，所述第三電晶體的第一端耦接至所述第一連接埠，所述第三電晶體的控制端接收所述第三控制訊號；第三電容器，耦接於所述第三電晶體的控制端與參考低電壓之間；第四電晶體，所述第四電晶體的第一端耦接至所述第三電晶體的第二端，所述第四電晶體的第二端耦接至所述參考低電壓，所述第四電晶體的控制端接收所述第四控制訊號；以及第四電容器，耦接於所述第四電晶體的控制端與所述第二連接埠之間。
  9. 如請求項8所述的開關電路，其中：在所述第一模式中，所述第一電晶體以及所述第二電晶體被導通，所述第三電晶體以及所述第四電晶體被斷開，在所述多個模式的第三模式中，所述第三電晶體以及所述第四電晶體被導通，所述第一電晶體以及所述第二電晶體被斷開，並且在所述第二模式以及所述多個模式的第四模式中，所述第二電晶體以及所述第四電晶體被斷開。
  10. 如請求項8所述的開關電路，其中所述控制器包括：第一控制電路，耦接於所述第一傳輸放大器以及所述第二傳輸放大器，經配置以依據所述傳輸設定訊號以及經反相的所述致能訊號來控制所述第一傳輸放大器以及所述第二傳輸放大器；以及第二控制電路，耦接於所述第三傳輸放大器以及所述第四傳輸放大器，經配置以依據所述傳輸設定訊號以及所述致能訊號來控制所述第三傳輸放大器以及所述第四傳輸放大器。
  11. 如請求項10所述的開關電路，其中所述第一控制電路包括：偏壓電路，經配置以接收經反相的所述致能訊號，反應於經反相的所述致能訊號的第一邏輯準位來提供具有高電壓值的偏壓訊號，並反應於經反相的所述致能訊號的第二邏輯準位來提供具有低電壓值的所述偏壓訊號；第一控制訊號產生器，經配置以接收所述傳輸設定訊號，反應於所述傳輸設定訊號的第一邏輯準位來產生具有高電壓值的所述第一控制訊號，並反應於所述傳輸設定訊號的第二邏輯準位來產生具有低電壓值的第一控制訊號；第二控制訊號產生器，耦接於所述第一控制訊號產生器以及所述偏壓電路，經配置以反應於所述第一控制訊號的邏輯準位來將所述偏壓訊號以及參考低電壓的其中之一作為所述第二控制訊 號；第三控制訊號產生器，經配置以接收所述傳輸設定訊號，反應於所述傳輸設定訊號的第一邏輯準位來產生具有低電壓值的所述第三控制訊號，並反應於所述傳輸設定訊號的第二邏輯準位來產生具有高電壓值的第三控制訊號；以及第四控制訊號產生器，耦接於所述第三控制訊號產生器以及所述偏壓電路，經配置以反應於所述第三控制訊號的邏輯準位來將所述偏壓訊號以及參考低電壓的其中之一作為所述第四控制訊號。
  12. 如請求項6所述的開關電路，其中所述多個控制訊號包括第一控制訊號、第二控制訊號、第三控制訊號以及第四控制訊號，其中所述第一連接埠包括第一差動訊號端以及第二差動訊號端，其中所述第二連接埠包括第三差動訊號端以及第四差動訊號端，其中所述第一傳輸放大器包括：第一電晶體，所述第一電晶體的第一端耦接至所述第三差動訊號端，所述第一電晶體的控制端接收所述第一控制訊號；第一電容器，耦接於所述第一電晶體的控制端與參考低電壓之間；第二電晶體，所述第二電晶體的第一端耦接至所述第一電晶體的第二端，所述第二電晶體的第二端耦接至所述參考低電壓，所述第二電晶體的控制端接收所述第二控制訊號；第二電容器，耦接於所述第二電晶體的控制端與所述第一差 動訊號端之間；第三電晶體，所述第三電晶體的第一端耦接至所述第四差動訊號端，所述第三電晶體的控制端接收所述第一控制訊號；第四電晶體，所述第四電晶體的第一端耦接至所述第三電晶體的第二端，所述第四電晶體的第二端耦接至所述參考低電壓，所述第四電晶體的控制端接收所述第二控制訊號；第三電容器，耦接於所述第四電晶體的控制端與所述第二差動訊號端之間；第五電晶體，所述第五電晶體的第一端耦接至所述第一差動訊號端，所述第五電晶體的控制端接收所述第三控制訊號；第四電容器，耦接於所述第五電晶體的控制端與參考低電壓之間；第六電晶體，所述第六電晶體的第一端耦接至所述第五電晶體的第二端，所述第六電晶體的第二端耦接至所述參考低電壓，所述第六電晶體的控制端接收所述第四控制訊號；第五電容器，耦接於所述第六電晶體的控制端與所述第三差動訊號端之間；第七電晶體，所述第七電晶體的第一端耦接至所述第二差動訊號端，所述第七電晶體的控制端接收所述第三控制訊號；第八電晶體，所述第八電晶體的第一端耦接至所述第七電晶體的第二端，所述第八電晶體的第二端耦接至所述參考低電壓，所述第八電晶體的控制端接收所述第四控制訊號；以及 第六電容器，耦接於所述第八電晶體的控制端與所述第四差動訊號端之間。
  13. 如請求項1所述的開關電路，其中：所述第一傳輸放大器的電路佈局與所述第二傳輸放大器的電路佈局呈現線對稱，並且所述第三傳輸放大器的電路佈局與所述第四傳輸放大器的電路佈局呈現相同的所述線對稱。
  14. 一種提供開關電路的方法，包括：提供第一傳輸放大器、第二傳輸放大器、第三傳輸放大器以及第四傳輸放大器；將所述第一傳輸放大器耦接於第一連接埠與第二連接埠之間；將所述第二傳輸放大器耦接於第三連接埠與第四連接埠之間；將所述第三傳輸放大器耦接於所述第一連接埠與所述第四連接埠之間；將所述第四傳輸放大器耦接於所述第二連接埠與所述第三連接埠之間；以及依據多個模式的其中之一來控制所述第一傳輸放大器、所述第二傳輸放大器、所述第三傳輸放大器以及所述第四傳輸放大器的至少其中之一來增益所接收到的至少一訊號，並傳輸所述至少一訊號，其中依據多個模式的其中之一來控制所述第一傳輸放大器、所述第二傳輸放大器、所述第三傳輸放大器以及所述第四傳輸放 大器的至少其中之一來增益所接收到的控制至少一訊號，並傳輸所述至少一訊號的步驟包括：在多個模式中的第一模式中，由所述第一傳輸放大器增益位於所述第一連接埠的第一訊號並將所述第一訊號傳輸至所述第二連接埠，並由所述第二傳輸放大器增益位於所述第三連接埠的第二訊號並將所述第二訊號傳輸至所述第四連接埠；以及在所述多個模式的第二模式中，由所述第三傳輸放大器增益位於所述第一連接埠的第一訊號並將所述第一訊號傳輸至所述第四連接埠，並由所述第二傳輸放大器增益位於所述第三連接埠的第二訊號並將所述第二訊號傳輸至所述第二連接埠。
  15. 如請求項14所述的方法，其中依據多個模式的其中之一來控制所述第一傳輸放大器、所述第二傳輸放大器、所述第三傳輸放大器以及所述第四傳輸放大器的至少其中之一來增益所接收到的控制至少一訊號，並傳輸所述至少一訊號的步驟還包括：在所述第一模式中，由所述第三傳輸放大器以及所述第四傳輸放大器進行訊號隔離；以及在所述第二模式中，由所述第一傳輸放大器以及所述第二傳輸放大器進行訊號隔離。
  16. 如請求項14所述的方法，其中依據多個模式的其中之一來控制所述第一傳輸放大器、所述第二傳輸放大器、所述第 三傳輸放大器以及所述第四傳輸放大器的至少其中之一來增益所接收到的控制至少一訊號，並傳輸所述至少一訊號的步驟還包括：在所述多個模式的第三模式中：由所述第一傳輸放大器增益位於所述第二連接埠的第三訊號並將所述第三訊號傳輸至所述第一連接埠；由所述第二傳輸放大器增益位於所述第四連接埠的第四訊號並將所述第四訊號傳輸至所述第三連接埠；以及由所述第三傳輸放大器以及所述第四傳輸放大器進行訊號隔離。
  17. 如請求項14所述的方法，其中依據多個模式的其中之一來控制所述第一傳輸放大器、所述第二傳輸放大器、所述第三傳輸放大器以及所述第四傳輸放大器的至少其中之一來增益所接收到的控制至少一訊號，並傳輸所述至少一訊號的步驟還包括：在所述多個模式的第四模式中：由所述第四傳輸放大器增益位於所述第二連接埠的第三訊號並將所述第三訊號傳輸至所述第三連接埠，由所述第三傳輸放大器增益位於所述第四連接埠的第四訊號並將所述第四訊號傳輸至所述第一連接埠，並且由所述第一傳輸放大器以及所述第二傳輸放大器進行訊號隔離。
  18. 如請求項14所述的方法，還包括：提供控制器，並將所述控制器耦接至所述第一傳輸放大器、 所述第二傳輸放大器、所述第三傳輸放大器以及所述第四傳輸放大器；以及由所述控制器依據傳輸設定訊號以及致能訊號來提供多個控制訊號以控制所述第一傳輸放大器、所述第二傳輸放大器、所述第三傳輸放大器以及所述第四傳輸放大器運行於所述多個模式的其中之一模式中。
  19. 如請求項18所述的方法，其中控制所述第一傳輸放大器、所述第二傳輸放大器、所述第三傳輸放大器以及所述第四傳輸放大器運行於所述多個模式的其中之一模式中的步驟包括：反應於具有第一邏輯準位的傳輸設定訊號以及具有所述第一邏輯準位的致能訊號來控制第一傳輸放大器、第二傳輸放大器、第三傳輸放大器以及第四傳輸放大器運行於所述第一模式中；反應於具有第一邏輯準位的傳輸設定訊號以及具有所述第二邏輯準位的致能訊號來控制第一傳輸放大器、第二傳輸放大器、第三傳輸放大器以及第四傳輸放大器運行於所述第二模式中，反應於具有第二邏輯準位的傳輸設定訊號以及具有所述第一邏輯準位的致能訊號來控制第一傳輸放大器、第二傳輸放大器、第三傳輸放大器以及第四傳輸放大器運行於所述第三模式中，並且反應於具有第二邏輯準位的傳輸設定訊號以及具有所述第二邏輯準位的致能訊號來控制第一傳輸放大器、第二傳輸放大器、第三傳輸放大器以及第四傳輸放大器運行於所述第四模式中。
TW111142079A 2022-11-03 2022-11-03 開關電路以及提供開關電路的方法 TWI826096B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111142079A TWI826096B (zh) 2022-11-03 2022-11-03 開關電路以及提供開關電路的方法
US18/082,594 US20240154632A1 (en) 2022-11-03 2022-12-16 Switching circuit and method of providing switching circuit
CN202310037602.3A CN117997315A (zh) 2022-11-03 2023-01-09 开关电路以及提供开关电路的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111142079A TWI826096B (zh) 2022-11-03 2022-11-03 開關電路以及提供開關電路的方法

Publications (2)

Publication Number Publication Date
TWI826096B true TWI826096B (zh) 2023-12-11
TW202420746A TW202420746A (zh) 2024-05-16

Family

ID=90053212

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111142079A TWI826096B (zh) 2022-11-03 2022-11-03 開關電路以及提供開關電路的方法

Country Status (3)

Country Link
US (1) US20240154632A1 (zh)
CN (1) CN117997315A (zh)
TW (1) TWI826096B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI224247B (en) * 2002-05-21 2004-11-21 Realtek Semiconductor Corp Audio control circuit
US20070117523A1 (en) * 2002-08-13 2007-05-24 David Weber Method And Apparatus For Signal Power Loss Reduction In RF Communication Systems
US7525396B2 (en) * 2004-11-19 2009-04-28 Huawei Technologies Co., Ltd. System, microwave switch and method for hot standby of radio frequency power amplifier
US20110304388A1 (en) * 2010-06-15 2011-12-15 Renesas Electronics Corporation Semiconductor integrated circuit device and wireless communication system
US20210050658A1 (en) * 2019-01-03 2021-02-18 Apple Inc. Radio frequency remote head front-end circuitry systems and methods
US20210250054A1 (en) * 2020-02-07 2021-08-12 Murata Manufacturing Co., Ltd. Radio frequency circuit, radio frequency module, and communication device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI224247B (en) * 2002-05-21 2004-11-21 Realtek Semiconductor Corp Audio control circuit
US20070117523A1 (en) * 2002-08-13 2007-05-24 David Weber Method And Apparatus For Signal Power Loss Reduction In RF Communication Systems
US7525396B2 (en) * 2004-11-19 2009-04-28 Huawei Technologies Co., Ltd. System, microwave switch and method for hot standby of radio frequency power amplifier
US20110304388A1 (en) * 2010-06-15 2011-12-15 Renesas Electronics Corporation Semiconductor integrated circuit device and wireless communication system
US20210050658A1 (en) * 2019-01-03 2021-02-18 Apple Inc. Radio frequency remote head front-end circuitry systems and methods
US20210250054A1 (en) * 2020-02-07 2021-08-12 Murata Manufacturing Co., Ltd. Radio frequency circuit, radio frequency module, and communication device

Also Published As

Publication number Publication date
US20240154632A1 (en) 2024-05-09
CN117997315A (zh) 2024-05-07
TW202420746A (zh) 2024-05-16

Similar Documents

Publication Publication Date Title
US8787964B2 (en) Integrated radio frequency front-end circuit
KR101719310B1 (ko) 듀얼 동작 모드 전력 증폭기
CN114978074B (zh) 一种三通道收发放大芯片
CN111510108B (zh) 一种宽带低噪声高功率容限的准环形器
WO2023103481A1 (zh) 分布式天线系统
TWI826096B (zh) 開關電路以及提供開關電路的方法
WO2024026945A1 (zh) 双频毫米波相控阵系统
JPH1188064A (ja) 広帯域増幅器
US6411801B1 (en) Double balanced active mixer
US8358998B2 (en) Frequency mixer
JPH09232882A (ja) 相互コンダクタンスを増強した効率的なｒｆｃｍｏｓ増幅器
US10566942B2 (en) Active device which has a high breakdown voltage, is memory-less, traps even harmonic signals and circuits used therewith
GB2588510A (en) Power distribution unit circuit and power distribution structure for integrated transceiver system
WO2023087589A1 (zh) 可变增益放大器和发射装置
US20080036541A1 (en) Bias circuit for maintaining high linearity at cutback power conditions
TW202011689A (zh) 具有背閘極偏壓電晶體之ｄｃ迴路的寬頻低雜訊放大器
EP1352466B1 (en) A fully differential, variable-gain amplifier and a multidimensional amplifier arrangement
US8766725B2 (en) Apparatus and methods for frequency compensation of an amplifier
TW202044750A (zh) 運算放大器
JP3410776B2 (ja) 直交信号発生回路
CN218416331U (zh) 一种放大电路和多级放大器
Hernandez A Fully Integrated VLSI Circulator for 915-MHz ISM Band RFID and IoT
US20240153957A1 (en) Switch lna module
EP3158642B1 (en) Memoryless active device which traps even harmonic signals
WO2016032072A1 (ko) 고주파 신호 생성 장치