CN114978074B - 一种三通道收发放大芯片 - Google Patents

Abstract

本发明公开了一种三通道收发放大芯片，属于集成电路技术领域，包括第一开关切换网络、第二开关切换网络、接收高频通道网络、接收低频通道第一级网络、低增益通路网络、高增益通路网络和第三开关切换网络。该三通道收发放大芯片可完成信号的接收放大和发射，同时集成了高功率开关，因此芯片可实现比较大的功率承受能力，该高功率开关可以在不同频段内实现较好的阻抗匹配并具有优良的开关切换时间和较高的通道间隔离度；该芯片接收通道可以接收并放大高频与低频两种信号，高频通道具有宽带、低噪声和高增益特性，低频通道可以对信号放大增益进行高低切换，低频高增益通路在宽带内具有较高的输出功率和较高的线性度；该芯片还具有温度自适应能力。

Description

一种三通道收发放大芯片

技术领域

本发明属于集成电路技术领域，具体涉及一种三通道收发放大芯片。

背景技术

目前在移动通信或者电子对抗系统，信号发射和接收共用一个天线，为了将信号发射更远，发射端PA的信号功率通常会较大，这就要求切换接收和发射通道的开关能承受较大的功率。另一方面，为了满足不同的应用需求，接收通道有时不仅需要具备放大不同频率信号的能力，还需具有对信号高低增益切换的能力，从而对信号进行不同程度的放大。

发明内容

本发明为了解决上述问题，提出了一种三通道收发放大芯片。

本发明的技术方案是：一种三通道收发放大芯片包括第一开关切换网络、第二开关切换网络、接收高频通道网络、接收低频通道第一级网络、低增益通路网络、高增益通路网络和第三开关切换网络；

第一开关切换网络的第一输入端作为三通道收发放大芯片的天线接口，其第二输入端作为三通道收发放大芯片的发射端口，其第一输出端与接收高频通道网络的输入端连接，其第二输出端与接收低频通道第一级网络的输入端连接；

接收高频通道网络的输出端作为三通道收发放大芯片的第一接收端口；第三开关切换网络的输出端作为三通道收发放大芯片的第二接收端口，其第一输入端与低增益通路网络的输出端连接，其第二输入端与高增益通路网络的输出端连接；

接收低频通道第一级网络的输出端与第二开关切换网络的输入端连接；第二开关切换网络的第一输出端与低增益通路网络的输入端连接；第二开关切换网络的第二输出端与高增益通路网络的输入端连接。

本发明的有益效果是：

（1）该三通道收发放大芯片可用于移动通信或电子对抗领域，完成信号的接收和发射。其中发射通道可以接高功率PA，发射高功率信号；接收通道可以接收并放大高频与低频两种信号，且低频通道可以对信号放大增益进行高低切换；

（2）该三通道收发放大芯片集成了高功率开关，因此芯片可实现较大的功率承受能力；同时该高功率开关可以在不同频段内实现较好的阻抗匹配，并具有优良的开关切换时间和较高的通道间隔离度；

（3）接收高频通道在电流复用结构中嵌套了达林顿结构，并结合了负反馈结构，使得芯片工作带宽得到了拓展，在高频通道实现了较宽频段内的低噪声和高增益放大，且具有较好的增益平坦度；

（4）接收低频通道不仅可完成高低增益切换，由于在高增益通路结合了达林顿结构和共源共栅结构，并改进了有源偏置输入端的电阻为电感，使得其在宽带内具有较高的输出功率和较高的线性度；

（5）接收高频和低频通道放大网络中均采用了有源偏置，使电路具有温度补偿效应，减小了电路电性能的波动。

进一步地，第一开关切换网络包括电阻Rs1、电阻Rs2、电阻Rs3、电阻Rs4、电阻Rs5、电阻Rs6、电阻Rs7、电阻Rs8、电阻Rs9、电阻Rs10、电阻Rs11、电阻Rs12、电阻Rs13、电阻Rs14、电阻Rs15、电阻Rs16、电容Cs1、开关管Ms1、开关管Ms2、开关管Ms3、开关管Ms4、开关管Ms5、开关管Ms6、开关管Ms7、开关管Ms8、开关管Ms9、开关管Ms10、开关管Ms11、开关管Ms12、开关管Ms13、开关管Ms14、开关管Ms15和开关管Ms16；

电容Cs1的一端作为第一开关切换网络的天线接口，其另一端分别与开关管Ms1的漏极、开关管Ms7的漏极和开关管Ms12的漏极连接；开关管Ms1的栅极和电阻Rs1的一端连接；电阻Rs1的另一端和控制电压Vcon1连接；开关管Ms1的源极和开关管Ms2的漏极连接；开关管Ms2的栅极和电阻Rs2的一端连接；电阻Rs2的另一端和控制电压Vcon1连接；开关管Ms2的源极作为第一开关切换网络的发射端口，并与开关管Ms3的漏极连接；开关管Ms3的栅极和电阻Rs3的一端连接；电阻Rs3的另一端和控制电压Vcon2连接；开关管Ms4的漏极和开关管Ms3的源极连接；开关管Ms4的栅极和电阻Rs4的一端连接；电阻Rs4的另一端和控制电压Vcon2连接；开关管Ms5的漏极和开关管Ms4的源极连接；开关管Ms5的栅极和电阻Rs5的一端连接；电阻Rs5的另一端和控制电压Vcon2连接；开关管Ms6的漏极和开关管Ms5的源极连接；开关管Ms6的栅极和电阻Rs6的一端连接；电阻Rs6的另一端和控制电压Vcon2连接；开关管Ms6的源极接地；开关管Ms7的栅极和电阻Rs7的一端连接；电阻Rs7的另一端和控制电压Vcon3连接；开关管Ms8的漏极和开关管Ms7的源极连接；开关管Ms8的栅极和电阻Rs8的一端连接；电阻Rs8的另一端和控制电压Vcon3连接；开关管Ms9的漏极和开关管Ms8的源极连接；开关管Ms9的栅极和电阻Rs9的一端连接；电阻Rs9的另一端和控制电压Vcon3连接；开关管Ms9的源极作为第一开关切换网络的第一输出端，并与开关管Ms10的漏极连接；开关管Ms10的栅极和电阻Rs10的一端连接；电阻Rs10的另一端和控制电压Vcon4连接；开关管Ms11的漏极和开关管Ms10的源极连接；开关管Ms11的栅极和电阻Rs11的一端连接；电阻Rs11的另一端和控制单元Vcon4连接；开关管Ms11的源极接地；开关管Ms12的栅极和电阻Rs12的一端连接；电阻Rs12的另一端和控制电压Vcon5连接；开关管Ms13的漏极和开关管Ms12的源极连接；开关管Ms13的栅极和电阻Rs13的一端连接；电阻Rs13的另一端和控制电压Vcon5连接；开关管Ms14的漏极和开关管Ms13的源极连接；开关管Ms14的栅极和电阻Rs14的一端连接；电阻Rs14的另一端和控制电压Vcon5连接；开关管Ms15的漏极作为第一开关切换网路的第二输出端，并与开关管Ms14的源极连接；开关管Ms15的栅极和电阻Rs15的一端连接；电阻Rs15的另一端和控制电压Vcon6连接；开关管Ms16的漏极和开关管Ms15的源极连接；开关管Ms16的栅极和电阻Rs16的一端连接；电阻Rs16的另一端和控制电压Vcon6连接；开关管Ms16的源极接地。

上述进一步方案的有益效果是：在本发明中，第一开关切换网络采用非对称式单刀三掷高功率开关，该开关具有较高的通道间隔离和优良的开关时间。三个通道支路开关管均采用串并结合形式，因为串并结构开关在满足较小差损的前提下，可同时实现宽带匹配和高隔离。为了满足发射通道高功率的需求，发射通道采用四个并联开关管堆叠，同时结合两个串联开关管用以实现较好的阻抗匹配和较大的通道隔离度。两个接收通道均采用三个开关管串联用以承受发射通道高功率带来的电压摆幅，并各自结合两个并联开关管，使管子大小取合适的值，完成各自频段的阻抗匹配和实现较好的通道隔离度，同时具有较低的差损，从而满足接收通道较低的噪声要求。

进一步地，接收高频通道网络包括电阻R1、电阻R2、接地电阻R3、电阻R4、电阻R5、电阻R6、接地电阻R7、电阻R8、电容C1、电容C2、电容C3、接地电容C4、电容C5、接地电容C6、接地电容C7、电容C8、电感L1、电感L2、电感L3、电感L4、电感L5、晶体管M1、晶体管M2、晶体管M3、晶体管M4和晶体管M5；

电容C1的一端作为接收高频通道网络的输入端，其另一端和电感L1的一端连接；电感L1的另一端分别与电阻R2的一端、晶体管M1的栅极和晶体管M3的漏极连接；晶体管M1的漏极分别与晶体管M2的漏极、电阻R1的一端、电容C2的一端、电感L2的一端和电感L3的一端连接；电阻R1的另一端分别与电阻R2的另一端和电容C2的另一端连接；晶体管M2的栅极分别与晶体管M1的源极、晶体管M3的栅极和接地电阻R3连接；晶体管M2的源极和晶体管M3的源极均接地；晶体管M4的栅极分别与电容C3的一端、电阻R6的一端和接地电阻R7连接；电容C3的另一端分别与电感L2的另一端和电阻R4的一端连接；电阻R4 的另一端和接地电容C4连接；晶体管M4的漏极分别与电阻R5的一端、电容C5的一端、电感L4的一端、电感L5的一端和晶体管M5的漏极连接；电阻R5的另一端分别与电容C5的另一端和电阻R6的另一端连接；晶体管M4的源极分别与晶体管M5的栅极和电阻R8的一端连接；晶体管M5的源极分别与电阻R8的另一端、电感L3的另一端和接地电容C6连接；电感L4的另一端分别与接地电容C7和电源电压VD1连接；电感L5的另一端和电容C8的一端连接；电容C8的另一端作为接收高频通道网络的第一接收端口。

上述进一步方案的有益效果是：由于晶体管在高频时增益滚降，若想实现高增益需要多级电路级联，而多级电路级联会增加电路的功耗。在本发明中，接收高频通道网络采用了电流复用结构用以两级级联以降低功耗，且第一级和第二级均采用了达林顿结构，M1和M2复合成第一级达林顿管，M4和M5复合成第二级达林顿管，第一级达林顿管在阻抗匹配时主要满足最佳噪声匹配，第二级达林顿管侧重在输出功率匹配。达林顿结构可实现很高的放大倍数，而第一级和第二级达林顿管在栅压偏置电路中又结合了负反馈结构，第一级负反馈中的电阻R2较大，反馈较浅，这样对噪声影响较小，第二级负反馈中的电阻R6较小，反馈较深，对增益平坦度贡献较大。因此高频通道不仅具有低噪声、高增益放大，还在宽带内具有较小的增益波动和优良的驻波。同时，由于M3管有源偏置的存在，使电路在温度波动时具有自适应调节能力，从而减小了电性能变化。

进一步地，接收低频通道第一级网络包括电阻R9、电阻R10、接地电阻R11、接地电阻R12、电容C9、电容C10、电容C11、接地电容C12、电感L6、电感L7、晶体管M6和晶体管M7；

电容C9的一端作为接收低频通道第一级网络的输入端，其另一端和电感L6的一端连接；电感L6的另一端分别与电阻R10的一端、接地电阻R11和晶体管M6的栅极连接；晶体管M6的源极分别与接地电阻R12和晶体管M7的栅极连接；晶体管M6的漏极分别与电容C10的一端、电阻R9的一端、电感L7的一端、电容C11的一端和晶体管M7的漏极连接；晶体管M7的源极接地；电阻R10的另一端分别与电容C10的另一端和电阻R9的另一端连接；电感L7的另一端分别与接地电容C12和电源电压VD2连接；电容C11的另一端作为接收低频通道第一级网络的输出端。

上述进一步方案的有益效果是：在本发明中，信号从第一开关切换网络进入到达接收低频通道第一级网络完成对信号的第一次放大。该级网络由一级达林顿管结合一个负反馈结构实现，该级网络匹配时主要侧重在最佳噪声匹配，且通过负反馈结构使阻抗匹配较易实现，这里电阻R10需合理取值，使反馈和引入的噪声之间取得平衡。

进一步地，第二开关切换网络包括电阻Rs17、电阻Rs19、电容C13、开关管Ms17和开关管Ms19；

开关管Ms17的漏极作为第二开关切换网络的输入端，并与开关管Ms19的漏极连接；开关管Ms17的栅极和电阻Rs17的一端连接；电阻Rs17的另一端和控制电压Vcon7连接；晶体管Ms17的源极作为第二开关切换网络的第一输出端；开关管Ms19的栅极和电阻Rs19的一端连接；电阻Rs19的另一端和控制电压Vcon8连接；晶体管Ms19的源极和电容C13的一端连接；电容C13的另一端作为第二开关切换网络的第二输出端。

进一步地，低增益通路网络包括电感L8；

电感L8的一端作为低增益通路网络的输入端，其另一端作为低增益通路网络的输出端。

进一步地，高增益通路网络包括电阻R13、电阻R14、电阻R15、接地电阻R16、电阻R17、接地电容C14、接地电容C15、电容C17、电感L9、电感L10、电感L11、晶体管M8、晶体管M9和晶体管M10；

电感L9的一端作为高增益通路网络的输入端，并与电感L11的一端连接；晶体管M9的栅极和电感L9的另一端连接；晶体管M9的源极接地；晶体管M9的漏极和晶体管M10的源极连接；晶体管M8的栅极分别与晶体管M8的漏极、电感L11的另一端和电阻R13的一端连接；电阻R13的另一端和高增益通道使能控制电压PD连接；晶体管M8的源极和接地电阻R14连接；晶体管M10的栅极分别与接地电容C14和电阻R17的一端连接；晶体管M10的漏极分别与电容C17的一端和电感L10的一端连接；电阻R17的另一端分别与接地电阻R16和电阻R15的一端连接；电感L10的另一端分别与电阻R15的另一端、接地电容C15和电源电压VD3连接；电容C17的另一端作为高增益通路网络的输出端。

进一步地，第三开关切换网络包括电阻Rs18、电阻Rs20、电容C16、开关管Ms18和开关管Ms20；

开关管Ms18的漏极作为第三开关切换网络的第一输入端；开关管Ms18的栅极和电阻Rs18的一端连接；电阻Rs18的另一端和控制电压Vcon7连接；开关管Ms18的源极分别与开关管Ms20的源极和电容C16的一端连接；电容C16的另一端作为第三开关切换网络的第二接收端口；开关管Ms20的漏极作为第三开关切换网络的第二输入端；开关管Ms20的栅极和电阻Rs20的一端连接；电阻Rs20的另一端和控制电压Vcon8连接。

上述进一步方案的有益效果是：在本发明中，接收低频通道可以对接收到的信号在低频段内完成不同程度的低噪声放大，在信号通过接收低频通道第一级网络完成第一次放大后，通过第二开关切换网络和第三开关切换网络的切换，完成电路的高低增益切换，从而实现不同增益放大。第二开关切换网络和第三开关切换网络均为单刀双掷开关，且均采用一个串联开关管结构以满足所需的隔离度和带宽。低增益通路通过电感L8直通到达第三开关切换网络并通过RX2输出；高增益通路结合了共源共栅结构，共源共栅结构减小了米勒效应，使带宽得到扩展、输出功率和线性度得到提高，同时该通路改进了偏置输入端电阻为电感L11从而进一步提高了线性度，所以该通路不仅对信号进行进一步放大实现高增益，还能够实现较高的输出功率和线性度，并在一定带宽内具有很好的驻波。PD电压用于控制高增益通路的共源共栅电路打开与关断。同样，由于M8晶体管的存在，使电路具有温度自适应能力。

附图说明

图1所示为本发明实施例提供的一种三通道收发放大芯片原理框图。

图2所示为本发明实施例提供的一种三通道收发放大芯片电路图。

具体实施方式

下面结合附图对本发明的实施例作进一步的说明。

如图1所示，本发明提供了一种三通道收发放大芯片，包括第一开关切换网络、第二开关切换网络、接收高频通道网络、接收低频通道第一级网络、低增益通路网络、高增益通路网络和第三开关切换网络；

第一开关切换网络的第一输入端作为三通道收发放大芯片的天线接口，其第二输入端作为三通道收发放大芯片的发射端口，其第一输出端与接收高频通道网络的输入端连接，其第二输出端与接收低频通道第一级网络的输入端连接；

接收高频通道网络的输出端作为三通道收发放大芯片的第一接收端口；第三开关切换网络的输出端作为三通道收发放大芯片的第二接收端口，其第一输入端与低增益通路网络的输出端连接，其第二输入端与高增益通路网络的输出端连接；

接收低频通道第一级网络的输出端与第二开关切换网络的输入端连接；第二开关切换网络的第一输出端与低增益通路网络的输入端连接；第二开关切换网络的第二输出端与高增益通路网络的输入端连接。

在本发明实施例中，如图2所示，第一开关切换网络包括电阻Rs1、电阻Rs2、电阻Rs3、电阻Rs4、电阻Rs5、电阻Rs6、电阻Rs7、电阻Rs8、电阻Rs9、电阻Rs10、电阻Rs11、电阻Rs12、电阻Rs13、电阻Rs14、电阻Rs15、电阻Rs16、电容Cs1、开关管Ms1、开关管Ms2、开关管Ms3、开关管Ms4、开关管Ms5、开关管Ms6、开关管Ms7、开关管Ms8、开关管Ms9、开关管Ms10、开关管Ms11、开关管Ms12、开关管Ms13、开关管Ms14、开关管Ms15和开关管Ms16；

电容Cs1的一端作为第一开关切换网络的天线接口，其另一端分别与开关管Ms1的漏极、开关管Ms7的漏极和开关管Ms12的漏极连接；开关管Ms1的栅极和电阻Rs1的一端连接；电阻Rs1的另一端和控制电压Vcon1连接；开关管Ms1的源极和开关管Ms2的漏极连接；开关管Ms2的栅极和电阻Rs2的一端连接；电阻Rs2的另一端和控制电压Vcon1连接；开关管Ms2的源极作为第一开关切换网络的发射端口，并与开关管Ms3的漏极连接；开关管Ms3的栅极和电阻Rs3的一端连接；电阻Rs3的另一端和控制电压Vcon2连接；开关管Ms4的漏极和开关管Ms3的源极连接；开关管Ms4的栅极和电阻Rs4的一端连接；电阻Rs4的另一端和控制电压Vcon2连接；开关管Ms5的漏极和开关管Ms4的源极连接；开关管Ms5的栅极和电阻Rs5的一端连接；电阻Rs5的另一端和控制电压Vcon2连接；开关管Ms6的漏极和开关管Ms5的源极连接；开关管Ms6的栅极和电阻Rs6的一端连接；电阻Rs6的另一端和控制电压Vcon2连接；开关管Ms6的源极接地；开关管Ms7的栅极和电阻Rs7的一端连接；电阻Rs7的另一端和控制电压Vcon3连接；开关管Ms8的漏极和开关管Ms7的源极连接；开关管Ms8的栅极和电阻Rs8的一端连接；电阻Rs8的另一端和控制电压Vcon3连接；开关管Ms9的漏极和开关管Ms8的源极连接；开关管Ms9的栅极和电阻Rs9的一端连接；电阻Rs9的另一端和控制电压Vcon3连接；开关管Ms9的源极作为第一开关切换网络的第一输出端，并与开关管Ms10的漏极连接；开关管Ms10的栅极和电阻Rs10的一端连接；电阻Rs10的另一端和控制电压Vcon4连接；开关管Ms11的漏极和开关管Ms10的源极连接；开关管Ms11的栅极和电阻Rs11的一端连接；电阻Rs11的另一端和控制单元Vcon4连接；开关管Ms11的源极接地；开关管Ms12的栅极和电阻Rs12的一端连接；电阻Rs12的另一端和控制电压Vcon5连接；开关管Ms13的漏极和开关管Ms12的源极连接；开关管Ms13的栅极和电阻Rs13的一端连接；电阻Rs13的另一端和控制电压Vcon5连接；开关管Ms14的漏极和开关管Ms13的源极连接；开关管Ms14的栅极和电阻Rs14的一端连接；电阻Rs14的另一端和控制电压Vcon5连接；开关管Ms15的漏极作为第一开关切换网路的第二输出端，并与开关管Ms14的源极连接；开关管Ms15的栅极和电阻Rs15的一端连接；电阻Rs15的另一端和控制电压Vcon6连接；开关管Ms16的漏极和开关管Ms15的源极连接；开关管Ms16的栅极和电阻Rs16的一端连接；电阻Rs16的另一端和控制电压Vcon6连接；开关管Ms16的源极接地。

在本发明实施例中，如图2所示，接收高频通道网络包括电阻R1、电阻R2、接地电阻R3、电阻R4、电阻R5、电阻R6、接地电阻R7、电阻R8、电容C1、电容C2、电容C3、接地电容C4、电容C5、接地电容C6、接地电容C7、电容C8、电感L1、电感L2、电感L3、电感L4、电感L5、晶体管M1、晶体管M2、晶体管M3、晶体管M4和晶体管M5；

电容C1的一端作为接收高频通道网络的输入端，其另一端和电感L1的一端连接；电感L1的另一端分别与电阻R2的一端、晶体管M1的栅极和晶体管M3的漏极连接；晶体管M1的漏极分别与晶体管M2的漏极、电阻R1的一端、电容C2的一端、电感L2的一端和电感L3的一端连接；电阻R1的另一端分别与电阻R2的另一端和电容C2的另一端连接；晶体管M2的栅极分别与晶体管M1的源极、晶体管M3的栅极和接地电阻R3连接；晶体管M2的源极和晶体管M3的源极均接地；晶体管M4的栅极分别与电容C3的一端、电阻R6的一端和接地电阻R7连接；电容C3的另一端分别与电感L2的另一端和电阻R4的一端连接；电阻R4 的另一端和接地电容C4连接；晶体管M4的漏极分别与电阻R5的一端、电容C5的一端、电感L4的一端、电感L5的一端和晶体管M5的漏极连接；电阻R5的另一端分别与电容C5的另一端和电阻R6的另一端连接；晶体管M4的源极分别与晶体管M5的栅极和电阻R8的一端连接；晶体管M5的源极分别与电阻R8的另一端、电感L3的另一端和接地电容C6连接；电感L4的另一端分别与接地电容C7和电源电压VD1连接；电感L5的另一端和电容C8的一端连接；电容C8的另一端作为接收高频通道网络的第一接收端口。

在本发明实施例中，如图2所示，接收低频通道第一级网络包括电阻R9、电阻R10、接地电阻R11、接地电阻R12、电容C9、电容C10、电容C11、接地电容C12、电感L6、电感L7、晶体管M6和晶体管M7；

电容C9的一端作为接收低频通道第一级网络的输入端，其另一端和电感L6的一端连接；电感L6的另一端分别与电阻R10的一端、接地电阻R11和晶体管M6的栅极连接；晶体管M6的源极分别与接地电阻R12和晶体管M7的栅极连接；晶体管M6的漏极分别与电容C10的一端、电阻R9的一端、电感L7的一端、电容C11的一端和晶体管M7的漏极连接；晶体管M7的源极接地；电阻R10的另一端分别与电容C10的另一端和电阻R9的另一端连接；电感L7的另一端分别与接地电容C12和电源电压VD2连接；电容C11的另一端作为接收低频通道第一级网络的输出端。

在本发明实施例中，如图2所示，第二开关切换网络包括电阻Rs17、电阻Rs19、电容C13、开关管Ms17和开关管Ms19；

开关管Ms17的漏极作为第二开关切换网络的输入端，并与开关管Ms19的漏极连接；开关管Ms17的栅极和电阻Rs17的一端连接；电阻Rs17的另一端和控制电压Vcon7连接；晶体管Ms17的源极作为第二开关切换网络的第一输出端；开关管Ms19的栅极和电阻Rs19的一端连接；电阻Rs19的另一端和控制电压Vcon8连接；晶体管Ms19的源极和电容C13的一端连接；电容C13的另一端作为第二开关切换网络的第二输出端。

在本发明实施例中，如图2所示，低增益通路网络包括电感L8；

电感L8的一端作为低增益通路网络的输入端，其另一端作为低增益通路网络的输出端。

在本发明实施例中，如图2所示，高增益通路网络包括电阻R13、电阻R14、电阻R15、接地电阻R16、电阻R17、接地电容C14、接地电容C15、电容C17、电感L9、电感L10、电感L11、晶体管M8、晶体管M9和晶体管M10；

电感L9的一端作为高增益通路网络的输入端，并与电感L11的一端连接；晶体管M9的栅极和电感L9的另一端连接；晶体管M9的源极接地；晶体管M9的漏极和晶体管M10的源极连接；晶体管M8的栅极分别与晶体管M8的漏极、电感L11的另一端和电阻R13的一端连接；电阻R13的另一端和高增益通道使能控制电压PD连接；晶体管M8的源极和接地电阻R14连接；晶体管M10的栅极分别与接地电容C14和电阻R17的一端连接；晶体管M10的漏极分别与电容C17的一端和电感L10的一端连接；电阻R17的另一端分别与接地电阻R16和电阻R15的一端连接；电感L10的另一端分别与电阻R15的另一端、接地电容C15和电源电压VD3连接；电容C17的另一端作为高增益通路网络的输出端。

在本发明实施例中，如图2所示，第三开关切换网络包括电阻Rs18、电阻Rs20、电容C16、开关管Ms18和开关管Ms20；

开关管Ms18的漏极作为第三开关切换网络的第一输入端；开关管Ms18的栅极和电阻Rs18的一端连接；电阻Rs18的另一端和控制电压Vcon7连接；开关管Ms18的源极分别与开关管Ms20的源极和电容C16的一端连接；电容C16的另一端作为第三开关切换网络的第二接收端口；开关管Ms20的漏极作为第三开关切换网络的第二输入端；开关管Ms20的栅极和电阻Rs20的一端连接；电阻Rs20的另一端和控制电压Vcon8连接。

下面结合图2对本发明的具体工作原理及过程进行介绍：

第一开关切换网络采用非对称式单刀三掷开关。发射通道工作时，控制电压Vcon1使串联开关管Ms1和Ms2打开，控制电压Vcon2使并联开关管Ms3~Ms6关断，信号经发射端口到达天线接口发射，同时控制电压Vcon3和Vcon5分别使接收通道串联开关管Ms7~Ms9和Ms12~Ms14关断，控制电压Vcon4和Vcon6分别使并联开关管Ms10、Ms11和Ms15、Ms16打开，从而两个接收通道关闭；同理，接收高频通道工作时，通过控制电压控制，串联开关管Ms7~Ms9打开，并联开关管Ms10和Ms11关断，同时发射通道和接收低频通道的串联开关管关断，并联开关管打开，此时信号从ANT端口经高频通道放大到达RX1端口；接收低频通道工作时，通过控制电压控制，低频通道串联开关管Ms12~Ms14打开，并联开关管Ms15和Ms16关断，其他两个通道的串联开关管关断，并联开关管打开。

接收高频通道网络用于接收并放大高频信号。

该网络第一级和第二级均采用了达林顿结构，达林顿管的放大倍数是原二者管子之积，同时第一级和第二级达林顿管级联又采用了电流复用结构，从而既实现了两级放大又减小了电路的功耗。M1和M2复合成第一级达林顿管，M4和M5复合成第二级达林顿管，第一级达林顿管在阻抗匹配时主要满足最佳噪声匹配，第二级达林顿管侧重在输出功率匹配。电源电压VD1通过电感L4给第二级达林顿管提供漏压，同时电源电压VD1通过电阻R5-R7分压给第二级达林顿管提供栅压，第二级达林顿管的源级通过电容C6射频到地；第一级达林顿管的漏压由第二级达林顿管的源级电压提供，同时该点电压通过电阻R1-R2和晶体管M3分压给第一级达林顿管提供了栅压，第一级达林顿管的源级直接接地。晶体管M3的存在使第一级达林顿管的栅压具有温度自适应效应，即当温度变化导致电流波动时，通过晶体管M3的调节使栅压自适应变化，从而减小电路中的电流波动大小，进而使电路的电性能减小波动。该网络中第一级和第二级均应用了负反馈结构，用以减小频带内的增益波动和利于频带内的输入输出阻抗匹配，第一级负反馈中的电阻R2较大，反馈较浅，这样对噪声影响较小，第二级负反馈中的电阻R6较小，反馈较深，对增益平坦度贡献较大。将负反馈结构均和各自的栅压分压电路结合，从而减小了芯片面积，以第一级为例，直流走R1-R2进行分压，射频信号走电容C2和电阻R2将漏端部分信号反馈，从而实现了较好的增益平坦度。电感L2、电阻R4和电容C4为级间匹配，电感L5和电容C8是输出匹配。

接收低频通道网络用于接收并放大低频信号。该通道可以对接收到的信号完成不同程度的低噪声放大。信号从第一开关切换网络进入到达接收低频通道第一级网络完成对信号的第一次放大。电源电压VD2通过电感L7给由晶体管M6和M7组成的达林顿管提供漏压，并通过电阻R9-R11的分压给该达林顿管提供栅压，射频信号通过负反馈电容C10和电阻R10调节增益平坦度，电容C11为隔值电容。信号从接收低频通道第一级网络输出后，通过控制电压Vcon7和Vcon8，可以控制低增益通路或者高增益通路。当开关管Ms17和Ms18打开，开关管M19和M20关断时，信号走低增益通路网络，同时需要通过PD高增益通路控制电压将高增益通道放大电路的晶体管关断，此低增益网络为直通通路，信号未在该网络作进一步放大，通过电感L8直接输出；当开关管Ms17和Ms18关断，开关管M19和M20打开时，同时需要通过PD高增益通路控制电压将高增益通道放大电路的晶体管打开，此时信号走高增益通路网络，该网络是一级共源共栅结构电路，信号在该网络进行进一步放大。共源共栅结构放大电路的漏压由电源电压VD3通过电感L10提供给M10，M10为共栅管，其栅极通过电容C14到地，共源管M9的栅压通过PD电压经有源偏置电路R13、R14和M8提供，该有源偏置电路不仅具有温度补偿效应，使电路在温度变化时减小电性能的波动，还将馈电输入处的大电阻改成了电感L11，从而很好的提高了电路的线性度。信号经达林顿结构和共源共栅结构放大后具有较高的增益，且该通道能够实现很高的线性度，并在一定带宽内具有很好的驻波。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (4)

1.一种三通道收发放大芯片，其特征在于，包括第一开关切换网络、第二开关切换网络、接收高频通道网络、接收低频通道第一级网络、低增益通路网络、高增益通路网络和第三开关切换网络；

所述第一开关切换网络的第一输入端作为三通道收发放大芯片的天线接口，其第二输入端作为三通道收发放大芯片的发射端口，其第一输出端与接收高频通道网络的输入端连接，其第二输出端与接收低频通道第一级网络的输入端连接；

所述接收高频通道网络的输出端作为三通道收发放大芯片的第一接收端口；所述第三开关切换网络的输出端作为三通道收发放大芯片的第二接收端口，其第一输入端与低增益通路网络的输出端连接，其第二输入端与高增益通路网络的输出端连接；

所述接收低频通道第一级网络的输出端与第二开关切换网络的输入端连接；所述第二开关切换网络的第一输出端与低增益通路网络的输入端连接；所述第二开关切换网络的第二输出端与高增益通路网络的输入端连接；

所述第一开关切换网络包括电阻Rs1、电阻Rs2、电阻Rs3、电阻Rs4、电阻Rs5、电阻Rs6、电阻Rs7、电阻Rs8、电阻Rs9、电阻Rs10、电阻Rs11、电阻Rs12、电阻Rs13、电阻Rs14、电阻Rs15、电阻Rs16、电容Cs1、开关管Ms1、开关管Ms2、开关管Ms3、开关管Ms4、开关管Ms5、开关管Ms6、开关管Ms7、开关管Ms8、开关管Ms9、开关管Ms10、开关管Ms11、开关管Ms12、开关管Ms13、开关管Ms14、开关管Ms15和开关管Ms16；

所述电容Cs1的一端作为第一开关切换网络的天线接口，其另一端分别与开关管Ms1的漏极、开关管Ms7的漏极和开关管Ms12的漏极连接；所述开关管Ms1的栅极和电阻Rs1的一端连接；所述电阻Rs1的另一端和控制电压Vcon1连接；所述开关管Ms1的源极和开关管Ms2的漏极连接；所述开关管Ms2的栅极和电阻Rs2的一端连接；所述电阻Rs2的另一端和控制电压Vcon1连接；所述开关管Ms2的源极作为第一开关切换网络的发射端口，并与开关管Ms3的漏极连接；所述开关管Ms3的栅极和电阻Rs3的一端连接；所述电阻Rs3的另一端和控制电压Vcon2连接；所述开关管Ms4的漏极和开关管Ms3的源极连接；所述开关管Ms4的栅极和电阻Rs4的一端连接；所述电阻Rs4的另一端和控制电压Vcon2连接；所述开关管Ms5的漏极和开关管Ms4的源极连接；所述开关管Ms5的栅极和电阻Rs5的一端连接；所述电阻Rs5的另一端和控制电压Vcon2连接；所述开关管Ms6的漏极和开关管Ms5的源极连接；所述开关管Ms6的栅极和电阻Rs6的一端连接；所述电阻Rs6的另一端和控制电压Vcon2连接；所述开关管Ms6的源极接地；所述开关管Ms7的栅极和电阻Rs7的一端连接；所述电阻Rs7的另一端和控制电压Vcon3连接；所述开关管Ms8的漏极和开关管Ms7的源极连接；所述开关管Ms8的栅极和电阻Rs8的一端连接；所述电阻Rs8的另一端和控制电压Vcon3连接；所述开关管Ms9的漏极和开关管Ms8的源极连接；所述开关管Ms9的栅极和电阻Rs9的一端连接；所述电阻Rs9的另一端和控制电压Vcon3连接；所述开关管Ms9的源极作为第一开关切换网络的第一输出端，并与开关管Ms10的漏极连接；所述开关管Ms10的栅极和电阻Rs10的一端连接；所述电阻Rs10的另一端和控制电压Vcon4连接；所述开关管Ms11的漏极和开关管Ms10的源极连接；所述开关管Ms11的栅极和电阻Rs11的一端连接；所述电阻Rs11的另一端和控制单元Vcon4连接；所述开关管Ms11的源极接地；所述开关管Ms12的栅极和电阻Rs12的一端连接；所述电阻Rs12的另一端和控制电压Vcon5连接；所述开关管Ms13的漏极和开关管Ms12的源极连接；所述开关管Ms13的栅极和电阻Rs13的一端连接；所述电阻Rs13的另一端和控制电压Vcon5连接；所述开关管Ms14的漏极和开关管Ms13的源极连接；所述开关管Ms14的栅极和电阻Rs14的一端连接；所述电阻Rs14的另一端和控制电压Vcon5连接；所述开关管Ms15的漏极作为第一开关切换网路的第二输出端，并与开关管Ms14的源极连接；所述开关管Ms15的栅极和电阻Rs15的一端连接；所述电阻Rs15的另一端和控制电压Vcon6连接；所述开关管Ms16的漏极和开关管Ms15的源极连接；所述开关管Ms16的栅极和电阻Rs16的一端连接；所述电阻Rs16的另一端和控制电压Vcon6连接；所述开关管Ms16的源极接地；

所述接收高频通道网络包括电阻R1、电阻R2、接地电阻R3、电阻R4、电阻R5、电阻R6、接地电阻R7、电阻R8、电容C1、电容C2、电容C3、接地电容C4、电容C5、接地电容C6、接地电容C7、电容C8、电感L1、电感L2、电感L3、电感L4、电感L5、晶体管M1、晶体管M2、晶体管M3、晶体管M4和晶体管M5；

所述电容C1的一端作为接收高频通道网络的输入端，其另一端和电感L1的一端连接；所述电感L1的另一端分别与电阻R2的一端、晶体管M1的栅极和晶体管M3的漏极连接；所述晶体管M1的漏极分别与晶体管M2的漏极、电阻R1的一端、电容C2的一端、电感L2的一端和电感L3的一端连接；所述电阻R1的另一端分别与电阻R2的另一端和电容C2的另一端连接；所述晶体管M2的栅极分别与晶体管M1的源极、晶体管M3的栅极和接地电阻R3连接；所述晶体管M2的源极和晶体管M3的源极均接地；所述晶体管M4的栅极分别与电容C3的一端、电阻R6的一端和接地电阻R7连接；所述电容C3的另一端分别与电感L2的另一端和电阻R4的一端连接；所述电阻R4 的另一端和接地电容C4连接；所述晶体管M4的漏极分别与电阻R5的一端、电容C5的一端、电感L4的一端、电感L5的一端和晶体管M5的漏极连接；所述电阻R5的另一端分别与电容C5的另一端和电阻R6的另一端连接；所述晶体管M4的源极分别与晶体管M5的栅极和电阻R8的一端连接；所述晶体管M5的源极分别与电阻R8的另一端、电感L3的另一端和接地电容C6连接；所述电感L4的另一端分别与接地电容C7和电源电压VD1连接；所述电感L5的另一端和电容C8的一端连接；所述电容C8的另一端作为接收高频通道网络的第一接收端口；

所述接收低频通道第一级网络包括电阻R9、电阻R10、接地电阻R11、接地电阻R12、电容C9、电容C10、电容C11、接地电容C12、电感L6、电感L7、晶体管M6和晶体管M7；

所述电容C9的一端作为接收低频通道第一级网络的输入端，其另一端和电感L6的一端连接；所述电感L6的另一端分别与电阻R10的一端、接地电阻R11和晶体管M6的栅极连接；所述晶体管M6的源极分别与接地电阻R12和晶体管M7的栅极连接；所述晶体管M6的漏极分别与电容C10的一端、电阻R9的一端、电感L7的一端、电容C11的一端和晶体管M7的漏极连接；所述晶体管M7的源极接地；所述电阻R10的另一端分别与电容C10的另一端和电阻R9的另一端连接；所述电感L7的另一端分别与接地电容C12和电源电压VD2连接；所述电容C11的另一端作为接收低频通道第一级网络的输出端；

所述高增益通路网络包括电阻R13、电阻R14、电阻R15、接地电阻R16、电阻R17、接地电容C14、接地电容C15、电容C17、电感L9、电感L10、电感L11、晶体管M8、晶体管M9和晶体管M10；

所述电感L9的一端作为高增益通路网络的输入端，并与电感L11的一端连接；所述晶体管M9的栅极和电感L9的另一端连接；所述晶体管M9的源极接地；所述晶体管M9的漏极和晶体管M10的源极连接；所述晶体管M8的栅极分别与晶体管M8的漏极、电感L11的另一端和电阻R13的一端连接；所述电阻R13的另一端和高增益通道使能控制电压PD连接；所述晶体管M8的源极和接地电阻R14连接；所述晶体管M10的栅极分别与接地电容C14和电阻R17的一端连接；所述晶体管M10的漏极分别与电容C17的一端和电感L10的一端连接；所述电阻R17的另一端分别与接地电阻R16和电阻R15的一端连接；所述电感L10的另一端分别与电阻R15的另一端、接地电容C15和电源电压VD3连接；所述电容C17的另一端作为高增益通路网络的输出端。

2.根据权利要求1所述的三通道收发放大芯片，其特征在于，所述第二开关切换网络包括电阻Rs17、电阻Rs19、电容C13、开关管Ms17和开关管Ms19；

所述开关管Ms17的漏极作为第二开关切换网络的输入端，并与开关管Ms19的漏极连接；所述开关管Ms17的栅极和电阻Rs17的一端连接；所述电阻Rs17的另一端和控制电压Vcon7连接；所述晶体管Ms17的源极作为第二开关切换网络的第一输出端；所述开关管Ms19的栅极和电阻Rs19的一端连接；所述电阻Rs19的另一端和控制电压Vcon8连接；所述晶体管Ms19的源极和电容C13的一端连接；所述电容C13的另一端作为第二开关切换网络的第二输出端。

3.根据权利要求1所述的三通道收发放大芯片，其特征在于，所述低增益通路网络包括电感L8；

所述电感L8的一端作为低增益通路网络的输入端，其另一端作为低增益通路网络的输出端。

4.根据权利要求1所述的三通道收发放大芯片，其特征在于，所述第三开关切换网络包括电阻Rs18、电阻Rs20、电容C16、开关管Ms18和开关管Ms20；

所述开关管Ms18的漏极作为第三开关切换网络的第一输入端；所述开关管Ms18的栅极和电阻Rs18的一端连接；所述电阻Rs18的另一端和控制电压Vcon7连接；所述开关管Ms18的源极分别与开关管Ms20的源极和电容C16的一端连接；所述电容C16的另一端作为第三开关切换网络的第二接收端口；所述开关管Ms20的漏极作为第三开关切换网络的第二输入端；所述开关管Ms20的栅极和电阻Rs20的一端连接；所述电阻Rs20的另一端和控制电压Vcon8连接。

Images