TWI825553B - 具有堆疊式導電插塞的半導體元件結構及其製備方法 - Google Patents

具有堆疊式導電插塞的半導體元件結構及其製備方法 Download PDF

Info

Publication number
TWI825553B
TWI825553B TW111101320A TW111101320A TWI825553B TW I825553 B TWI825553 B TW I825553B TW 111101320 A TW111101320 A TW 111101320A TW 111101320 A TW111101320 A TW 111101320A TW I825553 B TWI825553 B TW I825553B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
conductive plug
layer
semiconductor device
liner
Prior art date
Application number
TW111101320A
Other languages
English (en)
Other versions
TW202333331A (zh
Inventor
簡榮興
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202333331A publication Critical patent/TW202333331A/zh
Application granted granted Critical
Publication of TWI825553B publication Critical patent/TWI825553B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露提供一種具有堆疊式導電插塞的半導體元件結構及其製備方法。該半導體元件結構更包括設置在該第一介電質層中的一第一導電插塞。該第一導電插塞的一上部延伸到該第二介電質層中。該半導體元件結構更包括設置在該第二介電質層中並覆蓋該第一導電插塞該上部的一頂部表面和一側壁的一矽化物層，以及設置在該第二介電質層中並直接設置在該第一導電插塞和該矽化物層上的一第二導電插塞。

Description

具有堆疊式導電插塞的半導體元件結構及其製備方法
本申請案主張美國第17/516,266號專利申請案(即優先權日為「2021年11月1日」)的優先權及益處，該等美國申請案之內容以全文引用之方式併入本文中。
本揭露提供一種半導體元件結構及其製備方法，特別是關於一種具有堆疊式導電插塞的半導體元件結構及其製備方法。
半導體元件對於現代許多應用來說是不可或缺的。隨著電子技術的發展，半導體元件的尺寸越來越小，同時提供更多的功能，並且包括更多的積體電路。由於半導體元件的小型化，晶圓級晶片尺寸封裝(WLCSP)因其成本低、製程相對簡單而被廣泛使用。此外，在這種小型半導體元件中可以實現許多製備的操作。
然而，半導體元件的製備和積集涉及許多複雜的步驟和操作。半導體元件的製備和積集的複雜性的增加可能會導致缺陷。因此，需要不斷改進半導體元件的製程，以解決這些問題。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不設置本揭露之先前技術，且 上文之「先前技術」之任何說明均不應做為本案之任一部分。
本揭露的一實施例提供一種半導體元件結構，包括：設置在一半導體基底上的一第一介電質層，以及設置在該第一介電質層上的一第二介電質層。該半導體元件結構更包括設置在該第一介電質層中的一第一導電插塞。該第一導電插塞的一頂部表面大於該第一導電插塞的一底部表面。該半導體元件結構更包括設置在該第二介電質層中並直接設置在該第一導電插塞上的一第二導電插塞。
在一實施例中，該第一導電插塞的一上部具有突出到該第一介電質層中的一橫向延伸部分。在一實施例中，該第一導電插塞該上部的該橫向延伸部分與該第二介電質層直接接觸。在一實施例中，每個該橫向延伸部分都具有一錐形寬度，從該第二介電質層到該半導體基底逐漸變細。在一實施例中，該半導體元件結構更包括將該第一導電插塞與該第一介電質層和該半導體基底隔開的一第一襯層。在一實施例中，該第一襯層與該第二介電質層直接接觸。
在一實施例中，該半導體元件結構更包括將該第二導電插塞與該第二介電質層和該第一導電插塞隔開的一第二襯層。在一實施例中，該半導體元件結構更包括設置在該第一介電質層中並穿透該第二介電質層的一第三導電插塞，其中該第一導電插塞和該第二導電插塞設置在一圖案密集區中，而該第三導電插塞設置在一圖案寬鬆區中。此外，該半導體元件結構更包括一第三襯層，將該第三導電插塞與該半導體基底、該第一介電質層和該第二介電質層隔開。
本揭露的另一實施例提供一種半導體元件結構，包括：設 置在該半導體基底上的一第一介電質層，以及設置在該第一介電質層上的一第二介電質層。該半導體元件結構更包括設置在該第一介電質層中的一第一導電插塞。該第一導電插塞的一上部延伸到該第二介電質層中。該半導體元件結構更包括設置在該第二介電質層中並覆蓋該第一導電插塞該上部的一頂部表面和一側壁的一矽化物層，以及設置在該第二介電質層中並直接設置在該第一導電插塞和該矽化物層上的一第二導電插塞。
在一實施例中，該矽化物層與該第一導電插塞直接接觸。在一實施例中，該矽化物層與該第一介電質層直接接觸。在一實施例中，該半導體元件結構更包括一第一襯層，將該第一導電插塞與該第一介電質層和該半導體基底隔開。在一實施例中，該第一襯層在該矽化物層和該第一導電插塞該上部的該側壁之間延伸。在一實施例中，該半導體元件結構更包括一第二襯層，將該第二導電插塞與該第二介電質層和該矽化物層隔開。
在一實施例中，該第二襯層與該矽化物層直接接觸。在一實施例中，該半導體元件結構更包括設置在該第一介電質層中並穿透該第二介電質層的一第三導電插塞，其中該第一導電插塞、該矽化物層和該第二導電插塞設置在一圖案密集區中，而該第三導電插塞設置在一圖案鬆散區中。此外，該半導體元件結構更包括一第三襯層，將該第三導電插塞與該半導體該基底、該第一介電質層和該第二介電質層隔開。
本揭露的另一實施例提供一種半導體元件結構的製備方法，包括：在一半導體基底上形成一第一介電質層，並蝕刻該第一介電質層以形成曝露該半導體基底的一第一開口。該製備方法更包括藉由在該第一開口的一頂角移除該第一介電質層的一部分來形成一凹槽，並在該第一 開口和該凹槽中形成一第一導電插塞。該製備方法更包括在該第一介電質層上形成一第二介電質層，並蝕刻該第二介電質層以形成曝露該第一導電插塞的一第二開口。此外，該製備方法更包括在該第二開口中形成一第二導電插塞。
在一實施例中，形成該凹槽的步驟更包括在該第一介電質層上形成一圖案遮罩，其中該第一開口和該第一介電質層在該第一開口周圍的一頂部表面由該圖案遮罩曝露。此外，形成該凹槽的步驟包括使用該圖案遮罩做為遮罩來蝕刻該第一介電質層，以形成與該第一開口相連的該凹槽。在一實施例中，該第一導電插塞具有形成在該凹槽中的一橫向延伸部分，並且每個該橫向延伸部分具有從該第二介電質層到該半導體基底逐漸變細的一錐形寬度。在一實施例中，該第一導電插塞的該橫向延伸部分的至少一部分在該第二開口形成之後由第二介電質層覆蓋。
在一實施例中，該製備方法更包括形成襯在該凹槽和該第一開口的一第一襯層，並在該第一襯層上形成一第一導電插塞。在一實施例中，該製備方法更包括形成一第二襯層，襯在該第二開口中，並在該第二襯層上形成一第二導電插塞，其中該第二導電插塞藉由該第二襯層與該第一導電插塞和該第二介電質層隔開。在一實施例中，該製備方法更包括形成穿透該第一介電質層和該第二介電質層的一第三開口，並形成襯在該第三開口的一第三襯層。此外，該製備方法更括在該第三開口中和該第三襯層上形成一第三導電插塞，其中該第一導電插塞和該第二導電插塞形成在一圖案密集區中，而該第三導電插塞形成在一圖案鬆散區中。
本揭露的另一實施例提供一種半導體元件結構的製備方法，包括：在一半導體基底上形成一第一介電質層，並蝕刻該第一介電質 層以形成曝露該半導體基底的一第一開口。該製備方法更包括在該第一開口中形成一第一導電插塞，並蝕刻該第一介電質層，使該第一導電插塞的一上部從該第一介電質層的一頂部表面突出。該製備方法更包括形成一矽化物層以覆蓋該第一導電插塞該上部的一頂部表面和一側壁，並在該第一介電質層上形成一第二介電質層。此外，該製備方法更包括蝕刻該第二介電質層以形成曝露該矽化物層的一第二開口，並在該第二開口中形成一第二導電插塞。
在一實施例中，形成該矽化物層的步驟更包括沉積一多晶矽層，該多晶矽層共形地覆蓋該第一介電質層和該第一導電插塞的該上部，並執行一熱處理製程，將該多晶矽層的一部分轉化為該矽化物層。在一實施例中，該製備方法更包括在執行該熱處理製程之後移除該多晶矽層的一剩餘部分。在一實施例中，在形成該第二開口之後，該矽化物層的至少一部分由該第二介電質層覆蓋。在一實施例中，該製備方法更包括形成襯在該第一開口的一第一襯層，並在該第一襯層上形成一第一導電插塞。
在一實施例中，該製備方法更包括形成襯在該第二開口的一第二襯層，並在該第二襯層上形成一第二導電插塞，其中該第二導電插塞藉由該第二襯層與該矽化物層和該第二介電質層隔開。在一實施例中，該製備方法更包括形成穿透該第一介電質層和該第二介電質層的一第三開口，並形成襯在該第三開口的一第三襯層。此外，該製備方法更包括在該第三開口中和該第三襯層上形成一第三導電插塞，其中該第一導電插塞和該第二導電插塞形成在一圖案密集區中，而該第三導電插塞形成在一圖案鬆散區中。
本揭露提供一種半導體元件結構的實施例及其製備方法。 在一些實施例中，該半導體元件結構包括第一導電插塞和直接設置在第一導電插塞上的第二導電插塞，並且第一導電插塞的頂部表面大於第一導電插塞的底部表面。上述堆疊的導電插塞可以幫助消除因難以填充高長寬比開口結構而產生的懸空問題。
此外，第一導電插塞的更大的頂部表面增加第二導電插塞的著陸面積。因此，可以減少導電插塞和周圍介電質層之間形成間隙的可能性，並且可以防止第一導電插塞和第二導電插塞之間錯位的風險。因此，半導體元件結構的性能、可靠性和產量可以得到改善。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。設置本揭露之揭露專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可以相當容易地利用下文揭示之概念與特定實施例可以做為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之揭露專利範圍所定義之本揭露的精神和範圍。
10:製備方法
30:製備方法
50:記憶胞
51:場效應電晶體(FET)
53:電容器
55:汲極
57:源極
59:閘極
100:半導體元件結構
101:半導體基底
103:第一介電質層
105a:導電插塞
105b:導電插塞
107:第二介電質層
110a:開口
110b:開口
110c:開口
113a:襯層
113b:襯層
113c:襯層
115a:導電插塞
115b:導電插塞
115c:導電插塞
200a:半導體元件結構
200b:半導體元件結構
201:半導體基底
203:第一介電質層
203T:頂部表面
205:圖案遮罩
210a:開口
210b:開口
212a:開口
212b:開口
215:圖案遮罩
220a:開口
220b:開口
222a:凹槽
222b:凹槽
222c:凹槽
222d:凹槽
225a:襯層
225b:襯層
227:導電材料
227a:導電插塞
227b:導電插塞
231:第二介電質層
233:圖案遮罩
240a:開口
240b:開口
240c:開口
242a:開口
242b:開口
242c:開口
245:襯層材料
245a:襯層
245b:襯層
245c:襯層
247:導電材料
247a:導電插塞
247b:導電插塞
247c:導電插塞
300a:半導體元件結構
300b:半導體元件結構
301:半導體基底
303:第一介電質層
303T:頂部表面
305a:襯層
305b:襯層
307a:導電插塞
307b:導電插塞
311:多晶矽層
311a:矽化物層
311b:矽化物層
313:第二介電質層
320a:開口
320b:開口
320c:開口
323:襯層材料
323a:襯層
323b:襯層
323c:襯層
325:導電材料
325a:導電插塞
325b:導電插塞
325c:導電插塞
1000:記憶體元件
A:圖案鬆散區域
B:圖案密集區域
B1:底部表面
B2:底部表面
BL:位元線
C:部分
D:部分
G1:間隙
G2:間隙
G3:間隙
LP:下部
P1:延伸部分
P2:延伸部分
P3:延伸部分
P4:延伸部分
S11:步驟
S13:步驟
S15:步驟
S17:步驟
S19:步驟
S21:步驟
S23:步驟
S31:步驟
S33:步驟
S35:步驟
S37:步驟
S39:步驟
S41:步驟
S43:步驟
S45:步驟
S47:步驟
SW1:側壁
SW2:側壁
SW3:側壁
SW4:側壁
T1:頂部表面
T2:頂部表面
T3:頂部表面
T4:頂部表面
TC:頂角
UP:上部
W1:寬度
W2:寬度
W3:寬度
W4:寬度
WL:字元線
參閱實施方式與揭露專利範圍合併考量圖式時，可以得以更全面了解本揭露案之揭示內容，圖式中相同的元件符號係指相同的元件。
圖1是剖視圖，例示比較實施例之半導體元件結構的製備中間階段。
圖2是剖視圖，例示比較實施例之半導體元件結構。
圖3是剖視圖，例示本揭露一些實施例之半導體元件結構。
圖4是局部放大圖，例示本揭露一些實施例之圖3所示半導體元件結 構的一部分。
圖5是剖視圖，例示本揭露一些實施例之半導體元件結構。
圖6是局部放大圖，例示本揭露一些實施例之圖5所示結構的一部分。
圖7是剖視圖，例示本揭露一些實施例之半導體元件結構。
圖8是剖視圖，例示本揭露一些實施例之半導體元件結構。
圖9是流程圖，例示本揭露一些實施例之半導體元件結構的製備方法。
圖10是流程圖，例示本揭露一些實施例之半導體元件結構的製備方法。
圖11是剖視圖，例示本揭露一些實施例之半導體元件結構的製備期間，在半導體基底上形成第一介電質層的中間階段。
圖12是剖視圖，例示本揭露一些實施例之半導體元件結構的製備期間，在第一介電質層上形成圖案遮罩的中間階段。
圖13是剖視圖，例示本揭露一些實施例之半導體元件結構的製備期間，蝕刻第一介電質層以形成曝露半導體基底的開口的中間階段。
圖14是剖視圖，例示本揭露一些實施例之半導體元件結構的製備期間，在蝕刻的第一介電質層上形成圖案遮罩的中間階段。
圖15是剖視圖，例示本揭露一些實施例之半導體元件結構的製備期間，藉由移除在開口頂角的第一介電質層的部分而形成凹槽的中間階段。
圖16是剖視圖，例示本揭露一些實施例之半導體元件結構的製備期間，在開口和凹槽中以及在第一介電質層上形成導電材料的中間階段。
圖17是剖視圖，例示本揭露一些實施例之半導體元件結構的製備期 間，對導電材料進行平面化以在第一介電質層中形成導電插塞和在第一介電質層上形成第二介電質層的中間階段。
圖18是剖視圖，例示本揭露一些實施例之半導體元件結構的製備期間，在第二介電質層上形成圖案遮罩的中間階段。
圖19是剖視圖，例示本揭露一些實施例之半導體元件結構的製備期間，蝕刻第二介電質層以形成曝露第一介電質層中的導電插塞的中間階段。
圖20是剖視圖，例示本揭露一些實施例之半導體元件結構的製備期間，在第二介電質層的開口中和在第二介電質層上形成襯層材料和導電材料的中間階段。
圖21是剖視圖，例示本揭露一些實施例之半導體元件結構的製備期間，在第一介電質層中形成導電插塞的中間階段。
圖22是剖視圖，例示本揭露一些實施例之半導體元件結構的製備期間，蝕刻第一介電質層因此導電插塞的上部從第一介電質層突出的中間階段
圖23是剖視圖，例示本揭露一些實施例之半導體元件結構的製備期間，共形地沉積多晶矽層以覆蓋第一介電質層和導電插塞的上部的中間階段。
圖24是剖視圖，例示本揭露一些實施例之半導體元件結構的製備期間，執行熱處理製程以將多晶矽層的一部分轉化為矽化物層的中間階段。
圖25是剖視圖，例示本揭露一些實施例之半導體元件結構的製備期間，形成第二介電質層和蝕刻第二介電質層以形成曝露矽化物層的開口的中間階段。
圖26是剖視圖，例示本揭露一些實施例之半導體元件結構的製備期間，在第二介電質層的開口中和在第二介電質層上形成襯層材料和導電材料的中間階段。
圖27是示意圖，例示本揭露一些實施例之包括記憶胞陣列的積體電路的局部。
以下揭露內容提供做為實作本揭露的不同特徵的諸多不同的實施例或實例。以下闡述組件及排列形式的具體實施例或實例以簡化本揭露內容。當然，該些僅為實例且不旨在進行限制。舉例而言，元件的尺寸並非僅限於所揭露範圍或值，而是可以相依於製程條件及/或元件的所期望性質。此外，以下說明中將第一特徵形成於第二特徵「上方」或第二特徵「上」可以包括其中第一特徵及第二特徵被形成為直接接觸的實施例，且亦可以包括其中第一特徵與第二特徵之間可以形成有附加特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。為簡潔及清晰起見，可以按不同比例任意繪製一些特徵。在附圖中，為簡化起見，可以省略一些層/特徵。
此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下方(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述元件可以具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可以同樣相應地執行直譯。
圖1是剖視圖，例示一比較實施例之半導體元件結構100的製備中間階段。圖2是剖視圖，例示該比較實施例之半導體元件結構100。在該比較實施例中，提供半導體基底101；第一介電質層103和由第一介電質層103包圍的導電插塞105a、105b設置在半導體基底101上，並且第二介電質層107設置在第一介電質層103上。
此外，圖1的結構具有圖案鬆散區域A(即陣列區域)和圖案密集區域B(即週邊電路區域)。開口110a穿過第一介電質層103和第二介電質層107並設置在圖案寬鬆區A中。開口110b和110c穿過第二介電質層107並設置在圖案密集區B中。為了明確揭露的內容，圖1中間的虛線表示圖案寬鬆區A和圖案密集區B的邊界。
在形成開口110a、110b和110c的製程中，由於微影製程中的一些堆疊排列移位缺陷，可能會出現某種程度的錯位，這導致導電插塞105a和105b周圍形成間隙G1、G2和G3，如圖1所示。然後，如圖2所示，襯層113a、113b、113c和導電插塞115a、115b、115c形成在開口110a、110b、110c中。間隙G1、G2和G3足夠小，使得間隙G1、G2和G3被密封在半導體元件結構100中，因此降低元件的性能。
圖3是剖視圖，例示本揭露一些實施例之半導體元件結構200a。圖4是局部放大圖，例示本揭露一些實施例之圖3所示半導體元件結構200a的部分C。如圖3所示，根據一些實施例，半導體元件結構200a包括半導體基底201、設置在半導體基底201上的第一介電質層203，以及設置在第一介電質層203上的第二介電質層231。
在一些實施例中，半導體元件結構200a具有圖案鬆散區域A和圖案密集區域B。在圖案鬆散區域A中，半導體元件結構200a包括襯 層245a和由第一介電質層203和第二介電質層231包圍的導電插塞247a。在一些實施例中，導電插塞247a經設置在第一介電質層203中，並穿透第二介電質層231。在一些實施例中，導電插塞247a的底部表面和側壁由襯層245a覆蓋，因此，導電插塞247a藉由襯層245a與半導體基底201、第一介電質層203和第二介電質層231隔開。
在圖案密集區B中，半導體元件結構200a包括設置在第一介電質層203中的導電插塞227a和227b，以及設置在第二介電質層231中的襯層245b、245c和導電插塞247b、247c。在一些實施例中，襯層245b和導電插塞247b直接設置在導電插塞227a上，襯層245c和導電插塞247c直接設置在導電插塞227b上。在一些實施例中，導電插塞247b的底部表面和側壁由襯層245b覆蓋，因此，導電插塞247b藉由襯層245b與導電插塞227a和第二介電質層231隔開。
此外，在一些實施例中，導電插塞247c的底部表面和側壁由襯層245c覆蓋，因此，導電插塞247c與導電插塞227b和第二介電質層231藉由襯層245c隔開。在一些實施例中，導電插塞247b藉由襯層245b與導電插塞227a電性連接，而導電插塞247c藉由襯層245c與導電插塞227b電性連接。
導電插塞227a和227b中的每一個包括一上部和一下部(例如，圖4中的導電插塞227a的上部UP和下部LP)，並且導電插塞227a和227b的該上部中的每一個具有突出到第一介電質層203中的橫向延伸部分，例如，根據一些實施例，圖4所示的橫向延伸部分P1和P2。在一些實施例中，由於橫向延伸部分P1和P2的存在，導電插塞227a的頂部表面T1大於導電插塞227a的底部表面B1。
在一些實施例中，導電插塞227a的橫向延伸部分P1具有從第二介電質層231到半導體基底201逐漸變細的錐形寬度W1，並且導電插塞227a的橫向延伸部分P2具有從第二介電質層231到半導體基底201逐漸變細的錐形寬度W2。雖然沒有說明導電插塞227b的細節，但應當理解，在導電插塞227b中可以形成類似的特徵。
圖5是剖視圖，例示本揭露一些實施例之半導體元件結構200b。圖6是局部放大圖，例示本揭露一些實施例之圖5所示半導體元件結構200b的部分D。半導體元件結構200b類似於半導體元件200a。然而，在半導體元件200b中，根據一些實施例，額外的襯層225a和225b經設置在圖案密集區域B中。
在一些實施例中，導電插塞227a的底部表面和側壁由襯層225a覆蓋，因此導電插塞227a藉由襯層225a與第一介電質層203和半導體基底201隔開。此外，在一些實施例中，導電插塞227b的底部表面和側壁由襯層225b覆蓋，因此導電插塞227b藉由襯層225b與第一介電質層203和半導體基底201隔開。
與半導體元件結構200a中的導電插塞227a和227b類似，半導體元件結構200b中的每個導電插塞227a和227b包括一上部和一下部(例如，圖6中導電插塞227a的上部UP和下部LP)。圖6中導電插塞227a的上部UP和下部LP)，並且導電插塞227a和227b的每個上部都具有突出到第一介電質層203中的橫向延伸部分，例如，根據一些實施例，圖6所示的橫向延伸部分P3和P4。如圖6所示，根據一些實施例，由於橫向延伸部分P3和P4的存在，導電插塞227a的頂部表面T2大於導電插塞227a的底部表面B2。
此外，導電插塞227a的橫向延伸部分P3具有從第二介電質層231到半導體基底201逐漸變細的錐形寬度W3，並且導電插塞227a的橫向延伸部分P4具有從第二介電質層231到半導體基底201逐漸變細的錐形寬度W4，如根據一些實施例的圖6所示。儘管沒有說明半導體元件結構200b中的導電插塞227b的細節，但應當理解，在導電插塞227b中可以形成類似的特徵。
圖7是剖視圖，例示本揭露一些實施例之半導體元件結構300a。如圖7所示，根據一些實施例，半導體元件結構300a包括半導體基底301、設置在半導體基底301上的第一介電質層303，以及設置在第一介電質層303上的第二介電質層313。
在一些實施例中，半導體元件結構300a具有圖案鬆散區A和圖案密集區B。在圖案鬆散區A中，半導體元件結構300a包括襯層323a和由第一介電質層303和第二介電質層313包圍的導電插塞325a。在一些實施例中，導電插塞325a經設置在第一介電質層303中，並穿透第二介電質層313。在一些實施例中，導電插塞325a的底部表面和側壁由襯層323a覆蓋，因此導電插塞325a藉由襯層323a與半導體基底301、第一介電質層303和第二介電質層313隔開。
在圖案密集區B中，半導體元件結構300a包括設置在第一介電質層303中的導電插塞307a和307b，並且導電插塞307a和307b的上部延伸到第二介電質層313。在一些實施例中，半導體元件結構300a更包括分別覆蓋在導電插塞307a和307b的上部的矽化物層311a和311b。應當理解，矽化物層311a和311b是相互斷開的。
在一些實施例中，第一介電質層303的頂部表面303T以上 的導電插塞307a的頂部表面和側壁(例如頂部表面T3和側壁SW1、SW2)由矽化物層311a覆蓋，而第一介電質層303的頂部表面303T以上的導電插塞307b的頂部表面和側壁由矽化物層311b覆蓋。
此外，半導體元件結構300a包括設置在第二介電質層313中的襯層323b、323c和導電插塞325b、325c。在一些實施例中，襯層323b和導電插塞325b直接配置在導電插塞307a和矽化物層311a上，襯層323c和導電插塞325c直接配置在導電插塞307b和矽化物層311b上。在一些實施例中，導電插塞325b的底部表面和側壁由襯層323b覆蓋，因此導電插塞325b藉由襯層323b與矽化物層311a和第二介電質層313隔開。
此外，在一些實施例中，導電插塞325c的底部表面和側壁由襯層323c覆蓋，因此導電插塞325c藉由襯層323c與矽化物層311b和第二介電質層313隔開。在一些實施例中，導電插塞325b藉由襯層323b和矽化物層311a與導電插塞307a電性連接，而導電插塞325c藉由襯層323c和矽化物層311b與導電插塞307b電性連接。在一些實施例中，矽化物層311a和311b與第一介電質層303直接接觸，導電插塞307a和307b藉由矽化物層311a和311b與第二介電質層313隔開。
圖8是剖視圖，例示本揭露一些實施例之半導體元件結構300b。半導體元件結構300b與半導體元件300a相似。例如，第一介電質層303的頂部表面303T以上的導電插塞307a的頂部表面和側壁(例如頂部表面T4和側壁SW3、SW4)由矽化物層311a覆蓋，第一介電質層303的頂部表面303T以上的導電插塞307b的頂部表面和側壁由矽化物層311b覆蓋。
然而，在半導體元件300b中，根據一些實施例，額外的襯 層305a和305b經設置在圖案密集區域B中。在一些實施例中，導電插塞307a的底部表面和側壁由襯層305a覆蓋，因此導電插塞307a藉由襯層305a與第一介電質層303和半導體基底301隔開。此外，在一些實施例中，導電插塞307b的底部表面和側壁由襯層305b覆蓋，因此，導電插塞307b藉由襯層305b與第一介電質層303和半導體基底301隔開。
此外，根據一些實施例，襯層305a在矽化物層311a與第一介電質層303的頂部表面303T以上的導電插塞307a上部的側壁SW3、SW4之間延伸，襯層305b在矽化物層311b與第一介電質層303的頂部表面303T以上的導電插塞307b上部的側壁之間延伸。
在一些實施例中，半導體元件結構200a、200b、300a和300b是動態隨機存取記憶體(DRAM)。在此情況下，導電插塞227a、227b、247a、247b、247c、307a、307b、325a、325b和325c可以做為位元線(BL)接觸插塞、電容器接觸插塞和/或互連結構，在DRAM結構中提供垂直電傳導途徑。
圖9是流程圖，例示本揭露一些實施例之半導體元件結構(例如，半導體元件結構200a和200b)的製備方法。根據一些實施例，製備方法10包括步驟S11、S13、S15、S17、S19、S21和S23。圖9的步驟S11至S23將結合下面的圖，如圖11至圖20進行闡述。
圖10是流程圖，例示本揭露一些實施例之半導體元件結構(例如，半導體元件結構300a和300b)的製備方法30，根據一些實施例，製備方法30包括步驟S31、S33、S35、S37、S39、S41、S43、S45和S47。圖10的步驟S31至S47將結合下面的圖，如圖21至圖26進行闡述。
圖11至圖20是剖視圖，例示本揭露一些實施例之半導體元 件結構200a的製備期間的中間階段。如圖11所示，提供半導體基底201。半導體基底201可以是半導體晶圓，如矽晶圓。
或者或者另外，半導體基底201可以包括實質上(elementary)半導體材料、複合半導體材料和/或合金半導體材料。實質上半導體材料例如可以包括，但不限於晶矽、多晶矽、非晶矽、鍺和/或金剛石。複合半導體材料例如可以包括，但不限於碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦。合金半導體材料的例子可以包括，但不限於SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP。
在一些實施例中，半導體基底201包括一外延層。例如，半導體基底201具有一外延層，覆蓋在塊狀半導體上。在一些實施例中，半導體基底201是絕緣體上的半導體(SOI)基底，由下到上可以包括基底，基底上的下埋氧化層，以及下埋氧化層上的半導體層，例如矽絕緣體(SOI)基底，矽鍺絕緣體(SGOI)基底，或鍺絕緣體(GOI)基底。絕緣體上的半導體基底的製備技術可以使用氧氣植入分離(SIMOX)、晶圓鍵合和/或其他適合的技術。
根據一些實施例，在半導體基底201上形成第一介電質層203，如圖11所示。對應的步驟被繪示在圖9中的製備方法10的步驟S11。在一些實施例中，第一介電質層203的製作技術是氧化矽、氮化矽、氧氮化矽、低k介電質材料或其他適合的材料。第一介電質層203可以藉由沉積製程形成，如化學氣相沉積(CVD)製程、物理氣相沉積(PVD)製程、原子層沉積(ALD)製程、旋塗製程或其他適合的製程。
隨後，根據一些實施例，在第一介電質層203上形成具有 開口210a和210b的圖案遮罩205，如圖12所示。在一些實施例中，開口210a和210b設置在圖案密集區B中，因此第一介電質層203在圖案密集區B中的部分由開口210a和210b部分曝露。在一些實施例中，第一介電質層203在圖案鬆散區域A的部分完全由圖案遮罩205覆蓋。
然後，使用圖案遮罩205做為遮罩對第一介電質層203執行蝕刻製程，因此在第一介電質層203中形成開口212a和212b，如根據一些實施例的圖13所示。在一些實施例中，開口212a和212b穿透第一介電質層203，因此曝露半導體基底201。對應的步驟被繪示在圖9中的製備方法10的步驟S13。蝕刻製程可以是濕蝕刻製程，乾蝕刻製程，及其組合。在開口212a和212b形成之後，可以移除圖案遮罩205。
接下來，根據一些實施例，在第一介電質層203上形成具有開口220a和220b的圖案遮罩215，如圖14所示。在一些實施例中，圖案遮罩215的開口220a和220b設置在圖案密集區B中。在一些實施例中，第一介電質層203中的開口212a和212b以及開口212a和212b周圍的第一介電質層203的頂部表面203T由圖案遮罩215的開口220a和220b曝露。
在一些實施例中，開口212a和212b中的第一介電質層203的頂角TC被曝露。換言之，開口220a和220b的寬度大於開口212a和212b的寬度。在一些實施例中，第一介電質層203在圖案鬆散區域A的部分完全由圖案遮罩215覆蓋。
隨後，使用圖案遮罩215做為遮罩在第一介電質層203上執行蝕刻製程，蝕刻製程移除開口212a和212b的頂角TC處的第一介電質層203的部分，以形成凹槽222a、222b、222b和222d，如根據一些實施例的圖15所示。在一些實施例中，開口212a和212b的頂部寬度被放大(即圓 角)。對應的步驟被繪示在圖9中的製備方法10的步驟S15。
在一些實施例中，凹槽222a和222b形成在開口212a的相對兩側，而凹槽222c和222d形成在開口212b的相對兩側。蝕刻製程可以是濕蝕刻製程、乾蝕刻製程，及其組合。凹槽222a-222d形成之後，可以將圖案遮罩215移除。
然後，根據一些實施例，在開口212a、212b和凹槽222a-222d中，以及在第一介電質層203上形成導電材料227，如圖16所示。在一些實施例中，導電材料227包括銅(Cu)、鎢(W)、鋁(Al)、鈦(Ti)、鉭(Ta)、金(Au)、銀(Ag)、其組合。或其他適合的導電材料。導電材料227可以藉由沉積製程形成，如CVD製程、PVD製程、ALD製程、旋塗製程、另一種適合的製程，或其組合。
接下來，在導電材料227上執行平面化製程，因此在第一介電質層203和圖案密集區域B中形成導電插塞227a和227b，如根據一些實施例的圖17所示。在一些實施例中，開口212a和凹槽222a、222b由導電插塞227a填充，而開口212b和凹槽222c、222d由導電插塞227b填充。對應的步驟被繪示在圖9中的製備方法10的步驟S17。
平面化製程可以包括化學機械研磨(CMP)製程。在平面化製程之後，導電插塞227a和227b的頂部表面與第一介電質層203的頂部表面實質上共面。在本揭露的範圍內，"實質上"指的是優選的至少90%，更優選95%，甚至更優選98%，最優選99%。
在導電插塞227a和227b形成之後，根據一些實施例，在第一介電質層203上形成第二介電質層231，並覆蓋導電插塞227a和227b。對應的步驟被繪示在圖9中的製備方法10的步驟S19。用於形成第二介電 質層231的一些材料和製程與用於形成第一介電質層203的材料和製程相似或相同，其細節在此不再重複。
隨後，在第二介電質層231上形成具有開口240a、240b和240c的圖案遮罩233，如根據一些實施例的圖18所示。在一些實施例中，開口240a設置在圖案鬆散區域A中，而開口240b和240c設置在圖案密集區域B中。在一些實施例中，第二介電質層231由開口240a、240b和240c曝露。
然後，使用圖案遮罩233做為遮罩執行蝕刻製程，因此形成穿透第一介電質層203和第二介電質層231的開口242a，以及形成穿透第二介電質層231的開口242b和242c，如根據一些實施例的圖19所示。在一些實施例中，半導體基底201在圖案鬆散區域A的部分由開口242a部分曝露，而在圖案密集區域B的導電插塞227a和227b分別由開口242b和242c部分曝露。對應的步驟被繪示在圖9中的製備方法10的步驟S21。
在一些實施例中，導電插塞227a和227b在蝕刻製程中做為蝕刻停止層。蝕刻製程可以是濕蝕刻製程、乾蝕刻製程，及其組合。在開口242a、242b和242c形成之後，可以將圖案遮罩233移除。在一些實施例中，第二介電質層231在圖案鬆散區域A的部分完全由圖案遮罩233覆蓋，並且在與形成開口242b和242c不同的製程步驟中形成開口242a。
接下來，如圖20所示，根據一些實施例，在開口242a、242b、242c和第二介電質層231上方依次形成襯層材料245和導電材料247。在一些實施例中，襯層材料245包括鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、鈷鎢(CoW)、另一種適用的材料，或其組合，並且襯層材料245藉由沉積製程形成，例如CVD製程、PVD製程、ALD製程、 金屬有機化學氣相沉積(MOCVD)製程、濺鍍製程、電鍍製程，或另一種適用製程。
在一些實施例中，導電材料247包括銅(Cu)、鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、金(Au)、銀(Ag)、其組合，或其他適用的導電材料。用於形成導電材料247的一些製程與用於形成襯層材料245的製程相似或相同，其細節在此不再重複。
隨後，在襯層材料245和導電材料247上執行平面化製程，使襯層245a和導電插塞247a在圖案鬆散區域A中形成，襯層245b、245c和導電插塞247b、247c在圖案密集區域B中形成，根據一些實施例，如圖3所示。對應的步驟被繪示在圖9中的製備方法10的步驟S23。平面化製程可以包括CMP製程。在執行平面化製程之後，得到半導體元件結構200a。
圖5中所示的半導體元件結構200b可採用與半導體元件結構200a類似的製程形成。在一些實施例中，在導電材料227形成之前，在開口212a、212b和凹槽222a-222d中以及在第一介電質層203上形成襯層材料(未示出)，並且對襯層材料與導電材料227執行平面化製程，以在半導體元件結構200b中形成襯層225a和225b。
圖21至圖26例示本揭露一些實施例之半導體元件結構300a的製備期間的中間階段。如圖21所示，根據一些實施例，提供半導體基底301。半導體基底301與半導體基底201相似或相同，其細節在此不再重複。
仍然參考圖21，根據一些實施例，在半導體基底301上形成第一介電質層303和導電插塞307a、307b。在一些實施例中，第一介電 質層303和導電插塞307a和307b的形成包括在半導體基底301上形成第一介電質層303、蝕刻第一介電質層303以形成開口(未示出)，以部分曝露圖案密集區域B中半導體基底301的一部分、在開口中和第一介電質層303上形成導電材料(未示出)、以及在導電材料上執行平面化製程以形成導電插塞307a和307b。對應的步驟被繪示在圖10中的製備方法30的步驟S31至步驟35。
在平面化製程之後，第一介電質層和導電插塞307a和307b的頂部表面實質上彼此共面。例如，導電插塞307a的頂部表面T3與介電質層303的頂部表面303T實質上共面。用於形成第一介電質層303和導電插塞307a、307b的一些材料與用於形成第一介電質層203和導電插塞227a、227b的材料相似或相同，其細節在此不再重複。
接下來，在第一介電質層303上執行蝕刻製程，使導電插塞307a和307b的上部從第一介電質層303中突出，如根據一些實施例的圖22所示。對應的步驟被繪示在圖10中的製備方法30的步驟S37。
在一些實施例中，在蝕刻製程之後，導電插塞307a、307b的頂部表面高於第一介電質層303的頂部表面。例如，導電插塞307a的頂部表面T3高於第一介電質層303的頂部表面303T。蝕刻製程可以是濕蝕刻製程，乾蝕刻製程，及其組合。
隨後，如圖23所示，根據一些實施例，共形地沉積多晶矽層311，覆蓋在第一介電質層303的頂部表面303T和第一介電質層303的頂部表面303T上的導電插塞307a、307b的上部。例如，導電插塞307a上部的頂部表面T3和側壁SW1、SW2由多晶矽層311覆蓋並與之直接接觸。對應的步驟被繪示在圖10中的製備方法30的步驟S39。在一些實施例中，多 晶矽層311是藉由CVD製程、PVD製程、ALD製程、旋塗製程、另一種適合的製程，或其組合來沉積。
然後，執行熱處理製程，將多晶矽層311的一部分轉化為覆蓋導電插塞307a和307b上部的矽化物層311a和311b，並將多晶矽層311的剩餘部分(即未反應的部分)移除，根據一些實施例，如圖24所示。例如，導電插塞307a上部的頂部表面T3和側壁SW1、SW2由矽化物層311a覆蓋並與之直接接觸。對應的步驟被繪示在圖10中的製備方法30的步驟S41。在一些實施例中，多晶矽層311的剩餘部分藉由蝕刻製程來移除。
接下來，在第一介電質層303上形成第二介電質層313，並覆蓋矽化物層311a、311b，在第一介電質層303和第二介電質層313上執行蝕刻製程，以形成開口320a、320b和320c，如根據一些實施例的圖25所示。對應的步驟被繪示在圖10中的製備方法30的步驟S43至步驟S45。在一些實施例中，形成開口320a以穿透第一介電質層303和第二介電質層313，而形成開口320b和320以穿透第二介電質層313。
在一些實施例中，半導體基底301在圖案鬆散區域A的部分由開口320a部分曝露，而圖案密集區域B的矽化物層311a和311b分別開口320b和320c部分曝露。在一些實施例中，矽化物層311a和311b在蝕刻製程中做為蝕刻停止層。蝕刻製程可以是濕蝕刻製程，乾蝕刻製程，及其組合。在一些實施例中，在與形成開口320b和320c不同的製程步驟中形成開口320a。
隨後，在開口320a、320b、320c中並在第二介電質層313上依次形成襯層材料323和導電材料325，如根據一些實施例的圖26所示。用於形成襯層材料323和導電材料325的一些材料和製程與用於形成 襯層材料245和導電材料247的材料和製程相似或相同，其細節在此不再重複。應當理解，根據一些實施例，襯層材料323與導電插塞307a和307b藉由矽化物層311a和311b隔開。
然後，對襯層材料323和導電材料325進行平坦化處理，使襯層323a和導電插塞325a在圖案鬆散區域A中形成，襯層323b、323c和導電插塞325b、325c在圖案密集區域B中形成，如根據一些實施例的圖7所示。對應的步驟被繪示在圖10中的製備方法30的步驟S47。平面化製程可以包括CMP製程。在執行平面化製程之後，得到半導體元件結構300a。
圖8中所示的半導體元件結構300b可採用與半導體元件結構300a類似的製程形成。用於形成半導體元件結構300b的襯層305a和305b的一些製程與用於形成半導體元件結構200b中的襯層225a和225b的製程相似或相同，其細節在此不再重複。
圖27是示意圖，例示本揭露一些實施例之包括記憶胞50陣列的積體電路(例如記憶體元件1000)的局部。在一些實施例中，記憶體元件1000包括DRAM。在一些實施例中，記憶體元件1000包括若干以網格圖案排列並且包括若干行(column)和列(row)的記憶胞50。記憶胞50的數量可以根據系統要求和製備技術而變化。
在一些實施例中，每個記憶胞50包括一存取元件和一儲存元件。存取元件經配置以提供對儲存元件的受控存取。特別是，根據一些實施例，存取元件是場效應電晶體(FET)51，儲存元件是電容器53。在每個記憶胞50中，FET51包括汲極55，源極57和閘極59。電容器53的一終端與FET51的源極57電性連接，而電容器53的另一終端可以與地電性連接。此外，在每個記憶胞50中，FET51的閘極59與字元線WL電性連接， FET51的汲極55與位元線BL電性連接。
上述描述中提到，與電容53電性連接的FET51的終端是源極57，與位元線BL電性連接的FET51的終端是汲極55。然而，在讀和寫操作期間，與電容53電性連接的FET51的終端可能是汲極，而與位元線BL電性連接的FET51的終端可能是源極。也就是說，FET51的任何一個終端都可以是源極或汲極，這取決於FET51受控於施加到源極、汲極和閘極的電壓的方式。
藉由字元線WL控制閘極59的電壓，可以在FET51上產生電壓勢，使電荷可以從汲極55流向電容53。因此，儲存在電容器53中的電荷可以被解釋為記憶胞50中的一個二進位資料值。例如，儲存在電容器53中的高於一閾值電壓的正電荷可被解釋為二進位"1"。如果電容器53中的電荷低於該閾值電壓，則表示儲存在記憶胞50中的二進位值為"0"。
位元線BL經配置以在記憶胞50中讀出和寫入資料。字元線WL經配置以啟動FET51以存取記憶胞50的特定列。因此，記憶體元件1000更包括週邊電路區域，它可以包括位址緩衝器、行解碼器和列解碼器。行解碼器和列解碼器因應於讀、寫和刷新操作期間提供給位址緩衝器的位址訊號，選擇性地存取記憶胞50。位址訊號通常由外部控制器提供，如微處理器或其他類型的記憶體控制器。
參考圖3、圖5、圖7和圖8，導電插塞247a和325a形成在圖案鬆散區域A中，而導電插塞247b、247c、325b、325c形成在圖案密集區域B中。圖案鬆散區域A可以是記憶體元件1000中的位址緩衝器、行解碼器或列解碼器的任何區域，而圖案密集區域B可以是記憶體元件1000中的記憶胞50的任何區域。
在本揭露中提供半導體元件結構200a和200b的實施例及其製備方法。在一些實施例中，半導體元件結構200a和200b中的每一個包括第一導電插塞(例如，導電插塞227a)和直接在第一導電插塞上方的第二導電插塞(例如，導電插塞247b)，並且第一導電插塞的頂部表面大於第一導電插塞的底部表面。上述堆疊的導電插塞可以幫助消除因難以填充高長寬比(high aspect ratio)開口結構而產生的懸空問題。
此外，第一導電插塞的較大頂部表面增加了第二導電插塞的著陸(landing)面積。因此，可以減少導電插塞和周圍的介電質層(例如，第一介電質層203和第二介電質層231)之間形成間隙的可能性，並且可以防止第一導電插塞和第二導電插塞之間錯位的風險。因此，半導體元件結構200a和200b的性能、可靠性和產量可以得到改善。
在本揭露中提供半導體元件結構300a和300b的實施例及其製備方法。在一些實施例中，半導體元件結構300a和300b中的每一個都包括第一導電插塞(例如，導電插塞307a)、覆蓋第一導電插塞上部的頂部表面和側壁的矽化物層(例如，矽化物層311a)，以及直接在第一導電插塞和矽化物層之上的第二導電插塞(例如，導電插塞325b)。上述堆疊的導電插塞可以幫助消除因難以填充高長寬比開口結構而產生的懸空問題。
此外，設置在第一導電插塞上的矽化物層增加了第二導電插塞的著陸面積。因此，可以減少導電插塞和周圍的介電質層(例如，第一介電質層303和第二介電質層313)之間形成間隙的可能性，並且可以防止第一導電插塞和第二導電插塞之間錯位的風險。因此，半導體元件結構300a和300b的性能、可靠性和產量可以得到改善。
本揭露的一實施例中提供一種半導體元件結構，包括：設 置在一半導體基底上的一第一介電質層，以及設置在該第一介電質層上的一第二介電質層。該半導體元件結構更包括設置在該第一介電質層中的一第一導電插塞。該第一導電插塞的一頂部表面大於該第一導電插塞的一底部表面。該半導體元件結構更包括設置在該第二介電質層中並直接設置在該第一導電插塞上的一第二導電插塞。
本揭露的另一實施例提供一種半導體元件結構，包括：設置在一半導體基底上的一第一介電質層，以及設置在該第一介電質層上的一第二介電質層。該半導體元件結構更包括設置在該第一介電質層中的一第一導電插塞。該第一導電插塞的一上部延伸到該第二介電質層中。該半導體元件結構更包括設置在該第二介電質層中並覆蓋該第一導電插塞該上部的一頂部表面和一側壁的一矽化物層，以及設置在該第二介電質層中並直接設置在該第一導電插塞和該矽化物層上的一第二導電插塞。
本揭露的另一實施例提供一種半導體元件結構的製備方法，包括：在一半導體基底上形成一第一介電質層，並蝕刻該第一介電質層以形成曝露該半導體基底的一第一開口。該製備方法更包括藉由在該第一開口的一頂角移除該第一介電質層的一部分來形成一凹槽，並在該第一開口和該凹槽中形成一第一導電插塞。該製備方法更包括在該第一介電質層上形成一第二介電質層，並蝕刻該第二介電質層以形成曝露該第一導電插塞的一第二開口。此外，該製備方法更包括在該第二開口中形成一第二導電插塞。
本揭露的另一實施例提供一種半導體元件結構的製備方法，包括：在一半導體基底上形成第一介電質層，並蝕刻該第一介電質層以形成曝露該半導體基底的一第一開口。該製備方法更包括在該第一開口 中形成一第一導電插塞，並蝕刻該第一介電質層，使該第一導電插塞的一上部從該第一介電質層的一頂部表面突出。該製備方法更包括形成一矽化物層以覆蓋該第一導電插塞該上部的該頂部表面和該側壁，並在該第一介電質層上形成一第二介電質層。此外，該製備方法更包括蝕刻該第二介電質層以形成曝露該矽化物層的一第二開口，並在該第二開口中形成一第二導電插塞。
本揭露的實施例具有一些優勢特點。在一些實施例中，半導體元件結構包括第一導電插塞和直接設置在第一導電插塞上的第二導電插塞，且第一導電插塞的頂部表面大於第一導電插塞的底部表面。上述堆疊的導電插塞可以幫助消除因難以填充高長寬比開口結構而產生的懸空問題。此外，第一導電插塞的較大頂部表面增加了第二導電插塞的著陸面積。因此，可以減少導電插塞和周圍介電質層之間形成間隙的可能性，並且可以防止第一導電插塞和第二導電插塞之間錯位的風險。因此，半導體元件結構的性能、可靠性和產量可以得到改善。
雖然已詳述本揭露及其優點，然而應理解可以執行一些變化、取代與替代而不脫離揭露專利範圍所定義之本揭露的精神與範圍。例如，可以用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本揭露案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可以自本揭露的揭示內容理解可以根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製 程、機械、製造、物質組成物、手段、方法、或步驟係包括於本揭露案之揭露專利範圍內。
100:半導體元件結構 101:半導體基底 103:第一介電質層 105a:導電插塞 105b:導電插塞 107:第二介電質層 113a:襯層 113b:襯層 113c:襯層 115a:導電插塞 115b:導電插塞 115c:導電插塞 A:圖案鬆散區域 B:圖案密集區域 G1:間隙 G2:間隙 G3:間隙

Claims (12)

  1. 一種半導體元件結構，包括：一第一介電質層，設置在一半導體基底上；一第二介電質層，設置在該第一介電質層上；一第一導電插塞，設置在該第一介電質層中，其中該第一導電插塞的一上部延伸到該第二介電質層中；一矽化物層，設置在該第二介電質層中並覆蓋該第一導電插塞該上部的一頂部表面和一側壁；一第二導電插塞，設置在該第二介電質層中，直接設置在該第一導電插塞和該矽化物層上；一第一襯層，將該第一導電插塞與該第一介電質層和該半導體基底隔開；以及其中該第一襯層在該矽化物層和該第一導電插塞該上部的該側壁之間延伸。
  2. 如請求項1所述的半導體元件結構，其中該矽化物層與該第一導電插塞直接接觸。
  3. 如請求項1所述的半導體元件結構，其中該矽化物層與該第一介電質層直接接觸。
  4. 如請求項1所述的半導體元件結構，更包括： 一第二襯層，將該第二導電插塞與該第二介電質層和該矽化物層隔開。
  5. 如請求項4所述的半導體元件結構，其中該第二襯層與該矽化物層直接接觸。
  6. 如請求項1所述的半導體元件結構，更包括：一第三導電插塞，設置在該第一介電質層中並穿透該第二介電質層，其中該第一導電插塞、該矽化物層和該第二導電插塞設置在一圖案密集區，該第三導電插塞設置在一圖案鬆散區；以及一第三襯層，將該第三導電插塞與該半導體基底、該第一介電質層和該第二介電質層隔開。
  7. 一種半導體元件結構的製備方法，包括：在一半導體基底上形成一第一介電質層；蝕刻該第一介電質層，形成曝露該半導體基底的一第一開口；在該第一開口中形成一第一導電插塞；蝕刻該第一介電質層，使該第一導電插塞的一上部從該第一介電質層的一頂部表面突出；形成一矽化物層，覆蓋該第一導電插塞該上部的一頂部表面和一側壁；在該第一介電質層上形成一第二介電質層；蝕刻該第二介電質層以形成曝露該矽化物層的一第二開口；以及 在該第二開口中形成一第二導電插塞；其中形成該矽化物層更包括：沉積一多晶矽層，共形地覆蓋該第一介電質層和該第一導電插塞該上部；以及執行一熱處理製程，將該多晶矽層的一部分轉化為該矽化物層。
  8. 如請求項7所述的半導體元件結構的製備方法，更包括：在執行該熱處理製程之後，移除該多晶矽層的一剩餘部分。
  9. 如請求項7所述的半導體元件結構的製備方法，其中在形成該第二開口之後，該矽化物層的至少一部分由該第二介電質層覆蓋。
  10. 如請求項7所述的半導體元件結構的製備方法，更包括：形成一第一襯層，襯在該第一開口；以及在該第一襯層上形成一第一導電插塞。
  11. 如請求項7所述的半導體元件結構的製備方法，更包括：形成一第二襯層，襯在該第二開口；以及在該第二襯層上形成一第二導電插塞，其中該第二導電插塞藉由該第二襯層與該矽化物層和該第二介電質層隔開。
  12. 如請求項7所述的半導體元件結構的製備方法，更包括： 形成穿透該第一介電質層和該第二介電質層的一第三開口；形成襯在該第三開口的一第三襯層；以及在該第三開口中和該第三襯層上形成一第三導電插塞，其中該第一導電插塞和該第二導電插塞形成在一圖案密集區中，而該第三導電插塞形成在一圖案鬆散區中。
TW111101320A 2021-11-01 2022-01-12 具有堆疊式導電插塞的半導體元件結構及其製備方法 TWI825553B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/516,266 US12051644B2 (en) 2021-11-01 2021-11-01 Semiconductor device structure with stacked conductive plugs and method for preparing the same
US17/516,266 2021-11-01

Publications (2)

Publication Number Publication Date
TW202333331A TW202333331A (zh) 2023-08-16
TWI825553B true TWI825553B (zh) 2023-12-11

Family

ID=86147216

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111101320A TWI825553B (zh) 2021-11-01 2022-01-12 具有堆疊式導電插塞的半導體元件結構及其製備方法

Country Status (3)

Country Link
US (2) US12051644B2 (zh)
CN (1) CN116072636A (zh)
TW (1) TWI825553B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200536102A (en) * 2004-04-26 2005-11-01 United Microelectronics Corp Vertical integrated capacitor
TW201327690A (zh) * 2011-12-26 2013-07-01 Samsung Electronics Co Ltd 半導體元件及其製造方法
TW202137406A (zh) * 2020-03-19 2021-10-01 華邦電子股份有限公司 半導體結構及其形成方法
TW202137416A (zh) * 2020-03-30 2021-10-01 華邦電子股份有限公司 半導體元件及其製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504240B (zh) * 2018-05-16 2021-08-13 联华电子股份有限公司 半导体元件及其制造方法
US11189693B2 (en) * 2019-05-02 2021-11-30 International Business Machines Corporation Transistor having reduced contact resistance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200536102A (en) * 2004-04-26 2005-11-01 United Microelectronics Corp Vertical integrated capacitor
TW201327690A (zh) * 2011-12-26 2013-07-01 Samsung Electronics Co Ltd 半導體元件及其製造方法
TW202137406A (zh) * 2020-03-19 2021-10-01 華邦電子股份有限公司 半導體結構及其形成方法
TW202137416A (zh) * 2020-03-30 2021-10-01 華邦電子股份有限公司 半導體元件及其製造方法

Also Published As

Publication number Publication date
US20230140534A1 (en) 2023-05-04
US12051644B2 (en) 2024-07-30
US20240332168A1 (en) 2024-10-03
TW202333331A (zh) 2023-08-16
CN116072636A (zh) 2023-05-05

Similar Documents

Publication Publication Date Title
JP4167727B2 (ja) 半導体記憶装置
US20070134819A1 (en) Semiconductor device and method of manufacturing the same
TWI793640B (zh) 具有複合接合焊墊之半導體元件
US5380674A (en) Method of fabricating semiconductor memory device having trench capacitor and electrical contact thereto
TWI771100B (zh) 具有含錳襯墊層的半導體元件結構及其製備方法
JP3752795B2 (ja) 半導体記憶装置の製造方法
TW202236576A (zh) 具有含錳導電栓塞的半導體元件結構及其製備方法
JPH1079478A (ja) ダイナミックｒａｍ装置及びその製造方法
TWI825553B (zh) 具有堆疊式導電插塞的半導體元件結構及其製備方法
TWI793835B (zh) 具有垂直場效電晶體的記憶體元件及其製備方法
TWI779903B (zh) 具有含錳互連結構的半導體元件結構及其製備方法
TWI840738B (zh) 具有堆疊式導電插塞的半導體元件結構及其製備方法
TWI786722B (zh) 具有不同深寬比之導電栓柱與含錳襯墊層的半導體元件結構及其製備方法
US6844233B2 (en) Semiconductor memory device and fabrication method thereof using damascene gate and epitaxial growth
TWI779670B (zh) 具有複合接合焊墊之半導體元件的製備方法
TWI817325B (zh) 在多個導電栓塞之間具有矽化物部的半導體元件結構及其製備方法
US12080598B2 (en) Method for preparing semiconductor device structure with silicide portion between conductive plugs
US20230146713A1 (en) Semiconductor device structure with silicide portion between conductive plugs
TW202333345A (zh) 具有複合導電部件的半導體元件及其製備方法
CN115643756A (zh) 存储器阵列区中的导电层以及用于形成所述导电层的方法
TW202437519A (zh) 具有複合導電部件的半導體元件的製備方法
JPH03165558A (ja) 半導体記憶装置およびその製造方法