TWI824843B - 記憶裝置的控制方法與相關的快閃記憶體控制器與記憶裝置 - Google Patents

記憶裝置的控制方法與相關的快閃記憶體控制器與記憶裝置 Download PDF

Info

Publication number
TWI824843B
TWI824843B TW111144910A TW111144910A TWI824843B TW I824843 B TWI824843 B TW I824843B TW 111144910 A TW111144910 A TW 111144910A TW 111144910 A TW111144910 A TW 111144910A TW I824843 B TWI824843 B TW I824843B
Authority
TW
Taiwan
Prior art keywords
flash memory
memory module
memory controller
controller
module
Prior art date
Application number
TW111144910A
Other languages
English (en)
Other versions
TW202422309A (zh
Inventor
林文生
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW111144910A priority Critical patent/TWI824843B/zh
Priority to CN202310011538.1A priority patent/CN118069032A/zh
Priority to US18/220,240 priority patent/US20240176517A1/en
Application granted granted Critical
Publication of TWI824843B publication Critical patent/TWI824843B/zh
Publication of TW202422309A publication Critical patent/TW202422309A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

本發明揭露了一種記憶裝置的控制方法，其包含有以下步驟：控制一快閃記憶體控制器傳送一命令至一快閃記憶體模組；判斷該快閃記憶體控制器是否處於一閒置狀態；若是該快閃記憶體控制器處於該閒置狀態，判斷該閒置狀態的一閒置時間是否超過一臨界值，其中該臨界值小於該快閃記憶體模組在完成執行一個寫入命令或是抹除命令所需的時間；以及若是該閒置時間超過該臨界值，控制該快閃記憶體控制器進入一省電模式以關閉該快閃記憶體控制器中的一部分元件。

Description

記憶裝置的控制方法與相關的快閃記憶體控制器與記憶裝置
本發明係有關於快閃記憶體裝置。
為了延長攜帶式電子裝置的使用時間，快閃記憶體裝置會需要盡可能地在不需要工作時進入省電模式，以關閉內部的部分電路元件來節省電力消耗。然而，由於快閃記憶體裝置包含了快閃記憶體控制器以及快閃記憶體模組，且快閃記憶體控制器以及快閃記憶體模組需要彼此溝通以進行相關的讀取、寫入、抹除操作，因此，快閃記憶體控制器會需要等到與快閃記憶體模組同時處於閒置狀態時才會進入省電模式。在一般狀態下，快閃記憶體控制器會在進入閒置狀態後的100毫秒(millisecond)才會進入省電模式，而在這100毫秒之間快閃記憶體控制器會仍然處於耗電狀態，造成快閃記憶體裝置在電力上無謂的浪費。
因此，本發明的目的之一在於提出一種快閃記憶體裝置，其中的快閃記憶體控制器可以在進行閒置狀態後快速地進入省電模式，以解決先前技術中所述的問題。
在本發明的一個實施例中，揭露了一種記憶裝置的控制方法，其包含有以下步驟：控制一快閃記憶體控制器傳送一命令至一快閃記憶體模組；判斷該快閃記憶體控制器是否處於一閒置狀態；若是該快閃記憶體控制器處於該閒置狀態，判斷該閒置狀態的一閒置時間是否超過一臨界值，其中該臨界值小於該快閃記憶體模組在完成執行一個寫入命令或是抹除命令所需的時間；以及若是該閒置時間超過該臨界值，控制該快閃記憶體控制器進入一省電模式以關閉該快閃記憶體控制器中的一部分元件。
在本發明的一個實施例中，揭露了一種快閃記憶體控制器，其中該快閃記憶體控制器係用來存取一快閃記憶體模組，且該快閃記憶體控制器包含有一唯讀記憶體用來儲存一程式碼，以及一微處理器以執行該程式碼以控制對該快閃記憶體模組之存取。該微處理器傳送一命令至一快閃記憶體模組後，判斷該快閃記憶體控制器是否處於一閒置狀態；若是該快閃記憶體控制器處於該閒置狀態，該微處理器判斷該閒置狀態的一閒置時間是否超過一臨界值，其中該臨界值小於該快閃記憶體模組在完成執行一個寫入命令或是抹除命令所需的時間；以及若是該閒置時間超過該臨界值，該微處理器控制該快閃記憶體控制器進入一省電模式以關閉該快閃記憶體控制器中的一部分元件。
在本發明的一個實施例中，揭露了一種記憶裝置，其包含有一快閃記憶體模組以及一快閃記憶體控制器。該快閃記憶體控制器執行以下操作：傳送一命令至一快閃記憶體模組；判斷該快閃記憶體控制器是否處於一閒置狀態；若是該快閃記憶體控制器處於該閒置狀態，判斷該閒置狀態的一閒置時間是否超過一臨界值，其中該臨界值小於該快閃記憶體模組在完成執行一個寫入命令或是抹除命令所需的時間；以及若是該閒置時間超過該臨界值，控制該快 閃記憶體控制器進入一省電模式以關閉該快閃記憶體控制器中的一部分元件。
100:記憶裝置
110:快閃記憶體控制器
112:微處理器
112M:唯讀記憶體
112C:程式碼
114:控制邏輯
116:緩衝記憶體
118:介面邏輯
120:快閃記憶體模組
130:主裝置
132:編碼器
134:解碼器
300~318:步驟
第1圖為依據本發明一實施例之一種記憶裝置的示意圖。
第2圖為根據本發明一實施例之記憶裝置的控制方法的流程圖。
第1圖為依據本發明一實施例之一種記憶裝置100的示意圖。記憶裝置100包含有一快閃記憶體(Flash Memory)模組120以及一快閃記憶體控制器110，且快閃記憶體控制器110用來存取快閃記憶體模組120。依據本實施例，快閃記憶體控制器110包含一微處理器112、一唯讀記憶體(Read Only Memory,ROM)112M、一控制邏輯114、一緩衝記憶體116、與一介面邏輯118。唯讀記憶體112M係用來儲存一程式碼112C，而微處理器112則用來執行程式碼112C以控制對快閃記憶體模組120之存取(Access)。控制邏輯114包含了一編碼器132以及一解碼器134，其中編碼器132用來對寫入到快閃記憶體模組120中的資料進行編碼以產生對應的校驗碼(或稱，錯誤更正碼(Error Correction Code)，ECC)，而解碼器134用來將從快閃記憶體模組120所讀出的資料進行解碼。
於典型狀況下，快閃記憶體模組120包含了多個快閃記憶體晶片，而每一個快閃記憶體晶片包含複數個區塊(Block)，而該控制器(例如：透過微處理器112執行程式碼112C之快閃記憶體控制器110)對快閃記憶體模組120進行複製、抹除、合併資料等運作係以區塊為單位來進行複製、抹除、合併資料。另外，一區塊可記錄特定數量的資料頁(Page)，其中該控制器(例如：透過微處 理器112執行程式碼112C之記憶體控制器110)對快閃記憶體模組120進行寫入資料之運作係以資料頁為單位來進行寫入。換句話說，區塊是快閃記憶體模組120中一個最小的抹除單位，而資料頁是快閃記憶體模組120中一個最小的寫入單位。
實作上，透過微處理器112執行程式碼112C之快閃記憶體控制器110可利用其本身內部之元件來進行諸多控制運作，例如：利用控制邏輯114來控制快閃記憶體模組120之存取運作(尤其是對至少一區塊或至少一資料頁之存取運作)、利用緩衝記憶體116進行所需之緩衝處理、以及利用介面邏輯118來與一主裝置(Host Device)130溝通。
在一實施例中，記憶裝置100可以是可攜式記憶裝置(例如：符合SD/MMC、CF、MS、XD標準之記憶卡)，且主裝置130為一可與記憶裝置連接的電子裝置，例如手機、筆記型電腦、桌上型電腦...等等。而在另一實施例中，記憶裝置100可以是固態硬碟或符合通用快閃記憶體儲存(Universal Flash Storage，UFS)或嵌入式多媒體記憶卡(Embedded Multi Media Card，EMMC)規格之嵌入式儲存裝置，以設置在一電子裝置中，例如設置在手機、手錶、攜帶型醫療檢測裝置(例如，醫療手環)、筆記型電腦、桌上型電腦之中，而此時主裝置130可以是該電子裝置的一處理器。
在記憶裝置100的一般操作中，快閃記憶體控制器110可以對快閃記憶體模組120進行讀取、寫入、抹除...等等操作。以讀取操作來說，快閃記憶體控制器110會發送一個讀取命令至快閃記憶體模組120，而快閃記憶體模組120會根據所接收到的讀取命令以自內部的記憶體陣列中讀取資料，並將資料傳送回 快閃記憶體控制器110，之後快閃記憶體控制器110中的解碼器134再對所接收到的資料進行解碼與錯誤更正操作。以寫入與抹除操作來說，快閃記憶體控制器110會發送一個寫入或抹除命令至快閃記憶體模組120，而快閃記憶體模組120會根據所接收到的寫入或抹除命令以將資料寫入至記憶體陣列中或是抹除記憶體陣列中的部分資料，之後快閃記憶體控制器110再檢查快閃記憶體模組120的狀態以判斷操作是否完成。如上所述，由於快閃記憶體控制器110將命令與對應的資料傳送至快閃記憶體模組120之後，快閃記憶體模組120會需要一段時間來進行讀取/寫入/抹除等操作，例如快閃記憶體模組120的抹除操作根據區塊型式的不同需要約3.7毫秒至8.2毫秒、寫入操作需要0.14毫秒至2.16毫秒，因此，傳統的快閃記憶體控制器在這段時間之內並無法進入省電模式，因而造成電力的浪費。
因此，本發明之快閃記憶體控制器110提供了一種快速進入省電模式的方法，其可以在閒置狀態下，不需要等待快閃記憶體模組120執行完目前的命令、也不需要等待快閃記憶體模組120的忙碌狀態結束，便可以直接地進入省電模式，以解決先前技術中所述的問題。
第2圖為根據本發明一實施例之記憶裝置100的控制方法的流程圖。於步驟300，流程開始，且快閃記憶體控制器110與快閃記憶體模組120上電並完成初始化操作。在步驟302，快閃記憶體控制器110傳送一或多個命令至快閃記憶體模組120，其中該一或多個命令包含了讀取命令、寫入命令或是抹除命令中的一部份。在快閃記憶體控制器110傳送一或多個命令至快閃記憶體模組120後，於步驟314，微處理器112判斷快閃記憶體控制器110是否處於閒置狀態，其中微處理器112根據是否接收到來自主裝置130的寫入/讀取命令、是否需要週期 性地對快閃記憶體模組120進行偵測，以判斷快閃記憶體控制器110是否處於閒置狀態。舉例來說，若是微處理器112接收到來自主裝置130的寫入/讀取命令、或是緩衝記憶體116內有準備寫入至快閃記憶體模組120的資料、或是微處理器112需要對快閃記憶體模組120進行一損耗均衡(wear leveling)程序，用以將一或多個抹除次數高於一既定抹除次數臨界值之區塊的資料搬移至抹除次數相對少之區塊、或是微處理器112需要對快閃記憶體模組120進行一讀取回收(read reclaim)程序，用以將具有ECC錯誤位元數量高於一既定錯誤位元數量之資料搬移至一新的區塊、或是微處理器112需要對快閃記憶體模組120進行一讀取刷新(read refresh)程序，用以將具有讀取次數高於一既定讀取次數臨界值之資料搬移至一新的區塊、或是微處理器112需要對快閃記憶體模組120進行一垃圾收集(garbage collection)程序，用以將多個具有較少有效資料頁之區塊的有效資料搬移至一新的區塊，以釋放出可供寫入資料的區塊、或是微處理器112需要對快閃記憶體模組120進行區塊冗餘讀取，以在不需要自快閃記憶體模組120實際取得資料的情形下主動觸發快閃記憶體模組120內區塊的讀取操作，以避免區塊因為長時間沒有被讀取而發生資料保存(data retention)的問題、或是微處理器112判斷其他元件(例如控制邏輯114或是介面邏輯118)需要傳送命令或資料至快閃記憶體模組120或是主裝置130，則微處理器112判斷快閃記憶體控制器110並非處於閒置狀態，而流程回到步驟302。此外，若是微處理器112判斷快閃記憶體控制器110不需要執行任何需要傳送命令或資料至快閃記憶體模組120或是主裝置130的操作，則微處理器112判斷快閃記憶體控制器110處於閒置狀態，而流程進入到306。
在步驟306，微處理器112判斷快閃記憶體控制器110處於閒置狀態的閒置時間是否超過一臨界值，若是，流程進入步驟308；若否，流程回到步驟304。 在本實施例中，該臨界值可以是介於1~10毫秒的時間、或是小於快閃記憶體模組120在完成執行一個寫入命令所需的時間、或是小於快閃記憶體模組120在完成執行一個抹除命令所需的時間，其中執行一個寫入命令所需的時間可以是將一個邏輯區塊位址(logical block address)的資料(例如，4千位元組)寫入至記憶體陣列所需要的時間，而執行一個抹除命令所需的時間可以是抹除一個區塊所需的時間。舉例來說，假設快閃記憶體模組120將一個寫入命令的資料寫入至快閃記憶體模組120的一三層式儲存(Triple-Level Cell，TLC)區塊需要2.16毫秒的忙碌時間，快閃記憶體模組120對一三層式儲存區塊完成抹除操作需要8.2毫秒的忙碌時間，快閃記憶體模組120對一單層式儲存(Single-Level Cell，SLC)區塊完成抹除操作需要3.7毫秒的忙碌時間，則該臨界值可以被設為低於上述2.16毫秒的1毫秒，或是該臨界值可以被設為低於上述8.2毫秒的3毫秒，或是該臨界值可以被設為低於上述3.7毫秒的1.5毫秒。
在步驟308，快閃記憶體控制器110進入省電模式，以降低功率消耗。在本實施例中，快閃記憶體控制器110在進行省電模式時並不會參考快閃記憶體模組120是否還在忙碌，亦即，快閃記憶體模組120可能尚在執行來自快閃記憶體控制器110的寫入命令或是抹除命令，而快閃記憶體控制器110便進入省電模式。而在省電模式下，微處理器112會進入低功耗模式，亦即具有較低的供應電壓或是較低的時脈訊號頻率，而控制邏輯114內的編碼器132與解碼器134可以直接關閉，且緩衝記憶體116也可以關閉一部分的區域以降低功耗。
此外，在本實施例中，快閃記憶體模組120有自己本身進入到省電模式的機制，例如根據沒有接收到來自快閃記憶體控制器110之命令的閒置時間的長度來決定是否進入到省電模式。換句話說，快閃記憶體模組120進入到省電模 式的機制可能不同於快閃記憶體控制器110。
在步驟310，微處理器112判斷是否要恢復(resume)快閃記憶體控制器110的操作，若是，流程進入到步驟314；若否，流程進入步驟312。在本實施例中，微處理器112在接收到來自主裝置130的命令、或是接收到其他觸發操作(例如，來自其他元件的觸發訊號或是週期性的觸發訊號)後，會恢復到正常模式，且此時控制邏輯114內的編碼器132與解碼器134會開始工作。
在步驟312，快閃記憶體控制器110停留在省電模式，且流程再進入步驟310以判斷是否要恢復快閃記憶體控制器110的操作。
在步驟314，微處理器112判斷快閃記憶體模組120是否處於忙碌狀態，若是，流程進入步驟318；若否，流程進入步驟316。在本實施例中，在恢復快閃記憶體控制器110的操作之後，微處理器112會立即主動傳送一個檢查訊號至快閃記憶體模組120，以讀取快閃記憶體模組120中的一或多個暫存器的內容，其中該一或多個暫存器中儲存了目前快閃記憶體模組120的狀態，例如忙碌狀態(busy)、準備狀態(ready)或是未知狀態(unknown)，而忙碌狀態指示快閃記憶體模組120正在進行讀取/寫入/抹除操作。
在步驟316，由於微處理器112判斷快閃記憶體模組120並非處於忙碌狀態(亦即，可能是準備狀態或是未知狀態)，故代表快閃記憶體模組120在之前快閃記憶體控制器110進入省電模式的期間可能也有進入省電模式而關閉部分的元件，因此，為了避免快閃記憶體模組120由省電模式回到正常模式時的一些問題，微處理器112會主動傳送一個重置訊號(reset)置快閃記憶體模組120，以重 置快閃記憶體模組120中的一些設定。舉例來說，該重置訊號可以讓快閃記憶體模組120內多個暫存器的設定回到預設值，例如快閃記憶體模組120可以使用某一組用來讀取記憶體陣列的多個預設讀取電壓、或是重新使用某一組溫度設定來進行讀取/寫入電壓的相關調整。
在步驟318，由於微處理器112判斷快閃記憶體模組120處於忙碌狀態，故代表快閃記憶體模組120在之前快閃記憶體控制器110進入省電模式的期間並沒有進入省電模式而持續地在工作，因此，為了增進效率，微處理器112並不會主動傳送重置訊號置快閃記憶體模組120，而是直接開始傳送命令至快閃記憶體模組120以進行資料讀取/寫入/抹除。
簡要歸納本發明，在本發明之記憶裝置中，由於快閃記憶體控制器可以在處於閒置狀態後迅速地進入省電模式，而不需要等待快閃記憶體模組執行完目前的命令，故可以更有效地降低記憶裝置的功耗。此外，在快閃記憶體控制器由省電模式恢復到正常模式後，快閃記憶體控制器會根據快閃記憶體模組是否處於忙碌狀態決定是否發送重置訊號以重置快閃記憶體模組，以增進快閃記憶體控制器在恢復操作後的效率。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
300~318:步驟

Claims (15)

  1. 一種記憶裝置的控制方法，包含有：控制一快閃記憶體控制器傳送一命令至一快閃記憶體模組；判斷該快閃記憶體控制器是否處於一閒置狀態；若是該快閃記憶體控制器處於該閒置狀態，判斷該閒置狀態的一閒置時間是否超過一臨界值，其中該臨界值小於該快閃記憶體模組在完成執行一個寫入命令或是抹除命令所需的時間；以及若是該閒置時間超過該臨界值，控制該快閃記憶體控制器進入一省電模式以關閉該快閃記憶體控制器中的一部分元件。
  2. 如申請專利範圍第1項所述之控制方法，其中該臨界值小於該快閃記憶體模組在完成執行一個寫入命令以將資料寫入至該快閃記憶體模組之一區塊所需的時間。
  3. 如申請專利範圍第1項所述之控制方法，其中該臨界值介於1~10毫秒。
  4. 如申請專利範圍第1項所述之控制方法，另包含有：控制該快閃記憶體控制器由該省電模式進入到一正常模式以恢復該快閃記憶體控制器的操作；在恢復該快閃記憶體控制器的操作後，判斷該快閃記憶體模組是否處於一忙碌狀態；若是該快閃記憶體模組並非處於該忙碌狀態，產生一重置訊號以重置該快閃記憶體模組；以及 若是該快閃記憶體模組處於該忙碌狀態，不產生該重置訊號至該快閃記憶體模組，並直接開始傳送其他命令至該快閃記憶體模組。
  5. 如申請專利範圍第4項所述之控制方法，其中在恢復該快閃記憶體控制器的操作後，判斷該快閃記憶體模組是否處於該忙碌狀態的步驟包含有：在恢復該快閃記憶體控制器的操作後，主動傳送一檢查訊號至該快閃記憶體模組，以取得該快閃記憶體模組的狀態，以供判斷該快閃記憶體模組是否處於該忙碌狀態。
  6. 一種快閃記憶體控制器，其中該快閃記憶體控制器係用來存取一快閃記憶體模組，且該快閃記憶體控制器包含有：一唯讀記憶體，用來儲存一程式碼；一微處理器，用來執行該程式碼以控制對該快閃記憶體模組之存取；其中該微處理器傳送一命令至一快閃記憶體模組後，判斷該快閃記憶體控制器是否處於一閒置狀態；若是該快閃記憶體控制器處於該閒置狀態，該微處理器判斷該閒置狀態的一閒置時間是否超過一臨界值，其中該臨界值小於該快閃記憶體模組在完成執行一個寫入命令或是抹除命令所需的時間；以及若是該閒置時間超過該臨界值，該微處理器控制該快閃記憶體控制器進入一省電模式以關閉該快閃記憶體控制器中的一部分元件。
  7. 如申請專利範圍第6項所述之快閃記憶體控制器，其中該臨界值小於該快閃記憶體模組在完成執行一個寫入命令以將資料寫入至該快閃記 憶體模組之一區塊所需的時間。
  8. 如申請專利範圍第6項所述之快閃記憶體控制器，其中該臨界值介於1~10毫秒。
  9. 如申請專利範圍第6項所述之快閃記憶體控制器，其中當該快閃記憶體控制器由該省電模式進入到一正常模式以恢復該快閃記憶體控制器的操作後，該微處理器判斷該快閃記憶體模組是否處於一忙碌狀態；若是該快閃記憶體模組並非處於該忙碌狀態，該微處理器產生一重置訊號以重置該快閃記憶體模組；以及若是該快閃記憶體模組處於該忙碌狀態，該微處理器不產生該重置訊號至該快閃記憶體模組，並直接開始傳送其他命令至該快閃記憶體模組。
  10. 如申請專利範圍第9項所述之快閃記憶體控制器，其中在恢復該快閃記憶體控制器的操作後，該微處理器主動傳送一檢查訊號至該快閃記憶體模組，以取得該快閃記憶體模組的狀態，以供判斷該快閃記憶體模組是否處於該忙碌狀態。
  11. 一種記憶裝置，包含有：一快閃記憶體模組；以及一快閃記憶體控制器，用以存取該快閃記憶體模組；其中該快閃記憶體控制器執行以下操作：傳送一命令至一快閃記憶體模組；判斷該快閃記憶體控制器是否處於一閒置狀態； 若是該快閃記憶體控制器處於該閒置狀態，判斷該閒置狀態的一閒置時間是否超過一臨界值，其中該臨界值小於該快閃記憶體模組在完成執行一個寫入命令或是抹除命令所需的時間；以及若是該閒置時間超過該臨界值，控制該快閃記憶體控制器進入一省電模式以關閉該快閃記憶體控制器中的一部分元件。
  12. 如申請專利範圍第11項所述之記憶裝置，其中該臨界值小於該快閃記憶體模組在完成執行一個寫入命令以將資料寫入至該快閃記憶體模組之一區塊所需的時間。
  13. 如申請專利範圍第11項所述之記憶裝置，其中該臨界值介於1~10毫秒。
  14. 如申請專利範圍第11項所述之記憶裝置，其中該快閃記憶體控制器另執行以下操作：控制該快閃記憶體控制器由該省電模式進入到一正常模式以恢復該快閃記憶體控制器的操作；在恢復該快閃記憶體控制器的操作後，判斷該快閃記憶體模組是否處於一忙碌狀態；若是該快閃記憶體模組並非處於該忙碌狀態，產生一重置訊號以重置該快閃記憶體模組；以及若是該快閃記憶體模組處於該忙碌狀態，不產生該重置訊號至該快閃記憶體模組，並直接開始傳送其他命令至該快閃記憶體模組。
  15. 如申請專利範圍第14項所述之記憶裝置，其中在恢復該快閃記憶體控制器的操作後，判斷該快閃記憶體模組是否處於該忙碌狀態的步驟包含有：在恢復該快閃記憶體控制器的操作後，主動傳送一檢查訊號至該快閃記憶體模組，以取得該快閃記憶體模組的狀態，以供判斷該快閃記憶體模組是否處於該忙碌狀態。
TW111144910A 2022-11-24 2022-11-24 記憶裝置的控制方法與相關的快閃記憶體控制器與記憶裝置 TWI824843B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111144910A TWI824843B (zh) 2022-11-24 2022-11-24 記憶裝置的控制方法與相關的快閃記憶體控制器與記憶裝置
CN202310011538.1A CN118069032A (zh) 2022-11-24 2023-01-05 记忆装置的控制方法与相关的快闪存储器控制器与记忆装置
US18/220,240 US20240176517A1 (en) 2022-11-24 2023-07-10 Flash memory controller that can quickly enter power saving mode after entering idle state, associated flash memory device, and associated control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111144910A TWI824843B (zh) 2022-11-24 2022-11-24 記憶裝置的控制方法與相關的快閃記憶體控制器與記憶裝置

Publications (2)

Publication Number Publication Date
TWI824843B true TWI824843B (zh) 2023-12-01
TW202422309A TW202422309A (zh) 2024-06-01

Family

ID=90053092

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111144910A TWI824843B (zh) 2022-11-24 2022-11-24 記憶裝置的控制方法與相關的快閃記憶體控制器與記憶裝置

Country Status (3)

Country Link
US (1) US20240176517A1 (zh)
CN (1) CN118069032A (zh)
TW (1) TWI824843B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090172308A1 (en) * 2007-12-27 2009-07-02 Pliant Technology, Inc. Storage controller for flash memory including a crossbar switch connecting a plurality of processors with a plurality of internal memories
TWI696074B (zh) * 2019-01-24 2020-06-11 慧榮科技股份有限公司 管理快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
CN112988076A (zh) * 2021-04-26 2021-06-18 群联电子股份有限公司 快闪存储器控制方法、存储装置及控制器
US20210319818A1 (en) * 2017-10-19 2021-10-14 Samsung Electronics Co., Ltd. Storage device and operating method of storage device
CN113687769A (zh) * 2020-05-19 2021-11-23 爱思开海力士有限公司 用于提高数据处理系统中的操作效率的设备和方法
TWI748542B (zh) * 2020-07-01 2021-12-01 慧榮科技股份有限公司 電子裝置、快閃記憶體控制器及快閃記憶體模組進行垃圾收集操作的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843546B1 (ko) * 2006-11-21 2008-07-04 삼성전자주식회사 멀티 칩 패키지 플래시 메모리 장치 및 그것의 상태 신호독출 방법
US20080294813A1 (en) * 2007-05-24 2008-11-27 Sergey Anatolievich Gorobets Managing Housekeeping Operations in Flash Memory
CN105608027B (zh) * 2015-12-18 2018-10-19 华为技术有限公司 非易失存储设备和访问非易失存储设备的方法
TWI673716B (zh) * 2018-10-09 2019-10-01 慧榮科技股份有限公司 快閃記憶體控制器、快閃記憶體控制器的控制方法及相關的電子裝置
US11216058B2 (en) * 2019-07-15 2022-01-04 Micron Technology, Inc. Storage system deep idle power mode

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090172308A1 (en) * 2007-12-27 2009-07-02 Pliant Technology, Inc. Storage controller for flash memory including a crossbar switch connecting a plurality of processors with a plurality of internal memories
US20210319818A1 (en) * 2017-10-19 2021-10-14 Samsung Electronics Co., Ltd. Storage device and operating method of storage device
TWI696074B (zh) * 2019-01-24 2020-06-11 慧榮科技股份有限公司 管理快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
CN113687769A (zh) * 2020-05-19 2021-11-23 爱思开海力士有限公司 用于提高数据处理系统中的操作效率的设备和方法
TWI748542B (zh) * 2020-07-01 2021-12-01 慧榮科技股份有限公司 電子裝置、快閃記憶體控制器及快閃記憶體模組進行垃圾收集操作的方法
CN112988076A (zh) * 2021-04-26 2021-06-18 群联电子股份有限公司 快闪存储器控制方法、存储装置及控制器

Also Published As

Publication number Publication date
TW202422309A (zh) 2024-06-01
CN118069032A (zh) 2024-05-24
US20240176517A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
US11030093B2 (en) High efficiency garbage collection method, associated data storage device and controller thereof
JP4524309B2 (ja) フラッシュメモリ用のメモリコントローラ
TWI592800B (zh) 記憶體管理方法及使用所述方法的儲存控制器
US8392649B2 (en) Memory storage device, controller, and method for responding to host write commands triggering data movement
TWI735918B (zh) 用來進行記憶裝置的存取管理之方法、記憶裝置及其控制器、主裝置以及電子裝置
US10474573B2 (en) Method for managing flash memory module and associated flash memory controller and electronic device
TWI459400B (zh) 記憶體儲存裝置、及其記憶體控制器與電源控制方法
TWI446349B (zh) 非揮發性記憶體存取方法、系統，與非揮發性記憶體控制器
TWI698749B (zh) 資料儲存裝置與資料處理方法
TWI790383B (zh) 資料儲存裝置與資料處理方法
TWI607309B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TW201403609A (zh) 用於具有非揮發性記憶體之系統之電力管理
TW202001565A (zh) 管理快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置
US10990292B2 (en) Flash memory controller, control method of flash memory controller and associated electronic device
CN114764308A (zh) 藉助于热控制单元以使用动态速度调整的数据存取方法以及相关设备
CN103377155A (zh) 存储器储存装置及其存储器控制器与电源控制方法
TWI748542B (zh) 電子裝置、快閃記憶體控制器及快閃記憶體模組進行垃圾收集操作的方法
TWI824843B (zh) 記憶裝置的控制方法與相關的快閃記憶體控制器與記憶裝置
TWI768829B (zh) 記憶體裝置的參數調整方法與記憶體儲存系統
TWI738235B (zh) 用來進行恢復管理的方法以及記憶裝置及其控制器以及電子裝置
TWI670598B (zh) 管理快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置
TWI721365B (zh) 高效能垃圾收集方法以及資料儲存裝置及其控制器
TW202101229A (zh) 資料儲存裝置與資料處理方法
TWI814625B (zh) 資料儲存裝置與寫入緩存器管理方法
TWI810095B (zh) 資料儲存裝置與寫入緩存器管理方法