TWI670598B - 管理快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置 - Google Patents

管理快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置 Download PDF

Info

Publication number
TWI670598B
TWI670598B TW107116218A TW107116218A TWI670598B TW I670598 B TWI670598 B TW I670598B TW 107116218 A TW107116218 A TW 107116218A TW 107116218 A TW107116218 A TW 107116218A TW I670598 B TWI670598 B TW I670598B
Authority
TW
Taiwan
Prior art keywords
data page
flash memory
target block
memory module
valid data
Prior art date
Application number
TW107116218A
Other languages
English (en)
Other versions
TW201947407A (zh
Inventor
謝松晏
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW107116218A priority Critical patent/TWI670598B/zh
Priority to CN201810736859.7A priority patent/CN110489053B/zh
Application granted granted Critical
Publication of TWI670598B publication Critical patent/TWI670598B/zh
Publication of TW201947407A publication Critical patent/TW201947407A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Abstract

本發明揭露一種管理一快閃記憶體模組的方法，其包含有以下步驟：當該快閃記憶體模組上電，且在該快閃記憶體模組上電前具有未完成的一垃圾收集操作時：對 一目標區塊進行二元搜尋以決定出該目標區塊的第一個空白資料頁；由該第一個空白資料頁依序往前讀取以決定出該目標區塊的最後一個有效資料頁；以及根據該最後一個有效資料頁以重新進行該垃圾收集操作。

Description

管理快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置
本發明係有關於快閃記憶體，尤指一種管理快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置。
在有些快閃記憶體模組的存取中，快閃記憶體控制器會先將來自主裝置的資料寫入至快閃記憶體模組中的單層式儲存(Single-Level Cell，SLC)區塊，之後再透過垃圾收集(garbage collection)操作將這些單層式儲存區塊中的有效資料搬移至一目標區塊中，其中該目標區塊可以是多層式儲存(Multi-Level Cell，TLC)區塊或是三層式儲存(Triple-Level Cell，TLC)區塊。然而，若是在垃圾收集的過程中發生斷電後回復(power off recovery，POR)或是突發斷電後回復(sudden power off recovery，SPOR)的狀況，當快閃記憶體模組重新上電之後會需要搜尋出該目標區塊中第一個有效資料頁，並據以判斷出之前垃圾收集操作所進行的程度以再重新開始進行垃圾收集操作。然而，搜尋出該目標區塊中第一個有效資料頁通常需要搜尋許多的資料頁，因此造成搜尋速度緩慢而降低了快閃記憶體控制器的效能及穩定度。
因此，本發明的目的之一在於設計一種管理快閃記憶體模組的方法，其可以在僅需要搜尋很少資料頁的情形下快速地決定出該目標區塊中第一個有效資料頁，以解決先前技術中的問題。
在本發明的一個實施例中，揭露一種管理一快閃記憶體模組的方法，其包含有以下步驟：當該快閃記憶體模組上電，且在該快閃記憶體模組上電前具有未完成的一垃圾收集操作時：對一目標區塊進行二元搜尋以決定出該目標區塊的第一個空白資料頁；由該第一個空白資料頁依序往前讀取以決定出該目標區塊的最後一個有效資料頁；以及根據該最後一個有效資料頁以重新進行該垃圾收集操作。
在本發明的另一個實施例中，揭露了一種快閃記憶體控制器，其中該快閃記憶體控制器係用來存取一快閃記憶體模組，且該快閃記憶體控制器包含有一唯讀記憶體以及一微處理器，其中該唯讀記憶體用來儲存一程式碼，且該微處理器用來執行該程式碼以控制對該快閃記憶體模組之存取。在快閃記憶體控制器的操作中，當該快閃記憶體模組上電，且在該快閃記憶體模組上電前具有未完成的一垃圾收集操作時，該微處理器對一目標區塊進行二元搜尋以決定出該目標區塊的第一個空白資料頁，由該第一個空白資料頁依序往前讀取以決定出該目標區塊的最後一個有效資料頁，以及根據該最後一個有效資料頁以重新進行該垃圾收集操作。
在本發明的另一個實施例中，揭露了一種電子裝置，其包含有一快閃記憶體模組以及一快閃記憶體控制器。當該快閃記憶體模組上電，且在該快閃記憶體模組上電前具有未完成的一垃圾收集操作時，該快閃記憶體控制器對一目標區塊進行二元搜尋以決定出該目標區塊的第一個空白資料頁，由該第一個空白資料頁依序往前讀取以決定出該目標區塊的最後一個有效資料頁，以及根據該最後一個有效資料頁以重新進行該垃圾收集操作。
第1圖為依據本發明一實施例之一種記憶裝置100的示意圖。記憶裝置100包含有一快閃記憶體（Flash Memory）模組120以及一快閃記憶體控制器110，且快閃記憶體控制器110用來存取快閃記憶體模組120。依據本實施例，快閃記憶體控制器110包含一微處理器112、一唯讀記憶體（Read Only Memory, ROM）112M、一控制邏輯114、一緩衝記憶體116、與一介面邏輯118。唯讀記憶體112M係用來儲存一程式碼112C，而微處理器112則用來執行程式碼112C以控制對快閃記憶體模組120之存取（Access）。控制邏輯114包含了一編碼器132以及一解碼器134，其中編碼器132用來對寫入到快閃記憶體模組120中的資料進行編碼以產生對應的校驗碼(或稱，錯誤更正碼(Error Correction Code)，ECC)，而解碼器134用來將從快閃記憶體模組120所讀出的資料進行解碼。
於典型狀況下，快閃記憶體模組120包含了多個快閃記憶體晶片，而每一個快閃記憶體晶片包含複數個區塊（Block），而快閃記憶體控制器110對快閃記憶體模組120進行抹除資料運作係以區塊為單位來進行。另外，一區塊可記錄特定數量的資料頁（Page），其中快閃記憶體控制器110對快閃記憶體模組120進行寫入資料之運作係以資料頁為單位來進行寫入。在本實施例中，快閃記憶體模組120為一立體NAND型快閃記憶體(3D NAND-type flash)模組。
實作上，透過微處理器112執行程式碼112C之快閃記憶體控制器110可利用其本身內部之元件來進行諸多控制運作，例如：利用控制邏輯114來控制快閃記憶體模組120之存取運作（尤其是對至少一區塊或至少一資料頁之存取運作）、利用緩衝記憶體116進行所需之緩衝處理、以及利用介面邏輯118來與一主裝置（Host Device）130溝通。緩衝記憶體116係以隨機存取記憶體（Random Access Memory，RAM）來實施。例如，緩衝記憶體116可以是靜態隨機存取記憶體（Static RAM，SRAM），但本發明不限於此。
在一實施例中，記憶裝置100可以是可攜式記憶裝置（例如：符合SD/MMC、CF、MS、XD標準之記憶卡），且主裝置130為一可與記憶裝置連接的電子裝置，例如手機、筆記型電腦、桌上型電腦…等等。而在另一實施例中，記憶裝置100可以是固態硬碟或符合通用快閃記憶體儲存(Universal Flash Storage，UFS)或嵌入式多媒體記憶卡(Embedded Multi Media Card，EMMC)規格之嵌入式儲存裝置，以設置在一電子裝置中，例如設置在手機、筆記型電腦、桌上型電腦之中，而此時主裝置130可以是該電子裝置的一處理器。
參考第2圖，其為根據本發明一實施例之管理快閃記憶體模組120的流程圖。在步驟200中，流程開始。在步驟202中，快閃記憶體控制器110對快閃記憶體模組120進行垃圾收集操作以釋放出區塊以供後續使用。具體來說，參考第3圖，假設快閃記憶體模組120包含了多個來源區塊310_1~310_n 以及多個目標區塊320_1、320_2，其中多個來源區塊310_1~310_n可以是單層式儲存區塊，且多個目標區塊320_1、320_2可以是多層式儲存區塊或是三層式儲存區塊。在記憶裝置100的操作中，當快閃記憶體控制器110自主裝置130接收到寫入命令時，會先將資料依序寫入至來源區塊310_1~310_n中，而由於這些寫入的資料可能會因為後續的資料更新而使得部分變為無效資料，因此，當來源區塊310_1~310_n中可供寫入的剩餘區塊數量不多時，快閃記憶體控制器110便會將來源區塊310_1~310_n中的有效資料搬移到目標區塊320_1、320_2中，以釋放出來源區塊310_1~310_n來供後續使用。上述的操作稱為垃圾收集操作，然而，垃圾收集操作的觸發條件並不限於上述來源區塊310_1~310_n中可供寫入的剩餘區塊數量不足的情形，例如觸發條件亦可為某些來源區塊310_1~310_n的資料品質不佳、或是考量到耗損平均技術的情形。由於本領域具有通常知識者應能了解到垃圾收集操作的操作內容，故相關細節在此不贅述。
在步驟204中，在快閃記憶體控制器110依序將來源區塊310_1~310_n中的有效資料搬移到目標區塊320_1、320_2的過程中，發生了斷電後回復(POR)或是突發斷電後回復(SPOR)的情形，亦即垃圾收集操作在尚未完成的情況下因為斷電而被突然終止，且記憶裝置100之後再重新上電。
在步驟206中，在記憶裝置100重新上電之後，快閃記憶體控制器110會先判斷記憶裝置100之前是否有遭遇到不正常斷電的情形。具體來說，當記憶裝置100在正常關機/斷電的情形下，快閃記憶體控制器100會將儲存在緩衝記憶體116中的多個暫存表格及資料儲存到快閃記憶體模組120中，且其中包含了一個用來標示記憶裝置100是否正常關機的標籤(flag)，因此，快閃記憶體控制器110在上電後可以透過讀取儲存在快閃記憶體模組120中的上述標籤來判斷記憶裝置100之前是否有遭遇到不正常斷電的情形，例如，當上述標籤並未被正確設定時便判斷先前有遭遇到不正常斷電。在本實施例中記憶裝置100係遭遇到不正常斷電。
接著，當快閃記憶體控制器110判斷先前有不正常斷電的情形且有尚未完成的垃圾收集操作時，快閃記憶體控制器110會對之前發生斷電後回復或是突發斷電後回復時正在進行寫入的目標區塊(以目標區塊320_1為例來進行後續說明)進行二元搜尋(binary search)，以尋找出目標區塊320_1中的第一個空白資料頁。具體來說，參考第4圖所示之流程圖，尋找出目標區塊320_1中的第一個空白資料頁的流程如下所述。
步驟402：根據目標區塊320_1的資料頁總數(N)來決定出搜尋範圍(R)以及第一次要查找的資料頁序號(P=(N/2))，且此時搜尋方向為向前(D=2，即資料頁序號遞增之方向)。
步驟404：讀取資料頁(P)的備用區域(spare region)。
步驟406：根據備用區域中的內容來判斷資料頁(P)是否是空白資料頁，舉例來說，可以根據備用區域是否記載相關的元資料(metadata)來判斷資料頁(P)是否是空白資料頁。若判斷資料頁(P)是空白資料頁，則流程進入步驟408；若判斷資料頁(P)是並非空白資料頁，則流程進入步驟410。
步驟408：設定下一次要查找的資料頁序號為(P=P-(R/2))，且此時搜尋方向為向後(D=1，即資料頁序號遞減之方向)。
步驟410：設定下一次要查找的資料頁序號為(P=P+(R/2))，且此時搜尋方向為向前(D=2)。
步驟412：判斷搜尋範圍(R)是否為1，若否，流程進入步驟414；若是，則流程進入步驟416。
步驟414：將搜尋範圍減半(R=(R/2))，且流程回到步驟404。
步驟416：判斷搜尋方向是否為向後(D=1?)，若否，流程進入步驟418；若是，則流程進入步驟424。
步驟418：判斷目前所查找的資料頁(P)是否是最後一個資料頁(N)，若是，流程進入步驟420；若否，流程進入步驟422。
步驟420：判斷目標區塊320_1的所有資料頁均有寫入資料，亦即目標區塊320沒有空白資料頁。
步驟422：判斷資料頁(P+1)為目標區塊320_1的第一個空白資料頁。
步驟424：判斷目前所查找的資料頁(P)是否小於一臨界值(本實施例為“4”)，若是，流程進入步驟426；若否，流程進入步驟428。
步驟426：由於目標區塊320_1的有效資料頁過低，故放棄目標區塊320_1的所有內容。
步驟428：判斷資料頁(P)為目標區塊320_1的第一個空白資料頁。
在決定出第一個空白資料頁後，快閃記憶體控制器110會由第一個空白資料頁依序往前讀取以決定出目標區塊320_1的最後一個有效資料頁，並根據該最後一個有效資料頁以重新進行垃圾收集操作。具體來說，參考第5圖，假設快閃記憶體控制器110所決定出之目標區塊320_1的第一個空白資料頁是P102，則快閃記憶體控制器110會先讀取資料頁P101的內容以判斷品質是否符合一標準，而若是資料頁P101的品質符合該標準判斷為有效資料頁，而若是品質不符該標準則判斷為無效資料頁。舉例來說，解碼器134對資料頁P101的內容進行解碼操作(包含，錯誤更正操作)，以判斷資料頁P101是否可以被成功的讀取(即，可以正確地完成解碼操作)，若是資料頁P101可以被成功的讀取則判斷資料頁P101為有效資料頁，且資料頁P101無法被成功的讀取則判斷資料頁P101為無效資料頁。在另一範例中，該標準也可以是資料頁P101之錯誤位元的數量或比例低於一臨界值。
在本實施例中，資料頁P101係為無效資料頁，因此，快閃記憶體控制器110繼續往前讀取資料頁P100的內容以判斷品質是否符合該標準。在本實施例中，資料頁P100也為無效資料頁，故快閃記憶體控制器110繼續往前讀取資料頁的內容直到品質符合標準為止。在本實施例中，由於資料頁P99係為第一個被判定為品質是否符合該標準的資料頁，故資料頁P99決定為目標區塊320_1的最後一個有效資料頁，且此時快閃記憶體控制器110停止繼續往前讀取資料頁。
在決定出目標區塊320_1的最後一個有效資料頁P99之後，快閃記憶體控制器110讀取資料頁P99中的備用區域以取得所對應之來源區塊的資料頁，並據以重新進行垃圾收集操作。舉例來說，假設資料頁P99中的備用區域記錄了資料頁P99中的資料是由來源區塊310_3的第13個資料頁讀取而來的，則快閃記憶體控制器110可以將目標區塊320_1的剩餘資料頁P102~P(N)全部寫滿無效資料(dummy data)以維持目標區塊320_1的穩定性，並重新啟動垃圾收集操作以自來源區塊310_3的第14個資料頁開始依序將其中的有效資料複製到目標區塊320_2中。
如上所述，由於在記憶裝置100在先前有不正常斷電的情形且有尚未完成的垃圾收集操作時，快閃記憶體控制器110會使用二元搜尋以快速地尋找到一目標區塊中第一個空白資料頁，之後再由該第一個空白資料頁依序往前讀取以決定出該目標區塊的最後一個有效資料頁，以供重新進行垃圾收集操作。因此，相較於先前技術中需要搜尋許多的資料頁才能決定出該目標區塊的最後一個有效資料頁，本發明具有較高的效率以及處理速度。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧記憶裝置
110‧‧‧快閃記憶體控制器
112‧‧‧微處理器
112C‧‧‧程式碼
112M‧‧‧唯讀記憶體
114‧‧‧控制邏輯
116‧‧‧緩衝記憶體
118‧‧‧介面邏輯
120‧‧‧快閃記憶體模組
130‧‧‧主裝置
132‧‧‧編碼器
134‧‧‧解碼器
200~210、402~428‧‧‧步驟
310_1~310_n‧‧‧來源區塊
3 20_1、320_2‧‧‧目標區塊
P0~P(N)‧‧‧資料頁
第1圖為依據本發明一實施例之一種記憶裝置的示意圖。 第2圖為根據本發明一實施例之管理快閃記憶體模組的流程圖。 第3圖為在垃圾收集的過程中將多個來源區塊中的有效資料搬移至多個目標區塊的示意圖。 第4圖為根據本發明一實施例之尋找出目標區塊中的第一個空白資料頁的流程圖。 第5圖為根據本發明一實施例之由目標區塊中的第一個空白資料頁依序往前讀取以決定出目標區塊的最後一個有效資料頁的示意圖。

Claims (10)

  1. 一種管理一快閃記憶體模組的方法，包含有： 當該快閃記憶體模組上電，且在該快閃記憶體模組上電前具有未完成的一垃圾收集(garbage collection)操作時： 對一目標區塊進行二元搜尋(binary search)以決定出該目標區塊的第一個空白資料頁； 由該第一個空白資料頁依序往前讀取以決定出該目標區塊的最後一個有效資料頁；以及 根據該最後一個有效資料頁以重新進行該垃圾收集操作。
  2. 如申請專利範圍第1項所述之方法，其中對該目標區塊進行二元搜尋以決定出該目標區塊的該第一個空白資料頁的步驟包含有： 根據所搜尋之資料頁的一備用區域(spare region)內的資訊以判斷所搜尋之資料頁是否為空白資料頁。
  3. 如申請專利範圍第1項所述之方法，其中根據該最後一個有效資料頁以重新進行該垃圾收集操作的步驟包含有： 根據該最後一個有效資料頁所記錄之一來源區塊及其中的資料頁資訊，以重新進行該垃圾收集操作以將該來源區塊中的資料搬移至另一目標區塊。
  4. 如申請專利範圍第1項所述之方法，其中根據該最後一個有效資料頁以重新進行該垃圾收集操作的步驟包含有： 當該最後一個有效資料頁的序號低於一臨界值時，放棄該目標區塊內之所有有效資料頁的內容，並重新進行該垃圾收集操作以將至少一來源區塊中的有效資料搬移至另一目標區塊，其中該至少一來源區塊中的有效資料包含該目標區塊內之所有有效資料頁的內容。
  5. 如申請專利範圍第1項所述之方法，其中由該第一個空白資料頁依序往前讀取以決定出該目標區塊的該最後一個有效資料頁的步驟包含有： 由該第一個空白資料頁依序往前讀取直到所讀取的資料頁的品質符合一標準為止，而所讀取之第一個符合該標準的資料頁係作為該最後一個有效資料頁。
  6. 如申請專利範圍第5項所述之方法，其中該標準係為該資料頁的內容是否可以被正確地讀取，或是該資料頁之錯誤位元的數量或比例低於一臨界值。
  7. 一種快閃記憶體控制器，其中該快閃記憶體控制器係用來存取一快閃記憶體模組，且該快閃記憶體控制器包含有： 一唯讀記憶體，用來儲存一程式碼；以及 一微處理器，用來執行該程式碼以控制對該快閃記憶體模組之存取； 其中當該快閃記憶體模組上電，且在該快閃記憶體模組上電前具有未完成的一垃圾收集(garbage collection)操作時，該微處理器對一目標區塊進行二元搜尋(binary search)以決定出該目標區塊的第一個空白資料頁，由該第一個空白資料頁依序往前讀取以決定出該目標區塊的最後一個有效資料頁，以及根據該最後一個有效資料頁以重新進行該垃圾收集操作。
  8. 如申請專利範圍第7項所述之快閃記憶體控制器，其中該微處理器根據所搜尋之資料頁的一備用區域(spare region)內的資訊以判斷所搜尋之資料頁是否為空白資料頁。
  9. 一種電子裝置，包含有： 一快閃記憶體模組；以及 一快閃記憶體控制器，用來存取該快閃記憶體模組； 其中當該快閃記憶體模組上電，且在該快閃記憶體模組上電前具有未完成的一垃圾收集(garbage collection)操作時，該快閃記憶體控制器對一目標區塊進行二元搜尋(binary search)以決定出該目標區塊的第一個空白資料頁，由該第一個空白資料頁依序往前讀取以決定出該目標區塊的最後一個有效資料頁，以及根據該最後一個有效資料頁以重新進行該垃圾收集操作。
  10. 如申請專利範圍第9項所述之電子裝置，其中該快閃記憶體控制器根據所搜尋之資料頁的一備用區域(spare region)內的資訊以判斷所搜尋之資料頁是否為空白資料頁。
TW107116218A 2018-05-14 2018-05-14 管理快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置 TWI670598B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107116218A TWI670598B (zh) 2018-05-14 2018-05-14 管理快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置
CN201810736859.7A CN110489053B (zh) 2018-05-14 2018-07-06 管理闪存模块的方法、相关的闪存控制器和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107116218A TWI670598B (zh) 2018-05-14 2018-05-14 管理快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置

Publications (2)

Publication Number Publication Date
TWI670598B true TWI670598B (zh) 2019-09-01
TW201947407A TW201947407A (zh) 2019-12-16

Family

ID=68544896

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107116218A TWI670598B (zh) 2018-05-14 2018-05-14 管理快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置

Country Status (2)

Country Link
CN (1) CN110489053B (zh)
TW (1) TWI670598B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080307192A1 (en) * 2007-06-08 2008-12-11 Sinclair Alan W Method And System For Storage Address Re-Mapping For A Memory Device
TW201324144A (zh) * 2011-12-01 2013-06-16 Silicon Motion Inc 快閃記憶體儲存陣列控制方法、與快閃記憶體
CN103339617A (zh) * 2011-02-02 2013-10-02 美光科技公司 存储器系统中的至少半自主模块及其方法
CN103339618A (zh) * 2011-02-02 2013-10-02 美光科技公司 用于存取面向块的非易失性存储器的控制布置和方法
TW201807568A (zh) * 2016-08-19 2018-03-01 愛思開海力士有限公司 記憶體元件、具有它的儲存系統及其操作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9256549B2 (en) * 2014-01-17 2016-02-09 Netapp, Inc. Set-associative hash table organization for efficient storage and retrieval of data in a storage system
US9543023B2 (en) * 2015-01-23 2017-01-10 Sandisk Technologies Llc Partial block erase for block programming in non-volatile memory
US9449700B2 (en) * 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
KR102435026B1 (ko) * 2015-12-15 2022-08-22 삼성전자주식회사 저장 장치의 동작 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080307192A1 (en) * 2007-06-08 2008-12-11 Sinclair Alan W Method And System For Storage Address Re-Mapping For A Memory Device
JP2014013585A (ja) * 2007-06-08 2014-01-23 Sandisk Technologies Inc 記憶装置のためのストレージアドレス再マッピングのための方法およびシステム
JP5530012B2 (ja) * 2007-06-08 2014-06-25 サンディスク テクノロジィース インコーポレイテッド 記憶装置のためのストレージアドレス再マッピングのための方法およびシステム
CN103339617A (zh) * 2011-02-02 2013-10-02 美光科技公司 存储器系统中的至少半自主模块及其方法
CN103339618A (zh) * 2011-02-02 2013-10-02 美光科技公司 用于存取面向块的非易失性存储器的控制布置和方法
TW201324144A (zh) * 2011-12-01 2013-06-16 Silicon Motion Inc 快閃記憶體儲存陣列控制方法、與快閃記憶體
TW201807568A (zh) * 2016-08-19 2018-03-01 愛思開海力士有限公司 記憶體元件、具有它的儲存系統及其操作方法

Also Published As

Publication number Publication date
CN110489053A (zh) 2019-11-22
TW201947407A (zh) 2019-12-16
CN110489053B (zh) 2022-09-23

Similar Documents

Publication Publication Date Title
TWI692690B (zh) 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
TWI658462B (zh) 管理快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置
JP4524309B2 (ja) フラッシュメモリ用のメモリコントローラ
US9874918B2 (en) Power interrupt management
TW201916018A (zh) 資料儲存裝置與將資料寫入記憶體裝置之方法
US20220334960A1 (en) Method for managing flash memory module and associated flash memory controller and electronic device
US10866751B2 (en) Method for managing flash memory module and associated flash memory controller
TWI626541B (zh) 將資料寫入至快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
TWI664634B (zh) 快閃記憶體控制器、管理快閃記憶體模組的方法及相關的電子裝置
TWI659304B (zh) 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
TWI459198B (zh) 記憶體儲存裝置、其記憶體控制器與有效資料識別方法
TW202001565A (zh) 管理快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置
US11068201B2 (en) Flash memory controller, method for managing flash memory module and associated electronic device
CN110069362B (zh) 数据储存装置与数据处理方法
TWI693520B (zh) 用來於一記憶裝置中進行系統備份的方法、相關記憶裝置及其控制器、以及相關電子裝置
US11194502B1 (en) Electronic device, flash memory controller and method for performing garbage collection operation on flash memory module
TWI722938B (zh) 記憶裝置、快閃記憶體控制器及其存取方法
US11347433B2 (en) Method for performing sudden power off recovery management, associated memory device and controller thereof, and associated electronic device
TW202137215A (zh) 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
TWI657339B (zh) 管理快閃記憶體模組的方法及相關的快閃記憶體控制器
TWI670598B (zh) 管理快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置
US11662940B2 (en) Data storage device and data processing method for restoring MLC/TLC memory to avoid degradation of access performance of a memory device caused by word line short
TWI653630B (zh) 存取快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置
TWI811130B (zh) 用以存取一快閃記憶體模組的方法、快閃記憶體控制器以及電子裝置
US20240094912A1 (en) Method for accessing flash memory module, flash memory controller, and memory device