TWI824483B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI824483B
TWI824483B TW111114415A TW111114415A TWI824483B TW I824483 B TWI824483 B TW I824483B TW 111114415 A TW111114415 A TW 111114415A TW 111114415 A TW111114415 A TW 111114415A TW I824483 B TWI824483 B TW I824483B
Authority
TW
Taiwan
Prior art keywords
contact
region
source
conductive material
layer
Prior art date
Application number
TW111114415A
Other languages
English (en)
Other versions
TW202320230A (zh
Inventor
吳佩雯
黃俊賢
林威戎
張志維
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202320230A publication Critical patent/TW202320230A/zh
Application granted granted Critical
Publication of TWI824483B publication Critical patent/TWI824483B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Bipolar Transistors (AREA)

Abstract

一種方法，包括：沉積一層間介電質(ILD)於一源極/汲極區域上方；形成一接觸開口通過ILD，其中接觸開口暴露源極/汲極區域；形成一金屬半導體合金區域於源極/汲極區域上；沉積一第一導電材料層於金屬半導體合金區域上；沉積一絕緣材料沿著接觸開口之側壁及於第一導電材料層上方；蝕刻絕緣材料以暴露第一導電材料層，其中在蝕刻絕緣材料之後，絕緣材料沿著接觸開口之側壁延伸；以及沉積一第二導電材料層於第一導電材料層上。

Description

半導體裝置及其形成方法
本發明實施例係關於一種電晶體源極/汲極接點及其形成方法。
半導體裝置係被使用各種電子應用中，舉例而言，諸如個人電腦、行動電話、數位相機、及其它電子設備。半導體裝置典型地藉由下述方式來製造：依序地沉積絕緣或介電層、導電層、及半導體層材料於一半導體基體上方；以及使用微影術圖案化各種材料層以形成於其上之電路組件及元件。
半導體工業藉由不斷地減少最小特徵尺寸來持續改善各種電子組件(例如電晶體、二極體、電阻器、電容器等)之積體密度，其允許更多的組件整合至一給定面積中。然而，由於最小特徵尺寸被減少，產生了必須被解決的額外問題。
本發明的一實施例係關於一種方法，包含：沉積一層間介電質(ILD)於一源極/汲極區域上方；形成一接觸開口通過該層間介電質，其中該接觸開口暴露該源極/汲極區域；形成一金屬半導體合金區域於該源極/汲極區域上； 沉積一第一導電材料層於該金屬半導體合金區域上；沉積一絕緣材料於沿著該接觸開口之側壁及於該第一導電材料層上方；蝕刻該絕緣材料以暴露該第一導電材料層，其中在蝕刻該絕緣材料之後，該絕緣材料沿著該接觸開口之側壁延伸；以及沉積一第二導電材料層於該第一導電材料層上。
本發明的一實施例係關於一種方法，包含：形成一源極/汲極區域相鄰於一閘極結構；沉積一接觸蝕刻停止層(CESL)於該源極/汲極區域上；形成一接觸開口通過該接觸蝕刻停止層，該接觸開口暴露該源極/汲極區域及該接觸蝕刻停止層之一側壁；形成一矽化物區域於該源極/汲極區域上；共形地沉積一導電材料於該閘極結構上方、於該矽化物區域上、及於該接觸蝕刻停止層之該側壁上；實行一第一蝕刻製程於該導電材料上以暴露該接觸蝕刻停止層之該側壁，其中該導電材料在該第一蝕刻製程之後剩餘於該矽化物區域上；共形地沉積一絕緣材料於該導電材料上及於該接觸蝕刻停止層之暴露的該側壁上；實行一第二蝕刻製程於該絕緣材料上以暴露該導電材料，其中該絕緣材料在該第二蝕刻製程之後剩餘於該接觸蝕刻停止層上；以及在該第二蝕刻製程之後，以該導電材料填充該接觸開口。
本發明的一實施例係關於一種裝置，包含：一閘極結構，於一基體之一通道區域上；一閘極遮罩，於該閘極結構上；一源極/汲極區域，接合該通道區域；一源極/汲極接點，連接至該源極/汲極區域，該源極/汲極接點包含：一下部接觸區域，覆蓋該源極/汲極區域；及一上部接觸區域，於該下部接觸區域上；以及一接觸間隔物，圍繞該上部接觸區域，其中該接觸間隔物係於該下部接觸區域上方。
50:基體
50N:n型式區域
50P:p型式區域
52:鰭片
56:絕緣區域/淺溝槽絕緣(STI)區域
58:通道區域
62:虛設介電層
64:虛設閘極層
66:遮罩層
72:虛設介電質
74:虛設閘極
76:遮罩
80A:第一間隔物層
80B:第二間隔物層
82:閘極間隔物
84:鰭片間隔物
86:源極/汲極凹陷
88:(磊晶的)源極/汲極區域
88A:襯料層
88B:主層
88C:完成層
92:接觸蝕刻停止層(CESL)
94:第一層間介電質(ILD)
96:凹陷
102:閘極介電層
104:閘極電極層
112:閘極介電質
114:閘極電極
116:閘極遮罩
122:接觸開口
124:接觸遮罩
126:狹槽開口
132:金屬
132’:剩餘部分
133:氮化物層
134:金屬半導體合金區域
135:上部導電區域
136:(第一)導電材料
136’:剩餘部分
137:下部導電區域
138:絕緣材料
139:導電材料
140:源極/汲極接點
141:上部接觸區域
142:接觸間隔物
143:下部接觸區域
152:蝕刻停止層
154:第二層間介電質(ILD)
162:源極/汲極接點
164:閘極接點
210:光阻
214:導電材料
240:源極/汲極接點
241:上部導電區域
242:接觸間隔物
243:中間導電區域
245:下部導電區域
302:奈米結構
306:間隔物
A1:角度
A2:角度
D1:深度
D2:深度
D3:距離
H1:高度
H2:高度
H3:高度
H4:高度
H5:高度
T1:總厚度
T2:厚度
W1:寬度
W2:寬度
當結合附圖閱讀時，自以下詳細描述最佳瞭解本揭露之態樣。應注意，根據業界中之標準實踐，各種構件未按比例繪製。具體言之，為了清楚論述起見，可任意增大或減小各種構件之尺寸。
圖1以三維視圖例示依據一些實施例之一鰭式場效電晶體(FinFET)的範例。
圖2至圖22D係為依據一些實施例之製造FinFETs之中間階段的各種剖面圖。
圖23A至圖23B係為依據一些實施例之製造FinFETs之中間階段的剖面圖。
圖24A至圖25B係為依據一些實施例之製造FinFETs之中間階段的各種剖面圖。
圖26A至圖35B係為依據一些實施例之製造FinFETs之中間階段的各種剖面圖。
圖36A至圖36C係為依據一些實施例之製造奈米FETs之中間階段的剖面圖。
本申請案主張2021年11月12日申請之美國專利申請案序號63/278,535之優先權，該案揭露之全文特此以引用的方式併入。
本揭露內容提供用於實施所提供標的物之不同特徵之許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且不旨在限制。例如，在下列描述中之一第一構件形成於一第二構件上 方或上可包含其中該第一構件及該第二構件經形成直接連接之實施例，且亦可包含其中額外構件可形成在該第一構件與該第二構件之間，使得該第一構件及該第二構件可不直接連接之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複出於簡化及清楚之目的，且本身不指示所論述之各項實施例及/或組態之間之一關係。
此外，為便於描述，可在本揭露中使用諸如「在…下面」、「在…下方」、「下」、「在…上方」、「上」及類似者之空間相對術語來描述一個元件或構件與另一(些)元件或構件之關係，如圖中繪示。空間相對術語旨在涵蓋除在圖中描繪之定向以外之使用或操作中之裝置之不同定向。設備可以其它方式定向(旋轉90度或按其它定向)且本揭露中使用之空間相對描述符同樣可相應地解釋。
依據各種實施例，源極/汲極接點的形成包括初始地形成金屬半導體合金區域及在接觸開口內之一導電材料層。形成接觸間隔物之介電材料可沉積在導電材料層上方且之後蝕刻以暴露導電材料層。藉由首次形成金屬半導體合金區域及導電材料層，金屬半導體合金區域及源極/汲極區域可在介電材料蝕刻期間受到保護不被蝕刻。藉由於此方式中避免蝕刻金屬半導體合金材料及源極/汲極區域，可以改善接觸電阻且可以避免金屬半導體合金區域之不希望的蝕刻。額外地，介電材料可罩覆金屬化區域且因此避免隨後在一些表面上之不希望的導電材料的沉積。於此方式中，可改善製造良率及裝置效能。
圖1例示依據一些實施例之鰭式場效電晶體(FinFETs)的範例。圖1係為一三維視圖，其中為了清楚例示而省略FinFETs的一些特徵。FinFETs包括從一基體50(例如一半導體基體)延伸之多個鰭片52，鰭片52用作為FinFETs之多個通道區域58。諸如淺溝槽絕緣(STI)區域之絕緣區域56係設置在相鄰鰭片52之間，鰭片52可從相鄰絕緣區域56上方及其之間突出。雖然絕緣區域56係描述/例 示為從基體50分隔，如此處所使用，用語”基體”可指單獨的半導體基體或半導體基體與絕緣區域的組合。額外地，雖然鰭片52的底部部分係例示為與基體50是單一的、連續的材料，鰭片52的底部部分及/或基體50可包括一單一的材料或複數個材料。於此文中，鰭片52係指於相鄰絕緣區域56之間延伸的部分。
閘極介電質112係沿著側壁且在鰭片52頂部表面上方。閘極電極114係於閘極介電質112上方。閘極介電質112及覆蓋的閘極電極114可於此共同地稱之為”閘極堆疊”或”閘極結構”。磊晶的源極/汲極區域88係設置在鰭片52相對於閘極介電質112與閘極電極114的相對側。磊晶的源極/汲極區域88可在各種鰭片52之間共享，例如，相鄰之磊晶的源極/汲極區域88可電性地連接，諸如透過藉由磊晶生長來聯合磊晶的源極/汲極區域88、或透過以一相同的源極/汲極接點來耦接磊晶的源極/汲極區域88。
圖1進一步例示使用於之後圖面的參考剖面。剖面A-A’係沿著一鰭片52之一縱軸且例如在一FinFET之磊晶的源極/汲極區域88之間的電流流動之方向。剖面B-B’係垂直於剖面A-A’且延伸通過FinFETs之磊晶的源極/汲極區域88。剖面C-C’係平行於剖面B-B’且延伸通過FinFETs之閘極結構。為了清楚起見，隨後的圖面指出這些參考的剖面。
於此處所討論的一些實施例是在使用一閘極後製(gate-last)製程形成FinFETs的內容下討論的，於其它實施例中，可使用一閘極優先(gate-first)製程。一些實施例亦考量在平面裝置中使用的態樣，諸如平面FETs。
圖2至圖25B係為依據一些實施例之製造FinFETs之中間階段的視圖。圖2、圖3、及圖4係為三維視圖，顯示類似於圖1之三維視圖。圖5A、圖6A、圖7A、圖8A、圖9A、圖10A、圖11A、圖12A、圖13A、圖14A、圖15A、圖15C、圖16A、圖17A、圖18A、圖19A、圖20A、圖21A、圖22A、圖22C、圖22D、圖23A、圖24A、及圖25A係為沿著類似於圖1之參考剖面A-A’之剖面例示的剖面 圖。圖5B、圖6B、圖7B、圖8B、圖9B、圖10B、圖11B、圖12B、圖13B、圖14B、圖15B、圖16B、圖17B、圖18B、圖19B、圖20B、圖21B、圖22B、圖23B、圖24B、及圖25B係為沿著類似於圖1之參考剖面B-B’之剖面例示的剖面圖。
於圖2中，提供一基體50。基體50可為一半導體基體，諸如一主體半導體、一絕緣層上半導體(SOI)基體、或類似者，其可(例如以一p型式或一n型式雜質)摻雜或未摻雜。基體50可為一晶圓，諸如一矽晶圓。通常，一SOI基體係為一半導體材料層，形成在一絕緣層上。絕緣層例如可為一埋入式氧化物(BOX)層、一氧化矽層、或類似者。絕緣層提供在一基體上，典型地為一矽或玻璃基體。亦可使用其它基體，諸如一多層或梯度基體。於一些實施例中，基體50之半導體材料可包括：矽；鍺；一複合半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；一合金半導體，包括矽鍺、磷砷化鎵、砷化鋁銦、砷化鎵鋁、砷化銦鎵、磷化銦鎵、及/或磷砷化銦鎵；其組合；或類似者。
基體50具有一n型式區域50N及一p型式區域50P。n型式區域50N可以用於形成n型式裝置，諸如NMOS電晶體，例如n形成FinFETs，且p型式區域50P可以用於形成p型式裝置，諸如PMOS電晶體，例如p型式FinFETs。n型式區域50N可與p型式區域50P實體地分隔(未單獨例示)，且任何數量的裝置特徵(例如其它主動裝置、摻雜區域、絕緣結構等)可設置於n型式區域50N與p型式區域50P之間。雖然係例示一個n型式區域50N及一個p型式區域50P，可提供任何數量的n型式區域50N及p型式區域50P。
鰭片52係形成於基體50中。鰭片52係為半導體帶材。鰭片52可藉由在基體50中蝕刻溝槽而形成於基體50中。蝕刻可為任何可接受的蝕刻製程，諸如一活性離子蝕刻(RIE)、中性粒子束蝕刻(NBE)、類似者、或其組合。蝕刻製程可為異向性的(anisotropic)。
鰭片52可藉由任何合適的方法來圖案化，例如，鰭片52可使用一或多個光刻製程來圖案化，包括雙重圖案化或多重圖案化製程。通常，雙重圖案化或多重圖案化製程結合光刻及自對準製程，允許建立具有例如間距小於使用一單一、直接光刻製程可獲得之間距的圖案，例如，於一實施例中，一犧牲層形成於一基體上方且使用一光刻製程來圖案化。間隔物使用一自對準製程形成於圖案化的犧牲層的旁邊。之後移除犧牲層，且剩餘的間隔物之後可使用為遮罩以圖案化鰭片52。於一些實施例中，遮罩(或其它層)可剩餘在鰭片52上。
STI區域56係形成於基體50上方及介於相鄰的鰭片52之間。STI區域56係設置圍繞鰭片52的下部部分，使得鰭片52的上部部分從相鄰的STI區域56之間突出，換句話說，鰭片52的上部部分延伸於STI區域56之頂部表面上方。STI區域56分隔相鄰的裝置的特徵。
STI區域56可藉由任何合適的方法來形成，例如，一絕緣材料可以形成於基體50上方及介於相鄰的鰭片52之間。絕緣材料可為諸如氧化矽之一氧化物、諸如氮化矽之一氮化物、類似者、或其組合，其可藉由一化學氣相沉積(CVD)製程來形成，諸如高密度電漿CVD(HDP-CVD)、流動式化學氣相沉積(FCVD)、類似者、或其組合。可使用其它藉由任何可接受的製程所形成的絕緣材料。於一些實施例中，絕緣材料係為藉由FCVD所形成之氧化矽。一旦絕緣材料形成，可實行一退火製程。雖然STI區域56係各者例示為一單層，一些實施例可利用多層，例如，於一些實施例中，一襯料(未單獨例示)可首先形成沿著基體50及鰭片52的表面，之後，一填充材料、諸如先前描述的絕緣材料層、可形成於襯料上方。於一實施例中，形成絕緣材料使得過量的絕緣材料罩覆鰭片52。之後對絕緣材料應用一移除製程以從鰭片52移除過量的絕緣材料。於一些實施例中，可利用一平坦化製程，諸如一化學機械拋光(CMP)、一回蝕製程、其組合、或類似者。於遮罩剩餘在鰭片52上之實施例中，平坦化製程可暴露遮罩或移除 遮罩。在平坦化製程之後，絕緣材料及遮罩(如果存在的話)或鰭片52之頂部表面係共平面(在製程變化中)。據此，遮罩(如果存在的話)或鰭片52之頂部表面係暴露通過絕緣材料。於例示的實施例中，沒有遮罩剩餘在鰭片52上。絕緣材料之後凹陷以形成STI區域56。絕緣材料係凹陷的使得鰭片52的上部部分從絕緣材料之相鄰的部分之間突出。再者，STI區域56的頂部表面可具有如所例示之一平坦表面、一凸狀表面、一凹狀表面(諸如成碟狀)、或其組合。STI區域56之頂部表面可藉由合適的蝕刻形成為平坦狀、凸狀、及/或凹狀。絕緣材料可使用任何可接受的蝕刻製程來凹陷，諸如對絕緣材料之材料有選擇性者(例如以比鰭片52之材料更快的速率選擇性地蝕刻STI區域56的絕緣材料)，例如，可使用稀釋氫氟(dHF)酸來實行一氧化物之移除。
先前描述的製程只是可如何形成鰭片52及STI區域56的一個範例。於一些實施例中，鰭片52可使用一遮罩及一磊晶生長製程來形成，例如，一介電層可以形成於基體50之一頂部表面上方，且溝槽可以蝕刻通過介電層以暴露下方的基體50。磊晶結構可以在溝槽中磊晶地生長，且介電層可以凹陷使得磊晶結構從介電層突出以形成鰭片52。於磊晶結構係為磊晶地生長之一些實施例中，磊晶地生長之材料可在生長過程中原位摻雜(in situ doped)，其可排除之前及/或隨後的植入，儘管原位及植入摻雜可一起使用。
再者，磊晶地生長不同於p型式區域50P材料之n型式區域50N材料可以是有利的。於各種實施例中，鰭片52的上部部分可以矽鍺(SixGe1-x，其中x可以在0至1的範圍中)、碳化矽、純的或實質上純的鍺、一III-V族化合物半導體、一II-VI族化合物半導體、或類似者來形成，例如，用於形成III-V族化合物半導體之可用的材料包括、但不限於砷化銦、砷化鋁、砷化鎵、磷化銦、氮化鎵、砷化銦鎵、砷化銦鋁、銻化鎵、銻化鋁、磷化鋁、磷化鎵、及類似者。
再者，合適的井(wells)(未單獨例示)可形成在鰭片52及/或基體50中。井可具有一導電型式，其與隨後在n型式區域50N及p型式區域50P之各者中形成之源極/汲極區域之導電型式相反。於一些實施例中，一p型式井係形成於n型式區域50N中，且一n型式井係形成於p型式區域50P中。於一些實施例中，一p型式井或一n型式井係形成於n型式區域50N與p型式區域50P兩者中。
於不同井型式的實施例中，用於n型式區域50N及p型式區域50P之不同植入步驟可使用諸如一光阻之一遮罩(未單獨例示)來達成，例如，一光阻可在n型式區域50N中形成於鰭片52及STI區域56上方。光阻係被圖案化以暴露p型式區域50P。光阻可以藉由使用一旋壓(spin-on)技術來形成且可以使用可接受的光刻技術來圖案化。一旦光阻被圖案化，在p型式區域50P中實行一n型式雜質植入，且光阻可用作為一遮罩以實質地防止n型式雜質植入至n型式區域50N中。n型式雜質可以是植入區域中的磷、砷、銻、或類似者，其濃度在約1013cm-3至約1014cm-3的範圍中。在植入之後，光阻被移除，諸如藉由任何可接受的灰化製程。
在植入p型式區域50P之後或之前，諸如一光阻之一遮罩(未單獨例示)係在p型式區域50P中形成於鰭片52及STI區域56上方。光阻係被圖案化以暴露n型式區域50N。光阻可以藉由使用一旋壓技術來形成且可以使用可接受的光刻技術來圖案化。一旦光阻被圖案化，在n型式區域50N中實行一p型式雜質植入，且光阻可用作為一遮罩以實質地防止p型式雜質植入至p型式區域50P中。p型式雜質可以是植入區域中的硼、氟化硼、銦、或類似者，其濃度在約1013cm-3至約1014cm-3的範圍中。在植入之後，光阻被移除，諸如藉由任何可接受的灰化製程。
在n型式區域50N及p型式區域50P之植入之後，可實行一退火以修復植入損傷且活化被植入之p型式及/或n型式雜質。於為鰭片52磊晶地生長之磊晶結構的一些實施例中，生長材料可在生長期間原位摻雜，其可排除植入，儘管原位及植入摻雜可一起使用。
於圖3中，一虛設介電層62係形成於鰭片52上。虛設介電層62可以諸如氧化矽、氮化矽、其組合、或類似者之介電材料來形成，其可依據可接受的技術來沉積或熱生長。一虛設閘極層64係形成於虛設介電層62上方，且一遮罩層66係形成於虛設閘極層64上方。虛設閘極層64可沉積於虛設介電層62上方且之後諸如藉由一CMP來平坦化。遮罩層66可沉積於虛設閘極層64上方。虛設閘極層64可以導電或非導電材料來形成，諸如非晶矽、多晶矽(複晶矽)、多晶矽鍺(多晶SiGe)、一金屬、一金屬化氮化物、一金屬化矽化物、一金屬化氧化物、或類似者，其可藉由物理氣相沉積(PVD)、CVD、或類似者來沉積。虛設閘極層64可以由對絕緣材料的蝕刻具有高蝕刻選擇性之材料來形成，例如，STI區域56及/或虛設介電層62。遮罩層66可以諸如氮化矽、氮氧化矽、或類似者之介電材料來形成。於此範例中，一單一的虛設閘極層64及一單一的遮罩層66係形成橫越n型式區域50N及p型式區域50P。於例示的實施例中，虛設介電層62罩覆鰭片52及STI區域56，使得虛設介電層62延伸於STI區域56上方及虛設閘極層64與STI區域56之間。於其它實施例中，虛設介電層62可僅罩覆鰭片52。
於圖4中，遮罩層66係使用可接受的光刻及蝕刻技術來圖案化以形成遮罩76。遮罩76的圖案之後藉由任何可接受的蝕刻技術轉移至虛設閘極層64以形成虛設閘極74。遮罩76的圖案可選擇性地藉由任何可接受的蝕刻技術進一步轉移至虛設介電層62以形成虛設介電質72。虛設閘極74罩覆鰭片52之各別的通道區域58。遮罩76的圖案可使用於實體地分隔相鄰的虛設閘極74。虛設閘極74亦可具有縱長方向，其實質地(在製程變化中)垂直於鰭片52的縱長方向。遮罩76可在虛設閘極74之圖案化期間中被移除，或可在隨後的製程期間被移除。
圖5A至圖25B例示製造半導體裝置之各種額外的步驟。圖5A至圖25B例示n型式區域50Np型式區域50P之任一者中的特徵，例如，例示的結構可 合適於n型式區域50Np型式區域50P兩者。在n型式區域50Np型式區域50P之結構中的不同處(如果有的話)在各圖面所依隨之內文中描述。
於圖5A至圖5B中，閘極間隔物82係形成在鰭片52上方、在遮罩76(如果存在的話)之暴露的側壁、虛設閘極74、及虛設介電質72上。閘極間隔物82例如可藉由共形地沉積一或多個介電材料以及隨後蝕刻介電材料來形成。可接受的介電材料可包括氧化矽、氮化矽、氮氧化矽、氧碳氮化矽、或類似者，其可藉由一共形沉積製程來形成，諸如化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)、原子層沉積(ALD)、電漿增強原子層沉積(PEALD)、或類似者。可使用藉由任何可接受的製程所形成之其它絕緣材料。於例示的實施例中，閘極間隔物82各包括多層，例如一第一間隔物層80A及一第二間隔物層80B。於一些實施例中，第一間隔物層80A及第二間隔物層80B係由氧碳氮化矽(例如SiOxNyC1-x-y，其中x及y係在0至1的範圍中)形成，其中第一間隔物層80A係由與第二間隔物層80B類似或不同組成分之氧碳氮化矽形成。可實行任何可接受的蝕刻製程，諸如乾蝕刻、濕蝕刻、類似者、或其組合，以圖案化介電材料。蝕刻可為異向性的。介電材料當蝕刻時具有部分留在虛設閘極74之側壁上(因此形成閘極間隔物82)。於一些實施例中，調整使用於形成閘極間隔物82之蝕刻使得介電材料當蝕刻時亦具有部分留在鰭片52的側壁上(因此形成鰭片間隔物84)。在蝕刻之後，鰭片間隔物84(如果存在的話)及閘極間隔物82可以具有平直側壁(如所例示)或者可以具有彎曲側壁(未單獨例示)。
再者，可實行植入以形成淡摻雜源極/汲極(LDD)區域(未單獨例示)。於具有不同裝置型式之實施例中，類似於先前描述之用於井的植入，諸如光阻之一遮罩(未單獨例示)可形成於n型式區域50N上方，同時暴露p型式區域50P，且合適之型式(例如p型式)的雜質可植入至於p型式區域50P中暴露之鰭片52中。遮罩之後可被移除。隨後，諸如光阻之一遮罩(未單獨例示)可形成於p型式 區域50P上方同時暴露n型式區域50N，且合適之型式(例如n型式)的雜質可植入至於n型式區域50N中暴露之鰭片52中。遮罩之後可被移除。n型式雜質可為先前描述之任何n型式雜質，且p型式雜質可為先前描述之任何p型式雜質。在植入期間，通道區域58保持被虛設閘極74罩覆，使得通道區域58實質上保持沒有植入的雜質以形成LDD區域。LDD區域可具有一雜質濃度，其在約1015cm-3至約1019cm-3的範圍中。可使用一退火以修復植入損傷且活化植入的雜質。
需注意到先前的揭示通常是描述形成間隔物及LDD區域的製程，其它的製程及順序可被使用，例如，可利用較少的或額外的間隔物、可利用不同的步驟順序、可形成及移除額外的間隔物、及/或類似者。再者，n型式裝置及p型式裝置可使用不同的結構及步驟來形成。
於圖6A至圖6B中，依據一些實施例，源極/汲極凹陷86係形成於鰭片52中。於例示的實施例中，源極/汲極凹陷86延伸至鰭片52中。源極/汲極凹陷86亦可延伸至基體50中。於各種實施例中，源極/汲極凹陷86可延伸至基體50之一頂部表面而不蝕刻基體50；可蝕刻鰭片52使得源極/汲極凹陷86之底部表面係設置於STI區域56之頂部表面之下；或類似者。源極/汲極凹陷86可藉由使用異向性蝕刻製程蝕刻鰭片52來形成，諸如一RIE、一NBE、或類似者。在使用於形成源極/汲極凹陷86之蝕刻製程期間，閘極間隔物82及虛設閘極74共同地遮罩鰭片52之部分。可使用時序蝕刻製程(timed etch processes)以在源極/汲極凹陷86到達一希望深度之後停止源極/汲極凹陷86之蝕刻。鰭片間隔物84(如果存在的話)可在源極/汲極凹陷86之蝕刻期間或之後蝕刻，使得鰭片間隔物84的高度減少並且鰭片間隔物84罩覆鰭片52之側壁的一部分。於一些實施例中，隨後在源極/汲極凹陷86中形成之磊晶的源極/汲極區域88之大小及尺寸(見圖7A至圖7C)可藉由調整鰭片間隔物84的高度來控制。
於圖7A至圖7C中，依據一些實施例，磊晶的源極/汲極區域88係形成在源極/汲極凹陷86中。磊晶的源極/汲極區域88係因此設置於鰭片52中，使得各虛設閘極74(及對應的通道區域58)位於各別相鄰的磊晶的源極/汲極區域88對(pairs)之間。磊晶的源極/汲極區域88因此結合通道區域58。於一些實施例中，係使用閘極間隔物82分隔磊晶的源極/汲極區域88與虛設閘極74達一合適的側向距離，使得磊晶的源極/汲極區域88不會與隨後形成得到的FinFETs之閘極短路。可選擇磊晶的源極/汲極區域88之材料以在各別的通道區域58施加應力，從而改善效能。
在n型式區域50N中之磊晶的源極/汲極區域88可藉由遮罩p型式區域50P來形成。之後，在n型式區域50N中之磊晶的源極/汲極區域88在n型式區域50N中的源極/汲極凹陷86中磊晶地生長。磊晶的源極/汲極區域88可包括合適用於n型式裝置之任何可接受的材料，例如，如果鰭片52係為矽，在n型式區域50N中之磊晶的源極/汲極區域88可包括在通道區域58上施加拉伸應變的材料，諸如矽、碳化矽、磷摻雜碳化矽、磷化矽、或類似者。在n型式區域50N中之磊晶的源極/汲極區域88可稱之為”n型式源極/汲極區域”。在n型式區域50N中之磊晶的源極/汲極區域88可具有從鰭片52之各別表面升高的表面且可具有小平面(facets)。
在p型式區域50P中之磊晶的源極/汲極區域88可藉由遮罩n型式區域50N來形成。之後，在p型式區域50P中之磊晶的源極/汲極區域88在p型式區域50P中的源極/汲極凹陷86中磊晶地生長。磊晶的源極/汲極區域88可包括合適用於p型式裝置之任何可接受的材料，例如，如果鰭片52係為矽，在p型式區域50P中之磊晶的源極/汲極區域88可包括在通道區域58上施加壓縮應變的材料，諸如矽鍺、硼摻雜矽鍺、鍺、鍺錫、或類似者。在p型式區域50P中之磊晶的源極/汲 極區域88可稱之為”p型式源極/汲極區域”。在p型式區域50P中之磊晶的源極/汲極區域88可具有從鰭片52之各別表面升高的表面且可具有小平面。
磊晶的源極/汲極區域88及/或鰭片52可以雜質植入以形成源極/汲極區域，類似於先前描述用於形成LDD區域的製程，然後退火。源極/汲極區域可具有一雜質濃度，其在約1019cm-3至約1021cm-3的範圍中。用於源極/汲極區域之n型式及/或p型式雜質可為任何先前描述的雜質。於一些實施例中，磊晶的源極/汲極區域88可在生長期間原位摻雜。於一些實施例中，磊晶的源極/汲極區域88可在形成源極/汲極接點140(見圖22A至圖22B)之前以雜質植入。
做為使用於形成磊晶的源極/汲極區域88之磊晶製程的結果，磊晶的源極/汲極區域之上部表面具有小平面，其向外側向地擴展超過鰭片52的側壁。於一些實施例中，這些小平面導致相鄰的磊晶的源極/汲極區域88合併，如圖7B所例示。於其它實施例中，相鄰的磊晶的源極/汲極區域88在磊晶製程完成之後保持分隔，如圖7C所例示。於例示的實施例中，形成鰭片間隔物84以罩覆在STI區域56上面延伸之鰭片52之側壁的一部分，從而阻擋磊晶生長。於其它實施例中，使用於形成閘極間隔物82之間隔物蝕刻係調整至不會形成鰭片間隔物84，以便允許磊晶的源極/汲極區域88延伸至STI區域56的表面。
磊晶的源極/汲極區域88可包括一或多個半導體材料層，例如，磊晶的源極/汲極區域88可各包括一襯料層88A、一主層88B、及一完成層88C(或更通常的說，一第一半導體材料層、一第二半導體材料層、及一第三半導體材料層)。範例的襯料層88A、主層88B、及完成層88C於圖7A至圖7B中為了例示目的而示出。可使用任何數量的半導體材料層用於磊晶的源極/汲極區域88。襯料層88A、主層88B、及完成層88C可以不同半導體材料來形成且可以不同雜質濃度來摻雜。於一些實施例中，主層88B具有大於完成層88C之雜質濃度，且完成層88C具有大於襯料層88A之雜質濃度。於磊晶的源極/汲極區域88包括三個半導體 材料層之實施例中，襯料層88A可於源極/汲極凹陷86中生長，主層88B可於襯料層88A上生長，且完成層88C可於主層88B上生長。形成雜質濃度低於主層88B之襯料層88A可增加源極/汲極凹陷86中之附著力，且形成雜質濃度低於主層88B之完成層88C可在隨後的製程期間減少摻雜劑從主層88B向外擴散。
於圖8A至圖8B中，一第一層間介電質(ILD)94係沉積於磊晶的源極/汲極區域88、閘極間隔物82、及遮罩76(如果存在的話)或虛設閘極74上方。第一ILD 94可由一介電材料形成，其可藉由任何合適的方法來沉積，諸如CVD、PECVD、FCVD、或類似者。可接受的介電材料可包括磷矽玻璃(PSG)、硼矽玻璃(BSG)、硼摻雜磷矽玻璃(BPSG)、未摻雜矽玻璃(USG)、或類似者。可使用其它藉由任何可接受的製程所形成的絕緣材料。
於一些實施例中，一接觸蝕刻停止層(CESL)92係形成於第一ILD 94與磊晶的源極/汲極區域88、閘極間隔物82、及遮罩76(如果存在的話)或虛設閘極74之間。CESL 92可由一介電材料形成，諸如氮化矽、氧化矽、氮氧化矽、或類似者，且從第一ILD 94之蝕刻中具有一高的蝕刻選擇性。CESL 92可藉由任何合適的方法形成，諸如CVD、ALD、或類似者。
於圖9A至圖9B中，實行一移除製程以使第一ILD 94之頂部表面齊平於遮罩76(如果存在的話)或虛設閘極74之頂部表面。於一些實施例中，可利用一平坦化製程，諸如一化學機械拋光(CMP)、一回蝕製程、其組合、或類似者。平坦化製程亦可在虛設閘極74上及沿著遮罩76之側壁之閘極間隔物82的部分移除遮罩76。在平坦化製程之後，第一ILD 94、CESL 92、閘極間隔物82、及遮罩76(如果存在的話)或虛設閘極74的頂部表面係共平面(在製程變化中)。據此，遮罩76(如果存在的話)或虛設閘極74的頂部表面係暴露通過第一ILD 94。於例示的實施例中，遮罩76剩餘，且平坦化製程使第一ILD 94的頂部表面齊平於遮罩76的頂部表面。
於圖10A至圖10B中，遮罩76(如果存在的話)及虛設閘極74係在一蝕刻製程中移除，因而形成凹陷96。虛設介電質72在凹陷96中之部分亦可移除。於一些實施例中，僅移除虛設閘極74且剩餘虛設介電質72並藉由凹陷96暴露。於一些實施例中，虛設介電質72在一晶粒之一第一區域(例如一核心邏輯區域)中從凹陷96移除且在晶粒之一第二區域(例如一輸入/輸出區域)中剩餘在凹陷96中。於一些實施例中，虛設閘極74藉由一異向性乾蝕刻製程來移除，例如，蝕刻製程可包括使用反應氣體之一乾蝕刻製程，其以比第一ILD 94或閘極間隔物82更快的速率選擇性地蝕刻虛設閘極74。在移除期間，當蝕刻虛設閘極74時，虛設介電質72可使用為蝕刻停止層。虛設介電質72之後可在移除虛設閘極74之後選擇性地移除。各凹陷96暴露及/或覆蓋一各別鰭片52之一通道區域58。
於圖11A至圖11B中，一閘極介電層102係形成於凹陷96中，一閘極電極層104係形成於閘極介電層102上。閘極介電層102及閘極電極層104係為用於置換閘極之層，且各沿著通道區域58之側壁及頂部表面上方延伸。
閘極介電層102係設置於鰭片52之側壁及/或頂部表面上且於閘極間隔物82之側壁上。閘極介電層102亦可形成於第一ILD 94及閘極間隔物82之頂部表面上。閘極介電層102可包括諸如氧化矽或一金屬氧化物之一氧化物、諸如一金屬矽化物之一矽化物、其組合、其多層、或類似者。閘極介電層102可包括一高k介電材料(例如具有k值大於約7.0之介電材料)，諸如一金屬氧化物或鉿、鋁、鋯、鑭、錳、鋇、鈦、鉛、及其組合之一矽化物。閘極介電層102的形成方法可包括分子束沉積(MBD)、ALD、PECVD、及類似者。於虛設介電質72的部分剩餘在凹陷96中的實施例中，閘極介電層102包括虛設介電質72之一材料(例如氧化矽)。雖然例示一單層的閘極介電層102，閘極介電層102可包括任何數量之界面層及任何數量之主層，例如，閘極介電層102可包括一界面層及一覆蓋高k介電層。
閘極電極層104可包括一含金屬材料，諸如氮化鈦、氧化鈦、氮化鉭、碳化鉭、鎢、鈷、釕、鋁、其組合、其多層、或類似者。雖然例示一單層的閘極電極層104，閘極電極層104可包括任何數量之工作函數調整層、任何數量之障壁層、任何數量之黏著層、及一填充材料。
閘極介電層102在n型式區域50N及p型式區域50P中的形成可同時地發生，使得閘極介電層102在各區域中係以相同材料形成，且閘極電極層104的形成可同時地發生，使得閘極電極層104在各區域中係以相同材料形成。於一些實施例中，閘極介電層102在各區域中可藉由不同的製程來形成，使得閘極介電層102可為不同材料及/或具有一不同數量的層，及/或閘極電極層104在各區域中可藉由不同的製程來形成，使得閘極電極層104可為不同材料及/或具有一不同數量的層。可使用各種遮罩步驟以在使用不同的製程時遮罩及暴露合適的區域。
於圖12A至圖12B中，實行一移除製程以移除閘極介電層102及閘極電極層104之材料之過量的部分，其過量的部分係於第一ILD 94、CESL 92、及閘極間隔物82頂部表面上方，從而形成閘極介電質112及閘極電極114。於一些實施例中，可利用一平坦化製程，諸如一化學機械拋光(CMP)、一回蝕製程、其組合、或類似者。當平坦化時，閘極介電層102具有留在凹陷96中的部分(因此形成閘極介電質112)。當平坦化時，閘極電極層104具有留在凹陷96中的部分(因此形成閘極電極114)。閘極間隔物82、CESL 92、第一ILD 94、閘極介電質112、及閘極電極114之頂部表面係共平面(在製程變化中)。閘極介電質112及閘極電極114形成所得之FinFETs之置換閘極。閘極介電質112及閘極電極114之各別對(pair)各者可統稱為一”閘極堆疊”或一”閘極結構”。閘極結構各者沿著鰭片52之一通道區域58之頂部表面、側壁、及底部表面延伸。
於圖13A至圖13B中，閘極遮罩116係形成於閘極結構(包括閘極介電質112及閘極電極114)及選擇性地閘極間隔物82上方。閘極遮罩116係由一或多 個介電材料形成，介電材料具有來自第一ILD 94之蝕刻之高蝕刻選擇性。可接受的介電材料可包括氮化矽、碳氮化矽、氮氧化矽、氧碳氮化矽、或類似者，其可藉由一共形沉積製程來形成，諸如CVD、PECVD、ALD、PEALD、或類似者。可使用藉由任何可接受之製程形成的其它絕緣材料。
做為形成閘極遮罩116之一範例，閘極結構(包括閘極介電質112及閘極電極114)及選擇性地閘極間隔物82可使用任何可接受的蝕刻製程來凹陷。於例示的實施例中，閘極間隔物82及閘極結構係凹陷至相同深度。於其它實施例中，閘極結構係凹陷至比閘極間隔物82更大的深度。於又另外實施例中，閘極結構凹陷但閘極間隔物82不凹陷。介電材料之後係共形地沉積於凹陷中，且亦可形成於第一ILD 94之頂部表面上。實行一移除製程以移除介電材料之過量的部分，其過量的部分係於第一ILD 94之頂部表面上方，從而形成閘極遮罩116。於一些實施例中，可利用一平坦化製程，諸如一化學機械拋光(CMP)、一回蝕製程、其組合、或類似者。當平坦化時，介電材料具有留在凹陷中的部分(因此形成閘極遮罩116)。閘極接點將會隨後形成以穿透通過閘極遮罩116以接觸閘極電極114之頂部表面。
圖14A至圖22B例示依據一些實施例形成與磊晶的源極/汲極88電性接觸之源極/汲極接點140(見圖22A至圖22B)的中間步驟。於圖14A至圖14B中接觸開口122係形成通過第一ILD 94及CESL 92。做為形成接觸開口122之一範例，一接觸遮罩124可形成於第一ILD 94及閘極遮罩116上方。接觸遮罩124係圖案化具有狹槽開口126，狹槽開口126具有接觸開口122之圖案。接觸遮罩124可例如為一光阻，諸如一單層光阻、一雙層光阻、一三層光阻、或類似者，其可使用可接受的光刻技術來圖案化以形成狹槽開口126。可使用藉由任何可接受的製程所形成之其它型式的遮罩。狹槽開口126係為平行於鰭片52之縱長方向延展之條帶，重疊第一ILD 94及閘極遮罩116。第一ILD 94之後可使用接觸遮罩124 做為一蝕刻遮罩及使用CESL 92做為一蝕刻停止層來蝕刻。蝕刻可為任何可接受的蝕刻製程，諸如對第一ILD 94之材料有選擇性者(例如以比CESL 92及閘極遮罩116之材料更快的速率選擇性地蝕刻第一ILD 94的材料)。蝕刻製程可為異向性。第一ILD 94未被接觸遮罩124罩覆之部分(例如被狹槽開口126暴露)係因此蝕刻以形成接觸開口122。接觸開口122之後係藉由任何可接受的蝕刻製程延伸通過CESL 92以暴露磊晶的源極/汲極區域88。
於一些實施例中，形成接觸開口122的蝕刻製程亦可凹陷磊晶的源極/汲極區域88的表面。於一些實施例中，磊晶的源極/汲極區域88可從頂部表面凹陷一深度D1，其在約0.1nm至約10nm的範圍中。其它深度是可能的。於其它實施例中，蝕刻製程並不是顯著地蝕刻磊晶的源極/汲極區域88。在形成接觸開口122之後，磊晶的源極/汲極區域88之暴露的表面可凹入、平坦、凸出、或其組合。接觸開口122的底部表面(例如磊晶的源極/汲極區域88之暴露的表面)可高於、約齊平於、或低於鰭片52的頂部表面。在蝕刻製程之後，移除接觸遮罩124，諸如藉由任何可接受的灰化製程。
取決於使用於形成接觸開口122之蝕刻製程的選擇性，CESL 92及/或閘極遮罩116可能發生一些損失。參考圖14A之剖面圖，接觸開口122可具有漏斗形狀，於其中，接觸開口122之上部部分具有彎曲的側壁(例如錐形的側壁)，且接觸開口122之下部部分具有實質上筆直的側壁(例如非錐形的側壁)。CESL 92及/或閘極遮罩116的尺寸可減少。特定言之，閘極遮罩116及CESL 92之上部部分可以具有減少的寬度，使得閘極遮罩116及/或CESL 92之上部部分具有彎曲的側壁，且閘極遮罩116及/或CESL 92之下部部分具有實質上筆直的側壁。再者，閘極遮罩116及/或CESL 92可以具有減少的高度。於一些案例中，CESL 92的頂部表面可凹陷於閘極遮罩116之頂部表面之下，從而暴露閘極遮罩116之彎曲的側壁。於一些實施例中，可實行一或多個額外的蝕刻製程，其放大或加寬 接觸開口122的底部區域。於一些案例中，加寬接觸開口122的底部區域可以形成對應更大的下部導電區域137，其更詳細地描述於下面對圖17A至圖17B的說明。
在形成接觸開口122之後，磊晶的源極/汲極區域88可以雜質植入，其可跟隨一退火。植入可在磊晶的源極/汲極區域88中形成高度摻雜區域(未單獨例示)，其接近被接觸開口122暴露的表面。隨後在接觸開口122中形成的源極/汲極接點140(見圖22A至圖23B)可因此接觸這些磊晶的源極/汲極區域88的高度摻雜區域。於此方式中形成接觸具有較高的雜質濃度之磊晶的源極/汲極區域88之部分的源極/汲極接點140可以減低裝置的接觸電阻並改善裝置效能。磊晶的源極/汲極區域88可以合適的n型式及/或p型式雜質來植入，其可為先前描述之任何的雜質。於具有不同裝置型式之實施例中，用於n型式區域50N及p型式區域50P之不同的植入步驟可使用諸如一光阻之一遮罩(未單獨例示)來達成，類似於先前描述用於形成LDD區域之製程。於其它實施例中，對n型式區域50N、p型式區域50P、或兩者可不實行植入。
於圖15A至圖15B中，金屬半導體合金區域134係形成於接觸開口122中且於磊晶的源極/汲極區域88被接觸開口122暴露的部分上。金屬半導體合金區域134可以為由一金屬矽化物(例如矽化鈦、矽化鈷、矽化鎳等)形成的矽化物區域、由一金屬鍺化物(例如鍺化鈦、鍺化鈷、鍺化鎳等)形成的鍺化物區域、由金屬矽化物及金屬鍺化物兩者形成的矽鍺化物區域、或類似者。於一些實施例中，金屬半導體合金區域134可以藉由沉積一金屬132及之後實行一熱退火製程來形成。金屬132可以共形地沉積於閘極遮罩116、CESL 92、及第一ILD 94上且於接觸開口122內(例如於磊晶的源極/汲極區域88上)。於一些實施例中，在沉積金屬132之前實行一清洗製程。清洗製程可移除原生氧化物且可包括一乾清洗製程及/或一濕清洗製程。
參考圖15C，依據一些實施例，一選擇的氮化物層133可形成於金屬半導體合金區域134上。氮化物層133例如可藉由沉積一金屬氮化物層(例如TiN或類似者)於金屬132上且之後實行熱退火製程來形成。其它技術是可能的。氮化物層133可包含一金屬氮化物材料及/或一金屬氮矽化物材料，諸如TiSiN或類似者。其它材料是可能的。
金屬132可以為能夠與磊晶的源極/汲極區域88之半導體材料(例如矽、矽鍺、鍺等)反應之任何金屬，以形成一低電阻金屬半導體合金，諸如鎳、鈷、鈦、鉭、鉑、鎢、其它貴金屬、其它耐火金屬、稀土金屬、或其它合金。金屬132可以藉由諸如ALD、CVD、PVD、或類似者之沉積製程來沉積。金屬氮化物層可為氮化鈦層或類似者，且可使用ALD、CVD、或類似者來形成。於其它實施例中，金屬氮化物層可藉由氮化金屬132的頂部部分來形成，其可使金屬132的底部部分未氮化。
於熱退火製程期間，金屬132可與磊晶的源極/汲極區域88反應以形成金屬半導體合金區域134。在實行熱退火製程之後，金屬132在磊晶的源極/汲極區域88上之反應的部分(及金屬氮化物層，如果存在的話)形成金屬半導體合金區域134於磊晶的源極/汲極區域88上。於一些實施例中，金屬132未反應的部分(及金屬氮化物層，如果存在的話)可剩餘在閘極遮罩116、CESL 92、及第一ILD 94的表面上。於一些實施例中，可有金屬132未反應的部分(及金屬氮化物層，如果存在的話)剩餘在金屬半導體合金區域134的表面上。於一些實施例中，於磊晶的源極/汲極區域88上的金屬半導體合金區域134可具有一厚度，其在約4nm至約8nm的範圍中，且其它厚度是可能的。於沉積金屬氮化物層的實施例中，金屬半導體合金區域134之上部部分可包含氮，例如，上部部分可包含TiSiN或類似者，且其它材料是可能的。於一些實施例中，含氮的上部部分可具有一厚度，其在約20Å至約30Å的範圍中，且其它厚度是可能的。於一些實施例中，金屬半導體 合金區域134可於鰭片52之頂部表面之下延伸一深度D2，其在約8nm至約14nm的範圍中，且其它深度是可能的。
於圖16A至圖16B中，依據一些實施例，一導電材料136係沉積於金屬132及金屬半導體合金區域134上。導電材料136可共形地沉積且可延伸於閘極遮罩116、CESL 92、及第一ILD 94上方；於在接觸開口122內之CESL 92及第一ILD 94的側壁上方；及於在接觸開口122內之金屬半導體合金區域134上方。導電材料136可為銅、銅合金、銀、金、鎢、鈷、鋁、鎳、釕、鉬、類似者、或其組合。導電材料136可以藉由一沉積製程來沉積，諸如PVD、CVD、ALD、或類似者。於一些案例中，沉積於相對水平表面上(例如閘極遮罩116或第一ILD 94之頂部表面上方)之導電材料136可較厚於沉積於相對垂直表面上(例如CESL 92或第一ILD 94之側壁上方)之導電材料136。於一些實施例中，於金屬半導體合金區域134上之第一導電材料136可具有一厚度，其在約3nm至約6nm的範圍中，且其它厚度是可能的。於一些案例中，沉積第一導電材料136於金屬半導體合金區域134上方在隨後的製程步驟期間保護金屬半導體合金區域134。
於圖17A至圖17B中，依據一些實施例，實行一蝕刻製程以從接觸開口122之側壁移除導電材料136及金屬132。於一些實施例中，蝕刻製程可包括一濕蝕刻製程。濕蝕刻製程可包括蝕刻劑，諸如H2SO4、HCl、NH4OH、H2O2、DIO3、類似者、或其組合。其它蝕刻劑或蝕刻製程是可能的。於一些實施例中，濕蝕刻製程可包括一時序蝕刻。濕蝕刻製程可實行介於約10秒及約150秒之間，且其它蝕刻持續時間是可能的，例如，結構可暴露至蝕刻劑直到在垂直表面上(例如在接觸開口122之側壁上)之相對薄的導電材料136及金屬132已被移除之後且在頂部表面上(例如在閘極遮罩116及/或第一ILD 94上)之相對厚的導電材料136及金屬132已被移除之前停止。在實行蝕刻製程之後，於接觸開口122內之CESL 92的側壁及/或第一ILD 94的側壁可被暴露。於一些案例中，藉由從在接觸開口 122內之側壁移除導電材料136及金屬132但是留下導電材料136及金屬132的部分剩餘在上部表面上，可減少蝕刻時間的持續時間。於一些案例中，於此方式中減少蝕刻時間可以減少暴露金屬半導體合金區域134的機會。於一些案例中，減少蝕刻時間亦可以減少蝕刻劑損壞或氧化在接觸開口122內之導電材料136或金屬半導體合金區域134的機會。
如圖17A至圖17B所示，蝕刻製程留下導電材料136的上部導電區域135及導電材料136的下部導電區域137。上部導電區域135可延伸於閘極遮罩116、第一ILD 94、及/或CESL 92之上部表面上方。於一些案例中，上部導電區域135可延伸於閘極遮罩116之彎曲的側壁及/或CESL 92之彎曲的頂部表面上方。上部導電區域135可罩覆金屬132之剩餘的部分。下部導電區域137可填充接觸開口122之底部部分且可罩覆金屬半導體合金區域134。於一些案例中，金屬132及/或金屬半導體合金區域134之剩餘的部分可延伸於下部導電區域137的側壁與接觸開口122的側壁(例如CESL 92或第一ILD 94的側壁)之間。於一些實施例中，下部導電區域137可具有一厚度，其在約3nm至約9nm的範圍中，且其它厚度是可能的。於一些案例中，留下下部導電區域137於金屬半導體合金區域134上方在隨後的製程步驟期間保護金屬半導體合金區域134。
於圖18A至圖18B中，依據一些實施例，一絕緣材料138係共形地沉積於接觸開口122內且於上部導電區域135上方。於一些實施例中，沉積於接觸開口122內之絕緣材料138可延伸於CESL 92之側壁上、於第一ILD 94之側壁上、及於下部導電區域137上。因為金屬132先前已從接觸開口122之側壁移除，絕緣材料138可實體地接觸CESL 92或第一ILD 94之側壁表面。於一些案例中，絕緣材料138亦可延伸於金屬132之暴露的表面上。
絕緣材料138可由對導電材料136之蝕刻具有高蝕刻選擇性之一或多個介電材料形成。可接受的介電材料可包括氮化矽、碳氮化矽、氮氧化矽、 氧碳氮化矽、或類似者，其可藉由一共形沉積製程來形成，諸如CVD、PECVD、ALD、PEALD、或類似者。於一些實施例中，絕緣材料138由相同於CESL 92之材料形成。可使用藉由任何可接受的製程所形成之其它絕緣材料。於一些實施例中，絕緣材料138由使用ALD之氮化矽形成。於一些實施例中，絕緣材料138可以形成具有一厚度，其在約5Å至約35Å的範圍中。其它厚度是可能的。
於圖19A至圖19B中，依據一些實施例，接觸開口122係延伸通過絕緣材料138以暴露下部導電區域137。接觸開口122可使用任何可接受的蝕刻製程來延伸，諸如對絕緣材料138之材料有選擇性者(例如以比導電材料136更快的速率選擇性地蝕刻絕緣材料138)。蝕刻製程可包括一乾蝕刻製程，且可為異向性，例如蝕刻製程可為包含諸如NH3、NF3、C4F6、C4F8、CH3F、類似者、或其組合之蝕刻劑的乾蝕刻製程。於一些實施例中，蝕刻製程包括在約100℃至約120℃之範圍中的溫度、在約3托(Torr)至約10托之範圍中的壓力、或在約10秒至約100秒之範圍中的時間。
其它蝕刻劑或蝕刻參數是可能的。於一些實施例中，可在實行蝕刻製程之後實行一或多個清洗製程。清洗製程可包含一乾製程(例如一灰化製程)及/或一濕化學製程。
於一些實施例中，一聚合物層(未顯示)在蝕刻製程期間係形成在結構之表面上。聚合物層例如可包含一CxFy聚合物、或類似者、或其它聚合物或類聚合物材料。聚合物層的組成分可取決於使用在蝕刻製程中的蝕刻劑。於一些實施例中，少的或沒有聚合物層形成於接觸開口122內之表面上，諸如在接觸開口122之底部處的表面或與靠近底部的表面。於一些實施例中，被聚合物層罩覆的表面在蝕刻製程期間係至少部分地受到蝕刻劑的保護，且因此未被聚合物層罩覆的表面可比被罩覆的表面蝕刻更多。此顯示於圖19A至圖19B中，於其中，少的或沒有聚合物層在接觸開口122之底部處形成於絕緣材料138上，且據此蝕 刻製程在接觸開口122之底部處移除絕緣材料138。被聚合物層罩覆之絕緣材料138在蝕刻製程之後剩餘。於一些案例中，絕緣材料138被聚合物層罩覆之一些部分可藉由蝕刻製程移除，諸如在聚合物層之厚度不足以提供蝕刻保護的區域。
於一些實施例中，在實行蝕刻製程之後，暴露下部導電區域137的部分，但是上部導電區域135及接觸開口122之側壁保持被絕緣材料138罩覆。於一些實施例中，在實行蝕刻製程之後，絕緣材料138可部分地延伸於下部導電區域137之頂部表面上方，例如，如於圖19A至圖19B中所示，靠近接觸開口122之側壁之下部導電區域137的部分在實行蝕刻製程之後保持被絕緣材料138罩覆。於此方式中，下部導電區域137可被暴露同時絕緣材料138罩覆在接觸開口122之外側或接觸開口122之側壁上之所有其它的金屬材料(例如金屬132、導電材料136、或其剩餘者)。於一些實施例中，在實行蝕刻製程之後，下部導電區域137可具有一厚度，其在約3nm至約9nm之範圍中。於一些實施例中，在實行蝕刻製程之後，下部導電區域137及下方的金屬半導體合金區域134的總厚度T1可在約7nm至約16nm的範圍中。其它厚度是可能的。
需注意到，在形成金屬半導體合金區域134及下部導電區域137之後，沉積及蝕刻絕緣材料138。於此方式中，下部導電區域137可保護金屬半導體合金區域134及磊晶的源極/汲極區域88在蝕刻絕緣材料138期間免於亦被蝕刻。如先前對圖7A至圖7B及圖14A至圖14B所描述，磊晶的源極/汲極區域88的上部區域可為高度摻雜以減少接觸電阻。據此，蝕刻磊晶的源極/汲極區域88可以移除這些高度摻雜上部區域的部分，其可以增加接觸電阻。因此，在形成沉積及蝕刻金屬半導體合金區域134及下部導電區域137之後沉積及蝕刻絕緣材料138可以允許磊晶的源極/汲極區域88之少的或沒有蝕刻，其可以改善隨後形成的源極/汲極接點140(見圖22A至圖23B)的接觸電阻及/或可靠度。
於圖20A至圖20B中，依據一些實施例，一導電材料139係沉積於在接觸開口122中之下部導電區域137上。導電材料139可類似於先前對圖16A至圖16B所描述的導電材料136，例如，導電材料139可為銅、銅合金、銀、金、鎢(例如無氟鎢(FFW))、鈷、鋁、鎳、釕、鉬、類似者、或其組合。於一些實施例中，導電材料139可為與導電材料136相同材料，例如，於一些實施例中，導電材料136及導電材料139兩者皆可為鎢，且其它材料是可能的。於其它實施例中，導電材料136及導電材料139可包含不同材料。於一些實施例中，導電材料139可沉積於下部導電區域137上至一厚度，其在約5nm至約20nm的範圍中，且其它厚度是可能的。
導電材料139可藉由一沉積製程來沉積，諸如PVD、CVD、ALD、或類似者。於一些實施例中，導電材料139可使用一選擇性沉積製程來沉積，選擇性沉積製程係選擇性地沉積導電材料139於下部導電區域137之導電材料136上且沉積少的或沒有導電材料139於絕緣材料138上。於一些案例中，使用選擇性沉積製程可以減少沉積導電材料139於不需要的區域的機會，諸如於接觸開口122之外側的表面上。需注意到，在沉積金屬132及導電材料136之後沉積絕緣材料138允許絕緣材料138罩覆在接觸開口122之外側或在接觸開口122之側壁上的金屬材料(例如金屬132、導電材料136、或其剩餘者)。於此方式中罩覆金屬材料可以減少選擇性地沉積的導電材料139沉積於不需要的表面上的機會，例如，如果暴露剩餘在接觸開口122之側壁上的金屬，一些不需要的導電材料139可選擇性地沉積在那剩餘金屬上，其可以導致無效、缺陷、不完全地填充、較差品質材料、增加電阻、或其它問題。藉由在接觸開口122之外側或在接觸開口122之側壁上以絕緣材料138罩覆金屬材料，可以保持選擇性且可以減少導電材料139沉積於不需要的區域中的機會。做為一範例，於一些實施例中，導電材料139可為一無氟鎢(FFW)，其使用一選擇性CVD製程沉積。於一些實施例中，選擇性 CVD製程可使用前導物(precursors)，諸如WCl5、WF6、WCO6、類似者、或其組合。於一些實施例中，選擇性CVD製程可使用在約400℃至約500℃之範圍中的溫度、在約20托至約30托之範圍中的壓力、或在約100秒至約300秒之範圍中的時間。其它前導物或沉積製程是可能的。
於圖21A至圖21B中，依據一些實施例，沉積額外的導電材料139以至少部分地填充接觸開口122之剩餘的區域。額外的導電材料139可沉積於顯示在圖20A至圖20B之先前沉積的導電材料139上。額外的導電材料139可使用用於顯示於圖20A至圖20B中之先前沉積的導電材料139的相同沉積製程來沉積，或者可使用不同的沉積製程來沉積，例如，額外的導電材料139可以藉由一沉積製程來沉積，諸如PVD、CVD(包括選擇性CVD)、ALD、或類似者。於一些實施例中，顯示於圖20A至圖20B中的導電材料139及顯示於圖21A至圖21B中的導電材料139係以相同連續沉積步驟來沉積。在沉積額外的導電材料139之後，導電材料139之一頂部表面可低於、約齊平於、或高於絕緣材料138之一頂部表面。
於圖22A至圖22B中，依據一些實施例，實行一移除製程以移除絕緣材料138、導電材料139、上部導電區域135、及金屬132之過量的部分，從而形成源極/汲極接點140及接觸間隔物142。於一些實施例中，移除製程包含一平坦化製程，諸如一化學機械拋光(CMP)、一回蝕製程、其組合、或類似者。移除製程可移除絕緣材料138、導電材料139、上部導電區域135、及/或金屬132在閘極遮罩116、CESL 92、及/或第一ILD 94之頂部表面上方的部分。於此方式中，移除製程可暴露閘極遮罩116。於一些實施例中，移除製程移除閘極遮罩116、CESL 92、及/或第一ILD 94的部分。圖22C例示一實施例，其類似於圖22A所示的實施例，除了一氮化物層133(見圖15C)以形成於金屬半導體合金區域134上。
在移除製程之後，剩餘的導電材料139及下方的下部導電區域137形成源極/汲極接點140。於此方式中，源極/汲極接點140可包含由剩餘的導電材 料139形成的上部接觸區域141及由下部導電區域137形成的下部接觸區域143。於一些實施例中，源極/汲極接點140可具有一高度，其在約35nm至約50nm的範圍中，且相鄰的源極/汲極接點140可分隔達一距離，其在約10nm至約20nm的範圍中。其它高度或分隔距離是可能的。於一些實施例中，上部接觸區域141可具有一高度H1，其在約20nm至約30nm的範圍中，且下部接觸區域143可具有一高度H2，其在約2.5nm至約5nm的範圍中。於一些實施例中，H1：H2的比值可介於約4：1與約12：1之間。於一些實施例中，源極/汲極接點140具有一高度H1，其在它的總高度的約70%與約90%之間(例如高度等於H1+H2)。
於一些實施例中，上部接觸區域141可具有一寬度W1，其小於下部接觸區域143之一寬度W2。上部接觸區域141之寬度W1可小於下部接觸區域143之寬度W2，因為接觸間隔物142(以下描述)形成於上部接觸區域141的側壁上。於一些案例中，以一較大的寬度形成下部接觸區域143可增加源極/汲極接點140的接觸面積並減少接觸電阻。於一些案例中，寬度W1與寬度W2之間的差異可使源極/汲極接點140具有一”倒置蘑菇”形狀，如圖22A至圖22B所示。圖22D顯示圖22A之剖面圖之一簡化的例示，於其中，著重源極/汲極接點140，強調”倒置蘑菇”形狀。上部接觸區域141或下部接觸區域143可各具有實質上垂直的側壁或為斜角的側壁。於一些實施例中，上部接觸區域141可具有一寬度W1，其在約8nm至約11nm的範圍中，且下部接觸區域143可具有一寬度W2，其在約12nm至約16nm的範圍中。於一些實施例中，下部接觸區域143可從上部接觸區域141突出一距離D3，其在約0.5nm至約2.5nm的範圍中。於一些實施例中，W1：W2的比值可在約1：1與約2：1之間。其它寬度、距離、或比值是可能的。於一些實施例中，靠近下部接觸區域143的上部接觸區域141可相對於水平面具有一角度A1，其在約40°至約105°的範圍中，且其它角度是可能的。
在移除製程之後，絕緣材料138之剩餘的部分形成接觸間隔物142。接觸間隔物142環繞源極/汲極接點140的上部接觸區域141。於一些案例中，接觸間隔物142可以減少源極/汲極接點140與閘極電極114之間之嚴重洩漏的機會。接觸間隔物142可延伸於下部導電區域137與源極/汲極接點140之頂部表面之間之源極/汲極接點140的側壁上，且可延伸於源極/汲極接點140之下部導電區域137的頂部表面上。接觸間隔物142可實體地延伸於閘極遮罩116、CESL 92、及/或第一ILD 94之表面上。於一些實施例中，接觸間隔物142係藉由CESL 92而與閘極遮罩116之側壁實體地分隔。於一些實施例中，接觸間隔物142的側壁係沒有金屬132，且於一些案例中，接觸間隔物142的底部表面可實體地接觸金屬132之部分。於此方式中，接觸間隔物142可分隔上部接觸區域141與閘極遮罩116、CESL 92、及/或第一ILD 94。於一些實施例中，接觸間隔物142可具有一厚度T2，其在約0.4nm至約3.5nm的範圍中。接觸間隔物142的厚度T2可實質上均勻的或可於接觸間隔物142之頂部與底部之間改變，例如，於一些實施例中，接觸間隔物142靠近接觸間隔物142之頂部的厚度T2大於靠近接觸間隔物142之底部的厚度T2。於一些案例中，靠近接觸間隔物142之頂部的厚度T2可於約0.5nm與約2nm之間，其大於靠近接觸間隔物142之底部的厚度T2。其它厚度或厚度的變化是可能的。
在移除製程之後，閘極遮罩116、第一ILD 94、接觸間隔物142、及源極/汲極接點140的頂部表面可為共平面(在製程變化中)。於一些實施例中，移除製程暴露CESL 92的頂部表面，其亦可與其它頂部表面共平面。於一些實施例中，減少閘極遮罩116的高度直到閘極遮罩116及CESL 92的頂部表面共平面(在製程變化中)，以使接觸間隔物142藉由CESL 92而與閘極遮罩116的側壁實體地分隔。
於一些實施例中，在移除製程之後，導電材料136及/或金屬132的部分可剩餘在閘極遮罩116及/或CESL 92上。圖23A至圖23B例示一範例實施例，於其中，係顯現在移除製程之後的導電材料136之剩餘部分136’及金屬132之剩餘部分132’。於一些案例中，剩餘部分132’及/或剩餘部分136’可定位在接觸間隔物142與閘極遮罩116之間及/或在接觸間隔物142與CESL 92之間。於一些實施例中，接觸間隔物142係藉由剩餘部分132’及/或剩餘部分136’而與閘極遮罩116之側壁實體地分隔。剩餘部分132’及剩餘部分136’可來自於先前沉積於閘極遮罩116或CESL 92之上部部分上的導電材料136或金屬132，諸如於閘極遮罩116或CESL 92之彎曲的側壁或彎曲的頂部表面上。於一些案例中，導電材料136之剩餘部分136’可具有在約0.5nm與約2nm之範圍中的寬度或在約0.5nm與約4nm之範圍中的高度，且具有其它尺寸或形狀之剩餘部分136’是可能的。於一些案例中，剩餘部分132’及/或剩餘部分136’可具有頂部表面，其與閘極遮罩116、接觸間隔物142、及/或源極/汲極接點140共平面。
於圖24A至圖24B中，一第二層間介電質(ILD)154係沉積於第一ILD 94、閘極遮罩116、源極/汲極接點140、及接觸間隔物142上方。於一些實施例中，第二ILD 154係為一流動薄膜，其藉由一流動CVD方法形成。於一些實施例中，第二ILD 154係由一介電材料形成，諸如PSG、BSG、BPSG、USG、或類似者，其可藉由任何合適的方法來沉積，諸如CVD、PECVD、或類似者。於一些實施例中，一蝕刻停止層(ESL)152形成於第二ILD 154與第一ILD 94、閘極遮罩116、源極/汲極接點140、及接觸間隔物142之間。ESL 152可包括一介電材料，諸如氮化矽、氧化矽、氮氧化矽、或類似者，其對第二ILD 154之蝕刻具有一高蝕刻選擇性。
於圖25A至圖25B中，形成源極/汲極接點162及閘極接點164以分別地接觸源極/汲極接點140及閘極電極114。源極/汲極接點162係實體地及電性 地耦接源極/汲極接點140。閘極接點164係實體地及電性地耦接閘極電極114。於一些實施例中，一或多個源極/汲極接點162及一或多個閘極接點164可一起形成為一連續的導電特徵(未顯示)。
做為形成源極/汲極接點162及閘極接點164之一範例，開口係形成通過第二ILD 154及ESL 152。開口可使用可接受的光刻及蝕刻技術來形成。諸如一擴散障壁層、一黏著層、或類似者之一襯料(未單獨顯示)及一導電材料係形成於開口中。襯料可包括鈦、氮化鈦、鉭、氮化鉭、或類似者。導電材料可為銅、銅合金、銀、金、鎢、鈷、鋁、鎳、或類似者。於一些實施例中，導電材料係相同於源極/汲極接點140之導電材料139，其可以減少界面電阻。可實行諸如一CMP之一平坦化製程以從第二ILD 154之頂部表面移除過量的材料。剩餘的襯料及導電材料形成源極/汲極接點162及閘極接點164於開口中。源極/汲極接點162及閘極接點164可以不同的製程來形成，或者可以相同的製程來形成。雖然顯示成形成為相同的剖面，需理解到源極/汲極接點162及閘極接點164各者可形成為不同的剖面，其可避免接點短路。
圖26A至圖35B依據一些實施例例示形成與磊晶的源極/汲極區域88電性接觸之源極/汲極接點240(見圖35A至圖35B)的中間步驟。描述於圖26A至圖35B之製程中用於形成源極/汲極接點240的一些材料、特徵、或步驟係類似於描述於圖2A至圖22B之製程中用於形成源極/汲極接點140之材料、特徵、或步驟。據此，類似的材料、特徵、或步驟的一些細節不再重複，例如，描述於圖26A至圖26B之步驟可在類似於圖16A至圖16B所示的結構上實行，其可使用類似於那些描述於圖2至圖16B的技術來形成。如此，在圖26A至圖26B之前的一些步驟可類似於那些先前描述於圖2至圖16B者且不再重複。圖26A、27A、28A、29A、30A、31A、32A、33A、34A、及35A係為剖面圖，其例示沿著與圖1中之參考剖 面A-A’類似的剖面。圖26B、27B、28B、29B、30B、31B、32B、33B、34B、及35B係為剖面圖，其例示沿著與圖1中之參考剖面B-B’類似的剖面。
圖26A至圖35B用於形成源極/汲極接點240之製程具有一些類似於圖2A至圖22B用於形成源極/汲極接點140之製程的優點，例如，藉由在形成金屬半導體合金區域134之後沉積一絕緣材料138(見圖32A至圖32B)且沉積一導電材料136於接觸開口122中(見圖16A至圖16B)，可在絕緣材料138(見圖33A至圖33B)之蝕刻期間避免蝕刻磊晶的源極/汲極區域88或金屬半導體合金區域134。額外地，絕緣材料138可沉積為一包覆層，其罩覆接觸開口122外側及接觸開口122之側壁上的所有金屬材料，使得隨後的選擇性沉積製程(見圖34A至圖34B)不太可能在不需要的區域中沉積導電材料。
圖26A至圖26B依據一些實施例例示沉積一光阻210於一結構上方，前述結構類似於圖16A至圖16B所示之結構。光阻210可填充接觸開口122(見圖16A至圖16B)且罩覆導電材料136。於一些實施例中，光阻210可包含沉積於晶粒上方之一多層光阻結構之一或多個層，例如，於一些案例中，光阻210可為一底部抗反射塗層(BARC)。
於圖27A至圖27B中，依據一些實施例，光阻210係部分地凹陷。光阻210可例如使用一濕化學製程或類似者來部分地凹陷。於一些實施例中，凹陷光阻210暴露罩覆閘極遮罩116、第一ILD 94、及/或CESL 92之上部部分的導電材料136。在凹陷光阻210之後，在接觸開口122之下部部分內之導電材料136保持被光阻210罩覆。
於圖28A至圖28B中，依據一些實施例，實行一蝕刻製程以移除導電材料136及金屬132之過量的部分。蝕刻製程例如可包括一濕蝕刻製程，其類似於先前對圖17A至圖17B所描述之濕蝕刻製程。於一些案例中，光阻210可保護導電材料136之罩覆的部分免受蝕刻製程。於此方式中，蝕刻製程可移除導電材 料136及金屬132未被光阻210罩覆的部分。蝕刻製程可暴露閘極遮罩116、第一ILD 94、及/或CESL 92的表面。圖28A至圖28B顯示導電材料136及金屬132之剩餘的部分為具有大約與光阻210之一頂部表面齊平的頂部表面，但於其它案例中，導電材料136及/或金屬132可具有高於或低於光阻210之頂部表面的頂部表面。
於圖29A至圖29B中，光阻210可使用一合適的製程來移除，諸如一灰化製程。於一些案例中，可在移除光阻210之後實行一清洗製程。在移除光阻210之後，金屬132及導電材料136可部分地或全部地罩覆接觸開口122的側壁。
於圖30A至圖30B中，依據一些實施例，實行一蝕刻製程以從接觸開口122之側壁移除導電材料136及金屬132。於一些實施例中，蝕刻製程可包括一濕蝕刻製程。濕蝕刻製程可類似於對圖17A至圖17B所描述的製程。在實行蝕刻製程之後，導電材料136之下部導電區域245保持在接觸開口122中。下部導電區域245可實質地罩覆金屬半導體合金區域134及磊晶的源極/汲極區域88。
於圖31A至圖31B中，依據一些實施例，一導電材料沉積於接觸開口122中的下部導電區域245上，形成中間導電區域243。導電材料可類似於先前對圖20A至圖20B所描述之導電材料139，且可使用類似的技術來沉積，例如，導電材料可為一無氟鎢(FFW)，其使用一選擇性CVD製程來沉積。其它材料或沉積技術是可能的。於一些案例中，接觸開口122之側壁、閘極遮罩116之上部部分、及/或第一ILD 94之上部部分可在形成中間導電區域243之後沒有導電材料。因為金屬132先前已從接觸開口122之側壁移除，中間導電區域243之導電材料可實體地接觸CESL 92及/或第一ILD 94之側壁表面。
於圖32A至32B中，依據一些實施例，一絕緣材料138係共形地沉積於接觸開口122內及於中間導電區域243上方。絕緣材料138可類似於先前對圖18A至圖18B所描述之絕緣材料138，且可使用類似的技術來形成。於一些實施例 中，沉積於接觸開口122內之絕緣材料138亦可延伸於CESL 92之側壁上及第一ILD 94之側壁上。因為金屬132先前已從接觸開口122之側壁移除，絕緣材料138可實體地接觸CESL 92及/或第一ILD 94的側壁表面。
於圖33A至圖33B中，依據一些實施例，實行一蝕刻製程以延伸接觸開口122通過絕緣材料138，以暴露中間導電區域243。蝕刻製程可類似於先前對圖19A至圖19B所描述之蝕刻製程。在實行蝕刻製程之後，暴露中間導電區域243之部分，但接觸開口122之側壁保持被絕緣材料138罩覆，且閘極遮罩116、CESL 92、及第一ILD 94之上部部分保持被絕緣材料138罩覆。藉由在沉積絕緣材料138之前形成中間導電區域243及下部導電區域245，在蝕刻絕緣材料138期間可避免蝕刻磊晶的源極/汲極區域88或金屬半導體合金區域134。
於圖34A至圖34B中，依據一些實施例，沉積額外的導電材料214以至少部分地填充接觸開口122之剩餘的區域。額外的導電材料214可沉積於先前沉積的中間導電區域243之導電材料上。額外的導電材料214可使用用於先前沉積的中間導電區域243之導電材料之相同的沉積製程來沉積，或者使用不同的沉積製程來沉積。額外的導電材料214可類似於對圖21A至圖21B所描述之額外的導電材料139，且可使用類似的技術來沉積。
於圖35A至圖35B中，依據一些實施例，實行一移除製程以移除絕緣材料138及導電材料214之過量的部分，從而形成源極/汲極接點240及接觸間隔物242。於一些實施例中，移除製程包含一平坦化製程，諸如一化學機械拋光(CMP)、一回蝕製程、其組合、或類似者。移除製程可類似於先前對圖22A至圖22B所描述之移除製程。移除製程可暴露閘極遮罩116、CESL 92、及/或第一ILD 94。於一些實施例中，移除製程移除閘極遮罩116、CESL 92、及/或第一ILD 94的部分。
在移除製程之後，剩餘的導電材料214在中間導電區域243上形成上部導電區域241。上部導電區域241、中間導電區域243、及下方的下部導電區域245形成源極/汲極接點240。於一些實施例中，下部導電區域245的側壁係至少部分地被金屬132罩覆。於一些實施例中，中間導電區域243的側壁係沒有金屬132，且可實體地接觸CESL 92及第一ILD 94。於一些實施例中，上部導電區域241係沒有金屬132且係藉由接觸間隔物242(見下述)而與CESL 92及第一ILD 94分隔。於一些實施例中，上部導電區域241可具有一高度H3，其在約10nm至約20nm的範圍中，中間導電區域243可具有一高度H4，其在約5nm至約15nm的範圍中，且下部導電區域245可具有一高度H5，其在約3nm至約6nm的範圍中。其它高度是可能的。
於一些實施例中，上部導電區域241可具有一寬度，其小於中間導電區域243的寬度及/或下部導電區域245的寬度。於一些案例中，上部導電區域241、中間導電區域243、及下部導電區域245之寬度之間的差異可使源極/汲極接點240具有一”倒置蘑菇”形狀，如圖35A至圖35B所示。於一些實施例中，中間導電區域243可從上部導電區域241突出一距離D4，其在約0.5nm至約2.5nm的範圍中。其它寬度或距離是可能的。於一些實施例中，靠近中間導電區域243的上部導電區域241可相對於水平面具有一角度A2，其在約40°至約105°的範圍中，且其它角度是可能的。
在移除製程之後，絕緣材料138之剩餘的部分形成接觸間隔物242。接觸間隔物242環繞源極/汲極接點240的上部導電區域241。接觸間隔物242可實體地延伸於閘極遮罩116、CESL 92、及/或第一ILD 94的表面上。於一些實施例中，接觸間隔物242係藉由CESL 92而與閘極遮罩116之側壁實體地分隔。於一些實施例中，接觸間隔物242係沒有金屬132。於此方式中，接觸間隔物242可分隔上部導電區域241與閘極遮罩116、CESL 92、及/或第一ILD 94。在移除製程 之後，閘極遮罩116、第一ILD 94、接觸間隔物242、及源極/汲極接點240的頂部表面可為共平面(在製程變化中)。於一些實施例中，移除製程暴露CESL 92的頂部表面，其亦可與其它頂部表面共平面。於一些實施例中，閘極遮罩116之高度係減少直到閘極遮罩116及CESL 92的頂部表面共平面(在製程變化中)，使得接觸間隔物142藉由CESL 92而與閘極遮罩116之側壁實體地分隔。
所揭示的FinFET實施例亦可應用至奈米結構裝置，諸如奈米結構(例如奈米片、奈米線、全環繞閘極、或類似者)場效電晶體(NSFETs)。於一NSFET之實施例中，鰭片係藉由以圖案化通道層及犧牲層之交替層的堆疊所形成之奈米結構來置換。虛設閘極結構及源極/汲極區域係以類似於上述實施例之方式來形成。在移除虛設閘極結構之後，犧牲層可以部分地或全部地在通道區域中移除。置換的閘極結構係以類似於上述實施例之方式來形成，置換的閘極結構可部分地或完全地填充藉由移除犧牲層所留下的開口，且置換的閘極結構可部分地或完全地環繞NSFET裝置之通道區域中的通道層。對於置換的閘極結構及源極/汲極區域之ILDs及接點可以類似於上述實施例之方式來形成。一奈米結構裝置可以如美國專利申請案公開號2016/0365414所揭示的來形成，其全文在此以參考的方式併入。
做為一範例，依據一些實施例，圖36A、圖36B、及圖36C例示一NSFET裝置的剖面圖。圖36A係為沿著類似於圖1之參考剖面A-A’之剖面例示的剖面圖，圖36B係為沿著類似於圖1之參考剖面B-B’之剖面例示的剖面圖，且圖36C係為沿著類似於圖1之參考剖面C-C’之剖面例示的剖面圖。例示於圖36A至圖36C中的結構係類似於例示於圖25A至圖25B中的結構，除了以奈米結構302(見下述)來替代鰭片52，且相似特徵藉由相似參考符號來標示。據此，相似特徵的描述在此不再重複，例如，顯示於圖36A至圖36C中之NSFET包括源極/汲極接點140，其係類似於圖25A至圖25B中所示之源極/汲極接點140且其可使用類似的製 程來形成。於其它實施例中，源極/汲極接點140可類似於在此描述之其它實施例且可使用類似的製程來形成。
替代鰭片52(見圖25A至圖25B)，例示於圖36A至圖36C中的結構包含奈米結構302，使得閘極堆疊(例如閘極介電質112及閘極電極114)之部分盤繞奈米結構302。於一些實施例中，閘極堆疊盤繞奈米結構302的部分係藉由間隔物306而與相鄰之磊晶的源極/汲極區域88絕緣。於一些實施例中，奈米結構302可使用類似於基體50之材料來形成，且在此不再重複敘述。於一些實施例中，奈米結構302及基體50包含相同材料。於其它實施例中，奈米結構302及基體50包含不同材料。間隔物306可包含諸如氮化矽或氮氧化矽之材料，且可利用任何合適的材料，諸如低介電常數(低k)材料，其具有一k值小於約3.5。
上述實施例可達成一些優點。源極/汲極接點140(及源極/汲極接點240)可形成具有改善的良率及減少電阻。在沉積絕緣材料138之前初始地沉積導電材料136而在接觸開口122內形成下部導電區域137可以允許在絕緣材料138蝕刻期間很少或不蝕刻磊晶的源極/汲極區域88或金屬半導體合金區域134以形成接觸間隔物142。於此方式中減少磊晶的源極/汲極區域88之蝕刻可以允許源極/汲極接點140接觸具有高度摻雜之磊晶的源極/汲極區域88之區域其可以減少接觸電阻。藉由沉積導電材料136於金屬半導體合金區域134上方，可減少損壞或蝕刻金屬半導體合金區域134的機會。額外地，絕緣材料138可以在隨後的導電材料139之選擇性沉積期間罩覆金屬材料或金屬殘物，且因此減少導電材料139沉積於裝置中之不需要的區域，諸如於接觸開口122之外側的表面上。可因此改善製造良率及裝置效能。
依據本揭示之一實施例，揭示一種方法，包括：沉積一層間介電質(ILD)於一源極/汲極區域上方；形成一接觸開口通過該層間介電質，其中該接觸開口暴露該源極/汲極區域；形成一金屬半導體合金區域於該源極/汲極區域 上；沉積一第一導電材料層於該金屬半導體合金區域上；沉積一絕緣材料於沿著該接觸開口之側壁及於該第一導電材料層上方；蝕刻該絕緣材料以暴露該第一導電材料層，其中在蝕刻該絕緣材料之後，該絕緣材料沿著該接觸開口之側壁延伸；以及沉積一第二導電材料層於該第一導電材料層上。於一實施例中，該第一導電材料層延伸於該層間介電質之一頂部表面上方。於一實施例中，沉積該第一導電材料層亦沉積該第一導電材料層於該接觸開口之側壁上，且該方法包括在沉積該絕緣材料之前實行一蝕刻製程以從該接觸開口之側壁移除該第一導電材料層。於一實施例中，該絕緣材料包括氮化矽。於一實施例中，在蝕刻該絕緣材料期間沒有發生蝕刻該源極/汲極區域。於一實施例中，沉積一第二導電材料層包括一選擇性的CVD製程。於一實施例中，形成一金屬半導體合金區域包括沉積一金屬層於該接觸開口之側壁上及於該源極/汲極區域上，其中該金屬層於該第一導電材料層與該層間介電質之間延伸。於一實施例中，該第一導電材料層具有大於該第二導電材料層之一寬度。於一實施例中，該絕緣材料之側壁實體地接觸該層間介電質。
依據本揭示之一實施例，揭示一種方法，包括：形成一源極/汲極區域相鄰於一閘極結構；沉積一接觸蝕刻停止層(CESL)於該源極/汲極區域上；形成一接觸開口通過該接觸蝕刻停止層，該接觸開口暴露該源極/汲極區域及該接觸蝕刻停止層之一側壁；形成一矽化物區域於該源極/汲極區域上；共形地沉積一導電材料於該閘極結構上方、於該矽化物區域上、及於該接觸蝕刻停止層之該側壁上；實行一第一蝕刻製程於該導電材料上以暴露該接觸蝕刻停止層之該側壁，其中該導電材料在該第一蝕刻製程之後剩餘於該矽化物區域上；共形地沉積一絕緣材料於該導電材料上及於該接觸蝕刻停止層之暴露的該側壁上；實行一第二蝕刻製程於該絕緣材料上以暴露該導電材料，其中該絕緣材料在該第二蝕刻製程之後剩餘於該接觸蝕刻停止層上；以及在該第二蝕刻製程之後， 以該導電材料填充該接觸開口。於一實施例中，該絕緣材料藉由該導電材料而與該矽化物區域分隔。於一實施例中，該導電材料之一部分在該第一蝕刻製程之後剩餘於該閘極結構上方，其中該絕緣材料係沉積於該導電材料之該部分上。於一實施例中，該第一蝕刻製程包括一濕蝕刻製程。於一實施例中，該矽化物區域包括一矽氮化物區域。於一實施例中，該導電材料係為鎢。
依據本揭示之一實施例，揭示一種裝置，包括：一閘極結構，於一基體之一通道區域上；一閘極遮罩，於該閘極結構上；一源極/汲極區域，接合該通道區域；一源極/汲極接點，連接至該源極/汲極區域，該源極/汲極接點包括：一下部接觸區域，覆蓋該源極/汲極區域；及一上部接觸區域，於該下部接觸區域上；以及一接觸間隔物，圍繞該上部接觸區域，其中該接觸間隔物係於該下部接觸區域上方。於一實施例中，該接觸間隔物實體地接觸該閘極遮罩之一側壁。於一實施例中，該裝置包括一導電材料區域，其於該接觸間隔物與該閘極遮罩之間，其中該導電材料區域係藉由該接觸間隔物而與該源極/汲極接點分隔，其中該源極/汲極接點包括該導電材料。於一實施例中，該下部接觸區域從該上部接觸區域側向地突出。於一實施例中，該裝置包括：一金屬半導體合金區域，於該源極/汲極區域與該源極/汲極接點之該下部接觸區域之間，其中該接觸間隔物沒有該金屬半導體合金區域。
以上概述了數個實施方式的特徵，以便本領域具有通常知識者可較佳地瞭解本揭示內容的各方面。本領域具有通常知識者將瞭解，他們可能容易地使用本揭示內容，作為其它製程與結構之設計或修改的基礎，以實現與在此介紹的實施方式之相同的目的，及/或達到相同的優點。本領域具有通常知識者亦會瞭解，與這些均等的建構不脫離本揭示內容的精神與範圍，並且他們可能在不脫離本揭示內容的精神與範圍的情況下，進行各種改變、替換、與變更。
50:基體
52:鰭片
56:絕緣區域/淺溝槽絕緣(STI)區域
58:通道區域
88:(磊晶的)源極/汲極區域
112:閘極介電質
114:閘極電極

Claims (10)

  1. 一種形成半導體裝置的方法，包含：沉積一層間介電質(ILD)於一源極/汲極區域上方；形成一接觸開口通過該層間介電質，其中該接觸開口暴露該源極/汲極區域；形成一金屬半導體合金區域於該源極/汲極區域上；沉積一第一導電材料層於該金屬半導體合金區域上；沉積一絕緣材料於沿著該接觸開口之側壁及於該第一導電材料層上方；蝕刻該絕緣材料以暴露該第一導電材料層，其中在蝕刻該絕緣材料之後，該絕緣材料沿著該接觸開口之側壁延伸；以及沉積一第二導電材料層於該第一導電材料層上。
  2. 如請求項1所述之方法，其中沉積該第一導電材料層亦沉積該第一導電材料層於該接觸開口之側壁上，且在沉積該絕緣材料之前進一步包含實行一蝕刻製程以從該接觸開口之側壁移除該第一導電材料層。
  3. 如請求項1所述之方法，其中形成一金屬半導體合金區域包含沉積一金屬層於該接觸開口之側壁上及於該源極/汲極區域上，其中該金屬層於該第一導電材料層與該層間介電質之間延伸。
  4. 如請求項1所述之方法，其中該絕緣材料之側壁實體地接觸該層間介電質。
  5. 一種形成半導體裝置的方法，包含：形成一源極/汲極區域相鄰於一閘極結構；沉積一接觸蝕刻停止層(CESL)於該源極/汲極區域上；形成一接觸開口通過該接觸蝕刻停止層，該接觸開口暴露該源極/汲極區域及該接觸蝕刻停止層之一側壁； 形成一矽化物區域於該源極/汲極區域上；共形地沉積一導電材料於該閘極結構上方、於該矽化物區域上、及於該接觸蝕刻停止層之該側壁上；實行一第一蝕刻製程於該導電材料上以暴露該接觸蝕刻停止層之該側壁，其中該導電材料在該第一蝕刻製程之後剩餘於該矽化物區域上；共形地沉積一絕緣材料於該導電材料上及於該接觸蝕刻停止層之暴露的該側壁上；實行一第二蝕刻製程於該絕緣材料上以暴露該導電材料，其中該絕緣材料在該第二蝕刻製程之後剩餘於該接觸蝕刻停止層上；以及在該第二蝕刻製程之後，以該導電材料填充該接觸開口。
  6. 如請求項5所述之方法，其中該絕緣材料藉由該導電材料而與該矽化物區域分隔。
  7. 一種半導體裝置，包含：一閘極結構，於一基體之一通道區域上；一閘極遮罩，於該閘極結構上；一源極/汲極區域，接合該通道區域；一源極/汲極接點，連接至該源極/汲極區域，該源極/汲極接點包含：一下部接觸區域，覆蓋該源極/汲極區域；及一上部接觸區域，於該下部接觸區域上；以及一接觸間隔物，圍繞該上部接觸區域，其中該接觸間隔物係於該下部接觸區域上方。
  8. 如請求項7所述之半導體裝置，其中該接觸間隔物實體地接觸該閘極遮罩之一側壁。
  9. 如請求項7所述之半導體裝置，進一步包含一導電材料區域，其於該接觸間隔物與該閘極遮罩之間，其中該導電材料區域係藉由該接觸間隔物而與該源極/汲極接點分隔，其中該源極/汲極接點包含該導電材料。
  10. 如請求項7所述之半導體裝置，進一步包含：一金屬半導體合金區域，於該源極/汲極區域與該源極/汲極接點之該下部接觸區域之間，其中該接觸間隔物沒有該金屬半導體合金區域。
TW111114415A 2021-11-12 2022-04-15 半導體裝置及其形成方法 TWI824483B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163278535P 2021-11-12 2021-11-12
US63/278,535 2021-11-12
US17/651,721 US20230155004A1 (en) 2021-11-12 2022-02-18 Transistor source/drain contacts and methods of forming the same
US17/651,721 2022-02-18

Publications (2)

Publication Number Publication Date
TW202320230A TW202320230A (zh) 2023-05-16
TWI824483B true TWI824483B (zh) 2023-12-01

Family

ID=85574724

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111114415A TWI824483B (zh) 2021-11-12 2022-04-15 半導體裝置及其形成方法

Country Status (3)

Country Link
US (1) US20230155004A1 (zh)
CN (1) CN115841991A (zh)
TW (1) TWI824483B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170222008A1 (en) * 2016-01-29 2017-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US20170288031A1 (en) * 2016-04-04 2017-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
US20180308952A1 (en) * 2017-04-20 2018-10-25 International Business Machines Corporation Thermally stable salicide formation for salicide first contacts
TW202046452A (zh) * 2019-02-08 2020-12-16 美商應用材料股份有限公司 半導體元件，製作半導體元件之方法，及處理系統
US20210226021A1 (en) * 2020-01-21 2021-07-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and formation method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985134B1 (en) * 2016-11-29 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods of forming FinFETs
US10037918B2 (en) * 2016-11-29 2018-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of fabricating the same
KR20210104260A (ko) * 2020-02-17 2021-08-25 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170222008A1 (en) * 2016-01-29 2017-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US20170288031A1 (en) * 2016-04-04 2017-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
US20180308952A1 (en) * 2017-04-20 2018-10-25 International Business Machines Corporation Thermally stable salicide formation for salicide first contacts
TW202046452A (zh) * 2019-02-08 2020-12-16 美商應用材料股份有限公司 半導體元件，製作半導體元件之方法，及處理系統
US20210226021A1 (en) * 2020-01-21 2021-07-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and formation method thereof

Also Published As

Publication number Publication date
US20230155004A1 (en) 2023-05-18
TW202320230A (zh) 2023-05-16
CN115841991A (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
US11456383B2 (en) Semiconductor device having a contact plug with an air gap spacer
US11004725B2 (en) Method of forming a FinFET device with gaps in the source/drain region
US20220359755A1 (en) Finfet device and method
EP3945593A1 (en) Transistor gate structure and methods of forming the same
US11652171B2 (en) Contact for semiconductor device and method of forming thereof
US20230378261A1 (en) Semiconductor Device and Method of Forming Same
TW202109623A (zh) 形成半導體裝置的方法
US11075120B2 (en) FinFET device and method
US20230369325A1 (en) Transistor source/drain contacts and methods of forming the same
US20220328319A1 (en) Transistor Gate Structure and Method of Forming
US11404554B2 (en) Transistor gates and method of forming
TWI824483B (zh) 半導體裝置及其形成方法
TW202118067A (zh) 半導體裝置
TWI844100B (zh) 半導體裝置的形成方法
TWI827115B (zh) 半導體裝置及其形成方法
US20230223302A1 (en) Contact features of semiconductor device and method of forming same
US20240339524A1 (en) Semiconductor contact structures and methods
US11557518B2 (en) Gapfill structure and manufacturing methods thereof
US20240021619A1 (en) Finfet device and method
US11978676B2 (en) Semiconductor structure and method of forming the same
TWI821698B (zh) 半導體元件及其製造方法
US20240282569A1 (en) Semiconductor Device and Methods of Forming the Same
US20230043635A1 (en) Semiconductor device and method
US20230155006A1 (en) Semiconductor Device and Method
US20230260836A1 (en) Contact features of semiconductor device and method of forming same