TWI820531B - 訊號處理電路及其鏈路初始化方法 - Google Patents
訊號處理電路及其鏈路初始化方法 Download PDFInfo
- Publication number
- TWI820531B TWI820531B TW110145199A TW110145199A TWI820531B TW I820531 B TWI820531 B TW I820531B TW 110145199 A TW110145199 A TW 110145199A TW 110145199 A TW110145199 A TW 110145199A TW I820531 B TWI820531 B TW I820531B
- Authority
- TW
- Taiwan
- Prior art keywords
- displayport
- circuit
- link
- source device
- auxiliary
- Prior art date
Links
- 238000012545 processing Methods 0.000 title claims abstract description 59
- 238000011423 initialization method Methods 0.000 title claims description 16
- 238000012549 training Methods 0.000 claims description 88
- 238000000034 method Methods 0.000 claims description 35
- 238000001514 detection method Methods 0.000 description 21
- 230000005540 biological transmission Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 101150018075 sel-2 gene Proteins 0.000 description 2
- 230000002860 competitive effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
- H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
- H04N21/4363—Adapting the video stream to a specific local network, e.g. a Bluetooth® network
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2352/00—Parallel handling of streams of display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
- G09G2370/042—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller for monitor identification
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/20—Details of the management of multiple sources of image data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/22—Detection of presence or absence of input display information or of connection or disconnection of a corresponding information source
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Communication Control (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
本發明公開了符合DisplayPort標準且操作在作為一DisplayPort接收裝置的一顯示裝置的一種訊號處理電路。訊號處理電路包括複數個輔助物理電路以及用來從顯示裝置的複數個DisplayPort連接器中的一個接收一第一訊號的一主物理電路。顯示裝置連接至一第一DisplayPort來源裝置。僅有一第一輔助物理電路能接收來自連接至第一DisplayPort來源裝置的DisplayPort連接器的一第二訊號。
Description
本發明涉及一種訊號處理電路及其鏈路初始化方法,尤其涉及一種可提高操作效率、降低成本或實現無誤通訊的訊號處理電路及其鏈路初始化方法。
DisplayPort是作為下一代個人電腦顯示介面的數位顯示介面標準,目前可用在(包括平板電腦、筆記型電腦、桌上型電腦、電腦顯示器及具有4K(或更高)分辨率的電視的)各種產品。DisplayPort接收裝置(例如可以是具有兩個DisplayPort接收埠(或DisplayPort RX埠)的電腦顯示器)的DisplayPort接收器包括兩組接收器電路(即兩個主物理電路、兩個主鏈路電路、兩個輔助物理電路及兩個輔助鏈路電路),以便操作在子母畫面(picture-in-picture,PIP)或分割畫面(picture-by-picture,PBP)等顯示模式。
然而,對於不需要同時顯示不同DisplayPort來源裝置的影像的DisplayPort接收裝置而言,具有兩組接收器電路成本較高且競爭力較低。
另一方面,對於具有兩個DisplayPort接收埠但只有一組接收器電路的DisplayPort接收裝置而言,只有一個DisplayPort來源裝置可通過該兩個
DisplayPort接收埠中的一個來連接至DisplayPort接收裝置。插入該兩個DisplayPort接收埠中的另一個DisplayPort接收埠的另一個DisplayPort來源裝置無法識別DisplayPort接收裝置。
因此,DisplayPort接收裝置的配置/操作仍有改進的餘地。
因此,本發明的主要目的在於提供一種可提高操作效率、降低成本或實現無誤通訊的訊號處理電路及其鏈路初始化方法。
本發明公開了一種訊號處理電路,符合DisplayPort標準且操作在作為一DisplayPort接收裝置的一顯示裝置,包括一主物理電路,用來從該顯示裝置的複數個DisplayPort連接器中的一個接收一第一訊號,該顯示裝置連接至一第一DisplayPort來源裝置;以及複數個輔助物理電路,其中該複數個輔助物理電路中僅有一第一輔助物理電路能接收來自連接至該第一DisplayPort來源裝置的該DisplayPort連接器的一第二訊號。
本發明另公開了一種鏈路初始化方法,用在符合DisplayPort標準並操作在作為一DisplayPort接收裝置的一顯示裝置的一訊號處理電路,包括當一第一DisplayPort來源裝置連接至該顯示裝置且一第二DisplayPort來源裝置仍連接至該顯示裝置時,提供該第一DisplayPort來源裝置一訓練完成結果。
10,30~60:電子系統
100:顯示裝置
105:訊號處理電路
105AUXLink0,105AUXLink1,605AUXLink0~605AUXLinkn:輔助鏈路電路
105AUXPhy0,105AUXPhy1,605AUXPhy0~605AUXPhyn:輔助物理電路
105DPCD0,105DPCD1,605DPCD1~605DPCDn:DPCD寄存器
105EDID0,105EDID1,605EDID1~605EDIDn:EDID寄存器
105HPD,110HPD,120HPD,610HPD1~610HPDn:熱插拔檢測電路
105LinkPM:鏈路策略定制電路
105M1~105M4,405M1~405M2,605M1~605Mn:多工器
105MainLink:主鏈路電路
105MainPhy:主物理電路
105StreamPM:串流策略定制電路
105StreamS:串流接收電路
105SubLink,605SubLink1~605SubLinkn:副鏈路電路
110,120,610SD1~610SDn:DisplayPort來源裝置
110AUX,120AUX,610AUX1~610AUXn:輔助電路
110Main,120Main,610Main1~610Mainn:主電路
305MCUFW,505MCU:電路
305sf0,305sf1:鏈路狀態欄位
305TB:鏈路訓練電路
det1,det2:檢測訊號
S200~S226:步驟
sel1,sel2:控制訊號
第1圖是本發明實施例的電子系統的示意圖。
第2圖是本發明實施例的鏈路初始化方法的流程圖。
第3~6圖是本發明實施例的電子系統的示意圖。
第1圖是本發明實施例一電子系統10的示意圖。電子系統10可包括DisplayPort來源裝置(source device)110、120及(可作為DisplayPort接收裝置(sink device)的)一顯示裝置100。顯示裝置100可包括一訊號處理電路105及多個DisplayPort連接器(connector)(圖未示)。訊號處理電路105可包括一個主物理(Main Physical)電路105MainPhy、兩個輔助(auxiliary)物理電路105AUXPhy0、105AUXPhy1、一個主鏈路(Main link)電路105MainLink、兩個輔助鏈路電路105AUXLink0、105AUXLink1、一個副鏈路電路105SubLink及多工器(multiplexer)105M1~105M4。例如,DisplayPort來源裝置110、120可以是不同的電腦,且顯示裝置100可以是電腦顯示器(computer monitor)。
簡言之,訊號處理電路105利用主鏈路電路105MainLink進行鏈路訓練流程(link training process),使得先插入顯示裝置100的DisplayPort來源裝置110能識別/發現顯示裝置100,且串流資料傳輸可在DisplayPort來源裝置110與顯示裝置100之間成功執行。另一方面,訊號處理電路105在不借助主鏈路電路105MainLink的情況下向DisplayPort來源裝置120提供訓練完成結果,使得即使DisplayPort來源裝置120與顯示裝置100之間沒有資料傳輸,插入(已連接至DisplayPort來源裝置110的)顯示裝置100的DisplayPort來源裝置120也能識別/發現顯示裝置100。
DisplayPort來源裝置110/120能識別/發現顯示裝置100意味著DisplayPort來源裝置110/120能讀取顯示裝置100的擴展顯示識別資料(Extended Display Identification Data,EDID),且訊號處理電路105與DisplayPort來源裝置110/120之間的鏈路訓練流程可以完成。在讀取顯示裝置100的EDID後,DisplayPort來源裝置能知悉顯示裝置100的能力(例如分辨率(resolution)及資料接收速度)。鏈路訓練流程用來讓DisplayPort來源裝置110/120與顯示裝置100溝通物理層能力(例如以(用在DisplayPort來源裝置110/120及顯示裝置100之間的後續資料傳輸的)電壓擺幅(voltage swing)、預加重(pre-emphasis)、通道速度(lane speed)及通道數量的最佳傳輸設定來配置DisplayPort來源裝置110/120與顯示裝置100之間的鏈路)。若一個DisplayPort來源裝置無法識別/發現顯示裝置100,則不會進行後續的資料傳輸。
第2圖是本發明實施例的鏈路初始化方法20的流程圖。鏈路初始化方法20的步驟如下:
步驟S200:開始。
步驟S202:DisplayPort來源裝置110插入顯示裝置100的(第一)DisplayPort連接器。
步驟S204:DisplayPort來源裝置110可讀取儲存在顯示裝置100的訊號處理電路105的EDID寄存器(register)105EDID0中的EDID。
步驟S206:發起鏈路訓練流程,鏈路訓練流程可由DisplayPort來源裝置110控制/發起,且訊號處理電路105可響應來自DisplayPort來源裝置110的命令。
步驟S208:在鏈路訓練流程中,DisplayPort來源裝置110可發送訓練碼型(training pattern)、寫入驅動設定及/或發送請求以讀取訊號處理電路105
的DisplayPort配置資料(DisplayPort configuration data,DPCD)寄存器105DPCD0。
步驟S210:DisplayPort來源裝置110可讀取由訊號處理電路105的DPCD寄存器105DPCD0提供的第一訓練完成結果。
步驟S212:DisplayPort來源裝置110可在讀取第一訓練完成結果後指示鏈路訓練流程結束。
步驟S214:DisplayPort來源裝置110可起始串流資料(stream data)的傳輸。
步驟S216:DisplayPort來源裝置120插入顯示裝置100的(第二)DisplayPort連接器。
步驟S218:DisplayPort來源裝置120可讀取儲存在顯示裝置100的訊號處理電路105的EDID寄存器105EDID1中的EDID。
步驟S220:DisplayPort來源裝置110可嘗試發起另一個鏈路訓練流程。
步驟S222:DisplayPort來源裝置110可讀取由訊號處理電路105的DPCD寄存器105DPCD1提供的第二訓練完成結果。
步驟S224:DisplayPort來源裝置110可在讀取第二訓練完成結果後指示鏈路訓練流程結束。
步驟S226:結束。
具體地,若DisplayPort來源裝置110先插入顯示裝置100的DisplayPort連接器(以下稱作第一DisplayPort連接器),則主物理電路105MainPhy用來接收來自(連接至DisplayPort來源裝置110的)第一DisplayPort連接器的訊號。從第一DisplayPort連接器傳輸至主物理電路105MainPhy的訊號在下文稱作第一訊
號。電性連接至所有DisplayPort連接器及主物理電路105MainPhy的多工器105M3可切換而自(連接至DisplayPort來源裝置110的)第一DisplayPort連接器接收第一訊號,以傳送第一訊號到主物理電路105MainPhy。
對應於多工器105M3的操作,電性連接至所有DisplayPort連接器及輔助物理電路105AUXPhy0的多工器105M1可切換而自(連接至DisplayPort來源裝置110的)第一DisplayPort連接器接收訊號,以傳送訊號到輔助物理電路105AUXPhy0。從第一DisplayPort連接器傳輸至輔助物理電路105AUXPhy0的訊號在下文稱作第二訊號。換言之,僅輔助物理電路105AUXPhy0被致能以接收來自(連接至DisplayPort來源裝置110的)第一DisplayPort連接器的第二訊號,而輔助物理電路105AUXPhy1未被致能。
接收第二訊號的輔助物理電路105AUXPhy0可將處理後的第二訊號(例如數位訊號)輸出至輔助鏈路電路105AUXLink0。接收處理後的第二訊號的輔助鏈路電路105AUXLink0可向主鏈路電路105MainLink輸出進一步處理的第二訊號(例如命令)。此外,接收第一訊號的主物理電路105MainPhy可將處理後的第一訊號輸出至主鏈路電路105MainLink。
主鏈路電路105MainLink可包括EDID寄存器105EDID0、DPCD寄存器105DPCD0、鏈路策略定制(link policy maker)電路105LinkPM、串流策略定制電路105StreamPM、串流接收(stream sink)電路105StreamS及熱插拔檢測(hot plug detect)電路105HPD。DPCD寄存器105DPCD0可儲存關於顯示裝置100的最大位元率(即資料接收速度)及/或通道數量的資訊。DPCD是一種描述鏈路及顯示串流壓縮能力的資料格式;EDID是描述顯示裝置100的能力的資料格式。
在DisplayPort來源裝置110插入顯示裝置100後,DisplayPort來源裝置110可通過輔助物理電路105AUXPhy0、輔助鏈路電路105AUXLink0及鏈路策略定制電路105LinkPM讀取顯示裝置100的EDID寄存器105EDID0,以在步驟S204找出儲存在EDID寄存器105EDID0的EDID。
在DisplayPort來源裝置110插入顯示裝置100後,在步驟S206可實際執行鏈路訓練流程(例如通過逐步執行DisplayPort標準的所有步驟)。鏈路訓練流程可確定/協調用來傳輸視頻及音頻資料的物理鏈路參數(例如通道數量、通道速度、電壓擺幅、預加重、均衡(equalization))。鏈路訓練流程可涉及時鐘資料恢復(Clock and Data Recovery,CDR)訓練及/或均衡訓練。
例如,在步驟S208的CDR訓練,DisplayPort來源裝置110可向訊號處理電路105發送訓練碼型。DisplayPort來源裝置110可發送請求(例如讀取LANEx_CR_DONE位元(LANEx_CR_DONE bit)的請求)至顯示裝置100,其中x若基於DisplayPort介面具有4個通道(Lane)則可以是0、1、2或3,但不限於此。DisplayPort來源裝置110可讀取DPCD寄存器105DPCD0的LANEx_CR_DONE位元(的值)。若CDR訓練可以完成(例如時鐘可同步),則顯示裝置100可將LANEx_CR_DONE位元設定成1。否則,LANEx_CR_DONE位元可維持而未另外設定(即維持相同的值為0)。換言之,可根據鏈路訓練流程的結果,在DPCD寄存器105DPCD0設定第一DPCD參數(例如LANEx_CR_DONE位元)。DisplayPort來源裝置110可疊代發送訓練碼型及請求,直到DisplayPort來源裝置110發現LANEx_CR_DONE位元的值等於1,或者,直到DisplayPort來源裝置110結束鏈路訓練流程而沒有在顯示裝置100與DisplayPort來源裝置110之間建立鏈
接。
CDR訓練之後是均衡訓練。在步驟S208的均衡訓練,DisplayPort來源裝置110可向訊號處理電路105發送訓練碼型。DisplayPort來源裝置110可發送請求(例如讀取LANEx_CHANNEL_EQ_DONE位元、LANEx_SYMBOL_LOCKED位元及/或INTERLANE_ALIGN_DONE位元的請求)至顯示裝置100,其中,基於DisplayPort介面(interface)的傳輸通道數量是4,x可以是0、1、2或3,但不限於此。DisplayPort來源裝置110可讀取DPCD寄存器105DPCD0的LANEx_CHANNEL_EQ_DONE位元、LANEx_SYMBOL_LOCKED位元及/或INTERLANE_ALIGN_DONE位元(的值)。若均衡訓練可完成(例如訓練碼型可被識別),顯示裝置100可將LANEx_CHANNEL_EQ_DONE位元、LANEx_SYMBOL_LOCKED位元及/或INTERLANE_ALIGN_DONE位元分別設定成1。否則,LANEx_CHANNEL_EQ_DONE位元、LANEx_SYMBOL_LOCKED位元及/或INTERLANE_ALIGN_DONE位元可維持而未另外設定(即維持相同的值為0)。換言之,可根據鏈路訓練流程的結果,在DPCD寄存器105DPCD0設定第一DPCD參數(例如LANEx_CR_DONE位元、LANEx_CHANNEL_EQ_DONE位元、LANEx_SYMBOL_LOCKED位元或INTERLANE_ALIGN_DONE位元)。DisplayPort來源裝置110可疊代發送訓練碼型及請求,直到DisplayPort來源裝置110發現LANEx_CHANNEL_EQ_DONE位元、LANEx_SYMBOL_LOCKED位元及/或INTERLANE_ALIGN_DONE位元的值等於1(或者,直到DisplayPort來源裝置110結束鏈路訓練流程而沒有在顯示裝置100及DisplayPort來源裝置110之間建立鏈接)。
顯示裝置100可通過將LANEx_CHANNEL_EQ_DONE位元、LANEx_SYMBOL_LOCKED位元及/或INTERLANE_ALIGN_DONE位元分別設定成1(其可作為第一訓練完成結果)來指示成功。換言之,DisplayPort來源裝置110可在步驟S210從DPCD寄存器105DPCD0讀取與鏈路訓練流程的結果(例如第一訓練完成結果)相關的資訊。
在DisplayPort來源裝置110讀取顯示裝置100的EDID且鏈路訓練流程完成後,先插入顯示裝置100的DisplayPort來源裝置110能識別/發現顯示裝置100。接著,DisplayPort來源裝置110能在步驟S214通過主物理電路105MainPhy及/或主鏈路電路105MainLink進行資料傳輸及影像顯示。
對應於多工器105M3的操作,電性連接至所有DisplayPort連接器及輔助物理電路105AUXPhy1的多工器105M2可切換至顯示裝置100的另一DisplayPort連接器(稱作第二DisplayPort連接器)。在DisplayPort來源裝置120插入已連接至DisplayPort來源裝置110的顯示裝置100後,多工器105M2將訊號從連接至DisplayPort來源裝置120的第二DisplayPort連接器傳送至輔助物理電路105AUXPhy1。從第二DisplayPort連接器傳輸至輔助物理電路105AUXPhy1的訊號在下文稱作第三訊號。接收第三訊號的輔助物理電路105AUXPhy1可將處理後的第三訊號(例如數位訊號)輸出至輔助鏈路電路105AUXLink1。接收處理後的第三訊號的輔助鏈路電路105AUXLink1可向副鏈路電路105SubLink輸出進一步處理的第三訊號(例如命令)。
副鏈路電路105SubLink可以是硬體,且可包括EDID寄存器105EDID1及DPCD寄存器105DPCD1。在DisplayPort來源裝置120插入(已連接至DisplayPort
來源裝置110且可顯示來自DisplayPort來源裝置110的影像的)顯示裝置100後,DisplayPort來源裝置120可在步驟S218通過輔助物理電路105AUXPhy1及輔助鏈路電路105AUXLink1讀取顯示裝置100的EDID寄存器105EDID1,以找出儲存在EDID寄存器105EDID1中的EDID。
副鏈路電路105SubLink有助於識別顯示裝置100。通過讀取副鏈路電路105SubLink,DisplayPort來源裝置120即使在主鏈路電路105MainLink與DisplayPort來源裝置120之間沒有連上的情況下也能找出顯示裝置100的EDID。
EDID寄存器105EDID1(或105EDID0)可以是例如隨機存取記憶體(random access memory,RAM)之類的硬體(hardware)。EDID寄存器105EDID0及105EDID1在物理上可以不是同一個隨機存取記憶體且可彼此分離。EDID寄存器105EDID0可儲存關於一個DisplayPort連接器的能力的資訊(例如支援哪些規範),而EDID寄存器105EDID1可儲存關於另一個DisplayPort連接器的能力的資訊。儲存在EDID寄存器105EDID0(或105EDID1)的資料可以是(例如由開發者)預先確定的且可與EDID寄存器105EDID1(或105EDID0)的資料相同或不同。換言之,顯示裝置100可具有不同的EDID,每個EDID對應於多個DisplayPort連接器其中一者。
在DisplayPort來源裝置120插入(已連接至DisplayPort來源裝置110且可顯示來自DisplayPort來源裝置110的影像的)顯示裝置100後,DisplayPort來源裝置120企圖在步驟S220執行DisplayPort標準的鏈路訓練流程。儘管DisplayPort來源裝置120實際上不能與顯示裝置100執行符合DisplayPort標準的鏈路訓練流程,但DisplayPort來源裝置120在步驟S222能讀取與對應於鏈路訓練流程的結果
(例如第二訓練完成結果)相關的資訊,並因此確定/認為顯示裝置100被識別/發現。換言之,在DisplayPort來源裝置120讀取顯示裝置100的EDID及DPCD寄存器105DPCD1提供的第二訓練完成結果後,插入(已連接至DisplayPort來源裝置110的)顯示裝置100的DisplayPort來源裝置120能識別/發現作為DisplayPort接收裝置的顯示裝置100。
DisplayPort來源裝置120能通過輔助物理電路105AUXPhy1及輔助鏈路電路105AUXLink1讀取副鏈路電路105SubLink的DPCD寄存器105DPCD1。DPCD寄存器105DPCD1的LANEx_CR_DONE位元、LANEx_CHANNEL_EQ_DONE位元、LANEx_SYMBOL_LOCKED位元及/或INTERLANE_ALIGN_DONE位元的值可以設定成1。只要DisplayPort來源裝置120在步驟222發現LANEx_CR_DONE位元、LANEx_CHANNEL_EQ_DONE位元、LANEx_SYMBOL_LOOKED位元及INTERLANE_ALIGN_DONE位元的值等於1(其可作為第二訓練完成結果),DisplayPort來源裝置120可確定/認為期望的鏈路訓練流程被成功執行。換言之,可在沒有從DisplayPort來源裝置120識別訓練碼型或沒有從DisplayPort來源裝置120接收任何訓練碼型的情況下提供第二訓練完成結果(即通過將LANEx_CR_DONE位元、LANEx_CHANNEL_EQ_DONE位元、LANEx_SYMBOL_LOCKED位元及INTERLANE_ALIGN_DONE位元的值分別設定成1)。
請注意,由於電性連接至主物理電路105MainPhy的多工器105M3可切換至(連接至DisplayPort來源裝置110的)第一DisplayPort連接器而非連接至DisplayPort來源裝置120的第二DisplayPort連接器,因此來自連接至DisplayPort來源裝置120的第二DisplayPort連接器的訊號不會傳輸至主物理電路
105MainPhy。插入(已連接至DisplayPort來源裝置110的)顯示裝置100的DisplayPort來源裝置120能識別/發現顯示裝置100;然而,DisplayPort來源裝置120在DisplayPort來源裝置110的資料傳輸時無法進行資料傳輸及影像顯示。
在DisplayPort來源裝置110及120都連接至且能識別/發現顯示裝置100後,顯示裝置100可從DisplayPort來源裝置110斷開並切換至DisplayPort來源裝置120。例如,顯示裝置100的用戶可拔掉DisplayPort來源裝置110以顯示從DisplayPort來源裝置120傳送的影像。或者,顯示裝置100的用戶可通過顯示裝置100的用戶選單將顯示裝置100切換至DisplayPort來源裝置110,以便顯示從DisplayPort來源裝置120傳送的影像。
本發明的電子系統10可降低成本。如第1圖所示,訊號處理電路105的(DisplayPort接收器的)物理層包括兩個輔助物理電路105AUXPhy0、105AUXPhy1,但只有一個主物理電路105MainPhy。訊號處理電路105的輔助物理電路105AUXPhy0、105AUXPhy1的數量可等於顯示裝置100的DisplayPort連接器的數量。然而,訊號處理電路105的主物理電路105MainPhy的數量少於輔助物理電路105AUXPhy0、105AUXPhy1的數量,從而降低成本。
為了降低成本,訊號處理電路105的(DisplayPort接收器的)鏈路層可包括兩個輔助鏈路電路105AUXLink0、105AUXLink1,但只有一個主鏈路電路105MainLink。訊號處理電路105還可包括副鏈路電路105SubLink,但副鏈路電路105SubLink的結構沒有主鏈路電路105MainLink複雜,以降低成本。例如,副鏈路電路105SubLink缺少鏈路策略定制電路、串流策略定制電路、串流接收電路及/或熱插拔檢測電路。
總之,顯示裝置100的輔助物理電路105AUXPhy0、105AUXPhy1(或輔助鏈路電路105AUXLink0、105AUXLink1)分別對應於顯示裝置100的DisplayPort連接器。只有一個DisplayPort連接器(或只有一個輔助物理/鏈路電路)對應於主物理電路105MainPhy及/或主鏈路電路105MainLink;另一個DisplayPort連接器(或另一個輔助物理/鏈路電路)不對應於主物理電路105MainPhy或主鏈路電路105MainLink。
第3圖是本發明實施例的電子系統30的示意圖。
電子系統30的主物理電路105MainPhy可包括用來執行鏈路訓練流程的鏈路訓練電路305TB。例如,鏈路訓練電路305TB可控制電子系統30的訊號處理電路105的(DisplayPort接收器的)CDR電路來執行CDR訓練或控制訊號處理電路105的(DisplayPort接收器的)均衡器(equalizer)來執行均衡訓練。CDR訓練或均衡訓練的控制程式(program)可由鏈路訓練電路305TB等數位電路實現。
如第3圖所示,電子系統30的主鏈路電路105MainLink的DPCD寄存器105DPCD0可包括鏈路狀態欄位(link status field)305sf0。第一DPCD參數(例如LANEx_CR_DONE位元、LANEx_CHANNEL_EQ_DONE位元、LANEx_SYMBOL_LOCKED位元或INTERLANE_ALIGN_DONE位元)可在DPCD寄存器105DPCD0的鏈路狀態欄位305sf0內(例如在DisplayPort標準的00202至0020C的位址範圍)。電子系統30的訊號處理電路105可反覆設定在DPCD寄存器105DPCD0的鏈路狀態欄位305sf0的LANEx_CR_DONE位元,直到完成
CDR訓練中DisplayPort來源裝置110的驅動設定的優化。LANEx_CR_DONE位元、LANEx_CHANNEL_EQ_DONE位元、LANEx_SYMBOL_LOCKED位元及/或INTERLANE_ALIGN_DONE位元的值都設定成1表示特定的位元率(bit rate)、通道數量、電壓擺幅及/或預加重電平(level)被確定。
如第3圖所示,電子系統30的副鏈路電路105SubLink的DPCD寄存器105DPCD1可包括鏈路狀態欄位305sf1。第二DPCD參數(例如LANEx_CR_DONE位元、LANEx_CHANNEL_EQ_DONE位元、LANEx_SYMBOL_LOCKED位元或INTERLANE_ALIGN_DONE位元)可在DPCD寄存器105DPCD1的鏈路狀態欄位305sf1內(例如在00202至0020C的位址範圍)。LANEx_CR_DONE位元、LANEx_CHANNEL_EQ_DONE位元、LANEx_SYMBOL_LOCKED位元及/或INTERLANE_ALIGN_DONE位元的值都設定成1表示特定的位元率、通道數量、電壓擺幅及/或預加重電平被確定。
如第3圖所示,電子系統30的訊號處理電路105可包括一電路305MCUFW。DPCD寄存器105DPCD1可由電路305MCUFW的韌體(Firmware)控制。電路305MCUFW可以是微處理器(microprocessor)。
在一實施例,DPCD寄存器105DPCD1的LANEx_CR_DONE位元、LANEx_CHANNEL_EQ_DONE位元、LANEx_SYMBOL_LOCKED位元及/或INTERLANE_ALIGN_DONE位元的值(每個可作為第二DPCD參數)可分別預置為1,來表示CDR訓練或均衡訓練成功。在一實施例,儲存在DPCD寄存器105DPCD1的第二DPCD參數可以是固定值。該固定值是用來使DisplayPort來源裝置120認為/相信期望的鏈路訓練流程可被完成(而無需經歷完整的鏈路訓練
流程)的值。例如,DPCD寄存器105DPCD1可提供關於5.4Gbps可行性的資訊。若DisplayPort來源裝置120將通道速度設定成5.4Gbps,則DisplayPort來源裝置120可從DPCD寄存器105DPCD1讀取訓練完成結果。在另一實施例,儲存在DPCD寄存器105DPCD1的第二DPCD參數可以是可配置的值,其使得DisplayPort來源裝置120認為/相信期望的鏈路訓練流程可被完成(而無需經歷完整的鏈路訓練流程)。第二DPCD參數可由電路305MCUFW修改。電路305MCUFW的韌體可控制DPCD寄存器105DPCD1來設定第二DPCD參數或者使DisplayPort來源裝置120認為/相信期望的鏈路訓練流程可被完成(而無需經歷完整的鏈路訓練流程)。在另一實施例,儲存在DPCD寄存器105DPCD1中的部份的第二DPCD參數可以是固定值,另一部份可以是可配置的值,其他部份可遵循DisplayPort標準。
通過訊號處理電路105的(DisplayPort接收器的)副鏈路電路105SubLink,顯示裝置100可在DisplayPort來源裝置120嘗試執行鏈路訓練流程時,使DisplayPort來源裝置120能讀取訓練完成結果而無需例如(用來保持顯示裝置100與DisplayPort來源裝置之間的鏈路同步的)鏈路策略定制電路的幫助。據此,DisplayPort來源裝置120能識別/發現已連接至DisplayPort來源裝置110的顯示裝置100。DisplayPort來源裝置120可將包括訊號處理電路105的顯示裝置100視為合法/經認證的DisplayPort接收裝置,且可獲取顯示裝置100的資訊。
第4圖是本發明實施例的電子系統40的示意圖。電子系統40的訊號處理電路105可包括多工器405M1及405M2而不是多工器105M1及105M2。
若DisplayPort來源裝置110先插入顯示裝置100的DisplayPort連接器(以下稱作第一DisplayPort連接器),則電性連接至所有DisplayPort連接器及主
物理電路105MainPhy的多工器105M3可切換而自(連接至DisplayPort來源裝置110的)第一DisplayPort連接器接收訊號以將該訊號傳輸至主物理電路105MainPhy。從第一DisplayPort連接器傳輸至主物理電路105MainPhy的訊號在下文稱作第一訊號。
對應多工器105M3的操作,電性連接至輔助物理電路105AUXPhy0、105AUXPhy1及輔助鏈路電路105AUXLink0的多工器405M1可切換至(連接至第一DisplayPort連接器的)輔助物理電路105AUXPhy0,使得(接收來自第一DisplayPort連接器的第二訊號的)輔助物理電路105AUXPhy0可將處理後的第二訊號輸出至輔助鏈路電路105AUXLink0。接收處理後的第二訊號的輔助鏈路電路105AUXLink0可向主鏈路電路105MainLink輸出進一步處理的第二訊號。
對應於多工器105M3的操作,電性連接至輔助物理電路105AUXPhy0、105AUXPhy1及輔助鏈路電路105AUXLink1的多工器405M2可切換至(連接至第二DisplayPort連接器的)輔助物理電路105AUXPhy1。在DisplayPort來源裝置120插入已連接至DisplayPort來源裝置110的顯示裝置100後,(接收來自第二DisplayPort連接器的第三訊號的)輔助物理電路105AUXPhy1可輸出處理後的第三訊號至輔助鏈路電路105AUXLink1。接收處理後的第三訊號的輔助鏈路電路105AUXLink1可向副鏈路電路105SubLink輸出進一步處理的第三訊號。
第5圖是本發明實施例的電子系統50的示意圖。電子系統50的訊號處理電路105可包括電路505MCU。電路505MCU可以是微處理器。電路505MCU可用來產生控制訊號,以控制電子系統50的多工器105M1至105M4中的任一個。
如第1圖及第3圖至第5圖所示,顯示裝置100的每個DisplayPort連接器都可作為DisplayPort接收埠(port),且包括對應於主物理電路105MainPhy的端子(terminal)、對應於輔助物理電路105AUXPhy0或105AUXPhy1的端子及對應於熱插拔檢測電路105HPD的端子。此外,顯示裝置100的每個DisplayPort連接器可包括用來檢測是否存在DisplayPort來源裝置的檢測端子(或接口(socket))。
DisplayPort連接器的檢測端子可連接至電路505MCU。當DisplayPort來源裝置插入顯示裝置100的一個DisplayPort連接器時,該DisplayPort連接器的檢測端子的電壓(作為檢測訊號)會改變。電路505MCU可根據檢測端子的電壓變化來判斷是否有DisplayPort來源裝置接入顯示裝置100。電路505MCU可根據檢測端子的電壓產生控制訊號以控制顯示裝置100的多工器中的至少一個(例如105M1及105M2)。
例如,當DisplayPort來源裝置110先插入顯示裝置100的第一DisplayPort連接器而第二DisplayPort連接器沒有連接至任何DisplayPort來源裝置時,在第一DisplayPort連接器的檢測端子的檢測訊號det1的電壓可能改變(例如從邏輯值0的電壓變成邏輯值1的電壓)的電壓。在第二DisplayPort連接器的檢測端子的檢測訊號det2的電壓可維持不變(例如維持邏輯值0)。根據檢測訊號det1、det2,電路505MCU可輸出(例如等於邏輯值0的)控制訊號sel1來切換多工器105M1以將輔助物理電路105AUXPhy0連接至(連接至DisplayPort來源裝置110的)第一DisplayPort連接器。
當DisplayPort來源裝置110插入(已連接至DisplayPort來源裝置110
的)顯示裝置100的第二DisplayPort連接器時,在第二DisplayPort連接器的檢測端子的檢測訊號det2的電壓可能改變(例如從邏輯值0的電壓變成邏輯值1的電壓)。在第一DisplayPort連接器的檢測端子的檢測訊號det1的電壓可維持不變(例如維持邏輯值1)。根據檢測訊號det1、det2,電路505MCU可輸出(例如等於邏輯值1的)控制訊號sel2來切換多工器105M2以將輔助物理電路105AUXPhy1連接至(連接至DisplayPort來源裝置120的)第二DisplayPort連接器。多工器105M1可能不會再次切換。
換言之,依序連接至顯示裝置100的DisplayPort來源裝置110及120可分別通過輔助物理電路105AUXPhy0、105AUXPhy1而與輔助鏈路電路105AUXLink0、105AUXLink1建立連結。
第6圖是本發明實施例的電子系統60的示意圖。電子系統60可包括顯示裝置100及兩個以上的DisplayPort來源裝置610SD1~610SDn,其中n是整數。相應地,電子系統60的顯示裝置100的訊號處理電路605可包括兩個以上的輔助物理電路605AUXPhy0~605AUXPhyn、兩個以上的輔助鏈路電路605AUXLink0~605AUXLinkn、一個以上的副鏈路電路605SubLink1~605SubLinkn及多工器605M1~605Mn。DisplayPort來源裝置610SD1~610SDn的結構/功能基本上類似於DisplayPort來源裝置110/120的結構/功能。同理,訊號處理電路605的組件結構/功能基本上類似於訊號處理電路105的結構/功能。
例如,在步驟S208的CDR訓練,DisplayPort來源裝置610SD1的主電路610Main1可發送CR-pattern-at-Voltage-Swing-0(即最小電壓擺幅)的時鐘恢復碼型(clock recovery pattern,CR pattern)至顯示裝置100。DisplayPort來源裝置
610SD1的輔助電路610AUX1可發送讀取LANEx_CR_DONE位元的請求,該請求依序通過輔助物理電路605AUXPhy0、輔助鏈路電路605AUXLink0及鏈路策略定制電路105LinkPM而至DPCD寄存器105DPCD0。DisplayPort來源裝置610SD1可讀取DPCD寄存器105DPCD0的LANEx_CR_DONE位元。
若DPCD寄存器105DPCD0的LANEx_CR_DONE位元的值等於0,DisplayPort來源裝置610SD1的主電路610Main1可發送CR-pattern-at-Voltage-Swing-1(即更高的電壓擺幅)的CR碼型至顯示裝置100。此外,DisplayPort來源裝置610SD1的輔助電路610AUX1可發送讀取LANEx_CR_DONE位元的請求。DisplayPort來源裝置610SD1可再次讀取DPCD寄存器105DPCD0的LANEx_CR_DONE位元。若LANEx_CR_DONE的值仍等於0,則DisplayPort來源裝置610SD1的主電路610Main1可向顯示裝置100發送CR-pattern-at-Voltage-Swing-2的CR碼型。DisplayPort來源裝置610SD1的輔助電路610AUX1可發送讀取LANEx_CR_DONE位元的請求。DisplayPort來源裝置610SD1可再次讀取DPCD寄存器105DPCD0的LANEx_CR_DONE位元。
在DisplayPort來源裝置610SD2、...或610SDn插入(已連接至DisplayPort來源裝置610SD1且可顯示來自DisplayPort來源裝置610SD1的影像的)顯示裝置100後,DisplayPort來源裝置610SD2、...或610SDn能在步驟S222從副鏈路電路605SubLink1、...或605SubLinkn的DPCD寄存器605DPCD1、...或605DPCDn讀取與對應於鏈路訓練流程成功的結果(例如第二訓練完成結果)相關的資訊,並因此確定/認為顯示裝置100被識別/發現。DPCD寄存器605DPCD1、...或605DPCDn的LANEx_CR_DONE位元、LANEx_CHANNEL_EQ_DONE位元、LANEx_SYMBOL_LOCKED位元及/或
INTERLANE_ALIGN_DONE位元的值可設定成1。
在本發明中,訊號處理電路可以實現為(作為顯示裝置的)電腦螢幕顯示器的縮放控制器積體電路(scaler integrated circuit),但不限於此。訊號處理電路可通過系統電路板的走線(trace)連接至顯示裝置的DisplayPort連接器。
綜上,由於不需要同時顯示不同DisplayPort來源裝置的影像的顯示裝置需要較少的主物理電路及較少的主鏈路電路,因此成本較低。本發明實施例的顯示裝置的訊號處理電路有助於防止(在較早連接且仍然連接至顯示裝置的DisplayPort來源裝置以後插入顯示裝置的)DisplayPort來源裝置認為顯示裝置是不可識別的。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
10:電子系統
100:顯示裝置
105:訊號處理電路
105AUXLink0,105AUXLink1:輔助鏈路電路
105AUXPhy0,105AUXPhy1:輔助物理電路
105DPCD0,105DPCD1:DPCD寄存器
105EDID0,105EDID1:EDID寄存器
105HPD,110HPD,120HPD:熱插拔檢測電路
105LinkPM:鏈路策略定制電路
105M1~105M4:多工器
105MainLink:主鏈路電路
105MainPhy:主物理電路
105StreamPM:串流策略定制電路
105StreamS:串流接收電路
105SubLink:副鏈路電路
110,120:DisplayPort來源裝置
110AUX,120AUX:輔助電路
110Main,120Main:主電路
Claims (16)
- 一種訊號處理電路,符合DisplayPort標準且操作在作為一DisplayPort接收裝置的一顯示裝置,包括:一主物理電路,用來從該顯示裝置的複數個DisplayPort連接器中的一個接收一第一訊號,該顯示裝置連接至一第一DisplayPort來源裝置;以及複數個輔助物理電路,其中該複數個輔助物理電路中的每一個輔助物理電路耦接至該複數個DisplayPort連接器中的至少一個DisplayPort連接器,並且僅有一第一輔助物理電路能接收來自連接至該第一DisplayPort來源裝置的該DisplayPort連接器的一第二訊號。
- 如請求項1所述的訊號處理電路,其中,該主物理電路包括一鏈路訓練電路,用來執行一鏈路訓練流程。
- 如請求項1所述的訊號處理電路,其中,該複數個輔助物理電路中的每一個耦接至該複數個DisplayPort連接器,且該訊號處理電路還包括:一第一多工器,電性連接至該顯示裝置的該複數個DisplayPort連接器及該第一輔助物理電路,用來從連接至該第一DisplayPort來源裝置的該DisplayPort連接器輸出該第二訊號;一第二多工器,電性連接至該顯示裝置的該複數個DisplayPort連接器及不同於該第一輔助物理電路的另一個輔助物理電路;以及一第三多工器,電性連接至該顯示裝置的該複數個DisplayPort連接器及該主物理電路,用來從連接至該第一DisplayPort來源裝置的該DisplayPort連接器輸出該第一訊號。
- 如請求項1所述的訊號處理電路,還包括:一主鏈路電路,耦接至該主物理電路;一第一輔助鏈路電路,耦接至該主鏈路電路,用來接收一處理後的第二訊號,該處理後的第二訊號源自於該第二訊號,該第二訊號來自連接至該第一DisplayPort來源裝置的該DisplayPort連接器;一第二輔助鏈路電路,耦接至該複數個DisplayPort連接器中的未連接至該第一DisplayPort來源裝置的另一個DisplayPort連接器;以及一副鏈路電路,耦接至該第二輔助鏈路電路,並通過該第二輔助鏈路電路耦接至該複數個DisplayPort連接器中的該另一個DisplayPort連接器。
- 如請求項4所述的訊號處理電路,其中,該複數個輔助物理電路分別耦接至該複數個DisplayPort連接器,且該訊號處理電路還包括:一第一多工器,電性連接至該複數個輔助物理電路及該第一輔助鏈路電路;一第二多工器,電性連接至該複數個輔助物理電路及該第二輔助鏈路電路;以及一第三多工器,電性連接至該顯示裝置的該複數個DisplayPort連接器及該主物理電路,用來從連接至該第一DisplayPort來源裝置的該DisplayPort連接器輸出該第一訊號。
- 如請求項4所述的訊號處理電路,其中,該主鏈路電路包括一第一擴展顯示識別資料寄存器及一第一DisplayPort配置資料寄存器,一第一DisplayPort配置資料參數是根據一鏈路訓練流程的結果而設定至該第一DisplayPort配置資料寄存器,該副鏈路電路包括一第二擴展顯示識別資料寄存器及一第二DisplayPort配置資料寄存器,該第二DisplayPort配置資料寄存 器的一第二DisplayPort配置資料參數是固定的或能受一控制器修改。
- 如請求項6所述的訊號處理電路,其中,該訊號處理電路將該第二DisplayPort配置資料寄存器儲存的一訓練完成結果提供給一第二DisplayPort來源裝置,該第二DisplayPort來源裝置比該第一DisplayPort來源裝置晚連接至該顯示裝置,且該第二DisplayPort來源裝置連接至該顯示裝置時該第一DisplayPort來源裝置仍連接至該顯示裝置。
- 根據請求項7所述的訊號處理電路,其中,該訊號處理電路在沒有識別來自該第二DisplayPort來源裝置的一鏈路訓練碼型或者沒有從該第二DisplayPort來源裝置接收到任何鏈路訓練碼型的情況下產生該訓練完成結果。
- 一種鏈路初始化方法,用在符合DisplayPort標準並操作在作為一DisplayPort接收裝置的一顯示裝置的一訊號處理電路,包括:當一第一DisplayPort來源裝置連接至該顯示裝置且一第二DisplayPort來源裝置仍連接至該顯示裝置時,提供該第一DisplayPort來源裝置一訓練完成結果。
- 如請求項9所述的鏈路初始化方法,其中,該訓練完成結果是在沒有識別來自該第一DisplayPort來源裝置的一鏈路訓練碼型或者沒有從該第一DisplayPort來源裝置接收到任何鏈路訓練碼型的情況下產生。
- 如請求項9所述的鏈路初始化方法,其中,該訊號處理電路包括: 一主物理電路,用來從該顯示裝置的複數個DisplayPort連接器中的一個接收一第一訊號,該顯示裝置連接至該第二DisplayPort來源裝置;以及複數個輔助物理電路,其中該複數個輔助物理電路中僅有一第一輔助物理電路能接收來自連接至該第二DisplayPort來源裝置的該DisplayPort連接器的一第二訊號。
- 如請求項11所述的鏈路初始化方法,其中,該主物理電路包括一鏈路訓練電路,用來執行一鏈路訓練流程。
- 如請求項11所述的鏈路初始化方法,其中,該複數個輔助物理電路中的每一個耦接至該複數個DisplayPort連接器,且該訊號處理電路還包括:一第一多工器,電性連接至該顯示裝置的該複數個DisplayPort連接器及該第一輔助物理電路,用來從連接至該第一DisplayPort來源裝置的該DisplayPort連接器輸出該第二訊號;一第二多工器,電性連接至該顯示裝置的該複數個DisplayPort連接器及不同於該第二輔助物理電路的另一個輔助物理電路;以及一第三多工器,電性連接至該顯示裝置的該複數個DisplayPort連接器及該主物理電路,用來從連接至該第二DisplayPort來源裝置的該DisplayPort連接器輸出該第一訊號。
- 如請求項11所述的鏈路初始化方法,其中,該訊號處理電路還包括:一主鏈路電路,耦接至該主物理電路; 一第一輔助鏈路電路,耦接至該主鏈路電路,用來接收一處理後的第二訊號,該處理後的第二訊號源自於該第二訊號,該第二訊號來自連接至該第二DisplayPort來源裝置的該DisplayPort連接器;一第二輔助鏈路電路,耦接至該複數個DisplayPort連接器中的未連接至該第二DisplayPort來源裝置的另一個DisplayPort連接器;以及一副鏈路電路,耦接至該第二輔助鏈路電路,並通過該第二輔助鏈路電路耦接至該複數個DisplayPort連接器中的該另一個DisplayPort連接器。
- 如請求項11所述的鏈路初始化方法,其中,該複數個輔助物理電路分別耦接至該複數個DisplayPort連接器,且該訊號處理電路還包括:一第一多工器,電性連接至該複數個輔助物理電路及該第一輔助鏈路電路;一第二多工器,電性連接至該複數個輔助物理電路及該第二輔助鏈路電路;以及一第三多工器,電性連接至該顯示裝置的該複數個DisplayPort連接器及該主物理電路,用來從連接至該第二DisplayPort來源裝置的該DisplayPort連接器輸出該第一訊號。
- 如請求項11所述的鏈路初始化方法,其中,該主鏈路電路包括一第一擴展顯示識別資料寄存器及一第一DisplayPort配置資料寄存器,一第一DisplayPort配置資料參數是根據一鏈路訓練流程的結果而設定至該第一DisplayPort配置資料寄存器,該副鏈路電路包括一第二擴展顯示識別資料寄存器及一第二DisplayPort配置資料寄存器,該第二DisplayPort配置資料寄存器的一第二DisplayPort配置資料參數是固定的或能受一控制器修改。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063121226P | 2020-12-03 | 2020-12-03 | |
US63/121,226 | 2020-12-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202223621A TW202223621A (zh) | 2022-06-16 |
TWI820531B true TWI820531B (zh) | 2023-11-01 |
Family
ID=81813891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110145199A TWI820531B (zh) | 2020-12-03 | 2021-12-03 | 訊號處理電路及其鏈路初始化方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220180838A1 (zh) |
CN (1) | CN114598908A (zh) |
TW (1) | TWI820531B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7937501B2 (en) * | 2007-02-26 | 2011-05-03 | Dell Products L.P. | Displayport CE system control functionality |
TWI382394B (zh) * | 2007-11-22 | 2013-01-11 | Realtek Semiconductor Corp | 韌體更新之方法與系統 |
US20130080665A1 (en) * | 2011-09-22 | 2013-03-28 | Ji Park | System and method for transmitting usb data over a displayport transmission link |
CN104737543A (zh) * | 2012-10-22 | 2015-06-24 | Ati科技无限责任公司 | 用于提供对视频数据的高速数据传输的方法和设备 |
CN105978750A (zh) * | 2016-04-27 | 2016-09-28 | 北京小鸟看看科技有限公司 | 一种实现DisplayPort接口链路训练的方法 |
TWI594181B (zh) * | 2015-12-29 | 2017-08-01 | 宏正自動科技股份有限公司 | 增加顯示埠相容性的方法 |
TW201742440A (zh) * | 2016-03-31 | 2017-12-01 | 英特爾股份有限公司 | 提升DisplayPort特徵集合之功能擴充器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040212610A1 (en) * | 2003-04-25 | 2004-10-28 | Dell Products L.P. | Method and apparatus for associating display configuration information with respective displays of an information handling system |
US20080084359A1 (en) * | 2006-10-05 | 2008-04-10 | Dell Products, Lp | Method and apparatus to provide multiple monitor support using a single displayport connector |
US8051217B2 (en) * | 2007-01-12 | 2011-11-01 | Dell Products L.P. | System and method for providing PCIe over displayport |
US8019906B2 (en) * | 2009-02-04 | 2011-09-13 | Via Technologies, Inc. | Dual mode displayport (DP) and high definition multimedia interface (HDMI) transmitter configured to transmit video and/or audio signals in DP or HDMI according to mode signal |
JP5870733B2 (ja) * | 2012-02-14 | 2016-03-01 | セイコーエプソン株式会社 | 表示装置、及び、表示装置の制御方法 |
US8886846B2 (en) * | 2012-11-07 | 2014-11-11 | Ati Technologies Ulc | Flexible implementation of serial bus support over display interface |
TWI612772B (zh) * | 2016-12-21 | 2018-01-21 | 瑞昱半導體股份有限公司 | 數位式視訊傳輸介面中的輔助通道傳收電路 |
TWI627852B (zh) * | 2017-04-07 | 2018-06-21 | 宏正自動科技股份有限公司 | 訊號轉接裝置及訊號轉接方法 |
US10971110B2 (en) * | 2019-08-26 | 2021-04-06 | Novatek Microelectronics Corp. | Circuit and method for use in a first display device to facilitate communication with a second display device, and display communication system |
-
2021
- 2021-12-01 US US17/539,214 patent/US20220180838A1/en active Pending
- 2021-12-03 CN CN202111470843.4A patent/CN114598908A/zh active Pending
- 2021-12-03 TW TW110145199A patent/TWI820531B/zh active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7937501B2 (en) * | 2007-02-26 | 2011-05-03 | Dell Products L.P. | Displayport CE system control functionality |
TWI382394B (zh) * | 2007-11-22 | 2013-01-11 | Realtek Semiconductor Corp | 韌體更新之方法與系統 |
US20130080665A1 (en) * | 2011-09-22 | 2013-03-28 | Ji Park | System and method for transmitting usb data over a displayport transmission link |
CN104737543A (zh) * | 2012-10-22 | 2015-06-24 | Ati科技无限责任公司 | 用于提供对视频数据的高速数据传输的方法和设备 |
TWI594181B (zh) * | 2015-12-29 | 2017-08-01 | 宏正自動科技股份有限公司 | 增加顯示埠相容性的方法 |
US20190324934A1 (en) * | 2015-12-29 | 2019-10-24 | Aten International Co., Ltd. | Method for increasing the compatibility of displayport |
TW201742440A (zh) * | 2016-03-31 | 2017-12-01 | 英特爾股份有限公司 | 提升DisplayPort特徵集合之功能擴充器 |
CN105978750A (zh) * | 2016-04-27 | 2016-09-28 | 北京小鸟看看科技有限公司 | 一种实现DisplayPort接口链路训练的方法 |
Also Published As
Publication number | Publication date |
---|---|
US20220180838A1 (en) | 2022-06-09 |
CN114598908A (zh) | 2022-06-07 |
TW202223621A (zh) | 2022-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI615719B (zh) | 自動切換裝置及自動切換方法 | |
US8380912B2 (en) | Transparent repeater device for handling displayport configuration data (DPCD) | |
CN107678985B (zh) | 显示装置及讯号来源切换方法 | |
CN107153629B (zh) | 用于重定时器的显示数据信道窥探方案 | |
US10817242B2 (en) | Image display device, connection method of image display device, and multi-display system | |
CN107465957B (zh) | 智能电视快速连接arc功放设备的方法 | |
US10866915B2 (en) | Method for increasing the compatibility of displayport | |
US11368650B2 (en) | Dynamic direction control in active cable | |
CN110045974B (zh) | 一种显示器固件的升级方法、升级装置及终端 | |
TWI820531B (zh) | 訊號處理電路及其鏈路初始化方法 | |
CN115802096B (zh) | 一种多路hdmi协同控制方法及系统 | |
US20080104298A1 (en) | Expandable Express Card Capable of Isolating Noise and Method for Combining Functionalities of the Express Card with a Non-Host Device | |
CN113282532B (zh) | 一种通信装置、通信装置的通信方法和电子设备 | |
TWM608896U (zh) | 多媒體中繼裝置 | |
JP2011082633A (ja) | 電子機器およびその制御方法 | |
JP2015060021A (ja) | 表示装置、制御方法及びプログラム | |
CN113161825B (zh) | 缆线、控制器与其控制方法 | |
CN116762064A (zh) | 能够在线性模式和受限模式之间切换的转接驱动器 | |
CN111277769A (zh) | 切换装置以及其影像切换系统与方法 | |
JP6742635B2 (ja) | シンク装置、及び制御方法 | |
CN220292070U (zh) | 一种dp版本判断电路及具有其的连接设备 | |
TWI816071B (zh) | 音訊轉換裝置及音訊處理方法 | |
US20230410765A1 (en) | AV Over IP Terminal with Bidirectional Video Streaming | |
KR20120098144A (ko) | 이중 모드 리시버 | |
TW202232304A (zh) | Usb音訊裝置及其輸出切換方法 |