TWI819721B

TWI819721B - 微機電裝置及其製造方法

Info

Publication number: TWI819721B
Application number: TW111127965A
Authority: TW
Inventors: 拉瑪奇德拉瑪爾斯彼拉迪葉蕾哈卡; 拉奇許昌德; 合烽陳; 羅希特普利卡爾基扎克伊爾; 匯文張
Original assignee: 世界先進積體電路股份有限公司
Priority date: 2022-07-26
Filing date: 2022-07-26
Publication date: 2023-10-21
Also published as: TW202405895A

Abstract

一種微機電(MEMS)裝置，包含第一基板、互連層、微機電裝置層、停止部件和第二基板。互連層設置於第一基板上，包含交替堆疊的多個導電層與多個介電層。微機電裝置層鍵合在互連層上，包含質量塊。停止部件設置在質量塊正下方，並與質量塊分隔開，停止部件被互連層的一部分包圍，且停止部件包含由多個導電層的其中之一構成的底部和設置在底部上的矽基層。第二基板包含空腔，且鍵合在微機電裝置層上。

Description

微機電裝置及其製造方法

本揭露係關於微機電(MEMS)裝置，特別是包含停止部件的微機電裝置及其製造方法。

微機電(MEMS)裝置是整合機械性組件和電性組件，以感測物理量和/或與周圍環境交互作用的微型裝置。近年來，微機電裝置在微電子產業上越來越普遍，舉例而言，微機電裝置可作為微型感測器，例如動作感測器、壓力感測器、加速度感測器等，並且已經廣泛地應用在許多電子產品中。

微機電裝置通常由處理數據的微處理器和幾個組件所組成，這些組件例如是與周圍環境交互作用的微型感測器。由於微機電裝置的微型感測器具有較大的表面積與體積之比值，相較於尺寸較大的機械裝置，由環境電磁力(例如靜電荷和磁矩)和流體動力(例如表面張力和黏度)所產生的力，對於微機電裝置而言是更重要的設計考慮因素。例如，在傳統的微機電裝置的可移動部件和金屬表面之間可能會產生黏附(stiction)，導致傳統的微機電裝置的生產良率和可靠度下降。

有鑑於此，本揭露的實施例提供改良的微機電(MEMS)裝置及其製造方法，以克服傳統的微機電裝置的上述問題。本揭露的微機電裝置包含設置在微機電裝置層的質量塊正下方，並且與質量塊分隔開的停止部件，藉此改善微機電裝置的可靠度和生產良率。

根據本揭露的一實施例，提供了一種微機電(MEMS)裝置，包括第一基板、互連層、微機電裝置層、停止部件和第二基板。互連層設置於第一基板上，且包含交替堆疊的多個導電層與多個介電層。微機電裝置層鍵合在互連層上，且包含質量塊。停止部件設置在質量塊正下方，並與質量塊分隔開，其中停止部件被互連層的一部分包圍，並且停止部件包含由多個導電層其中之一所構成的底部，以及設置在底部上的矽基層。第二基板包含空腔，並且鍵合在微機電裝置層上。

根據本揭露的一實施例，提供了一種微機電(MEMS)裝置的製造方法，包括以下步驟：提供第一基板，並於第一基板上形成互連層，其中互連層包含交替堆疊的多個導電層與多個介電層；在第一基板上形成停止部件，其中停止部件被互連層的一部分包圍，且停止部件包含由多個導電層其中之一形成的底部，以及形成在底部上的矽基層；在互連層上形成微機電裝置層，其中微機電裝置層包含位於停止部件正上方，並與停止部件分隔開的質量塊；以及提供包含空腔的第二基板，並且第二基板與微機電裝置層鍵合。

為了讓本揭露之特徵明顯易懂，下文特舉出實施例，並配合所附圖式，作詳細說明如下。

10:鍵合製程

100、200、300:MEMS裝置

101:第一基板

103:CMOS電晶體

104:導通孔

105:佈線層

106:介電層

107:鈍化層

111:第一金屬層

112:金屬層間介電(IMD)層

113:第二金屬層

114:頂部介電層

115:第三金屬層

117:第四金屬層

119:導通孔

120:互連層

121:鈍化層

122:孔洞

123:貫穿孔

130:停止部件

131:底部

133:矽基層

135:阻障層

137:貫穿孔

140:凹入部分

150:MEMS裝置層

151:質量塊

153:懸臂部件

155:突出部

157:導電層

160:第二基板

161:空腔

163:金屬層

S101、S103、S105、S201、S203:步驟

為了使下文更容易被理解，在閱讀本揭露時可同時參考圖式及其詳細文字說明。透過本文中之具體實施例並參考相對應的圖式，俾以詳細解說本揭露之具體實施例，並用以闡述本揭露之具體實施例之作用原理。此外，為了清楚起見，圖式中的各特徵可能未按照實際的比例繪製，因此某些圖式中的部分特徵的尺寸可能被刻意放大或縮小。

第1圖是根據本揭露的一實施例所繪示的微機電(MEMS)裝置的剖面示意圖。

第2圖是根據本揭露的另一實施例所繪示的MEMS裝置的剖面示意圖。

第3圖是根據本揭露的又另一實施例所繪示的MEMS裝置的剖面示意圖。

第4圖、第5圖和第6圖是根據本揭露的一實施例所繪示的MEMS裝置的製造方法的一些階段的剖面示意圖。

第7圖和第8圖是根據本揭露的另一實施例所繪示的MEMS裝置的製造方法的一些階段的剖面示意圖。

本揭露提供了數個不同的實施例，可用於實現本揭露的不同特徵。為簡化說明起見，本揭露也同時描述了特定構件與佈置的範例。提供這些實施例的目的僅在於示意，而非予以任何限制。舉例而言，下文中針對「第一特徵形成在第二特徵上或上方」的敘述，其可以是指「第一特徵與第二特徵直接接觸」，也可以是指「第一特徵與第二特徵間另存在有其他特徵」，致使第一特徵與第二特徵並不直接接觸。此外，本揭露中的各種實施例可能使用重複的參考符號和/或文字註記。使用這些重複的參考符號與註記是為了使敘述更簡潔和明確，而非用以指示不同的實施例及/或配置之間的關聯性。

另外，針對本揭露中所提及的空間相關的敘述詞彙，例如：「在…之下」，「低」，「下」，「上方」，「之上」，「上」，「頂」，「底」和類似詞彙時，為便於敘述，其用法均在於描述圖式中一個元件或特徵與另一個(或多個)元件或特徵的相對關係。除了圖式中所顯示的擺向外，這些空間相關詞彙也用來描述半導體裝置在使用中以及操作時的可能擺向。隨著半導體裝置的擺向的不同(旋轉90度或其它方位)，用以描述其擺向的空間相關敘述亦應透過類似的方式予以解釋。

雖然本揭露使用第一、第二、第三等等用詞，以敘述種種元件、部件、區域、層、及/或區塊(section)，但應了解此等元件、部件、區域、層、及/或區塊不應被此等用詞所限制。此等用詞僅是用以區分某一元件、部件、區域、層、及/或區塊與另一個元件、部件、區域、層、及/或區塊，其本身並不意含及代表該元件有任何之前的序數，也不代表某一元件與另一元件的排列順序、或是製造方法上的順序。因此，在不背離本揭露之具體實施例之範疇下，下列所討論之第一元件、部件、區域、層、或區塊亦可以第二元件、部件、區域、層、或區塊之詞稱之。

本揭露中所提及的「約」或「實質上」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「約」或「實質上」的情況下，仍可隱含「約」或「實質上」之含義。

本揭露中所提及的「耦接」、「耦合」、「電連接」一詞包含任何直接及間接的電氣連接手段。舉例而言，若文中描述第一部件耦接於第二部件，則代表第一部件可直接電氣連接於第二部件，或透過其他裝置或連接手段間接地電氣連接至該第二部件。

雖然下文係藉由具體實施例以描述本揭露的發明，然而本揭露的發明原理亦可應用至其他的實施例。此外，為了不致使本發明之精神晦澀難懂，特定的細節會被予以省略，該些被省略的細節係屬於所屬技術領域中具有通常知識者的知識範圍。

本揭露係關於微機電(MEMS)裝置及其製造方法，MEMS裝置包含慣性測量單元(inertial measurement unit，IMU)，例如加速計、陀螺儀等。MEMS裝置的MEMS裝置層包含質量塊(proof mass)，並且MEMS裝置層鍵合在互連層上，互連層包含交替堆疊的多個導電層和多個介電層。根據本揭露的實施例，MEMS裝置包含設置在質量塊正下方，並與質量塊分隔開的停止部件(stopper)，停止部件包含由多個導電層其中之一所構成的底部，以及設置在底部上的矽基層(silicon-based layer)。矽基層可以通過濺鍍(sputtering)製程或電漿增強型化學氣相沉積(plasma-enhanced chemical vapor deposition，PECVD)製程形成，且矽基層的材料包含多晶矽、非晶矽或單晶矽，這使得停止部件的矽基層具有粗糙的表面，且矽基層的材料具有導電性，在此用語「粗糙的表面」可以解釋為比MEMS裝置的互連層中的金屬層之表面更粗糙的表面，且表面的粗糙度可以根據常見的表面粗糙度參數來測量，例如Ra或Rq。此外，停止部件的矽基層電耦合到其底部，並且停止部件的底部可以是電浮置(electrically floating)或者電耦接到接地端。因此，本揭露的MEMS裝置的停止部件可避免質量塊與停止部件或互連層之間發生黏附(stiction)現象，藉此進一步防止MEMS裝置的MEMS裝置層受到損壞，從而提高本揭露的MEMS裝置的可靠度和生產良率。

第1圖繪示本揭露的一實施例之MEMS裝置100的剖面示意圖，如第1圖所示，MEMS裝置100包含第一基板101，第一基板101可以是半導體基板，例如矽(Si)晶圓或其他合適的半導體晶圓。在一些實施例中，第一基板101可包含多個互補式金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)電晶體103和其他半導體元件(未繪示)形成在其中。此外，在第一基板101上形成有多個介電層106、一或多個佈線層105、多個導通孔(vias)104和鈍化層(passivation layer)107，以覆蓋CMOS電晶體103。佈線層105形成在多個介電層106之間，並且通過導通孔104電耦接到CMOS電晶體103，導通孔104形成在介電層106中，且鈍化層107形成在最上層的介電層106上。在一些其他實施例中，第一基板101可以是不具有CMOS電晶體103形成於其中，但具有多個貫穿基板的導通孔(through substrate vias，TSV)形成於其中的中介板(interposer)，貫穿基板的導通孔用於將設置在第一基板101上方和下方的部件彼此電性連接。

如第1圖所示，MEMS裝置100還包含互連層120，其設置在第一基板101上方，且位於鈍化層107上。互連層120包含多個導電層，例如第一金屬層111、第二金屬層113、第三金屬層115和第四金屬層117，但不限於此。互連層120還包含多個介電層，例如三個金屬層間介電(inter-metal-dielectric，IMD)層112和頂部介電層114，但不限於此，互連層120的多個導電層和多個介電層交替堆疊。在一些實施例中，第一金屬層111是最低導電層，第二金屬層113和第三金屬層115是中間導電層，第四金屬層117是頂部導電層。互連層120的導電層的數量和介電層的數量可以分別少於或多於四個，其取決於MEMS裝置100的需求。互連層120的導電層的材料包含鋁(Al)、銅(Cu)、鋁銅合金(AlCu)、鈦(Ti)、氮化鈦(TiN)、其他合適的導電材料或前述之組合。互連層120的介電層的材料包含氧化矽、氮化矽、氮氧化矽、其他合適的介電材料或前述之組合。互連層120還包含多個導通孔119，其形成在介電層中，用於將多個導電層彼此電性連接。另外，在鈍化層107和最上層的介電層106中形成有數個導通孔，用於將第一金屬層111電性連接至佈線層105，使得互連層120電耦合至第一基板101中的CMOS電晶體103。

仍參閱第1圖，在一實施例中，互連層120包含凹入部分140，其貫穿互連層120的所有導電層和所有介電層，凹入部分140的底面和第一金屬層111(最低導電層)的底面可以在同一平面上，並且凹入部分140被互連層120的一部分包圍。此外，MEMS裝置100包含設置在凹入部分140中，並且被互連層120的上述部分包圍的停止部件130。在本實施例中，停止部件130包含由互連層120的多個導電層中的一個導電層所構成的底部131，例如由第一金屬層111的一部分，亦即互連層120的最低導電層的一部分構成的底部131。停止部件130還包含矽基層133，其可以順向性地(conformally)設置在底部131上，停止部件130的矽基層133係形成為具有粗糙的表面，並且矽基層133的材料具有導電性。矽基層133的材料可以是多晶矽、非晶矽或單晶矽，例如摻雜的矽或摻雜的多晶矽，可以通過例如濺鍍製程或電漿增強型化學氣相沉積(PECVD)製程等沉積製程來形成矽基層133，使得矽基層133具有粗糙的表面。此外，矽基層133係電耦合到底部131，且底部131可以是電浮置或電耦接至接地端。在一些實施例中，底部131可電耦接到接地端，以有效地避免電荷累積在停止部件130上。

如第1圖所示，MEMS裝置100還包含鍵合在互連層120上的MEMS裝置層150，MEMS裝置層150可由薄化後的矽晶圓、多晶矽層或其他合適的半導體層形成。在一些實施例中，MEMS裝置層150包含質量塊151、與質量塊151相鄰的數個懸臂部件(suspension beams)153、朝向互連層120的數個突出部155、以及分別位於突出部155表面上的數個導電層157。在本實施例中，MEMS裝置層150藉由導電層157和突出部155鍵合至互連層120的第四金屬層117(頂部導電層)，導電層157的材料可為金屬，例如鍺(Ge)、鋁(Al)、銅(Cu)、鋁銅合金(AlCu)、其他導電材料、或者為半導體材料。MEMS裝置層150可以藉由導電層157和第四金屬層117(頂部導電層)之間的共晶鍵合，而鍵合在互連層120上。另外，停止部件130設置在質量塊151正下方，並藉由互連層120的凹入部分140與質量塊151分隔開。

此外，MEMS裝置100還包含鍵合在MEMS裝置層150上的第二基板160，第二基板160可以是矽(Si)晶圓或其他合適的半導體晶圓。第二基板160的材料包含單晶半導體材料，例如矽、藍寶石或其他合適的半導體材料。舉例而言，第二基板160的材料可包含元素半導體，例如Ge；化合物半導體，例如GaN、SiC、GaAs、GaP、InP、InAs和/或InSb等；合金半導體，例如SiGe、GaAsP、AlInAs、 AlN、AlGaAs、GaInAs、GaInP、GaInAsP；或者前述之組合。如第1圖所示，在一實施例中，空腔161形成於第二基板160的下表面，MEMS裝置層150的質量塊151和懸臂部件153對應於第二基板160的空腔161設置，並且位於空腔161正下方。另外，還可在第二基板160的上表面形成金屬層163，金屬層163的材料例如為鋁(Al)、銅(Cu)、鋁銅合金(AlCu)或其他合適的金屬材料，金屬層163可以作為MEMS裝置100的屏蔽層或保護層。

根據本揭露的實施例，停止部件130的底部131由互連層120的第一金屬層111(最低導電層)的一部分構成，使得質量塊151和停止部件130之間由凹入部份140所提供的空間較大，藉此有效地避免質量塊151與停止部件130之間發生黏附，和/或避免MEMS裝置層150受到損壞。此外，停止部件130的矽基層133係形成為具有粗糙的表面，矽基層133電耦合到底部131，並且底部131可以是電浮置或電耦接到接地端。在MEMS裝置100的操作過程中，或者當MEMS裝置100受到機械性的衝擊時，停止部件130的粗糙表面有效地避免質量塊151和停止部件130之間發生黏附。此外，由於停止部件130具有導電性，在停止部件130的表面上沒有或很少有電荷累積，藉此可進一步避免質量塊151與停止部件130之間發生黏附，進而提高了本揭露的MEMS裝置100的可靠度和生產良率。

第2圖係繪示本揭露的另一實施例之MEMS裝置200的剖面示意圖，MEMS裝置200和第1圖的MEMS裝置100之間的差異在於，MEMS裝置200的停止部件130的底部131是由第三金屬層115的一部分，亦即互連層120的中間導電層的一部分所構成，MEMS裝置200的互連層120的凹入部分140為穿過互連層120的頂部介電層114、第四金屬層117(頂部導電層)、金屬層間介電層(IMD)層112和第三金屬層115(中間導電層)而形成，凹入部分140的底面與第三金屬層115(中間導電層)的底面可在同一平面上。MEMS裝置200的其他部件的細節可參考前述MEMS裝置100的描述，在此不再贅述。

在本實施例中，質量塊151與停止部件130之間由凹入部分140所提供的空間足夠大，藉此可避免質量塊151與停止部件130之間發生黏附，和/或避免MEMS裝置層150受到損壞。另外，停止部件130的矽基層133係形成為具有粗糙表面，矽基層133電耦合到底部131，且底部131可以是電浮置或電耦接到接地端，停止部件130的粗糙表面有效地避免了質量塊151和停止部件130之間發生黏附。此外，在停止部件130的表面上沒有或很少有電荷累積，藉此進一步避免質量塊151和停止部件130之間發生黏附，因此，本揭露的MEMS裝置200的可靠度和生產良率得以提升。

第3圖係繪示本揭露的又另一實施例的MEMS裝置300的剖面示意圖，如第3圖所示，在一實施例中，MEMS裝置300的第一基板101可以不具有CMOS電晶體形成於其中。此外，MEMS裝置300的互連層120可包含第一金屬層111、金屬層間介電(IMD)層112、第二金屬層113、頂部介電層114和鈍化層121，但不限於此，MEMS裝置300的互連層120可以包含交替堆疊的兩個以上的導電層和兩個以上的介電層。在本實施例中，第一金屬層111為最低導電層，第二金屬層113為頂部導電層，IMD層112設置在第一金屬層111和第二金屬層113之間，頂部介電層114設置在第二金屬層113(頂部導電層)上，且鈍化層121設置在頂部介電層114上。鈍化層121的材料不同於IMD層112和頂部介電層114的材料，例如，鈍化層121可以由氮化矽形成，而IMD層112和頂部介電層114可由氧化矽形成。停止部件130設置在MEMS裝置層150的質量塊151正下方，並與質量塊151分隔開，停止部件130被互連層120的一部分包圍，並且設置在互連層120的凹入部分140中，凹入部分140被互連層120的上述部分所包圍。凹入部分140係穿過鈍化層121、頂部介電層114和第二金屬層113(頂部導電層)而形成，且凹入部份140的底面和第二金屬層113的底面可在同一平面上。

如第3圖所示，在本實施例中，停止部件130包含底部131、依序堆疊於底部131上的頂部介電層114的一部分和鈍化層121的一部分、阻障層135以及矽基層133，其中底部131由互連層120的第二金屬層113(頂部導電層)的一部分構成。此外，停止部件130還包含形成於頂部介電層114的上述部分和鈍化層121的上述部分中的貫穿孔137，阻障層135和矽基層133皆依序順向性地設置在鈍化層121的上述部分上和貫穿孔137內，其中矽基層133順向性地設置在鈍化層121的上述部分上和貫穿孔137內。阻障層135順向性地設置在矽基層133和鈍化層121的上述部分之間，並且順向性地設置在矽基層133和頂部介電層114的上述部分之間，以及順向性地設置在矽基層133和底部131之間，阻障層135的材料可以是Ti、TiN或前述之組合。

另外，MEMS裝置300的MEMS裝置層150藉由導電層157和突出部155而鍵合至互連層120的第二金屬層113(頂部導電層)。在本實施例中，在鈍化層121與頂部介電層114中形成有數個貫穿孔123，以暴露出第二金屬層113的一部分，用於與MEMS裝置層150的導電層157鍵合。MEMS裝置層150的突出部155與導電層157係設置在貫穿孔123中，且導電層157與第二金屬層113的上述部分通過共晶鍵合而鍵合。MEMS裝置300的其他部件的細節可參考前述MEMS裝置100的描述，在此不再贅述。

在MEMS裝置300的實施例中，停止部件130的矽基層133係形成為具有粗糙表面，停止部件130的粗糙表面有效地避免質量塊151和停止部件130之間發生黏附。此外，矽基層133電耦合到底部131，並且底部131可以是電浮置或電耦接到接地端，因此在停止部件130上沒有或較少有電荷累積，藉此進一步避免質量塊151和停止部件130之間發生黏附。此外，阻障層135和矽基層133係順向性地設置在鈍化層121上和在貫穿孔137內，藉此為停止部件130提供了凹凸輪廓，其更有效地避免了質量塊151與停止部件130之間發生黏附。此外，阻障層135還可防止矽基層133與底部131之間發生離子擴散，因此提高了本揭露的MEMS裝置 300的可靠度和生產良率。

另外，在本揭露的一些實施例中，MEMS裝置的質量塊151可以與第一基板101的COMS電晶體103垂直地對齊。此外，本揭露的MEMS裝置的質量塊151係設置在互連層120上方，並且質量塊151不包含互連層120的金屬層。

第4圖、第5圖和第6圖係繪示本揭露的一實施例之MEMS裝置的製造方法的一些階段的剖面示意圖，參閱第4圖，首先，提供第一基板101。第一基板101包含多個CMOS電晶體103形成於其中，且第一基板101還包含形成於CMOS電晶體103上的佈線層105、多個介電層106、多個導通孔104及鈍化層107。第一基板101的細節可以參考前述第1圖的MEMS裝置100的描述，在此不再贅述。接著，在鈍化層107上形成互連層120的第一金屬層111(最低導電層)，第一金屬層111可通過沉積和圖案化製程而形成，且第一金屬層111(最低導電層)的一部分被用來作為停止部件130的底部131，矽基層133順向性地形成在底部131上，以完成停止部件130。可以使用濺鍍製程或PECVD製程等沉積製程來沉積矽基材料層，然後通過蝕刻製程來圖案化矽基材料層，以形成矽基層133。矽基層133的材料可以是多晶矽、非晶矽或單晶矽，例如摻雜的矽或摻雜的多晶矽，矽基層133係形成為具有粗糙的表面和導電性，藉此可避免MEMS裝置層150的質量塊151與MEMS裝置的停止部件130之間發生黏附。

接著，仍參閱第4圖，在步驟S101，在第一金屬層111和停止部件130上形成互連層120的其他層，互連層120包含交替堆疊的多個導電層和多個介電層，互連層120的細節可參考前述第1圖的MEMS裝置100的描述，在此不再贅述。在本實施例中，停止部件130被互連層120的多個介電層的一部分，亦即IMD層112的一部分和頂部介電層114的一部分覆蓋。然後，蝕刻頂部介電層114，以形成數個孔洞122，暴露出互連層120的第四金屬層117(頂部導電層)的一些部分。

接著，參閱第5圖，在步驟S103，通過蝕刻製程去除覆蓋在停止部件 130上的IMD層112和頂部介電層114的上述部份，以形成凹入部分140，藉由凹入部分140暴露出停止部件130。在本實施例中，凹入部分140貫穿互連層120的所有導電層和所有介電層，且凹入部分140的底面和第一金屬層111(最低導電層)的底面可在同一平面上。此外，凹入部分140被互連層120的剩餘部分包圍，停止部件130設置在凹入部分140中，並且停止部件130也被互連層120的剩餘部分包圍。

在一些實施例中，於互連層120的所有層均形成在底部131上方，並且互連層120覆蓋在底部131上的部分被去除，以形成凹入部分140而暴露出底部131之後，可以在步驟S103才形成矽基層133，例如通過沉積和圖案化製程可以在底部131上形成矽基層133。

在一些其他實施例中，停止部件130的底部131可以利用互連層120的中間導電層的一部分，例如第二金屬層113的一部分，或第三金屬層115的一部分來形成。在這些實施例中，互連層120的第一金屬層111、IMD層112和第二金屬層113形成在鈍化層107上，並且第二金屬層113的一部分用來作為底部113；或者，在鈍化層107上形成互連層120的第一金屬層111、第二金屬層113、第三金屬層115和IMD層112，然後第三金屬層115的一部分用來作為底部131。在一些實施例中，可以先在底部131上形成矽基層133，以完成停止部件130。然後，在第二金屬層113或第三金屬層115(中間導電層)上方形成互連層120的其他介電層和導電層，並覆蓋停止部件130。之後，通過蝕刻製程去除覆蓋在停止部件130上的互連層120的介電層的部分，以形成凹入部分140，使得停止部件130藉由凹入部分140而暴露出來。或者，可以在形成凹入部分140之後，才在底部131上形成停止部件130的矽基層133。在這些實施例中，凹入部分140的底面與第二金屬層113或第三金屬層115(中間導電層)的底面可在同一平面上。

接著，參閱第6圖，在步驟S105，提供與第二基板160鍵合在一起的MEMS裝置層150。第二基板160包含形成在其下表面的空腔161，此外，在第二基板160的上表面還形成有金屬層163。MEMS裝置層150可以藉由在第二基板160的下表面鍵合裝置晶圓、薄化裝置晶圓以形成裝置層、以及圖案化裝置層以形成MEMS裝置層150而形成。MEMS裝置層150包含質量塊151、與質量塊151相鄰的數個懸臂部件153、朝向互連層120的數個突出部155、以及分別形成在突出部155上的導電層157，其中懸臂部件153和質量塊151係對應於第二基板160的空腔161而設置。然後，通過鍵合製程10將MEMS裝置層150鍵合在互連層120上，以完成第1圖的MEMS裝置100。在鍵合製程10之後，MEMS裝置層150的突出部155會設置在頂部介電層114的孔洞122中，並且導電層157與互連層120的第四金屬層117(頂部導電層)通過共晶鍵合方式而鍵合。另外，MEMS裝置層150藉由凹入部分140與停止部件130分隔開。

第7圖和第8圖係繪示本揭露的另一實施例之MEMS裝置的製造方法的一些階段的剖面示意圖，參閱第7圖，首先，提供第一基板101，在一些實施例中，第一基板101可以是沒有CMOS電晶體形成在其中的矽(Si)晶圓。在第一基板101上形成互連層120，互連層120可包含依次堆疊在第一基板101上的第一金屬層111、IMD層112、第二金屬層113、頂部介電層114和鈍化層121，但不限於此。然後，通過微影和蝕刻製程對互連層120進行圖案化，以形成凹入部分140，並在凹入部分140中保留鈍化層121的一部分和頂部介電層114的一部分，用於形成停止部件。凹入部分140被互連層120的一部分包圍，且凹入部分140的底面和第二金屬層113的底面可在同一平面上。之後，如第7圖所示，將保留在凹入部分140中的鈍化層121的一部分和頂部介電層114的一部分蝕刻，以形成貫穿孔137。第二金屬層113(頂部導電層)的一部分用來作為停止部件的底部131，且底部131的一部分經由貫穿孔137而暴露出來。此外，如第7圖所示，對互連層120包圍凹入部分140的部分進行蝕刻，以形成數個貫穿孔123，藉此暴露出第二金屬層113的一些部分，用於與MEMS裝置層鍵合。

接著，仍參閱第7圖，在步驟S201，通過沉積製程，在鈍化層121的一部分上和貫穿孔137內順向性地形成阻障層135，阻障層135的材料可以是Ti、TiN、其他合適的阻障材料或前述之組合。然後，通過濺鍍製程或PECVD製程，在阻障層135上順向性地形成矽基層133，矽基層133也順向性地設置在鈍化層121的上述部分上方和貫穿孔137內。矽基層133的材料可為多晶矽、非晶矽或單晶矽，例如，矽基層133可以是具有導電性的摻雜的矽層或摻雜的多晶矽層。接著，可以通過蝕刻製程將沉積的阻障層135和沉積的矽基層133圖案化，以去除位於凹入部分140的底面上之沉積的阻障層135和沉積的矽基層133的部分，並去除在凹入部分140中且位於鈍化層121和頂部介電層114的外側側壁上之沉積的阻障層135和沉積的矽基層133的部分，以完成停止部件130。

然後，參閱第8圖，在步驟S203，提供與第二基板160鍵合在一起的MEMS裝置層150。第二基板160包含形成在其下表面的空腔161，此外，在第二基板160的上表面還形成有金屬層163。MEMS裝置層150包含質量塊151、與質量塊151相鄰的數個懸臂部件153、數個朝向互連層120的突出部155、以及分別形成於突出部155上的導電層157，其中懸臂部件153和質量塊151係對應於第二基板160的空腔161而設置。然後，通過鍵合製程10將MEMS裝置層150鍵合至互連層120上，以完成第3圖的MEMS裝置300。在鍵合製程10之後，MEMS裝置層150的突出部155會設置在互連層120的貫穿孔123中，並且通過共晶鍵合方式讓導電層157與互連層120的第二金屬層113(頂部導電層)產生鍵合。

在第1圖、第2圖和第3圖中所繪示的MEMS裝置100、200和300係作為示範說明，本揭露之實施例不限於此。本揭露的MEMS裝置可包含慣性測量單元(IMU)、慣性感測器、壓力感測器、微流體元件、其他微型元件或前述之組合，且慣性測量單元可包含加速計、陀螺儀、其他IMU元件或前述之組合。

根據本揭露之實施例，MEMS裝置的停止部件係設置在MEMS裝置層的質量塊正下方，並且停止部件與質量塊分隔開。停止部件的矽基層具有粗糙的表面，並具有導電性，以電耦合到停止部件的底部，並且停止部件的底部是電浮置或電耦接到接地端，使得本揭露的MEMS裝置的停止部件可避免電荷在停止部件上累積，藉此本揭露的MEMS裝置的停止部件有效地防止MEMS裝置層的質量塊與互連層之間發生黏附。此外，本揭露的MEMS裝置的停止部件還可以防止MEMS裝置層受到機械性的損傷。因此，提高了本揭露的MEMS裝置的可靠度和生產良率。

此外，本揭露的MEMS裝置的停止部件的製程相容於互連層的製程，由於停止部件可以在互連層的製造過程中一起製造完成，從而節省了製造MEMS裝置的製程步驟。此外，根據本揭露的實施例，停止部件的底部可由互連層的任一導電層構成，並且停止部件係設置在互連層的凹入部分中，停止部件可以藉由互連層的凹入部分與質量塊分隔開。因此，通過選擇用於形成停止部件的互連層的金屬層、互連層的凹入部分的深度、以及停止部件的高度，使得質量塊和停止部件之間的間隙尺寸容易受到控制，並且停止部件的高度還可以進一步通過矽基層的厚度來控制。另外，停止部件還可作為本揭露的MEMS裝置的機械停止部件。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100:MEMS裝置