CN117534029A - 微机电装置及其制造方法 - Google Patents

Abstract

本发明公开了一种微机电装置及其制造方法，该微机电装置包括第一基板、互连层、微机电装置层、停止部件和第二基板；互连层设置于第一基板上，包含交替堆栈的多个导电层与多个介电层；微机电装置层键合在互连层上，包含质量块；停止部件设置在质量块正下方，并与质量块分隔开，停止部件被互连层的一部分包围，且停止部件包含由多个导电层的其中之一构成的底部和设置在底部上的硅基层；第二基板包含空腔，且键合在微机电装置层上。

Description

微机电装置及其制造方法

技术领域

本发明涉及微机电(MEMS)装置，特别涉及包含停止部件的微机电装置及其制造方法。

背景技术

微机电(MEMS)装置是整合机械性组件和电性组件，以感测物理量和/或与周围环境交互作用的微型装置。近年来，微机电装置在微电子产业上越来越普遍，举例而言，微机电装置可作为微型传感器，例如动作传感器、压力传感器、加速度传感器等，并且已经广泛地应用在许多电子产品中。

微机电装置通常由处理数据的微处理器和几个组件所组成，这些个组件例如是与周围环境交互作用的微型传感器。由于微机电装置的微型传感器具有较大的表面积与体积之比值，相较于尺寸较大的机械装置，由环境电磁力(例如静电荷和磁矩)和流体动力(例如表面张力和黏度)所产生的力，对于微机电装置而言是更重要的设计考虑因素。例如，在传统的微机电装置的可移动部件和金属表面之间可能会产生黏附(stiction)，导致传统的微机电装置的生产良率和可靠度下降。

发明内容

有鉴于此，本发明的实施例提供改良的微机电(MEMS)装置及其制造方法，以克服传统的微机电装置的上述问题。本发明的微机电装置包含设置在微机电装置层的质量块正下方，并且与质量块分隔开的停止部件，藉此改善微机电装置的可靠度和生产良率。

根据本发明的一实施例，提供了一种微机电装置，包括：一第一基板；一互连层，设置在所述第一基板上，其中所述互连层包括交替堆栈的复数个导电层和复数个介电层；一微机电装置层，键合在所述互连层上，其中所述微机电装置层包括一质量块；一停止部件，设置在所述质量块正下方，并与所述质量块分隔开，其中所述停止部件被所述互连层的一部分包围，且所述停止部件包括：一底部，由所述复数个导电层的其中之一构成；及一硅基层，设置于所述底部上；以及一第二基板，包括一空腔，且键合在所述微机电装置层上。

根据本发明的另一实施例，提供了一种微机电装置的制造方法，包括以下步骤：提供一第一基板；在所述第一基板上形成一互连层，其中所述互连层包括交替堆栈的复数个导电层和复数个介电层；在所述第一基板上形成一停止部件，其中所述停止部件被所述互连层的一部分包围，且所述停止部件包括：由所述复数个导电层之一形成的一底部，及形成于所述底部上的一硅基层；在所述互连层上形成一微机电装置层，其中所述微机电装置层包括一质量块位于所述停止部件正上方，并与所述停止部件分隔开；以及提供包含一空腔的一第二基板，并与所述微机电装置层键合。

本发明技术方案的有益效果包括：本发明的微机电装置的停止部件可避免电荷在停止部件上累积，因此本发明的微机电装置的停止部件有效地防止微机电装置层的质量块与互连层之间发生黏附。此外，本发明的微机电装置的停止部件还可以防止微机电装置层受到机械性的损伤。因此，提高了本发明的微机电装置的可靠度和生产良率。

为了让本发明的特征明显易懂，下文特举出实施例，并配合附图，作详细说明如下。

附图说明

图1是根据本发明的一实施例所绘示的微机电(MEMS)装置的剖面示意图。

图2是根据本发明的另一实施例所绘示的MEMS装置的剖面示意图。

图3是根据本发明的又一实施例所绘示的MEMS装置的剖面示意图。

图4、图5和图6是根据本发明的一实施例所绘示的MEMS装置的制造方法的一些阶段的剖面示意图。

图7和图8是根据本发明的另一实施例所绘示的MEMS装置的制造方法的一些阶段的剖面示意图。

附图标记说明：

10…键合制程

100、200、300…MEMS装置

101…第一基板

103…CMOS晶体管

104、119…导通孔

105…布线层

106…介电层

107、121…钝化层

111…第一金属层

112…金属层间介电(IMD)层

113…第二金属层

114…顶部介电层

115…第三金属层

117…第四金属层

120…互连层

122…孔洞

123、137…贯穿孔

130…停止部件

131…底部

133…硅基层

135…阻障层

140…凹入部分

150…MEMS装置层

151…质量块

153…悬臂部件

155…突出部

157…导电层

160…第二基板

161…空腔

163…金属层

S101、S103、S105、S201、S203…步骤

具体实施方式

下面结合附图和具体的实施方式对本发明作进一步说明。

为了使下文更容易被理解，在阅读本发明时可同时参考附图及其详细文字说明。通过本发明的具体实施例并参考相对应的附图，俾以详细解说本发明的具体实施例，并用以阐述本发明的具体实施例的作用原理。此外，为了清楚起见，附图中的各特征可能未按照实际的比例绘制，因此某些附图中的部分特征的尺寸可能被刻意放大或缩小。

本发明提供了数个不同的实施例，可用于实现本发明的不同特征。为简化说明起见，本发明也同时描述了特定构件与布置的范例。提供这些实施例的目的仅在于示意，而非予以任何限制。举例而言，下文中针对「第一特征形成在第二特征上或上方」的叙述，其可以是指「第一特征与第二特征直接接触」，也可以是指「第一特征与第二特征间另存在有其他特征」，致使第一特征与第二特征并不直接接触。此外，本发明中的各种实施例可能使用重复的参考符号和/或文字注记。使用这些重复的参考符号与注记是为了使叙述更简洁和明确，而非用以指示不同的实施例及/或配置之间的关联性。

另外，针对本发明中所提及的空间相关的叙述词汇，例如：「在...之下」，「低」，「下」，「上方」，「之上」，「上」，「顶」，「底」和类似词汇时，为便于叙述，其用法均在于描述附图中一个元件或特征与另一个(或多个)元件或特征的相对关系。除了附图中所显示的摆向外，这些空间相关词汇也用来描述半导体装置在使用中以及操作时的可能摆向。随着半导体装置的摆向的不同(旋转90度或其它方位)，用以描述其摆向的空间相关叙述亦应通过类似的方式予以解释。

虽然本发明使用第一、第二、第三等用词，以叙述种种元件、部件、区域、层及/或区块(section)，但应了解此等元件、部件、区域、层及/或区块不应被此等用词所限制。此等用词仅是用以区分某一元件、部件、区域、层及/或区块与另一个元件、部件、区域、层及/或区块，其本身并不意含及代表该元件有任何之前的序数，也不代表某一元件与另一元件的排列顺序、或是制造方法上的顺序。因此，在不背离本发明具体实施例的范畴下，下列所讨论的第一元件、部件、区域、层或区块亦可以第二元件、部件、区域、层或区块之词称之。

本发明中所提及的「约」或「实质上」等用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。应注意的是，说明书中所提供的数量为大约的数量，亦即在没有特定说明「约」或「实质上」的情况下，仍可隐含「约」或「实质上」的含义。

本发明中所提及的「耦接」、「耦合」、「电连接」一词包含任何直接及间接的电气连接手段。举例而言，若文中描述第一部件耦接于第二部件，则代表第一部件可直接电气连接于第二部件，或通过其他装置或连接手段间接地电气连接至该第二部件。

虽然下文是藉由具体实施例以描述本发明的技术方案，然而本发明的发明原理亦可应用至其他的实施例。此外，为了不致使本发明的精神晦涩难懂，特定的细节会被予以省略，这些被省略的细节属于本域技术人员的知识范围。

本发明具体实施方式提供一种微机电(MEMS)装置及其制造方法，MEMS装置包含惯性测量单元(inertial measurement unit，IMU)，例如加速计、陀螺仪等。MEMS装置的MEMS装置层包含质量块(proofmass)，并且MEMS装置层键合在互连层上，互连层包含交替堆栈的多个导电层和多个介电层。根据本发明的实施例，MEMS装置包含设置在质量块正下方，并与质量块分隔开的停止部件(stopper)，停止部件包含由多个导电层其中之一所构成的底部，以及设置在底部上的硅基层(silicon-based layer)。硅基层可以通过溅镀(sputtering)制程或电浆增强型化学气相沉积(plasma-enhancedchemical vapor deposition，PECVD)制程形成，且硅基层的材料包含多晶硅、非晶硅或单晶硅，这使得停止部件的硅基层具有粗糙的表面，且硅基层的材料具有导电性，在此用语「粗糙的表面」可以解释为比MEMS装置的互连层中的金属层的表面更粗糙的表面，且表面的粗糙度可以根据常见的表面粗糙度参数来测量，例如Ra或Rq。此外，停止部件的硅基层电耦合到其底部，并且停止部件的底部可以是电浮置(electrically floating)或者电耦接到接地端。因此，本发明的MEMS装置的停止部件可避免质量块与停止部件或互连层之间发生黏附(stiction)现象，藉此进一步防止MEMS装置的MEMS装置层受到损坏，从而提高本发明的MEMS装置的可靠度和生产良率。

图1绘示本发明的一实施例的MEMS装置100的剖面示意图，如图1所示，MEMS装置100包含第一基板101，第一基板101可以是半导体基板，例如硅(Si)晶圆或其他合适的半导体晶圆。在一些实施例中，第一基板101可包含多个互补式金属氧化物半导体(complementary metal oxide semiconductor，CMOS)晶体管103和其他半导体元件(未绘示)形成在其中。此外，在第一基板101上形成有多个介电层106、一个或多个布线层105、多个导通孔(vias)104和钝化层(passivation layer)107，以覆盖CMOS晶体管103。布线层105形成在多个介电层106之间，并且通过导通孔104电耦接到CMOS晶体管103，导通孔104形成在介电层106中，且钝化层107形成在最上层的介电层106上。在一些其他实施例中，第一基板101可以是不具有CMOS晶体管103形成于其中，但具有多个贯穿基板的导通孔(throughsubstrate vias，TSV)形成于其中的中介板(interposer)，贯穿基板的导通孔用于将设置在第一基板101上方和下方的部件彼此电性连接。

如图1所示，MEMS装置100还包含互连层120，其设置在第一基板101上方，且位于钝化层107上。互连层120包含多个导电层，例如第一金属层111、第二金属层113、第三金属层115和第四金属层117，但不限于此。互连层120还包含多个介电层，例如三个金属层间介电(inter-metal-dielectric，IMD)层112和顶部介电层114，但不限于此，互连层120的多个导电层和多个介电层交替堆栈。在一些实施例中，第一金属层111是最低导电层，第二金属层113和第三金属层115是中间导电层，第四金属层117是顶部导电层。互连层120的导电层的数量和介电层的数量可以分别少于或多于四个，其取决于MEMS装置100的需求。互连层120的导电层的材料包含铝(Al)、铜(Cu)、铝铜合金(AlCu)、钛(Ti)、氮化钛(TiN)、其他合适的导电材料或前述之组合。互连层120的介电层的材料包含氧化硅、氮化硅、氮氧化硅、其他合适的介电材料或前述之组合。互连层120还包含多个导通孔119，其形成在介电层中，用于将多个导电层彼此电性连接。另外，在钝化层107和最上层的介电层106中形成有数个导通孔，用于将第一金属层111电性连接至布线层105，使得互连层120电耦合至第一基板101中的CMOS晶体管103。

仍参阅图1，在一实施例中，互连层120包含凹入部分140，其贯穿互连层120的所有导电层和所有介电层，凹入部分140的底面和第一金属层111(最低导电层)的底面可以在同一平面上，并且凹入部分140被互连层120的一部分包围。此外，MEMS装置100包含设置在凹入部分140中，并且被互连层120的上述部分包围的停止部件130。在本实施例中，停止部件130包含由互连层120的多个导电层中的一个导电层所构成的底部131，例如由第一金属层111的一部分，亦即互连层120的最低导电层的一部分构成的底部131。停止部件130还包含硅基层133，其可以顺向性地(conformally)设置在底部131上，停止部件130的硅基层133系形成为具有粗糙的表面，并且硅基层133的材料具有导电性。硅基层133的材料可以是多晶硅、非晶硅或单晶硅，例如掺杂的硅或掺杂的多晶硅，可以通过例如溅镀制程或电浆增强型化学气相沉积(PECVD)制程等沉积制程来形成硅基层133，使得硅基层133具有粗糙的表面。此外，硅基层133电耦合到底部131，且底部131可以是电浮置或电耦接至接地端。在一些实施例中，底部131可电耦接到接地端，以有效地避免电荷累积在停止部件130上。

如图1所示，MEMS装置100还包含键合在互连层120上的MEMS装置层150，MEMS装置层150可由薄化后的硅晶圆、多晶硅层或其他合适的半导体层形成。在一些实施例中，MEMS装置层150包含质量块151、与质量块151相邻的数个悬臂部件(suspension beams)153、朝向互连层120的数个突出部155以及分别位于突出部155表面上的数个导电层157。在本实施例中，MEMS装置层150藉由导电层157和突出部155键合至互连层120的第四金属层117(顶部导电层)，导电层157的材料可为金属，例如锗(Ge)、铝(Al)、铜(Cu)、铝铜合金(AlCu)、其他导电材料或者为半导体材料。MEMS装置层150可以藉由导电层157和第四金属层117(顶部导电层)之间的共晶键合，而键合在互连层120上。另外，停止部件130设置在质量块151正下方，并藉由互连层120的凹入部分140与质量块151分隔开。

此外，MEMS装置100还包含键合在MEMS装置层150上的第二基板160，第二基板160可以是硅(Si)晶圆或其他合适的半导体晶圆。第二基板160的材料包含单晶半导体材料，例如硅、蓝宝石或其他合适的半导体材料。举例而言，第二基板160的材料可包含元素半导体，例如Ge；化合物半导体，例如GaN、SiC、GaAs、GaP、InP、InAs和/或InSb等；合金半导体，例如SiGe、GaAsP、AlInAs、AlN、AlGaAs、GaInAs、GaInP、GaInAsP；或者前述之组合。如图1所示，在一实施例中，空腔161形成于第二基板160的下表面，MEMS装置层150的质量块151和悬臂部件153对应于第二基板160的空腔161设置，并且位于空腔161正下方。另外，还可在第二基板160的上表面形成金属层163，金属层163的材料例如为铝(Al)、铜(Cu)、铝铜合金(AlCu)或其他合适的金属材料，金属层163可以作为MEMS装置100的屏蔽层或保护层。

根据本发明的实施例，停止部件130的底部131由互连层120的第一金属层111(最低导电层)的一部分构成，使得质量块151和停止部件130之间由凹入部分140所提供的空间较大，藉此有效地避免质量块151与停止部件130之间发生黏附，和/或避免MEMS装置层150受到损坏。此外，停止部件130的硅基层133系形成为具有粗糙的表面，硅基层133电耦合到底部131，并且底部131可以是电浮置或电耦接到接地端。在MEMS装置100的操作过程中，或者当MEMS装置100受到机械性的冲击时，停止部件130的粗糙表面有效地避免质量块151和停止部件130之间发生黏附。此外，由于停止部件130具有导电性，在停止部件130的表面上没有或很少有电荷累积，藉此可进一步避免质量块151与停止部件130之间发生黏附，进而提高了本发明的MEMS装置100的可靠度和生产良率。

图2绘示了本发明的另一实施例的MEMS装置200的剖面示意图，MEMS装置200和图1的MEMS装置100之间的差异在于，MEMS装置200的停止部件130的底部131是由第三金属层115的一部分，亦即互连层120的中间导电层的一部分所构成，MEMS装置200的互连层120的凹入部分140为穿过互连层120的顶部介电层114、第四金属层117(顶部导电层)、金属层间介电层(IMD)层112和第三金属层115(中间导电层)而形成，凹入部分140的底面与第三金属层115(中间导电层)的底面可在同一平面上。MEMS装置200的其他部件的细节可参考前述MEMS装置100的描述，在此不再赘述。

在本实施例中，质量块151与停止部件130之间由凹入部分140所提供的空间足够大，藉此可避免质量块151与停止部件130之间发生黏附，和/或避免MEMS装置层150受到损坏。另外，停止部件130的硅基层133系形成为具有粗糙表面，硅基层133电耦合到底部131，且底部131可以是电浮置或电耦接到接地端，停止部件130的粗糙表面有效地避免了质量块151和停止部件130之间发生黏附。此外，在停止部件130的表面上没有或很少有电荷累积，藉此进一步避免质量块151和停止部件130之间发生黏附，因此，本发明的MEMS装置200的可靠度和生产良率得以提升。

图3绘示了本发明的又一实施例的MEMS装置300的剖面示意图，如图3所示，在一实施例中，MEMS装置300的第一基板101可以不具有CMOS晶体管形成于其中。此外，MEMS装置300的互连层120可包含第一金属层111、金属层间介电(IMD)层112、第二金属层113、顶部介电层114和钝化层121，但不限于此，MEMS装置300的互连层120可以包含交替堆栈的两个以上的导电层和两个以上的介电层。在本实施例中，第一金属层111为最低导电层，第二金属层113为顶部导电层，IMD层112设置在第一金属层111和第二金属层113之间，顶部介电层114设置在第二金属层113(顶部导电层)上，且钝化层121设置在顶部介电层114上。钝化层121的材料不同于IMD层112和顶部介电层114的材料，例如，钝化层121可以由氮化硅形成，而IMD层112和顶部介电层114可由氧化硅形成。停止部件130设置在MEMS装置层150的质量块151正下方，并与质量块151分隔开，停止部件130被互连层120的一部分包围，并且设置在互连层120的凹入部分140中，凹入部分140被互连层120的上述部分所包围。凹入部分140穿过钝化层121、顶部介电层114和第二金属层113(顶部导电层)而形成，且凹入部分140的底面和第二金属层113的底面可在同一平面上。

如图3所示，在本实施例中，停止部件130包含底部131、依序堆栈于底部131上的顶部介电层114的一部分和钝化层121的一部分、阻障层135以及硅基层133，其中底部131由互连层120的第二金属层113(顶部导电层)的一部分构成。此外，停止部件130还包含形成于顶部介电层114的上述部分和钝化层121的上述部分中的贯穿孔137，阻障层135和硅基层133皆依序顺向性地设置在钝化层121的上述部分上和贯穿孔137内，其中硅基层133顺向性地设置在钝化层121的上述部分上和贯穿孔137内。阻障层135顺向性地设置在硅基层133和钝化层121的上述部分之间，并且顺向性地设置在硅基层133和顶部介电层114的上述部分之间，以及顺向性地设置在硅基层133和底部131之间，阻障层135的材料可以是Ti、TiN或前述(Ti与TiN)之组合。

另外，MEMS装置300的MEMS装置层150藉由导电层157和突出部155而键合至互连层120的第二金属层113(顶部导电层)。在本实施例中，在钝化层121与顶部介电层114中形成有数个贯穿孔123，以暴露出第二金属层113的一部分，用于与MEMS装置层150的导电层157键合。MEMS装置层150的突出部155与导电层157系设置在贯穿孔123中，且导电层157与第二金属层113的上述部分通过共晶键合而键合。MEMS装置300的其他部件的细节可参考前述MEMS装置100的描述，在此不再赘述。

在MEMS装置300的实施例中，停止部件130的硅基层133系形成为具有粗糙表面，停止部件130的粗糙表面有效地避免质量块151和停止部件130之间发生黏附。此外，硅基层133电耦合到底部131，并且底部131可以是电浮置或电耦接到接地端，因此在停止部件130上没有或较少有电荷累积，藉此进一步避免质量块151和停止部件130之间发生黏附。此外，阻障层135和硅基层133顺向性地设置在钝化层121上和在贯穿孔137内，藉此为停止部件130提供了凹凸轮廓，其更有效地避免了质量块151与停止部件130之间发生黏附。此外，阻障层135还可防止硅基层133与底部131之间发生离子扩散，因此提高了本发明的MEMS装置300的可靠度和生产良率。

另外，在本发明的一些实施例中，MEMS装置的质量块151可以与第一基板101的COMS晶体管103垂直地对齐。此外，本发明的MEMS装置的质量块151设置在互连层120上方，并且质量块151不包含互连层120的金属层。

图4、图5和图6绘示了本发明的一实施例的MEMS装置的制造方法的一些阶段的剖面示意图，参阅图4，首先，提供第一基板101。第一基板101包含多个CMOS晶体管103形成于其中，且第一基板101还包含形成于CMOS晶体管103上的布线层105、多个介电层106、多个导通孔104及钝化层107。第一基板101的细节可以参考前述图1的MEMS装置100的描述，在此不再赘述。接着，在钝化层107上形成互连层120的第一金属层111(最低导电层)，第一金属层111可通过沉积和图案化制程而形成，且第一金属层111(最低导电层)的一部分被用来作为停止部件130的底部131，硅基层133顺向性地形成在底部131上，以完成停止部件130。可以使用溅镀制程或PECVD制程等沉积制程来沉积硅基材料层，然后通过蚀刻制程来图案化硅基材料层，以形成硅基层133。硅基层133的材料可以是多晶硅、非晶硅或单晶硅，例如掺杂的硅或掺杂的多晶硅，硅基层133系形成为具有粗糙的表面和导电性，藉此可避免MEMS装置层150的质量块151与MEMS装置的停止部件130之间发生黏附。

仍参阅图4，在步骤S101，在第一金属层111和停止部件130上形成互连层120的其他层，互连层120包含交替堆栈的多个导电层和多个介电层，互连层120的细节可参考前述图1的MEMS装置100的描述，在此不再赘述。在本实施例中，停止部件130被互连层120的多个介电层的一部分，亦即IMD层112的一部分和顶部介电层114的一部分覆盖。然后，蚀刻顶部介电层114，以形成数个孔洞122，暴露出互连层120的第四金属层117(顶部导电层)的一部分。

接着，参阅图5，在步骤S103，通过蚀刻制程去除覆盖在停止部件130上的IMD层112和顶部介电层114的上述部分，以形成凹入部分140，藉由凹入部分140暴露出停止部件130。在本实施例中，凹入部分140贯穿互连层120的所有导电层和所有介电层，且凹入部分140的底面和第一金属层111(最低导电层)的底面可在同一平面上。此外，凹入部分140被互连层120的剩余部分包围，停止部件130设置在凹入部分140中，并且停止部件130也被互连层120的剩余部分包围。

在一些实施例中，于互连层120的所有层均形成在底部131上方，并且互连层120覆盖在底部131上的部分被去除，以形成凹入部分140而暴露出底部131之后，可以在步骤S103才形成硅基层133，例如通过沉积和图案化制程可以在底部131上形成硅基层133。

在一些其他实施例中，停止部件130的底部131可以利用互连层120的中间导电层的一部分，例如第二金属层113的一部分，或第三金属层115的一部分来形成。在这些实施例中，互连层120的第一金属层111、IMD层112和第二金属层113形成在钝化层107上，并且第二金属层113的一部分用来作为底部113；或者，在钝化层107上形成互连层120的第一金属层111、第二金属层113、第三金属层115和IMD层112，然后第三金属层115的一部分用来作为底部131。在一些实施例中，可以先在底部131上形成硅基层133，以完成停止部件130。然后，在第二金属层113或第三金属层115(中间导电层)上方形成互连层120的其他介电层和导电层，并覆盖停止部件130。之后，通过蚀刻制程去除覆盖在停止部件130上的互连层120的介电层的部分，以形成凹入部分140，使得停止部件130藉由凹入部分140而暴露出来。或者，可以在形成凹入部分140之后，才在底部131上形成停止部件130的硅基层133。在这些实施例中，凹入部分140的底面与第二金属层113或第三金属层115(中间导电层)的底面可以处于同一平面上。

接着，参阅图6，在步骤S105，提供与第二基板160键合在一起的MEMS装置层150。第二基板160包含形成在其下表面的空腔161，此外，在第二基板160的上表面还形成有金属层163。MEMS装置层150可以藉由在第二基板160的下表面键合装置晶圆、薄化装置晶圆以形成装置层、以及图案化装置层以形成MEMS装置层150而形成。MEMS装置层150包含质量块151、与质量块151相邻的数个悬臂部件153、朝向互连层120的数个突出部155、以及分别形成在突出部155上的导电层157，其中悬臂部件153和质量块151系对应于第二基板160的空腔161而设置。然后，通过键合制程10将MEMS装置层150键合在互连层120上，以完成图1的MEMS装置100。在键合制程10之后，MEMS装置层150的突出部155会设置在顶部介电层114的孔洞122中，并且导电层157与互连层120的第四金属层117(顶部导电层)通过共晶键合方式而键合。另外，MEMS装置层150藉由凹入部分140与停止部件130分隔开。

图7和图8绘示了本发明的另一实施例的MEMS装置的制造方法的一些阶段的剖面示意图，参阅图7，首先，提供第一基板101，在一些实施例中，第一基板101可以是没有CMOS晶体管形成在其中的硅(Si)晶圆。在第一基板101上形成互连层120，互连层120可包含依次堆栈在第一基板101上的第一金属层111、IMD层112、第二金属层113、顶部介电层114和钝化层121，但不限于此。然后，通过微影和蚀刻制程对互连层120进行图案化，以形成凹入部分140，并在凹入部分140中保留钝化层121的一部分和顶部介电层114的一部分，用于形成停止部件。凹入部分140被互连层120的一部分包围，且凹入部分140的底面和第二金属层113的底面可在同一平面上。之后，如图7所示，将保留在凹入部分140中的钝化层121的一部分和顶部介电层114的一部分蚀刻，以形成贯穿孔137。第二金属层113(顶部导电层)的一部分用来作为停止部件的底部131，且底部131的一部分经由贯穿孔137而暴露出来。此外，如图7所示，对互连层120包围凹入部分140的部分进行蚀刻，以形成数个贯穿孔123，藉此暴露出第二金属层113的一些部分，用于与MEMS装置层键合。

接着，仍参阅图7，在步骤S201，通过沉积制程，在钝化层121的一部分上和贯穿孔137内顺向性地形成阻障层135，阻障层135的材料可以是Ti、TiN、其他合适的阻障材料或前述之组合。然后，通过溅镀制程或PECVD制程，在阻障层135上顺向性地形成硅基层133，硅基层133也顺向性地设置在钝化层121的上述部分上方和贯穿孔137内。硅基层133的材料可为多晶硅、非晶硅或单晶硅，例如，硅基层133可以是具有导电性的掺杂的硅层或掺杂的多晶硅层。接着，可以通过蚀刻制程将沉积的阻障层135和沉积的硅基层133图案化，以去除位于凹入部分140的底面上之沉积的阻障层135和沉积的硅基层133的部分，并去除在凹入部分140中且位于钝化层121和顶部介电层114的外侧侧壁上之沉积的阻障层135和沉积的硅基层133的部分，以完成停止部件130。

然后，参阅图8，在步骤S203，提供与第二基板160键合在一起的MEMS装置层150。第二基板160包含形成在其下表面的空腔161，此外，在第二基板160的上表面还形成有金属层163。MEMS装置层150包含质量块151、与质量块151相邻的数个悬臂部件153、数个朝向互连层120的突出部155以及分别形成于突出部155上的导电层157，其中悬臂部件153和质量块151系对应于第二基板160的空腔161而设置。然后，通过键合制程10将MEMS装置层150键合至互连层120上，以完成图3的MEMS装置300。在键合制程10之后，MEMS装置层150的突出部155会设置在互连层120的贯穿孔123中，并且通过共晶键合方式让导电层157与互连层120的第二金属层113(顶部导电层)产生键合。

在图1、图2和图3中所绘示的MEMS装置100、200和300系作为示范说明，本发明的实施例不限于此。本发明的MEMS装置可包含惯性测量单元(IMU)、惯性传感器、压力传感器、微流体元件、其他微型元件或前述之组合，且惯性测量单元可包含加速计、陀螺仪、其他IMU元件或前述之组合。

根据本发明的实施例，MEMS装置的停止部件系设置在MEMS装置层的质量块正下方，并且停止部件与质量块分隔开。停止部件的硅基层具有粗糙的表面，并具有导电性，以电耦合到停止部件的底部，并且停止部件的底部是电浮置或电耦接到接地端，使得本发明的MEMS装置的停止部件可避免电荷在停止部件上累积，藉此本发明的MEMS装置的停止部件有效地防止MEMS装置层的质量块与互连层之间发生黏附。此外，本发明的MEMS装置的停止部件还可以防止MEMS装置层受到机械性的损伤。因此，提高了本发明的MEMS装置的可靠度和生产良率。

此外，本发明的MEMS装置的停止部件的制程兼容于互连层的制程，由于停止部件可以在互连层的制造过程中一起制造完成，从而节省了制造MEMS装置的制程步骤。此外，根据本发明的实施例，停止部件的底部可由互连层的任一导电层构成，并且停止部件设置在互连层的凹入部分中，停止部件可以藉由互连层的凹入部分与质量块分隔开。因此，通过选择用于形成停止部件的互连层的金属层、互连层的凹入部分的深度以及停止部件的高度，使得质量块和停止部件之间的间隙尺寸容易受到控制，并且停止部件的高度还可以进一步通过硅基层的厚度来控制。另外，停止部件还可作为本发明的MEMS装置的机械停止部件。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围。

Claims (20)

1.一种微机电装置，其特征在于，包括：

一第一基板；

一互连层，设置在所述第一基板上，其中所述互连层包括交替堆栈的复数个导电层和复数个介电层；

一微机电装置层，键合在所述互连层上，其中所述微机电装置层包括一质量块；

一停止部件，设置在所述质量块正下方，并与所述质量块分隔开，其中所述停止部件被所述互连层的一部分包围，且所述停止部件包括：一底部，由所述复数个导电层的其中之一构成；及一硅基层，设置于所述底部上；以及

一第二基板，包括一空腔，且键合在所述微机电装置层上。

2.如权利要求1所述的微机电装置，其特征在于，所述互连层包括一凹入部分，被所述互连层的所述部分包围，并且所述停止部件设置在所述凹入部分中。

3.如权利要求2所述的微机电装置，其特征在于，所述停止部件的所述底部由所述互连层的一最低导电层的一部分构成，且所述凹入部分贯穿所述互连层。

4.如权利要求2所述的微机电装置，其特征在于，所述停止部件的所述底部由所述互连层的一中间导电层的一部分构成，且所述凹入部分的底面与所述中间导电层的底面在同一平面上。

5.如权利要求1所述的微机电装置，其特征在于，所述硅基层包括多晶硅、非晶硅或单晶硅。

6.如权利要求1所述的微机电装置，其特征在于，所述微机电装置层还包括朝向所述互连层的一突出部和位于所述突出部上的一导电层，且所述微机电装置层藉由所述突出部上的所述导电层和所述突出部与所述互连层的一顶部导电层键合。

7.如权利要求1所述的微机电装置，其特征在于，所述微机电装置层还包括与所述质量块相邻的一悬臂部件，且所述悬臂部件和所述质量块对应于所述第二基板的所述空腔设置。

8.如权利要求1所述的微机电装置，其特征在于，所述第一基板包括设置于其中的复数个互补式金属氧化物半导体晶体管，且所述互连层电耦接至所述复数个互补式金属氧化物半导体晶体管。

9.如权利要求1所述的微机电装置，其特征在于，所述停止部件的所述底部由所述互连层的一顶部导电层的一部分构成。

10.如权利要求9所述的微机电装置，其特征在于，所述互连层还包括设置在所述顶部导电层上的一顶部介电层和设置在所述顶部介电层上的一钝化层，且所述停止部件还包括依次堆栈在所述底部上的所述顶部介电层的一部分和所述钝化层的一部分，以及在所述顶部介电层的所述部分和所述钝化层的所述部分中的一贯穿孔，其中所述硅基层顺向性地设置在所述钝化层的所述部分上和所述贯穿孔内。

11.如权利要求10所述的微机电装置，其特征在于，所述停止部件还包括一阻障层，顺向性地设置在所述硅基层和所述钝化层的所述部分之间，以及顺向性地设置在所述硅基层和所述底部之间，且所述阻障层包括Ti、TiN或Ti与TiN的组合。

12.一种微机电装置的制造方法，其特征在于，包括以下步骤：

提供一第一基板；

在所述第一基板上形成一互连层，其中所述互连层包括交替堆栈的复数个导电层和复数个介电层；

在所述第一基板上形成一停止部件，其中所述停止部件被所述互连层的一部分包围，且所述停止部件包括：由所述复数个导电层之一形成的一底部，及形成于所述底部上的一硅基层；

在所述互连层上形成一微机电装置层，其中所述微机电装置层包括一质量块位于所述停止部件正上方，并与所述停止部件分隔开；以及

提供包含一空腔的一第二基板，并与所述微机电装置层键合。

13.如权利要求12所述的微机电装置的制造方法，其特征在于，所述硅基层通过溅镀制程或电浆增强型化学气相沉积制程形成，且所述硅基层包括多晶硅、非晶硅或单晶硅。

14.如权利要求12所述的微机电装置的制造方法，其特征在于，其中形成所述停止部件包括：

使用所述互连层的一最低导电层的一部分形成所述底部；以及

在所述底部上沉积所述硅基层。

15.如权利要求14所述的微机电装置的制造方法，其特征在于，其中形成所述互连层包括：

形成所述复数个介电层，以覆盖所述停止部件；以及

移除所述复数个介电层的一部分，以形成一凹入部分贯穿所述互连层，其中所述停止部件通过所述凹入部分而暴露出来，并且所述微机电装置层通过所述凹入部分与所述停止部件分隔开。

16.如权利要求12所述的微机电装置的制造方法，其特征在于，其中形成所述停止部件包括：

使用所述互连层的一中间导电层的一部分形成所述底部；以及

在所述底部上沉积所述硅基层。

17.如权利要求16所述的微机电装置的制造方法，其特征在于，其中形成所述互连层包括：

形成位于所述中间导电层上方的所述互连层的所述复数个介电层，以覆盖所述停止部件；以及

去除所述复数个介电层的一部分，以形成一凹入部分，其中所述停止部件通过所述凹入部分而暴露出来，所述微机电装置层通过所述凹入部分与所述停止部件分隔开，并且所述凹入部分的底面和所述中间导电层的底面在同一平面上。

18.如权利要求12所述的微机电装置的制造方法，其特征在于，其中形成所述停止部件包括：

使用所述互连层的一顶部导电层的一部分形成所述底部；

在所述顶部导电层上依次形成所述互连层的一顶部介电层和一钝化层；

蚀刻所述顶部介电层和所述钝化层，以形成一贯穿孔，其中所述底部的一部分通过所述贯穿孔而暴露出来；

在所述钝化层上和所述贯穿孔内顺向性地沉积一阻障层，其中所述阻障层包括Ti、TiN或Ti与TiN的组合；以及

在所述阻障层上顺向性地沉积所述硅基层。

19.如权利要求18所述的微机电装置的制造方法，其特征在于，其中蚀刻所述顶部介电层和所述钝化层还包括形成另一贯穿孔，以暴露出所述顶部导电层的一部分，并且所述微机电装置层与所述顶部导电层的所述部分键合。

20.如权利要求12所述的微机电装置的制造方法，其特征在于，所述第一基板包括形成于其中的复数个互补式金属氧化物半导体晶体管，并且所述互连层电耦接到所述复数个互补式金属氧化物半导体晶体管。