TWI819476B

TWI819476B - 通訊裝置以及用於補償通訊裝置的頻率響應失真的方法

Info

Publication number: TWI819476B
Application number: TW111103203A
Authority: TW
Inventors: 王吳祺; 高子銘; 張元碩
Original assignee: 瑞昱半導體股份有限公司
Priority date: 2022-01-25
Filing date: 2022-01-25
Publication date: 2023-10-21
Also published as: US20230238991A1; TW202332237A

Abstract

本發明提供了一種通訊裝置以及用於補償該通訊裝置的頻率響應失真的方法。該通訊裝置包含一傳送路徑、一接收路徑、一記憶性預失真電路、一預等化器以及一預等化計算電路。該傳送路徑以及該接收路徑是用來依據預失真測試訊號產生反饋訊號，其中該記憶性預失真電路的一組預失真係數是依據該反饋訊號被校正。於該組預失真係數的校正完成後，該預等化計算電路對該組預失真係數進行計算以產生計算結果用於校正該預等化器。於該預等化器的校正完成後，傳輸訊號先被該預等化器以及該記憶性預失真電路處理後再由該傳送路徑輸出至該通訊裝置外部。

Description

通訊裝置以及用於補償通訊裝置的頻率響應失真的方法

本發明是關於通訊裝置的訊號預處理，尤指一種通訊裝置以及用於補償該通訊裝置的頻率響應失真的方法。

在現有的無線寬頻通訊裝置中，使用了各種訊號處理方法以提升線性度。然而，這些訊號處理技術存在某些問題。例如，當這些訊號處理方法以改善線性度為目的去對一無線寬頻通訊裝置中的某一訊號進行預處理時，該無線寬頻通訊裝置的頻率響應卻會因為該預處理而失真。

因此，需要一種新穎的方法及相關架構，以在沒有副作用或較不會帶來副作用的情況下解決相關技術的問題。

本發明的一目的在於提供一種通訊裝置以及用於補償該通訊裝置的頻率響應失真的方法，以在不會造成或較不容易造成頻率響應失真的情況下提升該通訊裝置的線性度。

本發明至少一實施例提供一種通訊裝置。該通訊裝置包含一傳送路徑、一接收路徑、一記憶性預失真(pre-distortion)電路、一預等化器(pre-equalizer)以及一預等化計算電路，其中該記憶性預失真電路以及該預等化器均位於該傳送路徑的前端，而該預等化計算電路耦接至該預等化器。該傳送路徑是用來依據一預失真測試訊號產生一輸出測試訊號，而該接收路徑是用來依據該輸出測試訊號產生一反饋訊號，其中該記憶性預失真電路的一組預失真係數是依據該反饋訊號被校正。另外，於該記憶性預失真電路的該組預失真係數的校正完成後，該預等化計算電路接收該組預失真係數，以對該組預失真係數進行計算以產生一計算結果，以及該預等化器是依據該計算結果被校正，尤其於該預等化器的校正完成後，一傳輸訊號先被該預等化器以及該記憶性預失真電路處理後再接著透過該傳送路徑被輸出至該通訊裝置外部。

本發明至少一實施例提供一種用於補償一通訊裝置的頻率響應失真的方法，其中該方法包含：利用該通訊裝置的一傳送路徑依據一預失真測試訊號產生一輸出測試訊號；利用該通訊裝置的一接收路徑依據該輸出測試訊號產生一反饋訊號；依據該反饋訊號校正該通訊裝置的一記憶性預失真電路的一組預失真係數；於該記憶性預失真電路的該組預失真係數的校正完成後，利用該通訊裝置的一預等化計算電路接收該組預失真係數，以對該組預失真係數進行計算以產生一計算結果；依據該計算結果校正該通訊裝置的一預等化器(pre-equalizer)。另外，於該預等化器的校正完成後，一傳輸訊號先被該預等化器以及該記憶性預失真電路處理後再接著透過該傳送路徑被輸出至該通訊裝置外部。

依據本發明的實施例所提供的通訊裝置以及方法，該預等化器能補償因為針對包含有低通濾波器的路徑進行預失真處理而導致的頻率響應失真。另外，本發明的實施例不會大幅地增加額外成本。因此，本發明能在沒有副作用或較不會帶來副作用的情況下解決相關技術的問題。

10:收發器

110TX:傳送路徑

111TX:數位類比轉換器

112TX:傳送濾波器

113TX:混波器

114TX:功率放大器

110RX:接收路徑

111RX:類比數位轉換器

112RX:接收濾波器

113RX:混波器

114RX:衰減器

120:記憶性數位預失真電路

130:記憶性數位預失真預等化器

140:記憶性數位預失真計算電路

150:記憶性數位預失真預等化計算電路

160,170:多工器

S210~S250:步驟

TEST_MDPD:預失真測試訊號

FB1:反饋訊號

TXDATA:傳輸訊號

151:離散傅立葉轉換電路

152:絕對值計算電路

153:倒數計算電路

154:逆離散傅立葉轉換電路

155:選擇電路

第1圖為依據本發明一實施例之在一通訊裝置中估測記憶性數位預失真係數的示意圖。

第2圖為依據本發明一實施例之一種用於補償第1圖所示之通訊裝置的頻率響應失真的方法的工作流程。

第3圖為依據本發明一實施例之校正第1圖所示之通訊裝置內的一數位預失真電路的示意圖。

第4圖為依據本發明一實施例之校正第1圖所示之通訊裝置內的一數位預失真電路以及一數位預失真預等化器的校正完成後的運作。

第5圖為依據本發明一實施例之一數位預失真預等化計算電路的某些實施細節。

第1圖為依據本發明一實施例之在一通訊裝置諸如收發器10中估測記憶性數位預失真(memory digital pre-distortion，簡稱MDPD)係數的示意圖。如第1圖所示，收發器10可包含一傳送路徑110TX、一接收路徑110RX、一MDPD電路120、一MDPD預等化器(pre-equalizer)130。在本實施例中，傳送路徑110TX可包含一數位類比轉換器111TX(digital-to-analog converter，圖中標示為DAC)、一傳送濾波器112TX、一混波器113TX以及一功率放大器114TX，而接收路徑110RX可包含一類比數位轉換器111RX(analog-to-digital converter，圖中標示為ADC)、一接收濾波器112RX、一混波器113RX以及一衰減器114RX。在本實施例中，收發器10可另包含一MDPD計算電路140以及一MDPD預等化計算電路150，其中收發器10可先利用MDPD計算電路140校正MDPD電路120(例如校正MDPD電路120的一組預失真係數)，再接著利用MDPD預等化計算電路150依據該組預失真係數校正MDPD預等化器130。具體來說，MDPD電路120在被校正完成後可用來補償傳送路徑110TX中的功率放大器114TX的非線性失真，以及 MDPD預等化器130在被校正完成後可用來補償於傳送路徑110TX以及接收路徑110RX的任一者包含一濾波器(例如傳送濾波器112TX及/或接收濾波器112RX)的情況下MDPD電路120於被校正後所產生的頻率響應失真。例如，當傳送路徑110TX及/或接收路徑110RX包含任一濾波器，MDPD電路120在被校正後會依據此濾波器的頻率響應產生頻率響應失真，而此頻率響應失真可被MDPD預等化器130的頻率響應補償/抵銷。另外，MDPD電路120以及MDPD預等化器130均位於該傳送路徑110TX的前端，而在MDPD電路120以及MDPD預等化器130的校正均完成後，一傳輸訊號可先被MDPD預等化器130以及MDPD電路120處理後再接著透過傳送路徑110TX(例如透過耦接至傳送路徑110TX的天線)被輸出至收發器10外部。在本實施例中，收發器10可利用其內的多工器(multiplexer)160及170(在圖中標示為「MUX」以求簡明)控制MDPD電路120與MDPD預等化器130的校正訊號路徑(例如利用其內的一控制器產生多個控制訊號以分別用於控制多工器160及170選擇致能其上方路徑及其下方路徑的其中一者)，而關於校正MDPD電路120與MDPD預等化器130的細節將於後續段落說明。在某些實施例中，多工器170可予以省略，而MDPD電路120的輸入端可耦接至MDPD預等化器130的輸出端，但本發明不限於此。

第2圖為依據本發明一實施例之一種用於補償一通訊裝置諸如第1圖所示之收發器10的頻率響應失真的方法的工作流程。需注意的是，第2圖所示之工作流程僅為了說明之目的，並非對本發明的限制。尤其，一或多個步驟可於第2圖所示之工作流程中被新增、刪除或修改。此外，只要不妨礙整體結果，這些步驟並非必須完全依照第2圖所示之順序執行。

在步驟S210中，該通訊裝置利用其內的一傳送路徑依據一預失真測試訊號產生一輸出測試訊號。

在步驟S220中，該通訊裝置利用其內的一接收路徑依據該輸出測試訊號產生一反饋訊號。

在步驟S230中，該通訊裝置依據該反饋訊號校正其內的一記憶性預失真電路的一組預失真係數。

為便於理解步驟S210到S230的運作，請參考第3圖。收發器10(例如其內的控制器)可控制多工器160致能(enable)其上方路徑並且除能(disable)其下方路徑以旁通(bypass)MDPD預等化器130與MDPD電路120，使得一預失真測試訊號TEST_MDPD在不進行MDPD預等化器130與MDPD電路120的預處理的情況下被輸入至傳送路徑110TX，並且依序經由數位類比轉換器111TX、傳送濾波器112TX、混波器113TX以及功率放大器114TX處理後產生一輸出測試訊號TEST_OUT。輸出測試訊號TEST_OUT可接著被傳送至接收路徑110RX，並且依序經由衰減器114RX、混波器113RX、接收濾波器112RX以及類比數位轉換器111RX處理後產生一反饋訊號FB1。MDPD計算電路140可將反饋訊號FB1與預失真測試訊號TEST_MDPD進行比較以估測功率放大器114TX所造成的非線性失真，並據以計算出一組預失真係數{a_mp}以作為MDPD電路120內的濾波器的係數，使得MDPD電路120能針對傳送訊號進行預失真處理以補償功率放大器114TX所造成的非線性失真。

由於傳送路徑110TX包含有傳送濾波器112TX而接收路徑110RX包含有接收濾波器112RX，因此收發器10以第3圖的所示的訊號路徑校正MDPD電路120後，MDPD電路120的頻率響應會失真。例如，當傳送濾波器112TX與接收濾波器112RX均為低通濾波器時，由於低通濾波器的振幅響應在高頻帶會被往下抑制，因此經由校正後的MDPD電路120進行等化補償反而會使振福響應在高頻帶被往上抬起。因此，本發明在後續的步驟可依據MDPD電路120於校正後的頻率響應進行預等化處理，以解決上述頻率響應失真的問題。

在步驟S240中，於該記憶性預失真電路的該組預失真係數的校正完成後，該通訊裝置利用其內的一預等化計算電路接收該組預失真係數，以對該組預失真係數進行計算以產生一計算結果。

在步驟S250中，該通訊裝置依據該計算結果校正其內的一預等化器。

當MDPD電路120的一記憶深度為M，MDPD電路120可依據一當下時間點的輸入訊號諸如訊號x(n)(可代表MDPD電路120接收的第n個輸入樣本)、該當下時間點的前M個時間點的輸入訊號諸如訊號x(n-1)、x(n-2)、x(n-3)、...及x(n-M)(可代表MDPD電路120接收的第(n-1)個輸入樣本、第(n-2)個輸入樣本、第(n-3)個輸入樣本、...及第(n-M)個輸入樣本)以及該組預失真係數(例如{a_mp})產生該當下時間點的一輸出訊號(例如第n個輸出樣本)，其中M、n均為正整數。尤其，該組預失真係數(例如{a_mp})可包含(M+1)個一階項(first-order term)係數，以及該(M+1)個一階項係數分別對應於該當下時間點的輸入訊號以及該前M個時間點的輸入訊號的(M+1)個權值(weighting)。

舉例來說，MDPD電路120的輸出訊號可用一通用型記憶多項式(Generalized Memory Polynomial,GMP)模型來描述，如下：

其中y_GMP(n)表示MDPD電路120的第n個輸出樣本，C_lead表示領先交互項(lead cross-term)的最大長度，C_lag表示落後交互項(lag cross-term)的最大長度，x(n-m)則表示MDPD電路120的第(n-m)個輸入樣本。因此，於MDPD電路120的該組預失真係數(例如{a_mp}、{b_mpc}及{c_mpc})的校正完成後，MDPD預等化計算電路150可對該組預失真係數(例如{a_mp}、{b_mpc}及{c_mpc})進行計算以取得MDPD電路120所產生的頻率響應失真，再據以校正MDPD預等化電路130使得MDPD預等化電路130的頻率響應能抵銷/補償MDPD電路120所產生的頻率響應失真。

如第4圖所示，在MDPD電路120與MDPD預等化器130均被校正完成後，收發器10(例如其內的控制器)可控制多工器160致能其下方路徑並且除能其上方路徑、以及控制多工器170致能其下方路徑並且除能其上方路徑，以使一傳輸訊號TXDATA可先依序被MDPD預等化器130以及MDPD電路120處理後再接著透過傳送路徑110TX被輸出至收發器10外部。

第5圖為依據本發明一實施例之MDPD預等化計算電路150的某些實施細節。如第5圖所示，MDPD預等化計算電路150可包含一時域對頻域轉換電路諸如離散傅立葉轉換(Discrete Fourier Transform,DFT)電路151(在第5圖中標示為「DFT」以求簡明)、一通道估測器(channel estimator)諸如一絕對值計算電路152(在第5圖中標示為「振幅=｜響應｜」以便於理解)、一倒數計算電路153(在第5圖中標示為「1/振幅」以便於理解)以及一逆離散傅立葉轉換(Inverse Discrete Fourier Transform,IDFT)電路154(在第5圖中標示為「IDFT」以求簡明)。需注意的是，為簡化MDPD預等化計算電路150的設計以降低其硬體成本及計算時間，MDPD預等化計算電路150並非必須基於該組預失真係數(例如{a_mp}、{b_mpc}及{c_mpc})的全部來計算MDPD電路120的頻率響應。在本實施例中，上述領先交互項與落後交互項的係數{b_mpc}及{c_mpc}可予以忽略。另外，MDPD預等化計算電路150可另包含一選擇電路155(在第5圖中標示為「一階係數選擇」以便於理解)，用來選擇預失真係數{a_mp}中多個一階項係數並且捨棄這些一階項係數以外的預失真係數，藉此進一步降低後續處理的硬體成本及計算時間。

舉例來說，假設MDPD電路120的輸出訊號y(n)在校正完成後是以階數為5、記憶深度為3且落後交互項(lag cross-term)的最大長度為1的通用型記憶多項式模型來描述如下：y(n)=w(1)．x(n)+w(2)．x(n)．｜x(n)｜²+w(3)．x(n)．｜x(n)｜⁴+w(4)．x(n-1)+w(5)．x(n-1)．｜x(n-1)｜²+w(6)．x(n-1)．｜x(n-1)｜⁴+w(7)．x(n-2)+w(8)．x(n-2)．｜x(n-2)｜²+w(9)．x(n-2)．｜x(n-2)｜⁴+w(10)．x(n-3)+w(11)．x(n-3)．｜x(n-3)｜²+w(12)．x(n-3)．｜x(n-3)｜⁴+w(13)．x(n)．｜x(n-1)｜²+w(14)．x(n)．｜x(n-1)｜⁴+w(15)．x(n-1)．｜x(n-2)｜²+w(16)．x(n-1)．｜x(n-2)｜⁴+w(17)．x(n-2)．｜x(n-3)｜²+w(18)．x(n-2)．｜x(n-3)｜⁴+w(19)．x(n-3)．｜x(n-4)｜²+w(20)．x(n-3)．｜x(n-4)｜⁴

其中w(13)到w(20)為落後交互項係數{b_mpc}的例子，w(2)、w(5)、w(8)及w(11)為預失真係數{a_mp}中的三階項係數的例子，而w(3)、w(6)、w(9)及w(12)為預失真係數{a_mp}中的五階項係數的例子。因此，選擇電路155可將預失真係數{a_mp}中的多個一階項係數w(1)、w(4)、w(7)及w(10)以外的係數捨棄，以將輸出訊號y(n)簡化為y_SIMP(n)=w(1)．x(n)+w(4)．x(n-1)+w(7)．x(n-2)+w(10)．x(n-3)，但本發明不限於此。由於MDPD電路120的頻率響應典型地是由一階項係數主宰，因此即使本實施例大幅地簡化了對該組預失真係數的計算，但利用上述簡化後的計算來校正MDPD預等化器130依然能使MDPD預等化器130有效地補償/等化MDPD電路120的頻率響應。

在本實施例中，選擇電路155可自該組預失真係數(例如{a_mp})中選擇其中的(M+1)個一階項係數{a₀₁,a₁₁,a₂₁,...,a_M1}，並且以各個一階項係數對應的記憶深度依序排列再輸出為{d[0],d[1],d[2],...,d[M]}，如下：

接著，離散傅立葉轉換電路151可對選擇電路155輸出的(M+1)個一階項係數{d[0],d[1],d[2],...,d[M]}進行時域對頻域轉換諸如離散傅立葉轉換(其在實作上可用快速傅立葉轉換(Fast Fourier Transform,FFT)來實施)以取得分別對應於(M+1)個頻率的(M+1)個頻域轉換結果{D[k]}如下：

而該(M+1)個頻域轉換結果{D[k]}中的任一頻域轉換結果D[k]可表示如下：

其中k=0、1、2、...、M(分別對應於該(M+1)個頻率)，「e」可代表尤拉數(Euler's number)，「π」可代表圓周率，而「j」可代表

。接著，絕對值計算電路152 可分別對該(M+1)個頻域轉換結果{D[k]}進行絕對值計算以取得分別對應於該(M+1)個頻率的(M+1)個振幅響應值{｜D[k]｜}。由於經由離散傅立葉轉換得到的頻域轉換結果D[k]為複數(complex number)，因此該(M+1)個振幅響應值{｜D[k]｜}的任一振幅響應值｜D[k]｜的計算如下：

其中real(D[k])代表頻域轉換結果D[k]的實部(real part)，而imag(D[k])代表頻域轉換結果D[k]的虛部(imaginary part)。接著，倒數計算電路153可分別對該(M+1)個振幅響應值{｜D[k]｜}進行倒數計算以取得分別對應於該(M+1)個頻率的(M+1)個補償增益{S_{PreEQ_freq}[k]}，而該(M+1)個補償增益{S_{PreEQ_freq}[k]}的任一補償增益S_{PreEQ_freq}[k]的計算如下：

接著，逆離散傅立葉轉換電路154可分別對該(M+1)個補償增益{S_{PreEQ_freq}[k]}進行頻域對時域轉換諸如逆離散傅立葉轉換(在實作上可用逆快速傅立葉轉換(Inverse Fast Fourier Transform,IFFT)來實施)以取得(M+1)個預等化係數{S_{PreEQ_time}[r]}作為該計算結果，其中該(M+1)個預等化係數{S_{PreEQ_time}[r]}中的任一預等化係數S_{PreEQ_time}[r]的計算如下：

其中r=0、1、2、...、M，而該(M+1)個預等化係數{S_{PreEQ_time}[r]}能使得MDPD預等化器130的一頻率響應對應於該(M+1)個補償增益{S_{PreEQ_freq}[k]}所構成的一頻率響應，從而達到抵銷/補償MDPD電路120所產生的頻率響應失真的效果。

在某些實施例中，MDPD預等化器130可包含一濾波器(例如有限脈衝響應(finite impulse response,FIR)濾波器或無限脈衝響應(infinite impulse response,IIR)濾波器)，而該(M+1)個預等化係數{S_{PreEQ_time}[r]}可用來作為該濾波器的係數(例如在該濾波器中分別對應於(M+1)個分接頭(tap)的(M+1)個係數)，以使得該濾波器的一頻率響應能符合該(M+1)個補償增益{S_{PreEQ_freq}[k]}所構成的該頻率響應，但本發明不限於此。

需注意的是，MDPD預等化計算電路150內的每個子電路(例如離散傅立葉轉換電路151、絕對值計算電路152、倒數計算電路153以及逆離散傅立葉轉換電路154)可分別以專用於上述計算的計算電路來實施。在某些實施例中，MDPD預等化計算電路150內某些較複雜的計算(例如離散傅立葉轉換電路及/或逆離散傅立葉轉換)可使用專屬的計算電路，而某些較簡易的計算(例如絕對值計算及/或倒數計算)可由離散傅立葉轉換電路151及/或逆離散傅立葉轉換電路154內部既有的計算電路來執行、或者由MDPD預等化計算電路150外部既有的計算電路來執行，但本發明不限於此。

總結來說，本發明利用MDPD電路120對輸入訊號進行預失真處理以補償功率放大器114TX的非線性失真。由於在校正MDPD電路120時訊號路徑上的濾波器特性會涉及其中，導致MDPD電路120在被校正後的頻率響應會失真(例如具有高通濾波特性)，因此本發明利用MDPD預等化器130提供一個和MDPD電路120的頻率響應失真相抵消的頻率響應(例如低通濾波特性)，以補償MDPD電路120所產生的頻率響應失真。另外，本發明的實施例不會大幅地增加額外成本。因此，本發明能在沒有副作用或較不會帶來副作用的情況下解決相關技術的問題。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。