TWI818918B - 製造圖像感測器的方法和系統 - Google Patents

製造圖像感測器的方法和系統 Download PDF

Info

Publication number
TWI818918B
TWI818918B TW107126398A TW107126398A TWI818918B TW I818918 B TWI818918 B TW I818918B TW 107126398 A TW107126398 A TW 107126398A TW 107126398 A TW107126398 A TW 107126398A TW I818918 B TWI818918 B TW I818918B
Authority
TW
Taiwan
Prior art keywords
predicted
image sensor
pixel
capacitance
sub
Prior art date
Application number
TW107126398A
Other languages
English (en)
Other versions
TW201921659A (zh
Inventor
金曜澖
全倧旭
權義熙
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201921659A publication Critical patent/TW201921659A/zh
Application granted granted Critical
Publication of TWI818918B publication Critical patent/TWI818918B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14667—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Cameras In General (AREA)
  • Multicomponent Fibers (AREA)

Abstract

一種製造包括第一半導體晶片及第二半導體晶片的圖像 感測器的方法包括：接收分別與第一半導體晶片及第二半導體晶片相關聯的製造資料；對所述製造資料進行處理以確定畫素訊號傳輸線的電容及電阻，由多個畫素中的每一畫素產生的畫素訊號被傳輸到所述畫素訊號傳輸線，其中所述電容及電阻對應於與所述多個畫素中的每一畫素相關聯的位置資訊；以及在將第一半導體晶片電性連接至第二半導體晶片之前，基於所確定的電容及電阻而確定圖像感測器的預測特性。可基於確定出圖像感測器的預測特性至少滿足一或多個目標值的特定集合而將第一半導體晶片電性連接至第二半導體晶片以形成圖像感測器。

Description

製造圖像感測器的方法和系統 [相關申請案的交叉參考]
本申請案根據35 U.S.C.§ 119主張在2017年8月21日在韓國智慧財產局提出申請的韓國專利申請案第10-2017-0105509號的權益，所述韓國專利申請案的揭露內容全文併入本案供參考。
本發明概念是有關於圖像感測器，且更具體而言，是有關於製造圖像感測器的方法以及被配置成製造所述圖像感測器的計算系統。
圖像感測器是一種被配置成將光學圖像轉變成電性訊號的半導體裝置。圖像感測器可包括畫素陣列，所述畫素陣列更包括多個排列成二維(two-dimensional，2D)矩陣形狀的畫素。所述多個畫素中的每一畫素可基於在畫素處接收到的(「入射在畫素上的」)光的光能量輸出(「產生」)圖像訊號。所述多個畫素中的每一畫素可整合與經由光電二極體入射的(例如，在畫素的光電二極體處接收到的)光的量對應的光電荷並基於所整合的光電荷而輸出(「產生」)畫素訊號，所述畫素訊號為類比訊號。
本發明概念提供製造圖像感測器的方法以及被配置成製造所述圖像感測器的計算系統，所述圖像感測器包括包含多個畫素的半導體晶片以及包含訊號處理電路的半導體晶片。
根據一些示例性實施例，提供一種製造圖像感測器的方法，其中所述圖像感測器可包括第一半導體晶片及第二半導體晶片，所述第一半導體晶片可包括多個畫素，且所述第二半導體晶片可包括訊號處理電路，所述方法可包括:接收與所述第一半導體晶片的設計相關聯的第一製造資料，接收與所述第二半導體晶片的設計相關聯的第二製造資料，對所述第一製造資料及所述第二製造資料進行處理以確定畫素訊號傳輸線的預測電容及預測電阻，由所述多個畫素中的每一畫素產生的畫素訊號被傳輸到所述畫素訊號傳輸線，所述預測電容及所述預測電阻對應於與所述多個畫素中的每一畫素相關聯的位置資訊；基於所述預測電容及所述預測電阻確定所述圖像感測器的預測特性；以及基於確定出由所述第一半導體晶片及所述第二半導體晶片的電性連接形成的所述圖像感測器的所述預測特性至少滿足一或多個目標值的特定集合而將所述第一半導體晶片及所述第二半導體晶片電性連接以形成所述圖像感測器。
根據一些示例性實施例，提供一種製造圖像感測器的方法，其中所述圖像感測器可包括第一半導體晶片及第二半導體晶片，所述第一半導體晶片可包括多個畫素，且所述第二半導體晶 片可包括訊號處理電路，所述方法可包括:接收與所述第一半導體晶片的設計相關聯的第一製造資料，接收與所述第二半導體晶片的設計相關聯的第二製造資料，對所述第一製造資料及所述第二製造資料進行處理以確定畫素訊號傳輸線的預測電容及預測電阻，由所述多個畫素中的每一畫素產生的畫素訊號被傳輸到所述畫素訊號傳輸線；基於所述預測電容及所述預測電阻確定所述圖像感測器的預測特性；以及基於所述圖像感測器的所述預測特性而選擇性地將所述第一半導體晶片安裝在所述第二半導體晶片上。
根據一些示例性實施例，一種被配置成製造圖像感測器的計算系統可包括被配置成儲存指令程式的記憶體以及處理器，其中所述圖像感測器可包括第一半導體晶片以及第二半導體晶片。所述處理器可被配置成：執行所述指令程式以接收與所述第一半導體晶片及所述第二半導體晶片中的每一半導體晶片的設計相關聯的製造資料，所述第一半導體晶片包括多個畫素，所述第二半導體晶片包括訊號處理電路；對所述製造資料進行處理以確定畫素訊號傳輸線的預測電容及預測電阻，由所述多個畫素中的每一畫素產生的畫素訊號被傳輸到所述畫素訊號傳輸線，所述預測電容及所述預測電阻對應於與所述多個畫素中的每一畫素相關聯的位置資訊；基於所述預測電容及所述預測電阻確定所述圖像感測器的預測特性；以及基於確定出由所述第一半導體晶片及所述第二半導體晶片的電性連接形成的所述圖像感測器的所述預測 特性至少滿足一或多個目標值的特定集合而將所述第一半導體晶片及所述第二半導體晶片電性連接。
10:圖像感測器
100:畫素陣列
200:訊號處理區塊
210:讀出電路
212:相關雙重採樣(CDS)電路
220:列驅動器
230:時序產生器
240:斜坡訊號產生器
250:緩衝器
260:控制暫存器區塊
500:計算系統/特性預測系統
510:處理器
530:記憶體
531:電阻電容(RC)提取器
532:特性計算器
550:輸入/輸出(I/O)裝置
570:儲存裝置
590:匯流排
1000:系統
1100:中央處理單元
1200:非揮發性記憶體
1300:圖像感測器
1400:輸入/輸出裝置
1500:隨機存取記憶體
1600:匯流排
APS:主動畫素感測器
C1:第一電容器
C2:第二電容器
C3:第三電容器
C4:第四電容器
CH1:第一半導體晶片
CH2:第二半導體晶片
CON:互連構件
CT:電容器
D10:第一製造資料
D20:第二製造資料
D100:圖像感測器的特性
Dout:數位訊號/數位資料
DX:驅動電晶體
FD:浮動擴散區
LB:半導體晶片
LM:電流路徑
P1、P2、P3、Pj:畫素訊號
PAD1:第一接墊
PAD2:第二接墊
PD:光電二極體
PIX_OUT:畫素訊號
PX:畫素
PXA:畫素陣列區
PRC:程序
R1:第一電阻器
R2:第二電阻器
R3:第三電阻器
R4:第四電阻器
RG:重置訊號
RS1、RS2、RS3、RSi:列訊號
RT:電阻器
RX:重置電晶體
S110、S120、S130、S122、S124、S126、S130、S210、S220、S230、S240、S250、S260、S270:操作
SEL:選擇訊號
SF:電荷
SP1:第一子路徑
SP2:第二子路徑
SP3:第三子路徑
SP4:第四子路徑
SX:選擇電晶體
TG:轉移訊號
TGP:轉移訊號傳輸線
TX:轉移電晶體
VDD:電源電壓
VIN:轉移訊號
VOUT:畫素訊號
VRAMP:斜坡訊號
WP1:第一晶圓
WP2:第二晶圓
藉由結合附圖閱讀以下詳細說明將更清楚地理解本發明概念的示例性實施例，在附圖中：圖1是根據一些示例性實施例的圖像感測器的方塊圖。
圖2是示出當光未入射於根據一些示例性實施例的圖像感測器上時主訊號的波形的曲線圖。
圖3示出根據一些示例性實施例的兩個晶圓的堆疊結構。
圖4是根據一些示例性實施例的圖像感測器的電路圖。
圖5是根據一些示例性實施例預測圖像感測器的特性的操作的流程圖。
圖6是根據一些示例性實施例被配置成預測圖像感測器的特性的計算系統的方塊圖。
圖7示出根據一些示例性實施例，儲存在圖6所示的記憶體中的程式的實例。
圖8是根據一些示例性實施例預測圖像感測器的特性的操作的流程圖。
圖9是連接至根據一些示例性實施例的圖像感測器的畫素的多個子路徑的電路圖。
圖10是根據一些示例性實施例製造圖像感測器的方法的流程圖。
圖11是根據一些示例性實施例包括圖像感測器的系統的方塊圖。
圖1是根據一些示例性實施例的圖像感測器10的方塊圖。
參照圖1，圖像感測器10可包括畫素陣列100以及訊號處理區塊200。畫素陣列100可包括多個畫素PX。訊號處理區塊200可電性連接至畫素陣列100並可被配置成將來自列驅動器220的列訊號RS1至RSi提供(「傳輸」)至畫素陣列100(例如，經由如圖1所示的單獨的相應的列訊號傳輸線而將列訊號傳輸至畫素陣列100中的多個畫素PX中的每一畫素)或自畫素陣列100接收畫素訊號P1至Pj。訊號處理區塊200可包括一系列訊號處理電路，所述訊號處理電路被配置成接收功率訊號或控制訊號並因應於所接收到的功率訊號或控制訊號而執行操作。可為電路系統的實例的訊號處理區塊200可為預先界定的功能區塊且可被稱為數位區塊或包括類比至數位轉換器(analog-to-digital converter，ADC)的智慧財產(intellectual property，IP)區塊。
畫素陣列100可包括排列成i×j矩陣的多個畫素PX。再次重申，所述多個畫素PX可包括「i」個畫素乘「j」個畫素的二維矩陣。此處，i及j中的每一者可為自然數。畫素PX中的每一者可連接在列線與行線之間並輸出對應於入射光的畫素訊號。在一些示例性實施例中，畫素PX中的每一者可具有包括有機光電轉 換單元或無機光電轉換單元的多層式結構。在一些示例性實施例中，畫素PX中的每一者可具有藉由僅堆疊有機光電轉換單元而形成的多層式結構。
訊號處理區塊200可包括讀出電路210、列驅動器220、時序產生器230、斜坡訊號產生器240、緩衝器250以及控制暫存器區塊260。讀出電路210可包括相關雙重採樣(correlated double sampling，CDS)電路212。讀出電路210可自畫素陣列100接收畫素訊號P1至Pj，並產生數位訊號Dout。
相關雙重採樣電路212可自在畫素陣列100中實施的多個行線接收畫素訊號P1至Pj，且可對所接收到的畫素訊號P1至Pj中的每一者執行相關雙重採樣操作。具體而言，相關雙重採樣電路212可對與畫素訊號對應的雜訊位準及訊號位準進行雙重採樣，並輸出與雜訊位準與訊號位準之間的差異對應的差異位準。
讀出電路210可更包括比較器區塊以及類比至數位轉換(analog-to-digital conversion，ADC)區塊。比較器區塊可將由相關雙重採樣電路212輸出的相關雙重採樣(CDS)畫素訊號中的每一者與由斜坡訊號產生器240輸出的斜坡訊號進行比較並輸出比較訊號。類比至數位轉換區塊可因應於時脈訊號對比較訊號進行計數，將由比較器區塊輸出的多個比較訊號中的每一者轉換成數位資料，並將多個數位資料輸出至緩衝器250。
即使光未入射在畫素陣列100中包括的多個畫素PX上，所述多個畫素PX亦可因與列訊號RS1至RSi的耦合而輸出畫素 訊號P1至Pj，畫素訊號P1至Pj與由光入射在上面的多個畫素PX輸出的畫素訊號類似。讀出電路210可輸出包含雜訊的數位訊號Dout。因此，讀出電路210可考量畫素訊號P1至Pj安定的安定時間(settling time)而執行讀出操作。讀出電路210的讀出操作速度及圖像感測器10的讀出操作速度可根據安定時間而變化。根據一些示例性實施例的圖像感測器10可提前預測安定時間並減少製造圖像感測器10花費的時間。
列驅動器220可藉由時序產生器230的控制而驅動畫素陣列100中的多條列線中的至少一者。具體而言，列驅動器220可將列訊號RS1至RSi提供至畫素陣列100的相應列線。此處，列訊號可包括用於控制單元畫素中所包括的多個電晶體的多個控制訊號。
時序產生器230可產生用於控制圖像感測器10的操作時序的控制訊號。具體而言，時序產生器230可藉由控制暫存器區塊260的控制來控制列驅動器220以及讀出電路210的操作。
斜坡訊號產生器240可藉由時序產生器230的控制而產生斜坡訊號。斜坡訊號產生器240可利用電流型數位至類比轉換器(digital-to-analog converter，DAC)或電流至電壓(I-V)轉換器使得斜坡訊號的電壓位準能夠根據電流隨時間的波動而變化。斜坡訊號可被產生為具有單個斜率的電壓，被提供至讀出電路210並與由畫素陣列100輸出的畫素訊號進行比較。
控制暫存器區塊260可控制時序產生器230、斜坡訊號產 生器240以及緩衝器250的操作。緩衝器250可將由讀出電路210輸出的數位資料儲存在畫面單元中。因此，緩衝器250可被稱為畫面記憶體或緩衝記憶體。緩衝器250可將儲存在畫面單元中的數位資料Dout輸出至數位訊號處理器(digital signal processor，DSP)。
在一些實施例中，圖像感測器10可更包括圖像訊號處理器(image signal processor，ISP)。圖像訊號處理器可對儲存在緩衝器250中的列資料執行訊號處理操作並輸出圖像資料。
舉例而言，圖像訊號處理器可包括多個訊號處理區塊，所述訊號處理區塊被配置成對原資料執行訊號處理操作，例如顏色內插、顏色校正、自動白平衡、伽馬校正、顏色飽和校正、格式校正、不良畫素校正、色調校正、自動曝光、自動對焦以及相位偵測自動對焦(phase detection auto focus，PDAF)。
圖2是示出當光未入射於根據一些示例性實施例的圖像感測器上時主訊號的波形的曲線圖，所述圖像感測器包括以上參照圖1示出並闡述的圖像感測器10。
參照圖1及與2，即使光未入射在畫素陣列100中所包括的多個像素PX上，施加至相關雙重採樣電路212的畫素訊號PIX_OUT的大小亦可因與列訊號RS1至RSi(例如，轉移訊號TG)的耦合而變化。
作為使被提供至相關雙重採樣電路212的畫素訊號PIX_OUT重新安定花費的時間(「經過的時間段」)的安定時間可 根據畫素PX改變。安定時間可指轉移訊號TG的位準變化的時間點與畫素訊號PIX_OUT重新安定的時間點之間的持續時間。因此，安定時間可根據畫素訊號PIX_OUT被傳輸到的畫素訊號傳輸線的電容及電阻而變化。此外，安定時間可根據轉移訊號傳輸線的電容及電阻而變化，轉移訊號TG經由所述轉移訊號傳輸線而自列驅動器220被傳輸至畫素PX。在一些示例性實施例中，安定時間可根據畫素陣列100中的畫素PX的位置而變化。畫素訊號傳輸線可為自多個畫素的輸出端子延伸至訊號處理電路的輸入端子的導電線。
讀出電路210的比較器區塊可將由相關雙重採樣電路212輸出的相關雙重採樣畫素訊號中的每一者與由斜坡訊號產生器240輸出的斜坡訊號VRAMP進行比較並輸出比較訊號。
若讀出電路210的比較器區塊在不考量高速操作的安定時間的情況下開始比較操作，則可發生各相應畫素訊號之間的偏差，因此導致圖像感測器的基座效能(pedestal performance)及雜訊(例如，隨機雜訊及定型雜訊(fixed pattern noise))特性劣化。具體而言，當包括畫素陣列的半導體晶片及包括訊號處理區塊的半導體晶片被單獨製造並堆疊時，被配置成連接具有不同安定時間的半導體晶片的矽穿孔(through-silicon via，TSV)可導致圖像感測器易於因電阻電容(resistance-capacitance，RC)延遲、波動及干擾而發生特性的劣化。再次重申，第一半導體晶片可經由矽穿孔(TSV)而電性連接至第二半導體晶片。
因此，在一些示例性實施例的圖像感測器10中，可計算安定時間，且時序產生器230可基於所計算的安定時間藉由控制暫存器區塊260的控制而控制斜坡訊號產生器240來產生斜坡訊號VRAMP，以使由電阻電容延遲、波動及干擾導致的特性的劣化最小化。隨著安定時間變短，圖像感測器10的操作速度可變高，且因此可增大圖像感測器10的效能。
根據一些示例性實施例的製造圖像感測器10的方法可包括：在將包括多個畫素PX的第一半導體晶片及包括訊號處理區塊200的第二半導體晶片堆疊並彼此結合之前，基於所述第一半導體晶片及所述第二半導體晶片中的每一者(「與所述每一者相關聯」)的製造資料計算安定時間。因此，可提前預測定型雜訊或讀出電路210的讀出速度。若圖像感測器10的預測特性不符合(「至少滿足」)一或多個目標值的集合，則可改變第一半導體晶片或第二半導體晶片的製造資料，且可基於判斷由電性連接第一半導體晶片及第二半導體晶片的產生的圖像感測器10的預測特性是否至少滿足一或多個目標值的集合而選擇性地實作製造及/或電性連接第一半導體晶片及第二半導體晶片以形成圖像感測器10。因此，根據一些示例性實施例製造圖像感測器10的方法可減少製造圖像感測器10花費的時間及/或可使得能夠製造具有改善的效能的圖像感測器10。在一些示例性實施例中，圖像感測器10的特性可包括與圖像感測器10相關聯的雜訊的特性、圖像感測器10的驅動速度、圖像感測器10的功耗以及圖像感測器10對入射光的靈敏度 中的一或多個特性。在一些示例性實施例中，半導體晶片的製造資料為半導體晶片的設計的製造資料。舉例而言，如在本文中所述，第一半導體晶片的製造資料可為第一半導體晶片的設計的製造資料，且第二半導體晶片的製造資料可為第二半導體晶片的設計的製造資料。在一些示例性實施例中，對應於矽穿孔的第一製造資料及第二製造資料可基於圖像感測器的預測特性而變化。
圖3是示出根據一些示例性實施例的兩個晶圓WP1及WP2的堆疊結構的圖式。圖4是根據一些示例性實施例的圖像感測器10的電路圖。
參照圖3，多個第一半導體晶片CH1可以二維方式排列在第一晶圓WP1的一個表面上。第一半導體晶片CH1中的每一半導體晶片可包括主動畫素感測器APS，主動畫素感測器APS可對應於畫素陣列(例如，圖1中的100)。同時，多個第二半導體晶片CH2可以二維方式排列在第二晶圓WP2的一個表面上。第二半導體晶片CH2中的每一半導體晶片LB可對應於訊號處理區塊(例如，圖1中的200)。
其中排列有第一半導體晶片CH1的第一晶圓WP1以及其中排列有第二半導體晶片CH2的第二晶圓WP2可堆疊並彼此結合。因此，可形成堆疊的晶圓結構以至少部分地形成圖像感測器。具體而言，第一晶圓WP1及第二晶圓WP2可基於利用黏著膜而彼此結合。黏著膜可包含絕緣黏著材料，例如環氧樹脂或矽酮樹脂。如以上所述，根據一些示例性實施例，第一半導體晶片CH1 中的每一半導體晶片可包括畫素陣列，且第二半導體晶片CH2中的每一半導體晶片可包括訊號處理區塊。因此，畫素陣列以及訊號處理區塊可利用兩個晶圓WP1及WP2形成。
參照圖3及圖4，圖像感測器10可包括第一半導體晶片CH1及第二半導體晶片CH2。第一半導體晶片CH1可包括其中排列有多個畫素PX的畫素陣列區PXA、以及電性連接至第二半導體晶片CH2的第一接墊PAD1。第二半導體晶片CH2可包括訊號處理區塊200以及電性連接至第一半導體晶片CH1的第二接墊PAD2。在此種情形中，訊號處理區塊200可對應於圖1所示的訊號處理區塊200。列驅動器(例如，圖1中的220)包括在作為下部晶片的第二半導體晶片CH2中，但本發明概念並不僅限於此，且所述列驅動器可包括在作為上部晶片的第一半導體晶片CH1中。
第一半導體晶片CH1可堆疊在第二半導體晶片CH2上。第一半導體晶片CH1可經由互連構件CON而結合至第二半導體晶片CH2，且第一半導體晶片CH1及第二半導體晶片CH2可構成圖像感測器10。互連構件CON可包含導電材料。舉例而言，互連構件CON可為矽穿孔(TSV)。
為製造(「形成」)圖像感測器10，可由計算裝置產生作為第一半導體晶片CH1的佈局的第一佈局、以及作為第二半導體晶片CH2的佈局的第二佈局。具體而言，圖像感測器10的製造可包括：單獨地提供(「產生」)畫素陣列區PXA的佈局(「設計」) 以及訊號處理區塊200的佈局而非提供(「產生」)圖像感測器10的整個佈局；分別基於第一佈局及第二佈局製造第一半導體晶片CH1及第二半導體晶片CH2；以及電性連接第一半導體晶片CH1及第二半導體晶片CH2以至少部分地形成圖像感測器10。
根據一些示例性實施例製造圖像感測器的方法可包括：堆疊並結合第一晶圓WP1及第二晶圓WP2，亦即，第一半導體晶片CH1及第二半導體晶片CH2；以及基於處理第一半導體晶片CH1及第二半導體晶片CH2中的每一半導體晶片的製造資料而在堆疊及結合之前預測圖像感測器10的特性。舉例而言，所述方法可包括在第一半導體晶片CH1電性連接至第二半導體晶片CH2之前，處理第一半導體晶片CH1的第一製造資料以及第二半導體晶片CH2的第二製造資料。製造資料可不僅包括佈局而且可包括電路配置、指示與所述佈局對應的製程操作的資訊以及在所述佈局中包括的裝置的特性模型。「佈局」、「電路配置」、「排列」、其某種組合等中的至少一些可至少部分地在本文中被統稱為可用以製造(「形成」)半導體晶片的「設計」。
若圖像感測器10的預測特性不符合圖像感測器10的一或多個特性的目標值(「至少滿足一或多個目標值的集合」)，則可改變第一半導體晶片CH1或第二半導體晶片CH2的製造資料，且可基於經改變的製造資料再次選擇性地製造第一晶圓WP1及第二晶圓WP2。因此，與在將第一半導體晶片CH1及第二半導體晶片CH2堆疊並彼此結合之後量測圖像感測器的特性並再次製造第一 晶圓WP1及第二晶圓WP2的方法相比，根據一些示例性實施例製造圖像感測器的方法可減少製造圖像感測器10花費的時間及/或可使得能夠製造具有改良的效能的圖像感測器10。
圖5是根據一些示例性實施例預測圖像感測器的特性的操作的流程圖。根據一些示例性實施例製造圖像感測器的方法可包括預測圖像感測器的特性。
參照圖4及圖5，可接收包括多個畫素的第一半導體晶片CH1的第一製造資料以及包括訊號處理區塊200的第二半導體晶片CH2的第二製造資料(S110)。第一製造資料及第二製造資料可不僅包括第一半導體晶片CH1及第二半導體晶片CH2的相應的佈局，而且包括電路配置、與所述佈局對應的製程操作的資訊以及在所述佈局中包括的裝置的特性模型。因此，第一半導體晶片CH1的第一製造資料可為與第一半導體晶片CH1的設計相關聯的第一製造資料，且第二半導體晶片CH2的第二製造資料可為與第二半導體晶片CH2的設計相關聯的第二製造資料。
第一製造資料可包括關於畫素陣列區PXA以及第一接墊PAD1的排列的資訊，畫素陣列區PXA包括排列成i×j矩陣的多個畫素，且第一接墊PAD1將電性連接至第二半導體晶片CH2。此外，第一製造資料可包括關於畫素陣列區PXA的多個畫素PX中所包括的每一裝置的排列的資訊。舉例而言，在第一製造資料中所包括的第一佈局可包括閘極線以及其中形成有光電二極體以及多個電晶體的主動區的排列。在第二製造資料中所包括的第二佈 局可指示包括多個電晶體的訊號處理區塊200的排列。
可自第一製造資料及第二製造資料提取電容及電阻(S120)。如在本文中所提及，可將所述電容及電阻稱為預測電容及預測電阻，所述預測電容及預測電阻可與第一半導體晶片CH1的設計及/或第二半導體晶片CH2的設計相關聯。在一些示例性實施例中，電容及電阻可為畫素訊號傳輸線的電容及電阻，由所述多個畫素PX產生的畫素訊號(例如，圖1所示的P1至Pj)經由所述畫素訊號傳輸線而被傳輸至讀出電路(例如，圖1中的210)，使得訊號處理電路包括被配置成自多個畫素PX中的每一畫素接收單獨的畫素訊號的讀出電路，且所述讀出電路被進一步配置成產生數位訊號。由於傳輸至讀出電路的畫素訊號的安定時間根據畫素訊號傳輸線的電容及電阻而變化，因此讀出電路的讀出操作可基於畫素訊號的安定時間而進行控制。畫素訊號傳輸線的電容及電阻可根據畫素的位置資訊而變化。因此，與畫素的位置資訊對應的畫素訊號傳輸線的電容及電阻可由公式進行表達。舉例而言，當多個畫素PX在畫素陣列中被排列成i×j矩陣時，畫素訊號傳輸線的根據值i及j變化的電容及電阻可由公式進行表達(再次重申，電容及電阻各自根據「i」及「j」的值變化)，且可將值i及j代入公式以獲得畫素訊號傳輸線的電容及電阻。以下將參照圖8闡述提取電容及電阻的方法。
可基於畫素傳輸線的所提取的(「預測」)電容及(「預測」)電阻而預測圖像感測器的特性(例如，可確定將基於電性連接第 一半導體晶片CH1及第二半導體晶片CH2而形成的圖像感測器的預測特性)(S130)。舉例而言，可基於畫素訊號傳輸線的所提取的電容及電阻來預測畫素訊號的安定時間。再次重申，在一些示例性實施例中，確定預測特性包括計算畫素訊號的安定時間。因此，可預測圖像感測器的讀出電路讀出畫素訊號的速度。在一些示例性實施例中，可藉由獲得畫素訊號的安定時間或讀出電路讀出畫素訊號的速度(其對應於畫素PX中的每一者)並計算畫素訊號的平均安定時間或讀出電路讀出畫素訊號的平均速度(其可應用至所有的畫素PX)而獲得(「確定」)畫素訊號的安定時間或圖像感測器的讀出電路讀出畫素訊號的速度。
可藉由另外考量轉移訊號傳輸線的電容及電阻以及相關雙重採樣電路212的內部線的電容及電阻而預測畫素訊號的安定時間，轉移訊號經由轉移訊號傳輸線自列驅動器傳輸至多個畫素PX中的每一者。
圖6是根據一些示例性實施例被配置成預測圖像感測器的特性的計算系統500的方塊圖。
參照圖6，被配置成預測圖像感測器的特性的計算系統(以下稱為「特性預測系統」)500可包括處理器510、記憶體530、輸入/輸出(I/O)裝置550、儲存裝置570以及匯流排590。特性預測系統500可執行預測圖像感測器的特性的操作，所述操作可包括圖5所示的操作S110至S130。在一些示例性實施例中，儘管特性預測系統500可被提供為被配置成預測圖像感測器的特性的 專用裝置，但特性預測系統500可為被配置成驅動各種模擬工具或設計工具的電腦。
處理器510可被配置成執行用於實行預測圖像感測器的特性的各種操作中的至少一者的命令。再次重申，記憶體530可儲存指令程式，且處理器510可執行所述指令程式以實行用於預測圖像感測器的特性的各種操作(包括在圖5、圖8及圖10中所示的操作中的一或多者)中的至少一者。處理器510可經由匯流排590與記憶體530、輸入/輸出裝置550以及儲存裝置570通訊。處理器510可驅動裝載於記憶體530中的電阻電容(RC)提取器531以及特性計算器532，並執行用於預測圖像感測器的特性的操作。
記憶體530可儲存電阻電容提取器531以及特性計算器532。電阻電容提取器531以及特性計算器532可自儲存裝置570被裝載至記憶體530中。記憶體530可為揮發性記憶體(例如，靜態隨機存取記憶體(static random access memory，SRAM)或動態隨機存取記憶體(dynamic RAM，DRAM))或非揮發性記憶體(例如，相變隨機存取記憶體(phase-change RAM，PRAM)、磁性隨機存取記憶體(magnetic RAM，MRAM)、電阻隨機存取記憶體(resistive RAM，ReRAM)、鐵電隨機存取記憶體(ferroelectric RAM，FRAM))或反或快閃記憶體。
電阻電容提取器531可為例如包括用於在圖5所示的操作S120中提取電容及電阻的多個命令的程式。特性計算器532可 為例如包括用於在圖5所示的操作S130中預測圖像感測器的特性的多個命令的程式。
輸入/輸出裝置550可控制來自使用者介面裝置的使用者輸入及輸出。舉例而言，輸入/輸出裝置550可包括輸入裝置(例如，鍵盤、滑鼠以及觸控墊)並接收界定積體電路(integrated circuit，IC)的輸入資料。舉例而言，輸入/輸出裝置550可包括輸出裝置(例如，顯示器以及揚聲器)並顯示預測圖像感測器的特性的結果。在一些示例性實施例中，輸入/輸出裝置550可控制一或多個製造裝置(包括被配置成電性連接第一半導體晶片及第二半導體晶片的一或多個裝置)，使得計算系統500可被配置成實作製造圖像感測器(包括電性連接第一半導體晶片及第二半導體晶片)的至少一部分。
儲存裝置570可儲存與電阻電容提取器531以及特性計算器532有關的各種資料。在一些示例性實施例中，儲存裝置570可儲存第一半導體晶片(例如，圖3中的CH1)的第一佈局以及第二半導體晶片(例如，圖3中的CH2)的第二佈局。儲存裝置570可包括記憶卡(例如，多媒體卡(multimedia card，MMC)、嵌置多媒體卡(embedded MMC，eMMC)、安全數位(secure digital，SD)、或微型安全數位(MicroSD))、固態驅動器(solid-state drive，SSD)及/或硬碟驅動器(hard disk drive，HDD)。
圖7示出根據一些示例性實施例，儲存在圖6所示的記憶體530中的程式的實例。
參照圖6及圖7，儲存在記憶體530中的程式可包括多個程序PRC(亦在本文中被稱為多個指令程式)。此處，程序PRC可指用於執行特定任務的一系列命令。程序PRC可被稱為功能、常式、次常式或次程式。根據一些示例性實施例，程序PRC可包括電阻電容提取器531以及特性計算器532。在本文中，當圖6所示的處理器510藉由執行程序PRC而實行操作時，亦可推斷出程序PRC實行操作。
可將第一製造資料D10以及第二製造資料D20儲存在儲存裝置570中。第一製造資料D10可包括包含多個畫素的第一半導體晶片(「與所述第一半導體晶片相關聯的設計」)的排列資訊。第二製造資料D20可包括包含訊號處理電路的第二半導體晶片(「與所述第二半導體晶片相關聯的設計」)的排列資訊，所述訊號處理電路被配置成向所述多個畫素提供控制訊號或處理由所述多個畫素輸出的畫素訊號。儘管圖7示出其中第一製造資料D10以及第二製造資料D20被儲存在一個儲存裝置570中的實例，但本發明概念並非僅限於此，且第一製造資料D10及第二製造資料D20可被儲存在不同的儲存裝置中。
電阻電容提取器531可自第一製造資料D10以及第二製造資料D20提取畫素訊號傳輸線的(「預測」)電容以及(「預測」)電阻，由所述多個畫素產生的畫素訊號經由所述畫素訊號傳輸線而被傳輸至讀出電路。在一些示例性實施例中，可將畫素訊號傳輸線的與畫素的位置資訊對應的電容及電阻的公式儲存於儲存裝 置570中。舉例而言，當多個畫素PX在畫素陣列中被排列成i×j矩陣時，畫素訊號傳輸線的根據值i及j變化的電容及電阻可由公式進行表達，且所述公式可被儲存在儲存裝置570中。電阻電容提取器531可將值i及j代入公式以獲得畫素訊號傳輸線的電容及電阻。
畫素訊號傳輸線可被劃分成多個子路徑，可提取所述多個子路徑中的每一者的電容及電阻，且可提取畫素訊號傳輸線的總電容及總電阻。所述多個畫素PX的位置資訊可為分別不同的，且畫素訊號傳輸線的電容及電阻可根據所述多個畫素PX中的每一者的位置而變化。以下將參照圖9闡述在將畫素訊號傳輸線劃分成多個子路徑之後提取畫素訊號傳輸線的電容及電阻的方法。再次重申，確定預測電容及預測電阻可包括將路徑劃分成多個子路徑並確定所述多個子路徑中的每一子路徑的子電容及子電阻，所述路徑被配置成將由所述多個畫素中的每一畫素產生的單獨的畫素訊號傳輸至讀出電路。
特性計算器532可基於畫素訊號傳輸線的被電阻電容提取器531提取的電容及電阻而計算並預測圖像感測器的特性D100。在一些示例性實施例中，由於畫素訊號的安定時間根據畫素訊號傳輸線的電容及電阻而變化，因此特性計算器532可計算畫素訊號的預測安定時間並計算圖像感測器可符合主要圖像特性並高效運作的最大速度。
圖8是根據一些示例性實施例預測圖像感測器的特性的 操作(圖5所示的操作S130)的流程圖。
參照圖4及圖8，可將畫素訊號傳輸線劃分成多個子路徑，畫素訊號經由所述畫素訊號傳輸線而自多個畫素中的每一者傳輸至讀出電路210(S122)。可以各種方式將畫素訊號經由其而自所述多個畫素中的每一者傳輸至讀出電路210的畫素訊號傳輸線劃分成多個子路徑。以下將參照圖9闡述根據一些示例性實施例將畫素訊號傳輸線劃分成多個子路徑的方法。
由於各畫素的位置資訊是不同的，因此所述多個子路徑可根據所述多個畫素中的每一者的位置而變化。可計算所述多個子路徑中的每一者的與所述多個畫素中的每一者的位置資訊對應的子電容及子電阻(例如，所述多個子路徑中的每一子路徑的預測子電容及預測子電阻)(S124)。舉例而言，當所述多個畫素被排列成i×j矩陣時，可藉由數值公式以值i及j作為參數而給出所述多個子路徑中的每一者的子電容及子電阻。電阻電容提取器(例如，圖6中的531)可將值i及j代入數值公式並計算分別與多個畫素對應的多個子路徑中的每一者的子電容及子電阻。
在計算所述多個子路徑中的每一者的子電容及子電阻之後，可藉由組合多個子電容而提取畫素訊號傳輸線的電容，且可藉由組合多個子電阻而提取畫素訊號傳輸線的電阻(S126)。再次重申，在一些示例性實施例中，可確定畫素訊號傳輸線的預測電容及預測電阻，由所述多個畫素中的每一畫素產生的畫素訊號被傳輸至所述畫素訊號傳輸線，其中所述預測電容及所述預測電阻 對應於與所述多個畫素中的每一畫素相關聯的位置資訊。在一些示例性實施例中，確定預測電容及預測電阻包括將畫素訊號傳輸線劃分成多個子路徑，確定所述多個子路徑中的每一子路徑的子電容及子電阻，並將所述多個子路徑的各子電容進行組合以確定預測電容，並將所述多個子路徑的各子電阻進行組合以確定預測電阻。
圖9是連接至根據一些示例性實施例的圖像感測器的畫素PX的多個子路徑的電路圖。所述電路圖可為圖像感測器的一或多個電路的設計。
參照圖4及圖9，畫素PX可包括光電二極體PD、轉移電晶體TX、重置電晶體RX、驅動電晶體DX以及選擇電晶體SX。根據一些示例性實施例的畫素PX可對應於圖1所示的畫素PX。
畫素PX可自外界(例如，列驅動器(參見圖1中的220))接收列訊號，其中所述列驅動器可被配置成將列訊號傳輸至多個畫素PX中的每一畫素。所述列訊號可經由列訊號傳輸線被接收。所述列訊號可包括施加至重置電晶體RX的閘極的重置訊號RG、施加至轉移電晶體TX的閘極的轉移訊號TG、以及施加至選擇電晶體SX的閘極的選擇訊號SEL。此外，畫素PX可根據感測到的光的強度而產生畫素訊號VOUT並將所產生的畫素訊號VOUT輸出至外界。確定圖像感測器的預測特性可包括基於列訊號傳輸線的電阻及電容而確定圖像感測器的預測特性，其中列訊號傳輸線被配置成將列訊號(例如，RS1至RSi)自列驅動器220傳輸至多 個畫素PX中的畫素。重置電晶體RX及驅動電晶體DX可提供以電源電壓VDD。
光電二極體PD可接收光並產生光電荷，且可被稱為光電偵測器。此處，光電二極體PD可包括光柵、釘紮式光電二極體(pinned photodiode，PPD)及其組合中的至少一者。轉移電晶體TX可將由光電二極體PD產生的光電荷轉移至浮動擴散區FD。此外，重置電晶體RX可週期性地對儲存在浮動擴散區FD中的電荷進行重置。驅動電晶體DX可充當源極跟隨緩衝放大器並對與在浮動擴散區FD中充有的電荷SF對應的訊號進行緩衝。選擇電晶體SX可執行切換及定址操作以選擇畫素PX。
圖9示出包括一個光電二極體PD以及四個MOS電晶體TX、RX、DX及SX的4T型畫素PX，但本發明並非僅限於此。本發明概念的示例性實施例可應用於包括光電二極體PD以及包含驅動電晶體DX及選擇電晶體SX在內的至少兩個電晶體的所有電路。
在一些示例性實施例中，可將畫素訊號PIX_OUT經由其被自畫素PX傳輸至讀出電路210的相關雙重採樣電路212(例如，自畫素訊號VOUT被輸出的位點傳輸至畫素訊號PIX_OUT被施加至相關雙重採樣電路212的位點)的畫素訊號傳輸線劃分成多個子路徑SP1至SP4。
舉例而言，在畫素陣列區PXA中由畫素PX輸出的畫素訊號VOUT被傳輸到的畫素訊號傳輸線可構成第一子路徑SP1。 第一子路徑SP1可構成包括第一電阻器R1及第一電容器C1的等效電路。畫素訊號傳輸線自畫素陣列區PXA至第一接墊PAD1的一部分可構成第二子路徑SP2，畫素訊號傳輸線自第一接墊PAD1至第二接墊PAD2的一部分可構成第三子路徑SP3，且畫素訊號傳輸線自第二接墊PAD2至相關雙重採樣電路212的一部分可構成第四子路徑SP4。在此種情形中，第三子路徑SP3可由被配置成電性連接第一半導體晶片CH1及第二半導體晶片CH2的互連構件(例如，TSV)提供。
第二子路徑SP2可構成包括第二電阻器R2及第二電容器C2的等效電路，且第三子路徑SP3可構成包括第三電阻器R3及第三電容器C3的等效電路。第四子路徑SP4可構成包括第四電阻器R4及第四電容器C4的等效電路。可形成連接第四子路徑SP4的電流路徑LM。
第一電阻器R1至第四電阻器R4的電阻以及第一電容器C1至第四電容器C4的電容可根據畫素PX排列於畫素陣列區PXA中的位置而變化。舉例而言，當畫素PX排列成i×j矩陣時，第一電阻器R1至第四電阻器R4的電阻以及第一電容器C1至第四電容器C4的電容可根據值i或值j而變化。圖7所示的電阻電容提取器531可提取第一電阻器R1至第四電阻器R4的電阻以及第一電容器C1至第四電容器C4的電容，並基於第一電阻器R1至第四電阻器R4的所提取的電阻以及第一電容器C1至第四電容器C4的所提取的電容而提取與畫素PX的位置資訊對應的畫素訊號傳 輸線的總電阻及電容。
圖9示出將畫素訊號VOUT經由其被自畫素PX傳輸至讀出電路210的相關雙重採樣電路212的畫素訊號傳輸線劃分成四個子路徑的情形，但本發明概念並非僅限於此。可考量畫素訊號傳輸線的結構特性將畫素訊號傳輸線劃分成多個子路徑。
轉移訊號TG經由其被自列驅動器(例如，圖1中的220)傳輸至包括多個畫素的畫素陣列區PXA的轉移訊號傳輸線TGP可構成包括電阻器RT以及電容器CT的等效電路。經由轉移訊號傳輸線TGP被傳輸至畫素PX的轉移訊號VIN可具有與由列驅動器輸出的轉移訊號TG不同的波形。因此，轉移訊號傳輸線TGP的電阻器RT及電容器CT亦可影響被施加至相關雙重採樣電路212的畫素訊號PIX_OUT的安定時間。此外，在畫素PX中所包括的訊號傳輸線可構成包括電阻器及電容器的等效電路，且在相關雙重採樣電路212中形成的線可構成包括電阻器及電容器的等效電路。因此，圖6所示的電阻電容提取器531可提取在轉移訊號傳輸線TGP、畫素PX中所包括的訊號傳輸線以及在相關雙重採樣電路212中形成的線中的每一者中的等效電阻器的電阻以及等效電容器的電容。再次重申，在一些示例性實施例中，確定圖像感測器的預測特性包括基於相關雙重採樣電路212的等效電阻及等效電容而確定圖像感測器的預測特性。
圖10是根據一些示例性實施例製造圖像感測器的方法的流程圖。圖10所示的方法可在圖5所示的操作S130之後執行。
參照圖10，可產生第一半導體晶片的製造資料(S210)，且可產生第二半導體晶片的製造資料(S220)。製造資料可包括半導體晶片的佈局、電路配置、與所述佈局對應的製程操作的資訊以及在所述佈局中包括的裝置的特性模型。如以上所提及，第一半導體晶片的製造資料可為與第一半導體晶片的設計相關聯的製造資料，且第二半導體晶片的製造資料可為與第二半導體晶片的設計相關聯的製造資料。
第一半導體晶片可包括多個畫素，且第二半導體晶片可包括訊號處理電路，所述訊號處理電路被配置成處理由所述多個畫素產生的畫素訊號。可產生第一半導體晶片及第二半導體晶片的製造資料以優化第一半導體晶片及第二半導體晶片中的每一者的特性。然而，即使第一半導體晶片及第二半導體晶片的製造資料優化第一半導體晶片及第二半導體晶片中的每一者的特性，亦可能無法推斷出其中第一半導體晶片電性連接至第二半導體晶片的圖像感測器的特性被優化。
可基於第一半導體晶片及第二半導體晶片的製造資料預測圖像感測器的特性(例如，可確定圖像感測器的預測特性)(S230)。可參照圖5及圖8的流程圖執行預測圖像感測器的特性的方法。舉例而言，可基於第一半導體晶片及第二半導體晶片的製造資料提取(例如，預測)由多個畫素中的每一者產生的畫素訊號的畫素訊號傳輸線的總電容及電阻，且可基於所提取的電容及電阻而預測圖像感測器的主要圖像特性。圖像感測器的所預測 的主要圖像特性可包括安定時間、最大運作速度、靈敏度、干擾及雜訊(例如，隨機型雜訊(random pattern noise)或定型雜訊)。再次重申，確定圖像感測器的預測特性可包括基於畫素訊號、干擾、靈敏度及雜訊之間的波動中的至少一者而計算圖像感測器的預測特性。
可將圖像感測器的預測特性與圖像感測器的目標特性(例如，一或多個目標值的特定集合)進行比較。若圖像感測器的預測特性不符合目標值(例如，至少滿足圖像感測器的所述特性的一或多個目標值的特定集合)，則可執行對包括第一半導體晶片及第二半導體晶片的圖像感測器的特性進行優化的操作(S240)。亦即，可藉由改變第一製造資料及第二製造資料中的至少一者而優化圖像感測器的特性。再次重申，在一些示例性實施例中，操作S240可包括基於圖像感測器的預測特性而改變第一製造資料以產生經改變的第一製造資料及/或基於圖像感測器的預測特性而改變第二製造資料以產生經改變的第二製造資料。舉例而言，在操作S240中，可改變第一半導體晶片的佈局，可改變第一半導體晶片的電路配置，可改變第二半導體晶片的佈局，或可改變第二半導體晶片的電路配置。在另一實例中，可改變與製造第一半導體晶片或第二半導體晶片有關的製程操作，或可改變第一半導體晶片或第二半導體晶片中所包括的裝置的特性。可基於確定出圖像感測器的預測特性不符合一或多個目標值的特定集合而選擇性地執行此操作S240代替操作S250至S270。
在一些示例性實施例中，若畫素訊號的安定時間長於目標值，則可改變第一製造資料以減小畫素訊號被傳輸到的畫素訊號傳輸線的總電阻或總電容。舉例而言，可藉由改變圖8中所示的第一子路徑SP1至第三子路徑SP3中的至少一者的佈局而改變畫素訊號傳輸線的總電阻或總電容。然而，本發明概念並非僅限於此。舉例而言，可改變轉移訊號TG經由其被自列驅動器傳輸至畫素陣列的轉移訊號傳輸線的佈局，或可改變在畫素PX中所包括的裝置的特性。
在一些示例性實施例中，可改變第二製造資料以減小畫素訊號被傳輸到的畫素訊號傳輸線的總電阻或總電容。舉例而言，可藉由改變圖8中所示的第三子路徑SP3及第四子路徑SP4中的至少一者的佈局而改變畫素訊號傳輸線的總電阻或總電容。然而，本發明概念並非僅限於此，且可改變相關雙重採樣電路212的佈局。
在改變第一製造資料及第二製造資料中的至少一者之後，可基於被重新改變的製造資料而再次預測圖像的特性。再次重申，在一些示例性實施例中，在執行操作S240至少一次之後執行的操作S210及S220包括基於經改變的第一製造資料(在S240處改變)及/或經改變的第二製造資料(在S240處改變)確定圖像感測器的經更新的預測特性。若圖像的被重新預測的特性未達到目標值，則可再次改變第一製造資料及第二製造資料中的至少一者(例如，S240)。相反，若圖像感測器的預測特性達到目標值 (例如，確定出由電性連接第一半導體晶片及第二半導體晶片形成的圖像感測器的預測特性至少滿足一或多個目標值的特定集合)，則可基於第一製造資料製造第一半導體晶片(S250)，可基於第二製造資料製造第二半導體晶片(S260)，且可將所製造的第一半導體晶片電性連接至所製造的第二半導體晶片(S270)，藉此製造(「形成」)圖像感測器。在此種情形中，第一半導體晶片可安裝於第二半導體晶片上。再次重申，在一些示例性實施例中，電性連接第一半導體晶片及第二半導體晶片包括將第一半導體晶片安裝於第二半導體晶片上。執行操作S250至S270代替操作S240可被稱為「選擇性地」執行操作S250至S270中的一或多者(例如，基於確定出由電性連接第一半導體晶片及第二半導體晶片形成的圖像感測器的預測特性至少滿足一或多個目標值的特定集合而選擇性地電性連接第一半導體晶片及第二半導體晶片以形成圖像感測器)。將第一半導體晶片安裝在第二半導體晶片上可包括基於判斷圖像感測器的預測特性是否至少滿足一或多個目標值而選擇性地將第一半導體晶片安裝在第二半導體晶片上。
在比較例中，在製造、堆疊並彼此結合第一半導體晶片及第二半導體晶片之後，可量測圖像感測器的特性。當所量測的特性未達到目標值(例如，至少滿足一或多個目標值的特定集合)時，可改變第一製造資料及第二製造資料。在與比較例進行比較時，一種根據一些示例性實施例製造圖像感測器的方法可包括在尚未製造第一半導體晶片及第二半導體晶片時基於第一製造資料 及第二製造資料預測圖像感測器的特性。因此，可減少製造圖像感測器花費的時間。
圖11是根據一些示例性實施例包括圖像感測器的系統1000的方塊圖。
參照圖11，系統1000可為可具有圖像資料的計算系統、照相機系統、掃描儀、車輛導航、視訊電話、安全系統或運動偵測系統中的任一者。
如在圖11中所示，系統1000可包括中央處理單元(central processing unit，CPU)(或處理器)1100、非揮發性記憶體1200、圖像感測器1300、輸入/輸出裝置1400以及隨機存取記憶體(random access menory，RAM)1500。中央處理單元1100可經由匯流排1600與非揮發性記憶體1200、圖像感測器1300、輸入/輸出裝置1400以及隨機存取記憶體1500通訊。圖像感測器1300可由個別半導體晶片實施或與中央處理單元1100組合以形成單個半導體晶片。圖像感測器1300可根據以上參照圖1至圖10所述的一些示例性實施例實施。
中央處理單元1100可控制系統1000並經由匯流排1600與其他組件交換資料。舉例而言，中央處理單元1100可接收由根據一些示例性實施例的圖像感測器1300產生的資料。非揮發性記憶體1200可為被配置成即使在中斷電源供應時仍可保持所儲存的資料的記憶體。舉例而言，非揮發性記憶體1200可儲存由圖像感測器1300產生的資料或藉由處理所產生的資料而獲得的資料。隨 機存取記憶體1500可充當中央處理單元1100的資料記憶體且可為揮發性記憶體裝置。輸入/輸出裝置1400可自系統1000的使用者接收命令或輸出圖像及/或語音至使用者。
儘管已參照本發明的實施例特別示出並闡述了本發明概念，但應理解，在不背離以下申請專利範圍的精神及範圍的條件下可作出各種形式及細節上的變化。
10:圖像感測器
200:訊號處理區塊
210:讀出電路
212:相關雙重採樣(CDS)電路
CH1:第一半導體晶片
CH2:第二半導體晶片
CON:互連構件
PAD1:第一接墊
PAD2:第二接墊
PX:畫素
PXA:畫素陣列區
SP1:第一子路徑
SP2:第二子路徑
SP3:第三子路徑
SP4:第四子路徑

Claims (20)

  1. 一種製造圖像感測器的方法，所述圖像感測器包括第一半導體晶片及第二半導體晶片，所述第一半導體晶片包括多個畫素，所述第二半導體晶片包括訊號處理電路，所述方法包括： 接收與所述第一半導體晶片的設計相關聯的第一製造資料， 接收與所述第二半導體晶片的設計相關聯的第二製造資料， 對所述第一製造資料及所述第二製造資料進行處理以確定畫素訊號傳輸線的預測電容及預測電阻，由所述多個畫素中的每一畫素產生的畫素訊號被傳輸到所述畫素訊號傳輸線，所述預測電容及所述預測電阻對應於與所述多個畫素中的每一畫素相關聯的位置資訊； 基於所述預測電容及所述預測電阻確定所述圖像感測器的預測特性；以及 基於確定出由所述第一半導體晶片及所述第二半導體晶片的電性連接形成的所述圖像感測器的所述預測特性至少滿足一或多個目標值的特定集合而將所述第一半導體晶片及所述第二半導體晶片電性連接以形成所述圖像感測器。
  2. 如申請專利範圍第1項所述的方法，其中 所述多個畫素包括由「i」個畫素乘「j」個畫素形成的二維矩陣，且 所述預測電容及所述預測電阻各自根據「i」及「j」的值變化。
  3. 如申請專利範圍第1項所述的方法，其中確定所述預測特性包括計算所述畫素訊號的安定時間。
  4. 如申請專利範圍第1項所述的方法，更包括： 基於所述圖像感測器的所述預測特性而改變所述第一製造資料以產生經改變的第一製造資料。
  5. 如申請專利範圍第1項所述的方法，更包括： 基於所述圖像感測器的所述預測特性而改變所述第二製造資料以產生經改變的第二製造資料。
  6. 如申請專利範圍第1項所述的方法，其中 所述訊號處理電路包括讀出電路，所述讀出電路被配置成自所述多個畫素中的每一畫素接收單獨的畫素訊號，所述讀出電路更被配置成產生數位訊號，且 確定所述預測電容及所述預測電阻包括將路徑劃分為多個子路徑並確定所述多個子路徑中的每一子路徑的子電容及子電阻，所述路徑被配置成將由所述多個畫素中的每一畫素產生的所述單獨的畫素訊號傳輸至所述讀出電路。
  7. 如申請專利範圍第1項所述的方法，其中 所述第一半導體晶片更包括被配置成將列訊號傳輸至所述多個畫素中的每一畫素的列驅動器， 確定所述圖像感測器的所述預測特性包括基於列訊號傳輸線的電阻及電容而確定所述圖像感測器的所述預測特性，所述列訊號傳輸線被配置成將所述列訊號自所述列驅動器傳輸至所述多個畫素中的每一畫素。
  8. 如申請專利範圍第1項所述的方法，其中 所述訊號處理電路包括相關雙重採樣電路（CDS電路）， 確定所述圖像感測器的所述預測特性包括基於所述相關雙重採樣電路的等效電阻及等效電容而確定所述圖像感測器的預測特性。
  9. 一種製造圖像感測器的方法，所述圖像感測器包括第一半導體晶片及第二半導體晶片，所述第一半導體晶片包括多個畫素，所述第二半導體晶片包括訊號處理電路，所述方法包括： 接收與所述第一半導體晶片的設計相關聯的第一製造資料， 接收與所述第二半導體晶片的設計相關聯的第二製造資料， 對所述第一製造資料及所述第二製造資料進行處理以確定畫素訊號傳輸線的預測電容及預測電阻，由所述多個畫素中的每一畫素產生的畫素訊號被傳輸到所述畫素訊號傳輸線； 基於所述預測電容及所述預測電阻確定所述圖像感測器的預測特性；以及 基於所述圖像感測器的所述預測特性而選擇性地將所述第一半導體晶片安裝在所述第二半導體晶片上。
  10. 如申請專利範圍第9項所述的方法，其中確定所述圖像感測器的所述預測特性包括基於畫素訊號、干擾、靈敏度及雜訊之間的波動中的至少一者來計算所述圖像感測器的所述預測特性。
  11. 如申請專利範圍第9項所述的方法，其中確定所述預測電容及所述預測電阻包括 將所述畫素訊號傳輸線劃分為多個子路徑； 確定所述多個子路徑中的每一子路徑的子電容及子電阻；以及 將所述多個子路徑各自的子電容相組合以確定所述預測電容，並將所述多個子路徑各自的子電阻相組合以確定所述預測電阻。
  12. 如申請專利範圍第9項所述的方法，其中所述畫素訊號傳輸線是自所述多個畫素的輸出端子延伸至所述訊號處理電路的輸入端子的導電線。
  13. 如申請專利範圍第9項所述的方法，其中選擇性地將所述第一半導體晶片安裝在所述第二半導體晶片上包括基於判斷所述圖像感測器的所述預測特性是否至少滿足一或多個目標值而選擇性地將所述第一半導體晶片安裝在所述第二半導體晶片上。
  14. 如申請專利範圍第9項所述的方法，其中所述第一半導體晶片經由矽穿孔（through-silicon via，TSV）而電性連接至所述第二半導體晶片。
  15. 如申請專利範圍第14項所述的方法，更包括： 基於所述圖像感測器的所述預測特性而對應於所述矽穿孔改變所述第一製造資料及所述第二製造資料。
  16. 一種計算系統，被配置成製造圖像感測器，所述圖像感測器包括第一半導體晶片以及第二半導體晶片，所述計算系統包括： 記憶體，被配置成儲存指令程式；以及 處理器，被配置成執行所述指令程式以 接收與所述第一半導體晶片及所述第二半導體晶片中的每一半導體晶片的設計相關聯的製造資料，所述第一半導體晶片包括多個畫素，所述第二半導體晶片包括訊號處理電路， 對所述製造資料進行處理以確定畫素訊號傳輸線的預測電容及預測電阻，由所述多個畫素中的每一畫素產生的畫素訊號被傳輸到所述畫素訊號傳輸線，所述預測電容及所述預測電阻對應於與所述多個畫素中的每一畫素相關聯的位置資訊，以及 基於所述預測電容及所述預測電阻確定所述圖像感測器的預測特性。
  17. 如申請專利範圍第16項所述的計算系統，其中所述處理器更配置成執行所述指令程式以 將所述畫素訊號傳輸線劃分為多個子路徑， 確定所述多個子路徑中的每一子路徑的子電容及子電阻， 將所述多個子路徑各自的子電容相組合以確定所述預測電容，以及 將所述多個子路徑各自的子電阻相組合以確定所述預測電阻。
  18. 如申請專利範圍第16項所述的計算系統，其中 所述訊號處理電路包括讀出電路，所述讀出電路被配置成自所述多個畫素中的每一畫素接收單獨的畫素訊號，所述讀出電路更被配置成產生數位訊號，且 所述處理器更配置成執行所述指令程式以基於所述預測電容及所述預測電阻計算所述讀出電路的讀出速度。
  19. 如申請專利範圍第16項所述的計算系統，其中所述處理器更配置成執行所述指令程式以基於所述預測電容及預測電阻計算所述畫素訊號的安定時間。
  20. 如申請專利範圍第16項所述的計算系統，其中 所述多個畫素包括由「i」個畫素乘「j」個畫素形成的二維矩陣，且 所述預測電容及所述預測電阻各自根據「i」及「j」的值變化。
TW107126398A 2017-08-21 2018-07-31 製造圖像感測器的方法和系統 TWI818918B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2017-0105509 2017-08-21
KR10-2017-0105509 2017-08-21
KR1020170105509A KR102374111B1 (ko) 2017-08-21 2017-08-21 이미지 센서를 제조하는 방법 및 시스템

Publications (2)

Publication Number Publication Date
TW201921659A TW201921659A (zh) 2019-06-01
TWI818918B true TWI818918B (zh) 2023-10-21

Family

ID=65361613

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107126398A TWI818918B (zh) 2017-08-21 2018-07-31 製造圖像感測器的方法和系統

Country Status (4)

Country Link
US (1) US10529779B2 (zh)
KR (1) KR102374111B1 (zh)
CN (1) CN109429020A (zh)
TW (1) TWI818918B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102374111B1 (ko) * 2017-08-21 2022-03-14 삼성전자주식회사 이미지 센서를 제조하는 방법 및 시스템
US20230170179A1 (en) * 2020-05-01 2023-06-01 Asml Netherlands B.V. Enhanced architecture for high-performance detection device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170063351A1 (en) * 2015-08-31 2017-03-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or electronic device including the semiconductor device
TW201724844A (zh) * 2015-12-18 2017-07-01 廣東歐珀移動通信有限公司 圖像感測器及終端與成像方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2234387B8 (en) * 2009-03-24 2012-05-23 Sony Corporation Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
US8362622B2 (en) 2009-04-24 2013-01-29 Synopsys, Inc. Method and apparatus for placing transistors in proximity to through-silicon vias
KR101890748B1 (ko) 2011-02-01 2018-08-23 삼성전자주식회사 멀티 스택 씨모스(ｃｍｏｓ) 이미지 센서의 화소 및 그 제조방법
AU2012253253B2 (en) * 2011-05-12 2016-09-15 DePuy Synthes Products, Inc. Pixel array area optimization using stacking scheme for hybrid image sensor with minimal vertical interconnects
US8856710B2 (en) 2011-06-29 2014-10-07 Taiwan Semiconductor Manufacturing Co., Ltd. Tool and method for modeling interposer RC couplings
US8607179B2 (en) 2011-11-25 2013-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. RC extraction methodology for floating silicon substrate with TSV
KR101876907B1 (ko) 2011-12-22 2018-07-11 에스케이하이닉스 주식회사 집적회로 시스템
US9633149B2 (en) * 2012-03-14 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for modeling through silicon via
US8957358B2 (en) 2012-04-27 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US8448119B1 (en) 2012-05-23 2013-05-21 International Business Machines Corporation Method and system for design and modeling of vertical interconnects for 3DI applications
JP5421475B2 (ja) 2012-07-04 2014-02-19 誠 雫石 撮像素子、半導体集積回路及び撮像装置
JP2014165396A (ja) * 2013-02-26 2014-09-08 Sony Corp 固体撮像装置および電子機器
KR101782334B1 (ko) * 2013-11-25 2017-09-27 캐논 가부시끼가이샤 촬상 소자, 촬상장치 및 휴대전화기
JP6320272B2 (ja) * 2013-11-29 2018-05-09 キヤノン株式会社 撮像素子、撮像装置及び携帯電話機
US9886542B2 (en) 2014-08-04 2018-02-06 E-System Design, Inc. Modeling TSV interposer considering depletion capacitance and substrate effects
KR102422224B1 (ko) 2015-07-31 2022-07-18 삼성전자주식회사 적층형 이미지 센서 및 이를 포함하는 시스템
KR102440362B1 (ko) * 2015-09-25 2022-09-05 삼성전자주식회사 이미지 센서, 적층형 이미지 센서, 이미지 처리 장치 및 이미지 센서 칩 패키지의 제조 방법
US20180284746A1 (en) * 2016-05-09 2018-10-04 StrongForce IoT Portfolio 2016, LLC Methods and systems for data collection optimization in an industrial internet of things environment
US10909313B2 (en) * 2016-06-22 2021-02-02 Sas Institute Inc. Personalized summary generation of data visualizations
US10303829B2 (en) * 2017-05-31 2019-05-28 International Business Machines Corporation Automated method for integrated analysis of back end of the line yield, line resistance/capacitance and process performance
JP6857563B2 (ja) * 2017-07-04 2021-04-14 株式会社ジャパンディスプレイ 検出装置及び表示装置
KR102374111B1 (ko) * 2017-08-21 2022-03-14 삼성전자주식회사 이미지 센서를 제조하는 방법 및 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170063351A1 (en) * 2015-08-31 2017-03-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or electronic device including the semiconductor device
TW201724844A (zh) * 2015-12-18 2017-07-01 廣東歐珀移動通信有限公司 圖像感測器及終端與成像方法

Also Published As

Publication number Publication date
KR20190020482A (ko) 2019-03-04
US20190058010A1 (en) 2019-02-21
TW201921659A (zh) 2019-06-01
CN109429020A (zh) 2019-03-05
US10529779B2 (en) 2020-01-07
KR102374111B1 (ko) 2022-03-14

Similar Documents

Publication Publication Date Title
KR102422224B1 (ko) 적층형 이미지 센서 및 이를 포함하는 시스템
CN107205129B (zh) 具有卷帘快门扫描模式和高动态范围的图像传感器
CN110072069B (zh) 图像传感器
US9350930B2 (en) Unit pixel of stacked image sensor and stacked image sensor including the same
CN110753193B (zh) 图像传感器
US9673236B2 (en) Pixel array of an image sensor and image sensor
US11152407B2 (en) Image sensor
US20170302872A1 (en) Solid-state imaging device, signal processing method, and electronic device
US11950011B2 (en) Image sensor
TWI818918B (zh) 製造圖像感測器的方法和系統
US11552122B2 (en) Image sensor and operating method
EP4109888B1 (en) Unit pixel circuit and image sensor including the same
US11652130B2 (en) Image sensor and manufacturing method of the same
KR20110050063A (ko) 픽셀과 이를 포함하는 이미지 처리 장치들
CN111835989A (zh) 图像传感器
KR20230078460A (ko) 이미지 센서 및 이미지 센서의 자동 초점 동작 방법
KR20220125103A (ko) 이미지 센서 및 이의 동작 방법
EP4307703A1 (en) Image sensor and electronic device including the same
US11330201B2 (en) Light sensing circuit and image sensor including the same
KR102497658B1 (ko) 이미지 센서
KR20240030611A (ko) 이미지 센서
JP2024046751A (ja) イメージセンサ、及びそれを含むイメージ処理装置
KR20240041793A (ko) 이미지 센서 및 이를 포함하는 이미지 처리 장치
TW202418813A (zh) 影像感測器
CN113572987A (zh) 图像传感器