TWI818494B - 互補式金氧半導體場效電晶體結構 - Google Patents

互補式金氧半導體場效電晶體結構 Download PDF

Info

Publication number
TWI818494B
TWI818494B TW111112485A TW111112485A TWI818494B TW I818494 B TWI818494 B TW I818494B TW 111112485 A TW111112485 A TW 111112485A TW 111112485 A TW111112485 A TW 111112485A TW I818494 B TWI818494 B TW I818494B
Authority
TW
Taiwan
Prior art keywords
region
effect transistor
field effect
metal oxide
oxide semiconductor
Prior art date
Application number
TW111112485A
Other languages
English (en)
Other versions
TW202240905A (zh
Inventor
盧超群
Original Assignee
新加坡商發明與合作實驗室有限公司
鈺創科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商發明與合作實驗室有限公司, 鈺創科技股份有限公司 filed Critical 新加坡商發明與合作實驗室有限公司
Publication of TW202240905A publication Critical patent/TW202240905A/zh
Application granted granted Critical
Publication of TWI818494B publication Critical patent/TWI818494B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76272—Vertical isolation by lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本發明提供新穎的互補式金氧半導體場效電晶體(MOSFET)結構，其具有矽基板中的局部隔離區以降低漏電流與避免閂鎖。互補式MOSFET結構包含具有半導體表面之半導體晶圓基板、包含第一導電區之P型MOSFET、包含第二導電區之N型MOSFET、以及在P型MOSFET和N型MOSFET之間的十字形局部隔離區。其中，十字形局部隔離區包含半導體表面下方的水平延伸隔離區，且水平延伸隔離區接觸第一導電區之底側和第二導電區之底側。

Description

互補式金氧半導體場效電晶體結構
本發明係有關於互補式金氧半導體場效電晶體(Complementary MOSFET；CMOS)結構，且特別有關於具有局部隔離區之CMOS結構，其可降低漏電流(current leakage)並避免閂鎖現象(latch-up)。
第1圖係繪示最廣泛使用於現今之積體電路(Integrated Circuits；IC)中的現有技術之互補式金氧半導體場效電晶體(Complementary Metal-Oxide-Semiconductor Field-Effect Transistors；CMOSFETs)的剖面圖。CMOSFETs 10包含N型金氧半導體(NMOS)電晶體11與P型金氧半導體(PMOS)電晶體12，其中淺溝槽隔離(Shallow Trench Isolation；STI)區13位於NMOS電晶體11與PMOS電晶體12之間。NMOS電晶體11或PMOS電晶體12之閘結構14形成於平面型(平面型CMOS)或三維矽表面(例如三閘(Tri-gate)CMOS、或鰭式場效電晶體(FinFET)CMOS、或閘極環繞式(Gate-All-Around；GAA)CMOS)的頂部，其側壁通過使用絕緣材料(例如氧化物、 氧化物/氮化物或其他介電質)而隔離於其他電晶體的側壁，NMOS電晶體11或PMOS電晶體12之閘結構14係為在絕緣體(例如氧化物、氧化物/氮化物或某些高介電常數(high-k)介電質等)上使用相同的導電材料(例如金屬、多晶矽或多晶矽-矽化物(polyside)等)。對於NMOS電晶體11，源極區和汲極區之形成是藉由離子佈植與熱退火技術以將N型摻雜物佈植入P型基板(或P型井(P-well))，從而形成兩個分離的N+/P接面區。對於PMOS電晶體12，源極區和汲極區之形成皆是藉由離子佈植以將P型摻雜物佈植入N型井(N-well)，從而形成兩個P+/N接面區。此外，為了在高度摻雜的N+/P或P+/N接面之前減少碰撞游離(impact ionization)與熱載子注入(hot carrier injection)，通常會在閘結構下方形成輕度摻雜的汲極(lightly doped-drain；LDD)區15。
由於NMOS電晶體11與PMOS電晶體12分別位於P型基板與N型井之一些相鄰區域內，這些相鄰區域在緊鄰的區域內形成且相鄰於彼此，因此形成了被稱為N+/P/N/P+(第1圖中以虛線標示的路徑被稱為N+/P/N/P+閂鎖路徑)寄生雙極裝置之寄生接面結構，且其輪廓從NMOS電晶體11之N+區至P型井至相鄰的N型井，再往上至PMOS電晶體12的P+區。
一旦有顯著雜訊(noises)發生於N+/P接面或P+/N接面，可能會有異常大的電流異常地流經此N+/P/N/P+接面，其可能會關閉CMOS電路之一些操作並引起整個晶片之故障。此種 被稱為閂鎖現象的異常現象不利於CMOS操作且必須避免。閂鎖現象確實是CMOS之弱點，增加對閂鎖現象之抵抗力的一種方法係為增加N+區至P+區的距離(在第1圖中標示為閂鎖距離)，且N+區與P+區皆必須設計為藉由將一些垂直方向的氧化物(或其他合適的絕緣材料)作為隔離區而隔離，隔離區通常是STI區13。其他避免閂鎖現象的方式則必須設計可進一步增加N+區與P+區之間的距離之保護帶(guard-band)結構，及/或必須增加額外的N+區或P+區以從雜訊源收集異常電荷。這些隔離規劃總是會增加額外的平面面積，犧牲CMOS電路之晶片尺寸。
另一方面，透過縮小裝置的水平維度與垂直維度之幾何尺寸(例如被稱為Lamda(λ)之最小特徵尺寸從28奈米縮小至5奈米或3奈米)，CMOS技術正持續快速發展。電晶體結構亦已從平面型電晶體改變為三維電晶體(例如被稱為指狀場效電晶體(finger FET)結構的使用凸型通道之三閘或鰭式場效電晶體結構、使用凹型通道之U型槽場效電晶體(U-groove FET)結構等)。但由於這些裝置幾何尺寸縮小，而帶來許多問題或使許多問題惡化：
(1)縮小閘極/通道長度使短通道效應(Short Channel Effects；SCE)更加嚴重，也就是說，隨著NMOS中的N+源極區愈來愈接近N+汲極區，即便在電晶體關閉模式下，和電晶體通道有關之漏電流會增加(被稱為次臨界漏電流(Sub-threshold Leakage current))；相似地，隨著PMOS中的 P+源極區愈來愈接近P+汲極區，即便在電晶體關閉模式下，和電晶體通道有關之漏電流會增加。
(2)接面形成過程，例如在基板/井區中形成輕度摻雜的汲極結構(LDD)、在P型基板中形成N+源極/汲極結構、以及在N型井中形成P+源極/汲極結構，導致的所有接面漏電流愈來愈難以控制，由於漏電流發生於周邊區域和底部區域，離子佈植會造成晶格缺陷，因此在這些區域造成難以修復的額外損傷，例如用於電洞和電子之空陷阱。
(3)當電晶體開啟，三維指狀凸型通道應連接源極/汲極結構，並盡可能愈近愈好，且具有良好的晶體晶格(crystalline lattice)結構。但對於多數的鰭式場效電晶體，源極與汲極矽材料皆從具有晶格方向(100)之暴露的底部矽表面開始成長；接著，從暴露的電晶體通道/本體區橫向成長的多個垂直表面之間的接觸介面、以及從具有晶格方向(100)之底表面成長的N+與P+源極/汲極區之垂直表面應具有晶格方向(110)和晶格方向(100)之混合晶體結構，晶格方向(110)和晶格方向(100)分別繼承自垂直地與水平地成長的矽材料，此混合晶體結構並非具有單一晶體晶格之最佳預期的矽結構。
(4)此外，為了將離子從矽表面的頂部直接向下注入至基板，形成LDD結構(或N+/P接面或P+/N接面)的離子佈植的運作原理類似轟擊(bombardments)，由於摻雜物濃度是不均勻的分布(摻雜物濃度之分布係為從具有較高的摻雜濃度之頂表 面垂直向下至具有較低的摻雜濃度接面區)，因此從源極和汲極區至通道和基板-本體區很難生成具有較少缺陷的均勻材料介面。
(5)隨著裝置尺寸縮小，僅使用傳統的使用閘極、間隔物(spacer)和離子佈植形成之自對準方法愈來愈難以使LDD接面邊緣和電晶體之閘極結構之邊緣對齊於完美位置。此外，用以移除離子佈植損傷之熱退火處理必須仰賴高溫處理技術，例如使用各種能源之快速熱退火法或其他熱處理。從而導致閘極誘導汲極漏電流(Gate-induced Drain Leakage；GIDL)之問題。如第2圖(引用自A.Sen and J.Das,“MOSFET GIDL Current Variation with Impurity Doping Concentration-A Novel Theoretical Approach”IEEE ELECTRON DEVICE LETTERS,VOL.38,NO.5,MAY 2017)所示，具有接近閘極與汲極/源極區的薄氧化物之金氧半導體場效電晶體(MOSFET)結構存在寄生金屬閘二極體(Metal-Gated-Diode)，且形成於閘極至源極/汲極區的寄生金屬閘二極體會引起GIDL，儘管GIDL應最小化以降低漏電流，但難以控制GIDL；產生的其他問題係為難以控制有效通道長度，因此難以使短通道效應最小化。
(6)由於在裝置隔離區之平面寬度必須縮小的同時，難以將STI結構之垂直長度做得更深(否則會產生對蝕刻、填充與平坦化之整合製程而言更差的深度和開孔之深寬比)，預留以避免閂鎖現象發生於縮小的λ之相鄰電晶體之N+區和P+區之間 的平面隔離距離之比例不能被減少，而會被增加，因而在縮小CMOS裝置時不利於晶片面積之縮小。
本發明提供新穎的CMOS結構，其可實現反相器(inverters)、反及閘(NAND Gates)、反或閘(NOR Gates)、靜態隨機存取記憶體(static random access memories；SRAMs)、交叉耦合放大器(cross-coupled amplifiers)、以及各種電路配置。就在裝置與電路縮小期間進一步增強CMOS設計的角度而言，新穎的CMOS結構大幅改善或甚至解決上述問題之至少一者，特別是使電流洩漏最小化、增加通道導通表現和控制、優化源極區和汲極區之功能(例如以無縫有序的晶格匹配來提升源極區和汲極區對金屬互連的導通性、以及源極區和汲極區對通道區的最接近物理完整性)、增加CMOS電路對閂鎖現象之抵抗能力、以及使用於NMOS和PMOS之間的佈局隔離區的平面面積最小化，以避免閂鎖現象。
根據本發明之一目的，互補式金氧半導體場效電晶體(MOSFET)結構包含：具有半導體表面之半導體晶圓基板、包含第一導電區之P型MOSFET、包含第二導電區之N型MOSFET、以及在P型MOSFET和N型MOSFET之間的十字形(cross-shape)局部隔離區。其中，十字形局部隔離區包含半導體 表面下方的水平延伸隔離區，且水平延伸隔離區接觸第一導電區之底側和第二導電區之底側。
根據本發明之一方面，互補式MOSFET結構更包含形成於半導體表面下方的第一溝槽(trench)，且第一溝槽容納第一導電區。
根據本發明之一方面，第一導電區包含獨立於半導體晶圓基板之輕度摻雜的半導體區。
根據本發明之一方面，輕度摻雜的半導體區緊靠P型MOSFET之通道區。
根據本發明之一方面，第一導電區更包含重度摻雜的半導體區，其中重度摻雜的半導體區位於第一溝槽中，且輕度摻雜的半導體區與重度摻雜的半導體區以相同晶格結構形成。
根據本發明之一方面，第一導電區更包含含金屬區，含金屬區位於第一溝槽中且緊靠重度摻雜的半導體區。
根據本發明之一方面，互補式MOSFET結構更包含形成於半導體表面下方的第一溝槽，第一溝槽容納水平延伸隔離區之第一部分。
根據本發明之一方面，P型MOSFET更包含閘結構，第一溝槽之一側壁對齊或實質對齊於閘結構之邊緣。
根據本發明之一方面，P型MOSFET更包含閘結構，水平延伸隔離區之全部的第一部分未位於閘結構正下方。
根據本發明之一方面，P型MOSFET更包含閘結構，少於5%的水平延伸隔離區之第一部分位於閘結構正下方。
根據本發明之一方面，水平延伸隔離區係為複合隔離區。
根據本發明之一方面，複合隔離區包含氧化層與在氧化層上的氮化層。
根據本發明之一方面，氧化層的垂直深度小於氮化層的垂直深度。
根據本發明之一方面，水平延伸隔離區包含第一水平延伸隔離區與第二水平延伸隔離區，第一導電區之底側被第一水平延伸隔離區屏蔽而隔離於半導體晶圓基板，且第二導電區之底側被第二水平延伸隔離區遮蔽而隔離於半導體晶圓基板。
根據本發明之一方面，十字形局部隔離區包含介於第一水平延伸隔離區與第二水平延伸隔離區之間的垂直延伸隔離區，其中垂直延伸隔離區之垂直深度大於第一水平延伸隔離區之垂直深度或第二水平延伸隔離區之垂直深度。
根據本發明之一目的，本發明之互補式MOSFET結構包含具有半導體表面之半導體晶圓基板、包含第一導電區之P型MOSFET、包含第二導電區之N型MOSFET、以及介於P型MOSFET與N型MOSFET之間的局部隔離區。局部隔離區包含垂直延伸隔離區與水平延伸隔離區，且介於P型MOSFET與N 型MOSFET之間的閂鎖路徑(latch-up path)至少取決於水平延伸隔離區之底部長度。
根據本發明之一方面，水平延伸隔離區包含第一水平延伸隔離區與第二水平延伸隔離區，第一水平延伸隔離區連接垂直延伸隔離區之第一側，第二水平延伸隔離區連接垂直延伸隔離區之第二側。
根據本發明之一目的，本發明之互補式MOSFET結構包含具有半導體表面之半導體晶圓基板、包含第一導電區之P型MOSFET、包含第二導電區之N型MOSFET、以及介於P型MOSFET與N型MOSFET之間的局部隔離區。第一導電區包含高度摻雜的P+區，第二導電區包含高度摻雜的N+區，且高度摻雜的P+區和高度摻雜的N+區皆隔離於半導體晶圓基板。
根據本發明之一方面，高度摻雜的P+區之底側與高度摻雜的N+區之底側被局部隔離區遮蔽而隔離於半導體晶圓基板。
根據本發明之一方面，P型MOSFET之第一導電區更包含第一輕度摻雜的半導體區，第一輕度摻雜的半導體區遮蔽高度摻雜的P+區之第一側以使高度摻雜的P+區隔離於半導體晶圓基板，且N型MOSFET之第二導電區更包含第二輕度摻雜的半導體區，第二輕度摻雜的半導體區遮蔽高度摻雜的N+區之第二側以使高度摻雜的N+區隔離於半導體晶圓基板。
根據本發明之一方面，第一輕度摻雜的半導體區與第二輕度摻雜的半導體區獨立於半導體晶圓基板。
在閱讀以下關於繪示於各種圖式中的較佳實施例之詳細說明後，本發明之這些及其他目的對於本技術領域中具有通常知識者而言無疑地將是顯而易見的。
10:互補式金氧半導體場效電晶體
11:N型金氧半導體電晶體
12:P型金氧半導體電晶體
13:淺溝槽隔離區
14:閘結構
15:輕度摻雜的汲極區
30:CMOS結構
31:NMOS電晶體
32:PMOS電晶體
33:閘結構
35:源極區
36:汲極區
37:LISS
40:CMOS結構
41:NMOS電晶體
42:PMOS電晶體
48:複合局部隔離區
50:CMOS結構
51:NMOS電晶體
52:PMOS電晶體
55:複合源極區
71:NMOS電晶體
72:PMOS電晶體
73:LISS
100:晶格方向
110:晶格方向
331:閘介電層
332:閘導電層
333:介電覆蓋層
341:氧化層
342:氮化層
481:氧化物-3V層
482:氧化物-3B層
483:氮化層
491:STI-1層
492:STI-2層
551:輕度摻雜的汲極區
552:重度P+摻雜區
553:鎢插塞
731:垂直延伸隔離區
732:第一水平延伸隔離區
733:第二水平延伸隔離區
Figure 111112485-A0305-02-0029-17
,
Figure 111112485-A0305-02-0029-18
,
Figure 111112485-A0305-02-0029-19
,
Figure 111112485-A0305-02-0029-20
,
Figure 111112485-A0305-02-0029-21
,
Figure 111112485-A0305-02-0029-22
,
Figure 111112485-A0305-02-0029-23
:長度
Figure 111112485-A0305-02-0029-24
,
Figure 111112485-A0305-02-0029-25
,
Figure 111112485-A0305-02-0029-26
,
Figure 111112485-A0305-02-0029-27
,
Figure 111112485-A0305-02-0029-28
,
Figure 111112485-A0305-02-0029-29
,
Figure 111112485-A0305-02-0029-30
,
Figure 111112485-A0305-02-0029-31
:長度
Xp,Xn:距離
第1圖係繪示傳統的CMOS結構之剖面圖；第2圖係繪示形成於MOSFET之閘極至源極/汲極區中的寄生金屬閘二極體(parasitic Metal-Gated-Diode)、以及MOSFET中的GIDL問題；第3A圖係繪示根據本發明之新穎的CMOS結構之俯視圖；第3B圖係為沿著第3A圖中的剖面線1(X軸)繪示的新穎的CMOS結構之PMOS電晶體之剖面圖；第3C圖係為沿著第3A圖中的剖面線2(X軸)繪示的新穎的CMOS結構之NMOS電晶體之剖面圖；第3D圖係為沿著第3A圖中的剖面線(Y軸)繪示的新穎的CMOS結構之剖面圖；第4A圖係繪示根據本發明之CMOS結構之另一實施例之俯視圖； 第4B圖係為沿著第4A圖中的剖面線1(X軸)繪示的新穎的CMOS結構之PMOS電晶體之剖面圖；第4C圖係為沿著第4A圖中的剖面線2(X軸)繪示的新穎的CMOS結構之NMOS電晶體之剖面圖；第4D圖係為沿著第4A圖中的剖面線(Y軸)繪示的新穎的CMOS結構之剖面圖；第5A圖係繪示根據本發明之CMOS結構之另一實施例之俯視圖；第5B圖係為沿著第5A圖中的剖面線1(X軸)繪示的新穎的CMOS結構之PMOS電晶體之剖面圖；第5C圖係為沿著第5A圖中的剖面線2(X軸)繪示的新穎的CMOS結構之NMOS電晶體之剖面圖；第5D圖係為沿著第5A圖中的剖面線(Y軸)繪示的新穎的CMOS結構之剖面圖；第6圖係繪示傳統的CMOS結構之剖面圖，CMOS結構具有未完全被絕緣體隔離的N+和P+區；第7A圖係繪示根據本發明之CMOS結構之另一實施例之俯視圖，其中PMOS和NMOS電晶體橫向並排設置；第7B圖係為沿著第7A圖中的剖面線1(X軸)繪示的新穎的CMOS結構之剖面圖；第7C圖進一步繪示根據本發明之第7B圖中的潛在閂鎖路徑； 第8圖係繪示傳統的CMOS結構之可能的閂鎖路徑，從N+/P接面通過P型井/N型井接面至N/P+接面結構；及第9圖係為基於第5B圖之剖面線2(X軸)的不同汲極區之數種摻雜濃度分布圖。
以下以連接NMOS電晶體31與PMOS電晶體32之簡易的CMOS結構30作為示例以說明本發明之關鍵特性，NMOS電晶體31與PMOS電晶體32分別形成於P型基板(或P型井)與N型井中。請參照根據本發明之第一實施例的第3A-3D圖。第3A圖係繪示新穎的CMOS結構30之俯視圖，第3B圖係為沿著第3A圖中的剖面線1(X軸)繪示的新穎的CMOS結構30之PMOS電晶體32之剖面圖，第3C圖係為沿著第3A圖中的剖面線2(X軸)繪示的新穎的CMOS結構30之NMOS電晶體31之剖面圖，且第3D圖係為沿著第3A圖中的剖面線(Y軸)繪示的新穎的CMOS結構30之剖面圖。如第3B圖所示，PMOS包含閘介電層331與閘導電層332(例如閘金屬)的閘結構33形成於半導體基板(例如矽基板)之水平表面或原始表面上。介電覆蓋層333(例如氧化層和氮化層之複合層)位於閘導電層332上。此外，可包含氧化層341和氮化層342之複合層的多個間隔物被用於閘結構33之多個側壁。溝槽形成於矽基板中，且全部或至少部分的源極區35和汲極區36分別位於對應溝槽中。PMOS 電晶體32中的源極(或汲極)區可包含P+區或其他合適的摻雜分布區(例如從P-區與P+區逐漸地(gradual)或階段地(stepwise)改變)。此外，局部隔離區(例如氮化物或其他高介電常數介電材料)位於一溝槽中且位於源極區下方，且另一局部隔離區位於另一溝槽中且位於汲極區下方。此種局部隔離區位於矽基板之水平矽表面(horizontal silicon surface；HSS)下方，且可被稱為矽基板中局部隔離區(localized isolation into silicon substrate；下文簡稱LISS)37。LISS 37可為厚的氮化層或多個介電層之複合層。
相似地，在有關NMOS電晶體31之第3C圖中，NMOS電晶體31中的源極區35或汲極區36可包含N+區或其他合適的摻雜分布區。局部隔離區(例如氮化物或其他高介電常數介電材料)亦位於一溝槽中且位於NMOS電晶體31之源極區35下方，且另一局部隔離區亦位於另一溝槽中且位於NMOS電晶體31汲極區36下方。此外，和絕緣體上矽(silicon on isolation；SOI)結構不同的是，在根據本發明之第3B-3C圖中，所有的LISS局部隔離區未位於電晶體之閘結構或通道正下方。因此，LISS局部隔離區將不會阻擋從通道區至基板之散熱。當然，在其他實施例中，多數的LISS局部隔離區未位於電晶體之閘結構或通道正下方，且僅有少於5%(或少於5%~10%)的LISS局部隔離區可位於電晶體之閘結構33或通道正下方。
如第3D圖所示，第3D圖係為沿著第3A圖中的剖面線(Y軸)繪示的新穎的CMOS結構之剖面圖，PMOS之P+源極/汲極區和N型井之間有局部隔離區(或LISS)存在，且NMOS之N+源極/汲極區和P型井之間也有另一局部隔離區(或LISS)存在。從而，從PMOS之P+區之底部至NMOS之N+區之底部的可能的閂鎖路徑被局部隔離區阻擋。因此，閂鎖距離Xp+Xn(在平面上測量)可盡可能地縮小，而不會導致嚴重的閂鎖問題。
請參照根據本發明之另一實施例的第4A-4D圖。第4A圖係繪示具有NMOS電晶體41和PMOS電晶體42之新穎的CMOS結構40之俯視圖，第4B圖係為沿著第4A圖中的剖面線1(X軸)繪示的新穎的CMOS結構40之PMOS電晶體42之剖面圖，第4C圖係為沿著第4A圖中的剖面線2(X軸)繪示的新穎的CMOS結構40之NMOS電晶體41之剖面圖，且第4D圖係為沿著第4A圖中的剖面線(Y軸)繪示的新穎的CMOS結構40之剖面圖。第4B圖和第3B圖主要的差異(或第4C圖和第3C圖主要的差異)在於，第4B圖(或第4C圖)中的局部隔離區或LISS 47可包含複合局部隔離區。複合局部隔離區48包含覆蓋溝槽之至少部分側壁的氧化層(被稱為氧化物-3V層481)、以及覆蓋溝槽之至少部分底壁的另一氧化層(氧化物-3B層482)。可藉由熱氧化(thermal oxidation)處理來形成氧化物-3V層481與氧化物-3B層482。複合局部隔離區48更包含在氧化物-3B層 482上且接觸氧化物-3V層481的氮化層483(被稱為氮化物-3)。只要氧化物-3V層維持大部分的原材料與設計，氮化層483或氮化物-3可被任意合適的絕緣材料取代。此外，第4B圖(或第4C圖)中的STI區可包含複合STI 49，複合STI 49包含STI-1層491與STI-2層492，其中STI-1層491與STI-2層492可分別藉由不同製程以厚氧化材料製成。
須提醒的是，第4B圖或第4C圖中繪示的氧化物-3V層481與氧化物-3B層482之厚度僅作為說明用途，且其幾何形狀未和這些圖中示出的複合STI 49(包含STI-1層491與STI-2層492)之尺寸成比例。例如，氧化物-3V層與氧化物-3B層之厚度約為2-5奈米，而複合STI層之垂直高度可約為200-300奈米。
相似地，如第4D圖所示，第4D圖係為沿著第4A圖中的剖面線(Y軸)繪示的新穎的CMOS結構40之剖面圖，PMOS之P+源極/汲極區和N型井之間有複合局部隔離區48(或LISS)存在，且NMOS之N+源極/汲極區和P型井之間也有另一複合局部隔離區48(或LISS)存在。從而，從PMOS之P+區之底部至NMOS之N+區之底部的可能的閂鎖路徑被局部隔離區完全阻擋。因此，閂鎖距離Xp+Xn(在平面上測量)可盡可能地縮小，而不會導致嚴重的閂鎖問題。
請參照根據本發明之另一實施例的第5A-5D圖。第5A圖係繪示具有NMOS電晶體51和PMOS電晶體52之新穎的 CMOS結構50之俯視圖，第5B圖係為沿著第5A圖中的剖面線1(X軸)繪示的新穎的CMOS結構50之PMOS電晶體52之剖面圖，第5C圖係為沿著第5A圖中的剖面線2(X軸)繪示的新穎的CMOS結構50之NMOS電晶體51之剖面圖，且第5D圖係為沿著第5A圖中的剖面線(Y軸)繪示的新穎的CMOS結構50之剖面圖。第5B圖和第4B圖主要的差異(或第5C圖和第4C圖主要的差異)在於，第5B圖(或第5C圖)中的源極(或汲極)區可包含複合源極區55及/或汲極區56。例如，如第5B圖所示，在根據此實施例之CMOS結構50之PMOS電晶體52中，複合源極區55(或汲極區56)至少包含溝槽中的輕度摻雜的汲極(LDD)區551與重度P+摻雜區552。尤其，應注意的是輕度摻雜的汲極區551緊靠具有均勻晶格方向(crystalline orientation)(110)之暴露的矽表面。相較於閘結構之邊緣，暴露的矽表面之垂直邊界具有合適的凹陷厚度，在第5B圖中標示為TEC(被蝕刻掉的電晶體本體厚度，其被明確定義為有效通道長度之銳邊)。暴露的矽表面實質對齊於閘結構。暴露的矽表面可為電晶體之通道之端面。
此外，輕度摻雜的汲極區551與重度P+摻雜區552之生成可藉由選擇性磊晶成長(Selective Epitaxial Growth；SEG)技術(或其他合適的技術，例如原子層沉積(Atomic Layer Deposition；ALD)或選擇性成長原子層沉積(selective growth ALD；SALD))以從暴露的TEC區域成長矽，TEC區域被用作 晶種，以形成橫跨LISS區之新的組織良好的晶格方向(110)晶格，且不會有引晶效應(seeding effect)使複合源極區55或汲極區56之新生成晶體的晶體結構改變。此種新生成晶體(包含輕度摻雜的汲極區551與重度P+摻雜區552)可被命名為TEC-Si，如第5B圖所示。在一實施例中，TEC對齊或實質對齊於閘結構33之邊緣，且輕度摻雜的汲極區551之長度係為可調整的，且相對於TEC的輕度摻雜的汲極區551之側壁可對齊於間隔物34之側壁。相似地，用於NMOS電晶體51之複合源極/汲極區之TEC-Si(包含輕度摻雜的汲極區與重度N+摻雜區)繪示於第5C圖中。
在傳統的選擇性磊晶成長源極/汲極區中，這些源極/汲極區不僅從具有晶格方向(100)之暴露的底部矽表面成長，而且還從具有晶格方向(110)之暴露的電晶體通道/本體區橫向地成長，因此，這些傳統地成長的源極/汲極區具有晶格方向(110)和晶格方向(100)的混合晶格結構，且可導致缺陷與差排(dislocations)形成於其中。
另一方面，本發明中的複合源極/汲極區之TEC-Si僅從橫跨LISS區之組織良好的晶格方向(110)晶格成長，不會有引晶效應使晶格方向(110)改變。從而，本發明可達成一些新穎的功效：(1)複合源極/汲極區之新的TEC-Si全部由結晶矽(110)形成；改良了從兩種不同的引晶區域(seeding regions)成長源極/汲極區之傳統方法，傳統方法會導致具有晶格方向(100)的矽與具有晶格方向(110)的矽之混合晶格結構；(2)介於有效通道長度與 新生成的晶格方向(110)源極/汲極區之間的被明確定義的結晶矽基板，其會導致鰭式結構之緊密無縫的完全覆蓋，且使新成長的晶格方向(110)源極/汲極區之介面完美地保持完整；此外，在所謂的鰭式或三閘結構中，被閘介電質圍繞之有效通道導通區域藉由複合源極/汲極區之LDD區緊密連接，如同水平傳導延伸，其可提供精確控制的電晶體寬度之尺寸，就像三閘形狀，如此一來導通電流(On-current)比傳統的三閘電晶體更均勻地流通；(3)TEC-Si可搭配原位摻雜的摻雜物來成長，摻雜物係為用於NMOS之磷/砷原子或用於PMOS之硼原子。此種原位摻雜矽成長技術可使源極/汲極被良好地設計為具有輕度摻雜的汲極結構(LDD)以具有可控制的橫向距離，且然後被改變為複合源極/汲極區之重度摻雜區；(4)因為不需要使用離子佈植來形成LDD，所以不需要使用熱退火處理來減少缺陷。因此，由於不會產生額外的缺陷(缺陷即便使用退火處理也難以完全去除)，可大幅減少任意非預期的漏電流來源；(5)相較於形成這類導通通道之傳統方法必須處理晶格方向(110)和晶格方向(100)之混合結構，本發明只需要沿著通道至源極/汲極區處理晶格方向(110)。所以，可以預期這種具有精確控制的選擇性磊晶成長之橫向生長TEC-Si可產生較佳的高品質/高性能源極/汲極至通道導通機制。次臨界漏電流應會降低。由於從通道通過LDD至複合源極/汲極區之重度摻雜區的導通機制可從而具有整體設計，甚至包含將外來原子/離子均勻插入源極/汲極區的一些加壓通道遷移率增強技術，其可對增強導通性能 (On-conduction performance)起協同作用，因此通道導通性能應會增加；(6)本發明之另一重要益處係為，相較於使用LDD佈植以作為閘邊緣至LDD之對齊的傳統方法，本發明之GIDL效應應會降低，因為介於閘邊緣與TEC邊緣之間的垂直邊界可基於熱氧化可控性被明確定義；(7)由於多數的源極/汲極區以絕緣材料隔離，包含以LISS隔離之底部結構，因此接面漏電之可能性只會發生在TEC中的非常小的區域至通道區，且從而可被大幅降低。
在另一實施例中，複合源極(或汲極)區可更包含一些鎢(或其他合適的金屬材料)插塞553，鎢插塞553形成於連接至TEC-Si部分的水平連接中，以完成整個源極/汲極區，如第5B-5C圖所示。如第5B圖所示，流入未來的金屬互連，例如Metal-1層，的主動(active)通道電流通過輕度摻雜的汲極區551與重度P+摻雜區552，流至鎢插塞553(或其他金屬材料)，其藉由一些良好的金屬至金屬歐姆接觸(Ohmic contact)直接連接至Metal-1，金屬至金屬歐姆接觸具有比傳統的矽至金屬接觸更低的電阻。
此外，如第5D圖所示，第5D圖係為沿著第5A圖中的剖面線(Y軸)繪示的新穎的CMOS結構50之剖面圖，PMOS之P+源極/汲極區和N型井之間有複合局部隔離區(或LISS 48)存在，且NMOS之N+源極/汲極區和P型井或基板之間也有另一複合局部隔離區(或LISS 48)存在。從第5D圖(第3D圖和第 4D圖中也是如此)所示之本發明之新穎的CMOS結構可清楚得知，本發明之益處係為N+和P+區之底部被絕緣體完全隔離，也就是說，從PMOS之P+區之底部至NMOS之N+區之底部的可能的閂鎖路徑被LISS完全阻擋。另一方面，在傳統的CMOS結構中，如第6圖所示，N+和P+區未被絕緣體完全隔離，可能的閂鎖路徑係為從N+/P接面通過P型井/N型井接面至N/P+接面，且包含長度
Figure 111112485-A0305-02-0022-1
、長度
Figure 111112485-A0305-02-0022-3
與長度
Figure 111112485-A0305-02-0022-4
(第6圖)。
請參照根據本發明之另一實施例的第7A-7C圖。第7A圖係繪示具有NMOS電晶體71和PMOS電晶體72之新穎的CMOS結構之俯視圖，第7B圖係為沿著第7A圖中的剖面線1(X軸)繪示的新穎的CMOS結構之剖面圖，且第7C圖進一步繪示根據本發明之新穎的CMOS結構之潛在的閂鎖路徑。第7A圖和第5A圖主要的差異(或第7B圖和第5D圖主要的差異)在於，第7A圖(或第7B圖)中的PMOS與NMOS電晶體橫向並排設置，但第5A圖(或第5D圖)中的PMOS與NMOS電晶體垂直並排設置。如第7B圖所示，可簡化地說PMOS電晶體72與NMOS電晶體71之間有LISS 73之十字形。十字形LISS 73包含垂直延伸隔離區731(例如包含STI-1層491與STI-2層的複合STI，其垂直深度約為150-300奈米，例如200奈米)、位於垂直延伸隔離區731之右手邊的第一水平延伸隔離區732(垂直深度約為50-120奈米，例如100奈米)、以及位於垂直延伸隔離區731之左手邊的第二水平延伸隔離區733(垂直深度約為50-120奈米， 例如100奈米)。PMOS/NMOS電晶體之源極/汲極區(或LDD區)之垂直深度約為30-50奈米，例如40奈米。
第一水平延伸隔離區與第二水平延伸隔離區未位於電晶體之閘結構或通道下方。第一水平延伸隔離區732(垂直延伸隔離區之右手邊)接觸PMOS電晶體72之源極/汲極區之底側，且第二水平延伸隔離區733(垂直延伸隔離區之左手邊)接觸NMOS電晶體71之源極/汲極區之底側。因此，PMOS電晶體與NMOS電晶體之源極/汲極區之底側被遮蔽而隔離於矽基板。此外，第一水平延伸隔離區732或第二水平延伸隔離區733可為複合隔離區，其可包含二或更多的不同隔離材料(例如氧化物-3與氮化物-3)，或可包含二或更多的相同隔離材料，但以單獨的製程形成每一隔離材料。相似地，在第3D圖、第4D圖或第5D圖中，可以看成PMOS電晶體與NMOS電晶體之間也有LISS之十字形。
如同前面的內文與第1圖所述，相較於純NMOS技術，CMOS配置/技術的缺點係為，一旦寄生雙極結構例如N+/P型基板/N型井/P+接面存在，且不幸地某些不良設計不能抵抗由雜訊引起的大電流突波，其會觸發閂鎖而導致整個晶片操作關閉或對晶片功能造成永久損傷。但是CMOS具有數個優於純NMOS的益處，特別是在降低功率(power reduction)方面，CMOS之佈局與製程規範總是需要非常大的空間以使NMOS的N+源極/汲極區和PMOS的P+源極/汲極區分離，被稱為閂鎖距離(第1圖)， 此種設計佔據許多平面以抑制閂鎖的任意可能性。此外，若源極/汲極N+/P與P+/N半導體接面面積過大，一旦誘發順向偏壓事件，可能觸發大的突波電流而引起閂鎖。此外，若矽源極/汲極與Metal-1之間的接觸阻抗大，也有觸發閂鎖的風險。
第7B圖中的新發明的CMOS結構具有從N+/P接面通過P型井(或P型基板)/N型井接面至N/P+接面之較長的路徑。如第7C圖所示，根據本發明，可能的閂鎖路徑係為從LDD-N/P接面通過P型井/N型井接面至N/LDD-P接面，且包含第7C圖標示之長度
Figure 111112485-A0305-02-0024-5
、長度
Figure 111112485-A0305-02-0024-6
(一LISS區之底壁長度)、長度
Figure 111112485-A0305-02-0024-7
、長度
Figure 111112485-A0305-02-0024-8
、長度
Figure 111112485-A0305-02-0024-9
、長度
Figure 111112485-A0305-02-0024-10
、長度
Figure 111112485-A0305-02-0024-11
(另一LISS區之底壁長度)與長度
Figure 111112485-A0305-02-0024-12
。另一方面，在傳統的CMOS結構中，可能的閂鎖路徑係為從N+/P接面通過P型井/N型井接面至N/P+接面，且僅包含長度
Figure 111112485-A0305-02-0024-13
、長度
Figure 111112485-A0305-02-0024-14
、長度
Figure 111112485-A0305-02-0024-15
與長度
Figure 111112485-A0305-02-0024-16
(如第8圖所示)。第7C圖之可能的閂鎖路徑比第8圖之閂鎖路徑更長。因此，從裝置佈局觀點來看，第7B圖中介於NMOS和PMOS之間的預留邊緣距離(Xn+Xp)可小於第8圖中的預留邊緣距離。此外，在第7C圖中，潛在閂鎖路徑係為從LDD-N/P接面至N/LDD-P接面，而不是第8圖中的從N+/P接面至N/P+接面的閂鎖路徑。由於第7C圖之LDD-N或LDD-P區之摻雜濃度低於第8圖之N+或P+區之摻雜濃度，從第7C圖之LDD-N或LDD-P區發射出的電子或電洞的數量會比從第8圖之N+或P+區發射出的電子或電洞的數量更低。此種較低的載子發射量不僅會有效降低誘發閂鎖現象 的可能性，而且即便誘發閂鎖現象也會大幅降低電流。由於N+/P與P+/N接面面積皆顯著降低，即便這些接面的某些突發順向偏壓也可降低異常電流量，以減少第7C圖中形成閂鎖的機會。此外，基於複合源極/汲極區而使源極/汲極對Metal-1接觸導通性提升亦可降低對半導體接面施加順向偏壓的可能性，因此可提升對閂鎖的免疫能力。
請再次參照第7B圖，根據本發明，PMOS之複合源極或汲極區被第一水平延伸隔離區與垂直延伸隔離區圍繞，只有PMOS之複合源極或汲極區之LDD區(垂直長度約為30-50奈米，例如40奈米)接觸矽基板以形成LDD-P/N接面，而不是P+/N接面。相似地，NMOS之複合源極或汲極區被第二水平延伸隔離區與垂直延伸隔離區圍繞，且只有NMOS之複合源極或汲極區之LDD區(垂直長度約為40奈米)接觸矽基板以形成LDD-N/P接面，而不是P+/N接面。因此，NMOS之N+區與PMOS之P+區皆被遮蔽而隔離於基板或井區。此外，由於第一水平延伸隔離區或第二水平延伸隔離區係為複合隔離區且具有足夠的厚度，誘發於源極(或汲極)區與矽基板之間的寄生金屬閘二極體可被最小化。此外，GIDL效應也可被改善。可以預期的是，預留給相鄰NMOS和PMOS電晶體之平面閂鎖距離會大幅縮短，以使CMOS之平面面積可大幅減少。
總而言之，由於源極/汲極區之主動電極是從電晶體通道與本體區之晶面直接成長，其介面無縫地形成且具有相同晶 格方向(110)，如此一來覆蓋鰭式結構之上水平邊緣與兩個垂直邊緣之裝置寬度可被精確控制以達成最大均勻度。此外，在選擇性磊晶成長期間，LDD平面以原位摻雜技術從電晶體通道與本體水平地成長，未使用僅可從頂部矽向下至源極/汲極區的離子佈植處理，也未使用可能使接面邊界難以定義與控制之熱退火處理。本發明可更精確地定義源極/汲極之邊界邊緣至有效通道區之邊緣，且此邊界可良好地對齊閘極邊緣，以使SCE、GIDL與接面漏電流最小化。
此外，在此新發明的CMOS結構中，絕緣體使N+與P+區完全隔離，且所提出的LISS會增加到矽基板的隔離距離，以使NMOS和PMOS電晶體中的接面分離，如此一來可降低這些接面之間的表面距離。
此外，在本發明中，LDD至重度摻雜區之水平的選擇性磊晶成長甚至包含各種非矽摻雜物，例如鍺或碳原子，以增加應力(stresses)來增強通道遷移率。此外，本發明提出金屬插塞以完成LISS上的整個源極/汲極區。在根據本發明之水平的選擇性磊晶成長/原子層沉積以形成源極/汲極區過程中，摻雜濃度分布係為可控制的或可調整的。第9圖係繪示不同汲極區的數種摻雜濃度分布，基於第5B圖之剖面線2(X軸)，其中X軸表示從MOSFET之閘結構邊緣(或接近閘結構邊緣之預定邊緣)量測的距離，且Y軸表示摻雜濃度。在傳統的MOSFET結構中，由於N-LDD區是藉由離子佈植與熱退火來形成，N-LDD區將會橫向 穿透入閘結構下方的一些區域(第9圖中的虛線)，且N-LDD區之穿透部分不可避免地縮短了有效通道長度。另一方面，根據本發明，由於藉由選擇性磊晶成長或原子層沉積處理以從電晶體本體之垂直表面或TEC直接形成N-LDD區，N-LDD區將不會穿透入閘結構下方(第9圖中的實線或需線)，且因此不會縮短有效通道長度。此外，從閘結構的邊緣開始，汲極區中的摻雜濃度分布會逐漸增加，例如從N-LDD區的1019改變為重度摻雜區的1020(第9圖中的逐漸改變的實線)，或從N-LDD區的1019突然改變為重度摻雜區的1020(第9圖中的突然改變的虛線)。相似地，PMOS亦是如此。
本領域之技術人員將能輕易地觀察到在保留本發明的教示的同時，可以對裝置和方法進行多種修飾和改變。因此，上述揭露應被解釋為僅被隨附申請專利範圍的範圍限制。
37:LISS
Xp,Xn:距離

Claims (23)

  1. 一種互補式金氧半導體場效電晶體結構，包含：一半導體晶圓基板，具有一半導體表面；一P型金氧半導體場效電晶體，包含一第一導電區；一N型金氧半導體場效電晶體，包含一第二導電區；以及一十字形局部隔離區，介於該P型金氧半導體場效電晶體與該N型金氧半導體場效電晶體之間，其中該十字形局部隔離區包含在該半導體表面下方的一水平延伸隔離區，且該水平延伸隔離區接觸該第一導電區之一底側和該第二導電區之一底側；其中，該第一導電區或該第二導電區包含一含金屬區和一重度摻雜的半導體區，且該含金屬區水平緊靠於該重度摻雜的半導體區的一側壁。
  2. 如請求項1所述之互補式金氧半導體場效電晶體結構，更包含形成於該半導體表面下方的一第一溝槽，且該第一溝槽容納該第一導電區。
  3. 如請求項2所述之互補式金氧半導體場效電晶體結構，其中該第一導電區包含獨立於該半導體晶圓基板之一輕度摻雜的半導體區。
  4. 如請求項3所述之互補式金氧半導體場效電晶體結構，其中該輕度摻雜的半導體區緊靠該P型金氧半導體場效電晶體之一通道區。
  5. 如請求項3所述之互補式金氧半導體場效電晶體結構，其中該輕度摻雜的半導體區與位於該第一導電區中的該重度摻雜的半導體區以相同晶格結構形成。
  6. 如請求項5所述之互補式金氧半導體場效電晶體結構，其中該第一導電區中的該含金屬區位於該第一溝槽中。
  7. 如請求項1所述之互補式金氧半導體場效電晶體結構，更包含形成於該半導體表面下方的一第一溝槽，該第一溝槽容納該水平延伸隔離區之一第一部分。
  8. 如請求項7所述之互補式金氧半導體場效電晶體結構，其中該P型金氧半導體場效電晶體更包含一閘結構，且該第一溝槽之一側壁對齊或實質對齊於該閘結構之一邊緣。
  9. 如請求項7所述之互補式金氧半導體場效電晶體結構，其中該P型金氧半導體場效電晶體更包含一閘結構，且該水平延伸隔離區之全部的該第一部分未位於該閘結構正下方。
  10. 如請求項7所述之互補式金氧半導體場效電晶體結構，其中該P型金氧半導體場效電晶體更包含一閘結構，且少於5%的該水平延伸隔離區之該第一部分位於該閘結構正下方。
  11. 如請求項1所述之互補式金氧半導體場效電晶體結構，其中該水平延伸隔離區係為一複合隔離區。
  12. 如請求項11所述之互補式金氧半導體場效電晶體結構，其中該複合隔離區包含一氧化層與在該氧化層上的一氮化層。
  13. 如請求項12所述之互補式金氧半導體場效電晶體結構，其中該氧化層的一垂直深度小於該氮化層的一垂直深度。
  14. 如請求項1所述之互補式金氧半導體場效電晶體結構，其中該水平延伸隔離區包含一第一水平延伸隔離區與一第二水平延伸隔離區，該第一導電區之該底側被該第一水平延伸隔離區屏蔽而隔離於該半導體晶圓基板，且該第二導電區之該底側被該第二水平延伸隔離區遮蔽而隔離於該半導體晶圓基板。
  15. 如請求項14所述之互補式金氧半導體場效電晶體結構，其中該十字形局部隔離區包含介於該第一水平延伸隔離區與該第二水平延伸隔離區之間的一垂直延伸隔離區，其中該垂直延伸隔離區之一垂直深度大於該第一水平延伸隔離區之一垂直深度或該第二水平延伸隔離區之一垂直深度。
  16. 一種互補式金氧半導體場效電晶體結構，包含：一半導體晶圓基板，具有一半導體表面以及形成於該半導體表面下方的一第一溝槽；一P型金氧半導體場效電晶體，包含一第一導電區；一N型金氧半導體場效電晶體，包含一第二導電區；以及 一局部隔離區，介於該P型金氧半導體場效電晶體與該N型金氧半導體場效電晶體之間；其中該局部隔離區包含一垂直延伸隔離區與一水平延伸隔離區；該水平延伸隔離區包括一L型氧化物層覆蓋該第一溝槽的一側壁和一底壁；其中介於該P型金氧半導體場效電晶體與該N型金氧半導體場效電晶體之間的一閂鎖路徑(latch-up path)至少取決於該水平延伸隔離區之一底部長度。
  17. 如請求項16所述之互補式金氧半導體場效電晶體結構，其中該水平延伸隔離區更包含一絕緣層位於該第一溝槽之中，同時與該L型氧化物層和該垂直延伸隔離區接觸。
  18. 一種互補式金氧半導體場效電晶體結構，包含：一半導體晶圓基板，具有一半導體表面；一P型金氧半導體場效電晶體，包含一第一閘結構和一第一導電區，其中該第一導電區包含一高度摻雜的P+區和一輕度摻雜的半導體區，其中該高度摻雜的P+區係自該輕度摻雜的半導體區的一縱向側邊水平延伸，且該第一閘結構之一邊緣與該輕度摻雜的半導體區的另一縱向側邊對齊或實質對齊；一N型金氧半導體場效電晶體，包含一第二導電區，其中該第二導電區包含一高度摻雜的N+區；以及 一局部隔離區，介於該P型金氧半導體場效電晶體與該N型金氧半導體場效電晶體之間；其中該高度摻雜的P+區和該高度摻雜的N+區皆隔離於該半導體晶圓基板。
  19. 如請求項18所述之互補式金氧半導體場效電晶體結構，其中該高度摻雜的P+區之一底側與該高度摻雜的N+區之一底側被該局部隔離區遮蔽而隔離於該半導體晶圓基板。
  20. 如請求項19所述之互補式金氧半導體場效電晶體結構，其中該第一輕度摻雜的半導體區遮蔽該高度摻雜的P+區之一第一側以使該高度摻雜的P+區隔離於該半導體晶圓基板，且該N型金氧半導體場效電晶體之該第二導電區更包含一第二輕度摻雜的半導體區，該第二輕度摻雜的半導體區遮蔽該高度摻雜的N+區之一第二側以使該高度摻雜的N+區隔離於該半導體晶圓基板。
  21. 如請求項20所述之互補式金氧半導體場效電晶體結構，其中該第一輕度摻雜的半導體區與該第二輕度摻雜的半導體區獨立於該半導體晶圓基板。
  22. 一種互補式金氧半導體場效電晶體結構，包含：一半導體晶圓基板，具有一半導體表面；一半導體晶圓基板，具有一半導體表面； 一P型金氧半導體場效電晶體，包含一第一導電區，其中該第一導電區包含一高度摻雜的P+區和一第一輕度摻雜的半導體區，該第一輕度摻雜的半導體區遮蔽該高度摻雜的P+區之一第一側以使該高度摻雜的P+區隔離於該半導體晶圓基板；一N型金氧半導體場效電晶體，包含一第二導電區，其中該第二導電區包含一高度摻雜的N+區和一第二輕度摻雜的半導體區，該第二輕度摻雜的半導體區遮蔽該高度摻雜的N+區之一第二側以使該高度摻雜的N+區隔離於該半導體晶圓基板；以及一局部隔離區，介於該P型金氧半導體場效電晶體與該N型金氧半導體場效電晶體之間；其中該高度摻雜的P+區之一底側與該高度摻雜的N+區之一底側被該局部隔離區遮蔽而隔離於該半導體晶圓基板；該第一輕度摻雜的半導體區與該第二輕度摻雜的半導體區獨立於該半導體晶圓基板，其中該第一輕度摻雜的半導體區與該高度摻雜的P+區是在未使用離子佈植的情況下形成。
  23. 一種互補式金氧半導體場效電晶體結構，包含：一半導體晶圓基板，具有一半導體表面；一半導體晶圓基板，具有一半導體表面；一P型金氧半導體場效電晶體，包含一第一導電區，其中該第一導電區包含一高度摻雜的P+區和一第一輕度摻雜的半導體區， 該第一輕度摻雜的半導體區遮蔽該高度摻雜的P+區之一第一側以使該高度摻雜的P+區隔離於該半導體晶圓基板；一N型金氧半導體場效電晶體，包含一第二導電區，其中該第二導電區包含一高度摻雜的N+區和一第二輕度摻雜的半導體區，該第二輕度摻雜的半導體區遮蔽該高度摻雜的N+區之一第二側以使該高度摻雜的N+區隔離於該半導體晶圓基板；以及一局部隔離區，介於該P型金氧半導體場效電晶體與該N型金氧半導體場效電晶體之間；其中該高度摻雜的P+區之一底側與該高度摻雜的N+區之一底側被該局部隔離區遮蔽而隔離於該半導體晶圓基板；該第一輕度摻雜的半導體區與該第二輕度摻雜的半導體區獨立於該半導體晶圓基板，其中該第一輕度摻雜的半導體區與該高度摻雜的P+區以相同晶格結構形成，且和該P型金氧半導體場效電晶體之一通道之一端面的晶格結構相同。
TW111112485A 2021-04-06 2022-03-31 互補式金氧半導體場效電晶體結構 TWI818494B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163171133P 2021-04-06 2021-04-06
US63/171,133 2021-04-06
US17/318,097 US11881481B2 (en) 2021-04-06 2021-05-12 Complementary MOSFET structure with localized isolations in silicon substrate to reduce leakages and prevent latch-up
US17/318,097 2021-05-12

Publications (2)

Publication Number Publication Date
TW202240905A TW202240905A (zh) 2022-10-16
TWI818494B true TWI818494B (zh) 2023-10-11

Family

ID=81074191

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111112485A TWI818494B (zh) 2021-04-06 2022-03-31 互補式金氧半導體場效電晶體結構

Country Status (6)

Country Link
US (1) US11881481B2 (zh)
EP (1) EP4071790A1 (zh)
JP (1) JP7459416B2 (zh)
KR (1) KR20220138813A (zh)
CN (1) CN115206968A (zh)
TW (1) TWI818494B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220384659A1 (en) * 2021-05-26 2022-12-01 Globalfoundries U.S. Inc. Field effect transistor
US11764225B2 (en) * 2021-06-10 2023-09-19 Globalfoundries U.S. Inc. Field effect transistor with shallow trench isolation features within source/drain regions

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19749378A1 (de) * 1997-11-07 1999-05-20 Siemens Ag MOS-Transistor und Verfahren zu dessen Herstellung
US20060131657A1 (en) * 2004-12-10 2006-06-22 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device and method for the same
US20130210207A1 (en) * 2009-11-30 2013-08-15 Fujitsu Semiconductor Limited Fabrication method of semiconductor device and fabrication method of dynamic threshold transistor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0135147B1 (ko) * 1994-07-21 1998-04-22 문정환 트랜지스터 제조방법
US6071783A (en) * 1998-08-13 2000-06-06 Taiwan Semiconductor Manufacturing Company Pseudo silicon on insulator MOSFET device
JP4664760B2 (ja) 2005-07-12 2011-04-06 株式会社東芝 半導体装置およびその製造方法
WO2007034553A1 (ja) 2005-09-22 2007-03-29 Fujitsu Limited 半導体装置およびその製造方法
US9136329B2 (en) * 2007-04-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure with dielectric-sealed doped region
KR20090096885A (ko) * 2008-03-10 2009-09-15 삼성전자주식회사 국부적 매립 절연막을 구비하는 반도체 장치 및 그 제조방법
US7932136B2 (en) 2008-04-24 2011-04-26 International Business Machines Corporation Source/drain junction for high performance MOSFET formed by selective EPI process
JP2011054740A (ja) * 2009-09-01 2011-03-17 Toshiba Corp 半導体装置及びその製造方法
US9536792B2 (en) 2013-01-10 2017-01-03 United Microelectronics Corp. Complementary metal oxide semiconductor field effect transistor, metal oxide semiconductor field effect transistor and manufacturing method thereof
KR20140126625A (ko) 2013-04-23 2014-10-31 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10256322B2 (en) 2017-04-04 2019-04-09 Applied Materials, Inc. Co-doping process for n-MOS source drain application
US11793003B2 (en) 2020-07-10 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with embedded memory device
US11855218B2 (en) * 2020-09-09 2023-12-26 Etron Technology, Inc. Transistor structure with metal interconnection directly connecting gate and drain/source regions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19749378A1 (de) * 1997-11-07 1999-05-20 Siemens Ag MOS-Transistor und Verfahren zu dessen Herstellung
US20060131657A1 (en) * 2004-12-10 2006-06-22 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device and method for the same
US20130210207A1 (en) * 2009-11-30 2013-08-15 Fujitsu Semiconductor Limited Fabrication method of semiconductor device and fabrication method of dynamic threshold transistor

Also Published As

Publication number Publication date
JP2022160371A (ja) 2022-10-19
US20220320087A1 (en) 2022-10-06
JP7459416B2 (ja) 2024-04-02
TW202240905A (zh) 2022-10-16
KR20220138813A (ko) 2022-10-13
US11881481B2 (en) 2024-01-23
EP4071790A1 (en) 2022-10-12
CN115206968A (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
US6759288B2 (en) Double LDD devices for improved DRAM refresh
TWI818494B (zh) 互補式金氧半導體場效電晶體結構
TWI617031B (zh) Ｆｉｎｆｅｔ結構及其製造方法
WO2018121132A1 (zh) Ldmos器件及其制作方法
US20160218103A1 (en) Semiconductor integrated circuit device and method of manufacturing thereof
CN112825327A (zh) 半导体结构及其形成方法
US7964921B2 (en) MOSFET and production method of semiconductor device
CN107785425B (zh) 半导体器件及其形成方法
CN112466950B (zh) 一种抗边缘漏电soi mos结构及其形成方法
CN109427681B (zh) 半导体结构及其形成方法
US20180076281A1 (en) Deep channel isolated drain metal-oxide-semiconductor transistors
CN110718464B (zh) 半导体结构及其形成方法
US20240014319A1 (en) Semiconductor structure and transistor structure
US20240105723A1 (en) Transistor structure
US20230402457A1 (en) Transistor structure and method for fabricating the same
US20220320336A1 (en) Mosfet structure with controllable channel length by forming lightly doped drains without using ion implantation
US20240298439A1 (en) Planar complementary mosfet structure to reduce leakages and planar areas
US20230397411A1 (en) Planar complementary mosfet structure to reduce leakages and planar areas
US20240213348A1 (en) Planar complementary mosfet structure to reduce leakages and planar areas
US20230402504A1 (en) Metal-oxide-semiconductor field-effect transistor structure with low leakage current and reserved gate length
US20240304672A1 (en) Transistor structure with multiple vertical thin bodies
US20240304624A1 (en) metal-oxide-semiconductor transistor and complementary metal-oxide-semiconductor circuit related
KR100269280B1 (ko) 엘디디(ldd)형모스트랜지스터제조방법
TW202404086A (zh) 電晶體結構
KR20120120038A (ko) 모스 반도체 디바이스 및 그 제조 방법