TWI817598B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI817598B
TWI817598B TW111125357A TW111125357A TWI817598B TW I817598 B TWI817598 B TW I817598B TW 111125357 A TW111125357 A TW 111125357A TW 111125357 A TW111125357 A TW 111125357A TW I817598 B TWI817598 B TW I817598B
Authority
TW
Taiwan
Prior art keywords
layer
nitride layer
pad nitride
gas
pad
Prior art date
Application number
TW111125357A
Other languages
English (en)
Other versions
TW202403886A (zh
Inventor
侯思羽
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Priority to TW111125357A priority Critical patent/TWI817598B/zh
Priority to CN202210973498.4A priority patent/CN117425330A/zh
Application granted granted Critical
Publication of TWI817598B publication Critical patent/TWI817598B/zh
Publication of TW202403886A publication Critical patent/TW202403886A/zh

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一種製造半導體裝置的方法包含形成介電層堆疊於觸點層上，其中介電層堆疊包含由下往上堆疊的第一氮化層、第一氧化層、第二氮化層、第二氧化層與第三氮化層。形成開口於介電層堆疊中，並暴露觸點層中的觸點。沿著開口的側壁形成襯墊氮化層。側向地部分移除襯墊氮化層以形成下電極層。移除第一氧化層與第二氧化層。沿著下電極層形成高介電常數材料層。沿著高介電常數材料層形成上電極層。

Description

半導體裝置的製造方法
本揭露的一些實施方式是關於半導體裝置與其製造方法。
記憶體結構可包含多個排列成矩陣的電容與電晶體。連接至電晶體的字元線可導通或關閉電晶體。當電晶體為導通狀態，電晶體可連接至電容，使得電荷流入或流出電晶體。如此一來，便可透過位元線寫入或讀取資料。
本揭露的一些實施方式提供一種製造半導體裝置的方法，包含形成介電層堆疊於觸點層上，其中介電層堆疊包含由下往上堆疊的第一氮化層、第一氧化層、第二氮化層、第二氧化層與第三氮化層。形成開口於介電層堆疊中，並暴露觸點層中的觸點。沿著開口的側壁形成襯墊氮化層。側向地部分移除襯墊氮化層以形成下電極層。移除第一氧化層與第二氧化層。沿著下電極層形成高介電常數材料層。沿著高介電常數材料層形成上電極層。
在一些實施方式中，在形成襯墊氮化層時，在開口的上部的襯墊氮化層比在開口的下部的襯墊氮化層還厚。
在一些實施方式中，側向地部分移除襯墊氮化層時，與開口的下部的襯墊氮化層相比，移除較多開口的上部的襯墊氮化層。
在一些實施方式中，側向地部分移除襯墊氮化層時，使用蝕刻氣體，蝕刻氣體包含三氟化氮、氫氣與其組合。
在一些實施方式中，側向地部分移除襯墊氮化層時，調整三氟化氮與氫氣的比例。
在一些實施方式中，側向地部分移除襯墊氮化層時，調整移除襯墊氮化層的製程時間。
請求在一些實施方式中，移除第一氧化層與第二氧化層時，使用濕式蝕刻劑，濕式蝕刻劑包含氫氟酸。
在一些實施方式中，側向地部分移除襯墊氮化層包含引入第一氣體，其中襯墊氮化層的表面與第一氣體形成中間產物。引入第二氣體，其中中間產物與該第二氣體反應而成為第三氣體。抽取該第三氣體。重複引入第一氣體、引入第二氣體與抽取第三氣體，直到襯墊氮化層的側壁的厚度均一。
在一些實施方式中，形成襯墊氮化層，以使得襯墊氮化層的厚度與開口的寬度的比例介於20與25之間。
在一些實施方式中，襯墊氮化層包含氮化鈦。
本揭露的一些實施方式是用於形成穩定的電容結構。具體而言，可透過提升下電極層的支撐力來提升電容結構的穩定性。
以下將以圖式揭露本揭露之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本揭露。也就是說，在本揭露部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
本揭露的一些實施方式是用於形成穩定的電容結構。電容結構可用於任何適合的記憶體裝置，例如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)等。具體而言，可透過提升下電極層的支撐力來提升電容結構的穩定性。
第1圖至第12圖繪示本揭露的一些實施方式的製造半導體裝置100的中間製程的橫截面視圖。參考第1圖，形成介電層堆疊120於觸點層110上。觸點層110可包含介電層112與在介電層112中的觸點114。在一些實施方式中，介電層112可由氧化矽、氮化矽、氮氧化矽等材料形成，觸點114可由導電材料形成，例如鎢。介電層堆疊120包含由下往上堆疊的第一氮化層122、第一氧化層124、第二氮化層126、第二氧化層128與第三氮化層130。在一些實施方式中，第一氮化層122、第二氮化層126與第三氮化層130由氮化矽形成，而第一氧化層124與第二氧化層128由氧化矽形成。第一氮化層122、第二氮化層126與第三氮化層130的厚度比第一氧化層124與第二氧化層128還小。另外，第二氮化層126比第一氮化層122與與第三氮化層130還薄。
參考第2圖，形成開口O於介電層堆疊120中，並暴露觸點層110中的觸點114。可利用任何適合的製程形成開口O於介電層堆疊120中，例如乾式蝕刻。在橫截面視圖中，開口O為錐狀，且開口O的寬度隨著越遠離觸點層110而越寬。
參考第3圖，沿著開口O的側壁形成襯墊氮化層140。在一些實施方式中，襯墊氮化層140也形成在第三氮化層130的頂表面上與暴露的觸點層110的頂表面上。因此，襯墊氮化層140可覆蓋介電層堆疊120的表面。可執行任何適合的製程以沉積適當的材料於介電層堆疊120的表面以形成襯墊氮化層140。在一些實施方式中，可使用化學氣相沉積、物理氣相沉積或類似者來形成襯墊氮化層140，且襯墊氮化層140由氮化鈦形成。當形成襯墊氮化層140時，由於製程的沉積特性，襯墊氮化層140的厚度隨著越遠離離觸點層110而越寬。亦即，襯墊氮化層140的厚度並不是均一的，且在形成襯墊氮化層140時，在開口O的上部的襯墊氮化層140比在開口O的下部的襯墊氮化層140還厚。在一些實施方式中，襯墊氮化層140的厚度與開口O的寬度的比例介於20與25之間。
參考第4圖，側向地部分移除襯墊氮化層140以形成下電極層150。側向地部分移除襯墊氮化層140時，與開口O的下部的襯墊氮化層140相比，移除較多開口O的上部的襯墊氮化層140，使得襯墊氮化層140的厚度均一。換句話說，即使越遠離觸點層110，襯墊氮化層140的厚度也實質不變。當部分移除襯墊氮化層140的製程完成之後，厚度均一的襯墊氮化層140成為下電極層150。
在一些實施方式中，側向地部分移除襯墊氮化層140時，使用蝕刻氣體，包含三氟化氮、氫氣與其組合。舉例而言，可先引入第一氣體，使得襯墊氮化層140的表面與第一氣體形成中間產物。在一些實施方式中，第一氣體可以是氫氣，且氫氣被電漿態後形成氫自由基。由於氫自由基為強還原劑，因此可附著在襯墊氮化層140的表面部分，並將襯墊氮化層140表面的氮化鈦還原為鈦，從而形成中間產物(例如鈦-氫自由基)，且此中間產物的結構不穩定。接著，引入第二氣體，使得中間產物與第二氣體反應而成為第三氣體。由於襯墊氮化層140的表面從固體變成氣體，使得襯墊氮化層140的厚度可以減少。在一些實施方式中，第二氣體可以是三氟化氮，三氟化氮中的氟可與不穩定的中間產物反應，舉例而言，氟容易與鈦-氫自由基反應而形成四氟化態氣體。接著，抽取第三氣體以移除副產物。由於製程的特性，第一氣體與第二氣體較易與在開口O的上部的襯墊氮化層140反應，且較不易與在開口O的下部的襯墊氮化層140反應。因此，在部分移除襯墊氮化層140時，襯墊氮化層140的移除量隨著越遠離觸點層110而增加。如此一來，便可使襯墊氮化層140的厚度均一。引入第一氣體、引入第二氣體與抽取第三氣體可形成一個循環，因此可重複引入第一氣體、引入第二氣體與抽取第三氣體，直到襯墊氮化層140的側壁的厚度均一。第4圖的製程中，氧化層（例如第一氧化層124與第二氧化層128）及襯墊氮化層140之間具有高蝕刻選擇性。在一些實施方式中，第4圖的製程的襯墊氮化層140對第一氧化層124與第二氧化層128的蝕刻選擇比約為100：1。
在一些實施方式中，在側向地部分移除襯墊氮化層140時，可調整三氟化氮與氫氣的比例。在三氟化氮與氫氣的比例在一定的範圍內時，可將較多的中間產物轉化成氣體，且襯墊氮化層140的表面上不會有太多的未反應中間產物。在一些實施方式中，側向地部分移除襯墊氮化層140時，可調整移除襯墊氮化層140的製程時間。當調整製程時間時，可主要調整第二氣體與襯墊氮化層140反應的時間。因此，當製程時間增加時，移除的襯墊氮化層140的量較多，且襯墊氮化層140的厚度也變得較均一。在一些實施方式中，側向地部分移除襯墊氮化層140時，可調整製程的循環次數。當製程的循環次數增加時，移除的襯墊氮化層140的量較多，且襯墊氮化層140的厚度也變得較均一。
參考第5圖，移除在第三氮化層130的頂表面上與觸點層110的頂表面上的下電極層150。如此一來，第三氮化層130的頂表面與觸點層110的頂表面被暴露出，且介電層堆疊120的側壁上的下電極層150留在原位。
參考第6圖，移除第三氮化層130的一部分與下電極層150的上部。如此一來，第三氮化層130與下電極層150形成一個缺口，並暴露在第三氮化層130下的第二氧化層128的角落，而另一部分的第二氧化層128仍被第三氮化層130覆蓋。
參考第7圖，移除第二氧化層128。移除第二氧化層128時，使用濕式蝕刻劑，例如氫氟酸。可從由第三氮化層130與下電極層150形成的缺口移除第二氧化層128。當移除第二氧化層128之後，第三氮化層130與下電極層150仍留在原位。
參考第8圖，移除一部分的第二氮化層126，以在第二氮化層126中形成開口。如此一來，第二氮化層126中的開口暴露在下方的部分第一氧化層124，而其他部分的第一氧化層124仍被第二氮化層126覆蓋。
參考第9圖，移除第一氧化層124。移除第一氧化層124時，使用濕式蝕刻劑，例如氫氟酸。當氫氟酸與第一氧化層124反應時，會產生副產物氣體例如四氟化矽(SiF 4)，四氟化矽可能進一步再與氫氟酸反應而產生矽氟酸(H 2SiF 6)。矽氟酸(H 2SiF 6)可能會腐蝕在兩側的下電極層150。具體而言，當在具有高深寬比的結構中且兩側的下電極層150的結構不穩定時，例如下電極層150的厚度隨著越遠離觸點層110而越厚時，所產生的矽氟酸氣體可能因為排出不易，例如不易被幫浦抽取，而容易被困在具有高深寬比的結構中。矽氟酸氣體便容易腐蝕兩側的下電極層150，尤其是在底部的下電極層150，例如在第一氧化層124附近的下電極層150。下電極層150便會彎曲(wobbling)，而造成後續形成的電容結構不穩定，舉例而言，在第一氧化層124附近的下電極層150可能被腐蝕而使得在第一氧化層124附近的下電極層150的厚度更薄，而無法提供足夠的支撐力。然而本揭露的一些實施方式的下電極層150的厚度為均一，因此矽氟酸氣體較容易被抽取出，而不會腐蝕在第一氧化層124附近的下電極層150。因此，本揭露的一些實施方式的下電極層150可提供良好的支撐力，而使得電容的結構穩定。在移除第一氧化層124之後，第一氮化層122、第二氮化層126、第三氮化層130與下電極層150仍留在原位，且下電極層150將第一氮化層122、第二氮化層126、第三氮化層130連接在一起。
參考第10圖，沿著下電極層150形成高介電常數材料層160。具體而言，可沿著下電極層150的側壁形成高介電常數材料層160。此外，也可在第二氮化層126與第三氮化層130的側壁、第一氮化層122、第二氮化層126與第三氮化層130的水平表面上形成高介電常數材料層160。換句話說，高介電常數材料層160可包覆第一氮化層122、第二氮化層126、第三氮化層130與下電極層150。在一些實施方式中，高介電常數材料層160可由氧化鋯形成。
參考第11圖，沿著高介電常數材料層160形成上電極層170。上電極層170可包覆第一氮化層122、第二氮化層126、第三氮化層130與下電極層150。在一些實施方式中，上電極層170與下電極層150由相同的材料製成，例如氮化鈦。
參考第12圖，在開口O與下電極層150之間填充半導體層180。具體而言，半導體層180可填充於開口O中，半導體層180也可填充於第一氮化層122與第二氮化層126之間、第二氮化層126與第三氮化層130之間。半導體層180也可形成於第三氮化層130上方。在一些實施方式中，半導體層180可由任何適合的材料形成，例如多晶矽。當填充半導體層180完成後，便可完成所得的半導體裝置100，且半導體裝置可為電容結構。由於下電極層150的結構穩定，因此當高介電常數材料層160與上電極層170形成在下電極層150的側壁上，並填充半導體層180時，下電極層150也可提供足夠的支撐力，而不會造成電容結構不穩定。
第13圖繪示在一些實施方式中的記憶體200的電路圖。記憶體200可包含存取電晶體210、電容結構220、字元線230與位元線240。存取電晶體210可具有閘極、源極與汲極。存取電晶體210的源極可藉由電容觸點CC連接至電容結構220，且存取電晶體210可使電荷流入或流出電容結構220。電容結構220可為前文所述的半導體裝置100，且電容觸點CC可為前文所述的觸點114。存取電晶體210的閘極可連接至字元線230，且字元線230可提供電壓至存取電晶體210以決定是否導通存取電晶體210。存取電晶體210的汲極可藉由位元線觸點BC連接至位元線240。當存取電晶體210為導通狀態時，外界即可透過位元線240來使電荷流入或流出電容結構220，來寫入或讀取資料。
綜上所述，本揭露的一些實施方式的電容具有較穩定的結構。由於本揭露的一些實施方式的下電極層沿著遠離觸點層的方向而厚度均一，因此在移除氧化層時，所形成的矽氟酸氣體較容易被幫浦抽取出，而不腐蝕下電極層。下電極層的結構便可提供足夠的支撐力，而使電容的結構穩定。
雖然本揭露已以實施方式揭露如上，然其並非用以限定本揭露，任何熟習此技藝者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
100:半導體裝置 110:觸點層 112:介電層 114:觸點 120:介電層堆疊 122:第一氮化層 124:第一氧化層 126:第二氮化層 128:第二氧化層 130:第三氮化層 140:襯墊氮化層 150:下電極層 160:高介電常數材料層 170:上電極層 180:半導體層 200:記憶體 210:存取電晶體 220:電容結構 230:字元線 240:位元線 BC:位元線觸點 CC:電容觸點 O:開口
第1圖至第12圖繪示本揭露的一些實施方式的製造半導體裝置的中間製程的橫截面視圖。 第13圖繪示在一些實施方式中的記憶體的電路圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:半導體裝置
110:觸點層
112:介電層
114:觸點
120:介電層堆疊
122:第一氮化層
126:第二氮化層
130:第三氮化層
150:下電極層
160:高介電常數材料層
170:上電極層
180:半導體層

Claims (9)

  1. 一種製造半導體裝置的方法，包含：形成一介電層堆疊於一觸點層上，其中該介電層堆疊包含由下往上堆疊的一第一氮化層、一第一氧化層、一第二氮化層、一第二氧化層與一第三氮化層；形成一開口於該介電層堆疊中，並暴露該觸點層中的一觸點；沿著該開口的一側壁形成一襯墊氮化層；側向地部分移除該襯墊氮化層以形成一下電極層，其中側向地部分移除該襯墊氮化層包含：引入一第一氣體，其中該襯墊氮化層的表面與該第一氣體形成一中間產物；引入一第二氣體，其中該中間產物與該第二氣體反應而成為一第三氣體；抽取該第三氣體；以及重複引入該第一氣體、引入該第二氣體與抽取該第三氣體，直到該襯墊氮化層的該側壁的厚度均一；移除該第一氧化層與該第二氧化層；沿著該下電極層形成一高介電常數材料層；以及沿著該高介電常數材料層形成一上電極層。
  2. 如請求項1所述之方法，其中在形成該襯墊氮化層時，在該開口的一上部的該襯墊氮化層比在該開口的一下部的該襯墊氮化層還厚。
  3. 如請求項2所述之方法，其中側向地部分移除該襯墊氮化層時，與該開口的該下部的該襯墊氮化層相比，移除較多該開口的該上部的該襯墊氮化層。
  4. 如請求項1所述之方法，其中側向地部分移除該襯墊氮化層時，使用一蝕刻氣體，該蝕刻氣體包含三氟化氮、氫氣與其組合。
  5. 如請求項4所述之方法，其中側向地部分移除該襯墊氮化層時，調整三氟化氮與氫氣的比例。
  6. 如請求項1所述之方法，其中側向地部分移除該襯墊氮化層時，調整移除該襯墊氮化層的一製程時間。
  7. 如請求項1所述之方法，其中移除該第一氧化層與該第二氧化層時，使用一濕式蝕刻劑，該濕式蝕刻劑包含氫氟酸。
  8. 如請求項1所述之方法，其中形成該襯墊氮化層，以使得該襯墊氮化層的一厚度與該開口的一寬度的比例介於20與25之間。
  9. 如請求項1所述之方法，其中該襯墊氮化層包含氮化鈦。
TW111125357A 2022-07-06 2022-07-06 半導體裝置的製造方法 TWI817598B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111125357A TWI817598B (zh) 2022-07-06 2022-07-06 半導體裝置的製造方法
CN202210973498.4A CN117425330A (zh) 2022-07-06 2022-08-15 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111125357A TWI817598B (zh) 2022-07-06 2022-07-06 半導體裝置的製造方法

Publications (2)

Publication Number Publication Date
TWI817598B true TWI817598B (zh) 2023-10-01
TW202403886A TW202403886A (zh) 2024-01-16

Family

ID=89531325

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111125357A TWI817598B (zh) 2022-07-06 2022-07-06 半導體裝置的製造方法

Country Status (2)

Country Link
CN (1) CN117425330A (zh)
TW (1) TWI817598B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046382A1 (en) * 2004-08-26 2006-03-02 Kuk-Han Yoon Method of forming a capacitor for a semiconductor device
TW201241885A (en) * 2011-02-15 2012-10-16 Globalfoundries Us Inc Semiconductor device with embedded low-k metallization
TW202205684A (zh) * 2020-07-20 2022-02-01 南亞科技股份有限公司 製造電容器的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046382A1 (en) * 2004-08-26 2006-03-02 Kuk-Han Yoon Method of forming a capacitor for a semiconductor device
TW201241885A (en) * 2011-02-15 2012-10-16 Globalfoundries Us Inc Semiconductor device with embedded low-k metallization
TW202205684A (zh) * 2020-07-20 2022-02-01 南亞科技股份有限公司 製造電容器的方法

Also Published As

Publication number Publication date
CN117425330A (zh) 2024-01-19
TW202403886A (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
US6949785B2 (en) Random access memory (RAM) capacitor in shallow trench isolation with improved electrical isolation to overlying gate electrodes
US5895250A (en) Method of forming semicrown-shaped stacked capacitors for dynamic random access memory
US5726086A (en) Method of making self-aligned cylindrical capacitor structure of stack DRAMS
CN114823539B (zh) 半导体结构的制作方法及半导体结构
JP2008159988A (ja) 半導体装置及び半導体装置の製造方法
US5998259A (en) Method of fabricating dual cylindrical capacitor
WO2022193602A1 (zh) 一种半导体器件的制作方法
US11107879B2 (en) Capacitor structure and fabrication method thereof
US6620675B2 (en) Increased capacitance trench capacitor
US5851877A (en) Method of forming a crown shape capacitor
US6083787A (en) Method of fabricating deep trench capacitors for dram cells
JP4282450B2 (ja) 半導体装置の製造方法
TWI817598B (zh) 半導體裝置的製造方法
CN114823540B (zh) 半导体结构的制作方法及半导体结构
WO2023279515A1 (zh) 半导体器件及其形成方法
US11688611B2 (en) Method for manufacturing a capacitor
US6391708B1 (en) Method of manufacturing DRAM capacitor
US5981337A (en) Method of fabricating stack capacitor
US5830792A (en) Method of making a stack capacitor in a DRAM cell
US6236080B1 (en) Method of manufacturing a capacitor for high density DRAMs
TWI841201B (zh) 半導體結構及其形成方法
TW405258B (en) Manufacture method of DRAM capacitor
TWI817629B (zh) 半導體裝置與其製造方法
US6242357B1 (en) Method for forming a deep trench capacitor of a DRAM cell
TW202431383A (zh) 半導體結構及其形成方法