TWI813892B - 無時脈調節之信號處理電路 - Google Patents

無時脈調節之信號處理電路 Download PDF

Info

Publication number
TWI813892B
TWI813892B TW109125597A TW109125597A TWI813892B TW I813892 B TWI813892 B TW I813892B TW 109125597 A TW109125597 A TW 109125597A TW 109125597 A TW109125597 A TW 109125597A TW I813892 B TWI813892 B TW I813892B
Authority
TW
Taiwan
Prior art keywords
amplifier
terminal
inverting input
output
capacitor
Prior art date
Application number
TW109125597A
Other languages
English (en)
Other versions
TW202123604A (zh
Inventor
Ａ 馬汀 馬林森
Original Assignee
加拿大商矽介入公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 加拿大商矽介入公司 filed Critical 加拿大商矽介入公司
Publication of TW202123604A publication Critical patent/TW202123604A/zh
Application granted granted Critical
Publication of TWI813892B publication Critical patent/TWI813892B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45518—Indexing scheme relating to differential amplifiers the FBC comprising one or more diodes and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45562—Indexing scheme relating to differential amplifiers the IC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Communication Control (AREA)

Abstract

本發明揭示一種在無需一時脈之情況下達成與一切換電容器電路之功能性類似之功能性之信號處理電路。該電路補償有限開環增益且補償組件中之偏移電壓，從而允許電路在呈現一新輸入或輸入集之後基本上立即「計算」由電路表示之一問題之結果。在將電路初始化以移除增益之後，一輸入被施加至電路，且透過網路傳播並影響放大器輸出之狀態；自輸入穿過電容器到達電路之最終輸出之傳播係正在發生類比計算。該計算不由一時脈調節，而是該計算對應於電路對輸入之施加之單次回應。可使用此等技術來構造複雜信號處理電路及甚至類比神經網路。

Description

無時脈調節之信號處理電路
本發明一般而言係關於電子電路，且更特定而言係關於用於信號處理之電路。
切換電容器電路在此項技術中係眾所周知的。一切換電容器電路之原理係將電荷作為表示一信號之一類比量進行處理。藉由控制跨越保持給定電荷之一電容器出現之對應電壓而操縱一電荷。位於網路中之特定信號處理節點處之運算放大器檢驗電容器上之電壓而不會擾動存在於其上之電荷。開關將通常具有不同值之額外電容器連接或斷開連接，且電荷按需要在電容器之間流動以解決克希荷夫第二定律，亦即，任何閉環周圍之電壓之總和必須係零。藉由此等構件，類比電腦可經構造以解決寬廣範圍之問題，包含放大至濾波以及自類比至數位之資料轉換，且反之亦然。
切換電容器電路之一個限制係其使用一時脈。該時脈使使用切換電容器方法形成之電路(實際上係一電荷處理狀態機)之操作同步。切換電容器電路因此構成一信號處理技術或方法。使用此方法，電路可經形成以解決一定範圍之問題。
儘管一切換電容器電路之電容器上可存在不同電荷之一名義上無限集，但該切換電容器電路內存在與開關之位置對應的電路之狀態之一有限集，且此等開關位置之間的轉變表示一狀態機。
在圖1中展示已知技術之一切換電容器電路之一實例。在電路100中，假定放大器A具有一名義上無限輸入阻抗且因此能夠監測在電容器CP 之頂部上之節點上之電壓而不會擾動其上之電荷。開關φ1及φ2執行一狀態序列，三個φ1開關共同移動且兩個φ2開關共同移動。
在圖2中展示一更複雜實例。圖2(a)中之切換電容器電路200具有四個類別之開關：φ1、φ2、φ1q及φ2q。該四個開關類別由四個獨立時脈信號控制。藉由用此等時脈操縱開關而操作電路200，使得通常可將可預測量之電荷傳送至組態為一積分器之一運算放大器(「運算放大器(op-amp)」)。繼而，使用彼運算放大器之低阻抗輸出來確立另一電容器上之一電荷。
圖2(b)展示用於控制電路200中之開關之時脈信號。在先前技術中，一時脈或時脈序列調節電荷自一個地方至另一地方之流動且這樣操作會形成表示通常係一連續量之內容之一經取樣資料系統。
最簡單已知切換電容器電路係如圖3中所展示之「切換電容器電阻器」300。開關S1及S2以一給定頻率將電容器CS交替地連接至切換電容器300之輸入及輸出。類似於一電阻器，每一切換循環以一特定速率將一電荷自輸入傳送或傳播至輸出。再次類似於一電阻器，所遞送之平均電荷與跨越電容器之電壓成比例，且以切換頻率發生。
此切換電容器電阻器及相關聯時脈之操作達成切換電容器方法。在已知技術之切換電容器電路中，據信可能始終識別一或多個此等切換電容器電路。
將期望能夠在無需一或若干時脈之情況下獲得與切換電容器電路之功能性類似之一功能性。
在本文中闡述在無需一或多個時脈之情況下達成與一切換電容器電路之功能性類似之功能性的一信號處理電路。
一項實施例闡述一信號處理電路，該信號處理電路包括：一第一放大器單元，其包括：一第一放大器，其具有一非反相輸入、一反相輸入及一輸出，該非反相輸入連接至一接地；一第一電容器，其具有連接至該第一運算放大器之該反相輸入之一第一端及連接至該第一放大器之該輸出之一第二端；及一第一單投開關，其連接至一重設信號且經組態以基於該重設信號而處於一斷開位置或一閉合位置中，且具有連接至該第一放大器之該反相輸入之一第一端及連接至該第一放大器之該輸出之一第二端；一第二放大器單元，其包括：一第二放大器，其具有一非反相輸入、一反相輸入及一輸出，該非反相輸入連接至該接地；一第二電容器，其具有連接至該第二放大器之該反相輸入之一第一端及連接至該第二放大器之該輸出之一第二端；及一第二單投開關，其連接至該重設信號且經組態以基於該重設信號而處於一斷開位置或一閉合位置中，且具有連接至該第二放大器之該反相輸入之一第一端及連接至該第二放大器之該輸出之一第二端；一第三單投開關，其連接至該重設信號且經組態以基於該重設信號而處於一第一位置或一第二位置中，且具有一第一端及一第二端，該第一端經組態以在該開關處於該第一位置中時接收一輸入信號且在該開關處於該第二位置中時連接至該接地；一第三電容器，其具有連接至該第三單投開關之該第二端之一第一端及連接至該第一放大器之該反相輸入之一第二端；及一第四電容器，其具有連接至該第一放大器之該輸出之一第一端及耦合至該第二放大器之該反相輸入之一第二端。
另一實施例闡述一信號處理電路，該信號處理電路包括：一第一放大器單元，其包括：一第一放大器，其具有一非反相輸入、一反相輸入及一輸出，該非反相輸入連接至一接地；一第一電容器，其具有連接至該第一放大器之該反相輸入之一第一端及連接至該第一放大器之該輸出之一第二端；及一第一單投開關，其連接至一重設信號且經組態以基於該重設信號而處於一斷開位置或一閉合位置中，且具有連接至該第一放大器之該反相輸入之一第一端及連接至該第一放大器之該輸出之一第二端；一第二放大器單元，其包括：一第二放大器，其具有一非反相輸入、一反相輸入及一輸出，該非反相輸入連接至該接地；一第二電容器，其具有連接至該第二運算放大器之該反相輸入之一第一端及連接至該第二運算放大器之該輸出之一第二端；及一第二單投開關，其連接至該重設信號且經組態以基於該重設信號而處於一斷開位置或一閉合位置中，且具有連接至該第二運算放大器之該反相輸入之一第一端及連接至該第二運算放大器之該輸出之一第二端；一第三放大器單元，其包括：一第三放大器，其具有一非反相輸入、一反相輸入及一輸出，該非反相輸入連接至該接地；一第三電容器，其具有連接至該第三放大器之該反相輸入之一第一端及連接至該第三放大器之該輸出之一第二端；及一第三單投開關，其連接至該重設信號且經組態以基於該重設信號而處於一斷開位置或一閉合位置中，且具有連接至該第三放大器之該反相輸入之一第一端及連接至該第三放大器之該輸出之一第二端；一第四放大器單元，其包括：一第四放大器，其具有一非反相輸入、一反相輸入及一輸出，該非反相輸入連接至該接地；一第四電容器，其具有連接至該第四放大器之該反相輸入之一第一端及連接至該第四放大器之該輸出之一第二端；及一第四單投開關，其連接至該重設信號且經組態以基於該重設信號而處於一斷開位置或一閉合位置中，且具有連接至該第四放大器之該反相輸入之一第一端及連接至該第四放大器之該輸出之一第二端；一第五單投開關，其連接至該重設信號且經組態以基於該重設信號而處於一第一位置或一第二位置中，且具有一第一端及一第二端，該第一端經組態以在該開關處於該第一位置中時接收一輸入信號且在該開關處於該第二位置中時連接至該接地；一第五電容器，其具有連接至該第五單投開關之該第二端之一第一端及連接至該第一放大器之該反相輸入之一第二端；一第六單投開關，其連接至一重設信號且經組態以基於該重設信號而處於一第一位置或一第二位置中，且具有一第一端及一第二端，該第一端經組態以在該開關處於該第一位置中時接收一輸入信號且在該開關處於該第二位置中連接至該接地；一第六電容器，其具有連接至該第六單投開關之該第二端之一第一端及連接至該第三放大器之該反相輸入之一第二端；一第七電容器，其具有連接至該第一放大器之該輸出之一第一端及耦合至該第二放大器之該反相輸入之一第二端；一第八電容器，其具有連接至該第三放大器之該輸出之一第一端及耦合至該第四放大器之該反相輸入之一第二端；一第九電容器，其具有連接至該第一放大器之該輸出之一第一端及耦合至該第四放大器之該反相輸入之一第二端；及一第十電容器，其具有連接至該第三放大器之該輸出之一第一端及耦合至該第二放大器之該反相輸入之一第二端。
再一實施例闡述一信號處理網路，該信號處理網路包括：複數個信號處理電路，每一信號處理電路包括：一第一放大器單元，其包括：一第一放大器，其具有一非反相輸入、一反相輸入及一輸出，該非反相輸入連接至一接地；一第一電容器，其具有連接至該第一運算放大器之該反相輸入之一第一端及連接至該第一放大器之該輸出之一第二端；及一第一單投開關，其連接至一重設信號且經組態以基於該重設信號而處於一斷開位置或一閉合位置中，且具有連接至該第一放大器之該反相輸入之一第一端及連接至該第一放大器之該輸出之一第二端；一第二放大器單元，其包括：一第二放大器，其具有一非反相輸入、一反相輸入及一輸出，該非反相輸入連接至該接地；一第二電容器，其具有連接至該第二放大器之該反相輸入之一第一端及連接至該第二放大器之該輸出之一第二端；及一第二單投開關，其連接至該重設信號且經組態以基於該重設信號而處於一斷開位置或一閉合位置中，且具有連接至該第二放大器之該反相輸入之一第一端及連接至該第二放大器之該輸出之一第二端；一第三單投開關，其連接至該重設信號且經組態以基於該重設信號而處於一第一位置或一第二位置中，且具有一第一端及一第二端，該第一端經組態以在該開關處於該第一位置中時接收一輸入信號且在該開關處於該第二位置中時連接至該接地；一第三電容器，其具有連接至該第三單投開關之該第二端之一第一端及連接至該第一放大器之該反相輸入之一第二端；及一第四電容器，其具有連接至該第一放大器之該輸出之一第一端及耦合至該第二放大器之該反相輸入之一第二端；一第五電容器，其具有連接至該複數個信號處理單元中之一第一者中之該第一放大器之該輸出之一第一端及耦合至該複數個信號處理單元中之一第二者中之該第二放大器之該反相輸入之一第二端；及一第六電容器，其具有連接至該複數個信號處理單元中之該第二者中之該第一放大器之該輸出之一第一端及耦合至該複數個信號處理單元中之一第三者中之該第二放大器之該反相輸入之一第二端。
本申請案主張於2019年7月29日提出申請之第62/880,042號臨時申請案之優先權，該臨時申請案以其全文引用方式併入本文中。
在本文中闡述在無需一或多個時脈之情況下達成與一切換電容器電路之功能性類似之功能性之一信號處理電路。該電路補償偏移電壓且在某些組態中亦補償組件中之有限開環增益，因此允許電路在呈現一新輸入或輸入集之後基本上立即計算由電路表示之一問題之結果。
該電路藉由用移除增益之一構件將該電路初始化而操作；一旦完成此操作，便將一輸入施加至該電路。該輸入之該施加透過網路來傳播且影響放大器輸出之狀態，此又可影響其他放大器之輸出。此傳播擾動係該電路之所要動作；自輸入穿過電容器(現在不組態為電阻器，使得不需要一控制時脈)到達該電路之最終輸出之傳播係正在發生類比計算。該計算不由一重複時脈調節，而是該計算對應於該電路對該等輸入之該施加之單次回應。
在已知技術中，電路網路使信號位準衰減，除非存在維持信號位準之主動元件，諸如放大器。然而，該等主動元件(舉例而言)以其偏移電壓之形式引入誤差。切換電容器電路可藉由用電容器有效地形成電阻且使彼等電容器以特定速率來回切換而避免此等偏移。然而，與其他已知電路一樣，該切換電容器電路需要多個循環來移除此等偏移且表達其功能；舉例而言，可存在用以重設之一或多個循環，然後存在用以起作用之一或多個循環。因此，存在與其中切換電容器電路補償偏移之所要功能分開之一操作階段。
藉由對比，在本發明方法中，信號處理電路基本上立即(經受傳播時間)依據一新輸入計算一結果，亦即，在電路之一個操作中。在此操作之後，放大器重設以等待下一輸入。不存在與其中電路補償偏移之操作分開之階段；確切而言，操作自身獨立於電路中之任何組件之偏移電壓。
此操作之一個效應係：由於一切換電容器電路提供隨時間而變之一平均值，因此其可產生本發明方法無法產生之特定結果，諸如一正弦波。儘管如此，但本發明方法可產生一切換電容器電路根本無法產生或僅可非常困難地產生之諸多結果，諸如在存在偏移之情況下可非常不準確之一快速傅立葉變換(FFT)。
本發明方法對另一先前技術電路、一電荷分佈網路進行改良。在一項先前技術實例中，一電荷分佈數位轉類比轉換器(DAC)類似地在一個循環內工作以依據一輸入產生一結果，且在其最簡單實施方案中不具有主動組件。然而，為避免信號損失，該電荷分佈DAC需要一放大器來提供電壓增益，且因此再次對放大器之偏移電壓敏感。本發明方法再次對一網路內之此等偏移不敏感。
圖4圖解說明如可根據本發明方法使用之一基本信號處理電路。電路400包含兩個「放大器單元」402及404。每一放大器單元包含一放大器、一開關及一電容器。因此，放大器單元402含有一放大器U1、一開關S1及一電容器C1。放大器U1具有一非反相輸入、一反相輸入及一輸出，該非反相輸入連接至一接地。開關S1及電容器C1兩者皆連接於放大器U1之該輸出與該反相輸入之間。開關1可係斷開的或閉合的；在閉合位置中，開關S1使電容器C1短路且自電路400移除其效應。以類似方式用一放大器U2、一開關S2及一電容器C2來構造電路400之另一放大器單元404。(本文中所圖解說明之開關一般係單投開關，亦即，僅具有兩個位置，在某些情形中斷開或閉合且在其他情形中進行交替連接。)
放大器U1之反相輸入在開關S5處於一個位置中時透過一開關S5及一電容器C9接收一輸入信號I1，且在開關S5處於另一位置中時連接至接地。另一電容器C3將放大器U1之輸出連接至放大器U2之反相輸入。
每一放大器U1及U2接收一控制信號，如下文進一步闡釋之一「重設信號」G (其控制與放大器相關聯之開關(亦即，分別開關S1及S2))且可能亦影響放大器。舉例而言，重設信號G可致使放大器U1及U2之功率位準減小以便限制電流消耗，儘管此對於電路400之操作並非必要的。(若不使用放大器中之功率位準之此選用減小，則重設信號G可僅直接施加至開關S1及S2且不施加至放大器U1及U2自身。)  放大器U1及U2通常係運算放大器。
電容器C3根據已知方法對應於通常將係一切換電容器電路中之一切換電容器電阻器的裝置，但在本發明方法中不如此組態。電容器C3之一個端連接至放大器U1之輸出，且電容器C3之另一端耦合至放大器U2之反相輸入(可能透過一開關，如下文進一步闡釋。)
電路400保存電荷，且移除輸入信號因此將一般致使電路返回至其信號獨立狀態。然而，隨著時間的推移，放大器中之偏移值將降級，且因此期望具有完全地移除偏移之值之任何誤差之一機制。如由重設信號G控制之放大器U1及相關聯開關S1構成移除增益且致使與放大器U1相關聯之電容器C1獲取一經定義且靜止信號獨立狀態的構件；一類似效應適用於電容器C2。
因此，重設信號G被視為一「重設」信號，此乃因其完全地清除電路已執行之先前計算。重設信號G並非一時脈信號或由一時脈驅動，且不具有預定義週期性，而是在清除電路以為應用一新問題(亦即，一新輸入集)做準備係適當的時經啟動。
在電路400中，控制輸入信號是否到達電容器C9且因此到達放大器U1之開關S5亦經展示為由重設信號G控制。在某些實施例中，為了允許放大器有某一短時間間隔來開啟電源或出於類似考量，可使重設信號G之此例項相對於控制電路400中之其他開關之重設信號G延遲或前進。
電路400操作以傳播具有增益之一輸入信號，同時保持獨立於放大器之偏移電壓。雖然此自身可能並非一尤其有用結果，但諸如信號處理電路400之電路之組合可達成大功能性。
圖5圖解說明其中可使諸如圖4之電路400之個別信號處理電路互連之本發明方法之一項實施例。將看到，圖5之電路500組合經展示為圖4之電路400之信號處理電路中之兩者。一第一信號處理電路含有兩個放大器U1及U2，其中在圖4中展示相關聯開關及電容器。一第二信號處理電路含有兩個額外放大器U3及U4，再次在圖4中展示相關聯開關及電容器。
另外，在電路500中，兩個信號處理電路係「交叉耦合的」，亦即，其係互連的。具體而言，並非圖4之基本信號處理電路400之一部分之兩個額外「互連」電容器用於連接存在於電路500中之兩個信號處理電路。電容器C4將第一信號處理電路中之放大器U1之輸出耦合至第二信號處理電路中之放大器U4之反相輸入，且電容器C6將第二信號處理電路中之放大器U3之輸出耦合至第一信號處理電路中之放大器U2之反相輸入。
與圖4之電路400中之電容器C3一樣，在電路500中，電容器C3、C4、C6及C8對應於將係已知方法中之一切換電容器電路中之切換電容器電阻器的裝置，但在本發明方法中不如此組態。類似地，與圖4中之電容器C1及C2一樣，在電路500中，與放大器相關聯之電容器(亦即，電容器C1、C2、C5及C7)之信號獨立狀態亦致使非交換式電容器C3、C4、C6及C8移動至一經定義狀態，此乃因放大器輸入(假定處於接地)及其所連接之輸出兩者皆亦處於一經定義電壓。
如上文，重設信號G控制開關；其並非一時脈驅動之信號且不具有預定義週期性。為了允許放大器有某一短時間間隔來開啟電源或出於類似原因，再次可使控制開關S5及S6之重設信號G之例項相對於控制電路500中之其他開關之重設信號G延遲或前進。
通常地，當重設信號G係作用的時，系統正重設至一信號獨立狀態。此時，輸入通常將亦處於一經定義狀態中；電路500展示其處於接地，但此並非必要的，如下文進一步闡釋。在移除重設信號G之後旋即施加輸入。一暫態在電路500中經引發且透過其傳播。每一放大器又在輸入信號傳播時受輸入信號擾動，但電路500然後將安定至一固定狀況。彼固定狀況(亦即，將在一短時間之後達到的電容器上之一不變電荷)係電路之受歡迎功能。在已傳遞輸入暫態之後，一組電壓將存在於放大器之輸出處。舉例而言，放大器U2及U4將各自具有一固定輸出電壓。達成此固定輸出電壓係電路之所要功能。
甚至圖5之電路500係本發明方法之一非常簡單實施方案，且可使用複雜得多之電路來解決複雜問題。舉例而言，遵循本文中闡述之方法但比所圖解說明之電路複雜得多之一網路可計算一信號之快速傅立葉變換(FFT)。此一網路將具有多個輸入，舉例而言，表示一輸入序列之128個輸入。當歸因於此輸入序列之暫態透過網路傳播時，FFT計算正在進行中。
當暫態逐漸消失時，一組靜態電壓將存在於輸出上，舉例而言，在網路之端處之128個放大器輸出(諸如圖5之電路500中之放大器U2及U4)上。電壓輸出序列係輸入序列之FFT。(在此實例中，128個輸入將表示64個複數量且128個輸出將表示另一組64個複數量；如在FFT中，64個輸出量係部分冗餘的且創建32個有用FFT「分級箱」。)
可能計算一適當網路中之FFT及類似問題，此乃因使個別信號處理電路(亦即，圖4之電路400之例項)互連之電容器(諸如圖5中之電容器C3、C4、C6及C8)不必全部係相同值。每一電容器可具有一不同值，且暫態回應於電容器之相對值而透過網路傳播。如上文，在暫態傳播時重新分佈電荷。
熟習此項技術者將明瞭，在一FFT或其他複雜問題之情形中，由個別信號處理電路(諸如圖4之電路400)構成之一網路可具有任何所要複雜性及互連性。亦將明瞭，個別信號處理電路不需要如圖5之電路500中所展示而成對連接，儘管在某些情形中此等對可係適當的。
圖6圖解說明其中個別信號處理電路(諸如圖4之電路400)可互連之本發明方法之另一實施例。將看到，圖6之電路600現在組合經展示為圖4之電路400之信號處理電路中之三者。一第一信號處理電路含有兩個放大器U1及U2，其中在圖4中展示相關聯開關及電容器。一第二信號處理電路含有兩個額外放大器U3及U4，再次在圖4中展示相關聯開關及電容器。
如在電路500中，電路600中之三個信號處理電路再次互連，但與電路500不一樣，連接現在並非成對的。現在當電容器C4將一第一信號處理電路中之放大器U1之輸出耦合至一第二信號處理電路中之放大器U4之反相輸入時，電容器C6將第二信號處理電路中之放大器U3之輸出耦合至一第三信號處理電路中之放大器U6之反相輸入，且電容器C14將第三信號處理電路中之放大器U5之輸出耦合至第一信號處理電路中之放大器U2之反相輸入。
在其他實施例中，電容器C14不需要耦合如在電路600中之第三信號處理電路及第一信號處理電路，但可將第三信號處理電路中之放大器U5之輸出耦合至一第四信號處理電路中之又一放大器之反相輸入。鑒於本文中之教示，熟習此項技術者將瞭解，係一大網路之一部分之任一適當數目個個別信號處理電路(諸如圖4之電路400)可以對於解決一給定問題適當之任一方式來連接。
電路600中所展示之電容器及開關以及重設信號G如上文關於電路400及500所闡述而起作用以允許一輸入信號透過電路600傳播且達成包含放大器U2、U4及U6之最後輸出值之一輸出狀態。
熟習此項技術者將明瞭，可在不具有藉助重設信號G之一中間重設之情況下透過電路發送一個以上脈衝或暫態。若(舉例而言)一組輸入樣本施加至經組態以解決如上文所闡述之一FFT之一網路，則FFT輸出出現在輸出埠上。若輸入然後改變至一第二組輸入樣本，則輸出將改變至新FFT結果。再次不存在任何時脈之調節；重設信號G之功能不同於已知技術中之一時脈之功能，且出於此原因，重設信號G準確地經闡述為一重設信號。如上文，電路保存電荷且一般而言僅由於由(舉例而言)如此項技術中眾所周知之溫度改變或1/F雜訊導致之二階效應(諸如在電容器上累積之洩漏電荷及放大器中之偏移之漂移)而需要重設。
輸入在圖4、圖5及圖6中經展示為在重設期間處於接地，且暫態係藉由在移除重設信號G之後立刻或與移除重設信號G同時地施加輸入而產生。然而，此並非必要的。輸入I1、I2及I3可在重設信號G係作用的時經連接且此後連接至接地，以便產生一負脈衝(與第一情形相比較)。舉例而言，若I1及I2在圖5中係差動輸入，則一逆信號可在重設信號G係作用的時經連接，且此後非逆信號經連接，以便僅回應於差動輸入且不回應於正常模式輸入而產生一暫態。鑒於本文中之教示，熟習此項技術者將認識到，用以產生輸入暫態之其他構件係可能的。
熟習此項技術者將進一步明瞭，雖然圖4、圖5及圖6展示一單端實例，但其中輸入I2係輸入I1之反相(此可替代地藉由使用輸入I1作為兩個輸入且顛倒開關S6之位置之連接性而實施)之一差動實施例係可能的。一差動實施例在某些情形中實際上可係較佳的，此乃因此將允許電容器連接之負係數(一負輸入產生在移除電容器C3及C8之情況下藉由差動對中之電容器C4及C6之一交叉耦合實施之一負電容器係數)。
在不需要施加重設G信號之情況下網路之功能化係可能的，此乃因網路保存電荷。一旦放大器係作用的且將積分電容器初始化，便可施加各種輸入。每一輸入在電路中產生其自身之暫態且每一暫態將係獨立的。
連續輸入序列之獨立性可係合意的以便使連續序列不相互作用。然而，在某些應用中，可期望序列間操作。舉例而言，在上文所闡述之FFT應用中，可期望傳回輸入序列中之一序列之經平均化FFT。在此一情形中，一第一組(舉例而言) 64個樣本可經收集且作為輸入應用於組態為一FFT計算器之本發明方法。此後不久，一第二組64個樣本可經收集且應用於電路。
由於目前為止已闡述本發明方法，因此兩個輸出FFT結果係獨立的。該兩組樣本與兩個獨立FFT之結果之間不需要重設。然而，可能修改電路以阻止如圖7中所展示之輸出之獨立性。
圖7之電路700藉由分別在放大器U2及U4前面添加受一不同控制信號(一「求平均信號」S)控制之開關S7及S8而修改圖5之電路500。若使開關S7及S8在所展示之位置中(因此暗示求平均信號S係低的)，則電路如上文所闡述而操作。然而，若在重設信號G之啟動之間存在多個輸入序列之情況下使用開關S7及S8，則可藉由求平均信號S之重複啟動對結果求平均。(熟習此項技術者將瞭解，諸如S7及S8之開關之使用不限於圖5或圖7中所展示之實施例，但可應用於如在本文中闡述之任一數目或組態之信號處理單元。) 求平均信號S之目的係致使經由某一數目個輸入對電路操作之結果求平均；出於此原因，與重設信號G一樣，求平均信號S亦並非一時脈信號且不具有預定義週期性，而是僅在對於致使對多個輸入之結果求平均適當時經啟動。
舉例而言，在FFT實例(再次需要比本文中所展示的複雜得多之一網路)中，在開關控制信號S為低之情況下施加重設信號G之後，網路在所有輸出為零之情況下將處於一標稱狀態中。一第一組樣本然後施加至輸入埠；在施加重設信號G時此將不具有效應，此乃因輸入處之開關連接至接地。
移除重設信號G允許該第一組樣本產生傳播至輸出之一暫態，從而形成第一輸入集之FFT。然後啟動求平均信號S；此不影響輸出，此乃因已傳遞暫態。
然後移除輸入集，從而致使網路返回至其標稱狀態，此乃因已傳播一反向暫態，但該反向暫態將由於仍啟動求平均信號S而不到達輸出。因此，輸出仍然係來自第一輸入之FFT結果。現在，移除求平均信號S，但由於已傳遞暫態，因此此不影響輸出。
一第二輸入序列現在施加至輸入，且產生透過網路傳播且添加至電容器C2及C7 (其用作輸出積分器)之一第二暫態。該等輸出現在係兩個連續FFT積分之總和。
然後根據需要將此等步驟重複許多次以對若干個連續FFT求和。當完成此操作時，關斷求平均信號S且施加重設信號G以清除網路以用於下一FFT序列群組。鑒於本文中之教示，熟習此項技術者將明瞭，求平均信號S及用於對多個輸入之結果求平均之相關聯開關之使用不限於FFT之情形，但可在其中結果求平均係適當之任一情景中使用。
藉由使用本發明方法，由於網路之電荷保存性質而發生輸出之求平均。保存電荷，此乃因一旦移除重設信號G，在形成虛擬接地中放大器之動作確保每個電容器保持其電荷，亦即，不存在將任一電容器放電之任何路徑，除非放電至另一電容器中。此之一後果係整個電路係數學上線性的；因此，原則上(且通常實務上)，可能藉由將網路視為一黑箱並一次一個地執行輸入而判定網路中之內容。
然而，在某些應用中，數學上線性效能可並非一益處；舉例而言，嘗試將一信號分類至特定輸出分級箱(諸如手寫字體辨識、語音辨識等)中之電路係基本上非線性的。對於此等使用，可如圖8中所展示而修改本發明以包含在線性地增加其輸入時更改一元件之回應之一審慎非線性(有時稱為一「激活函數」)。
在圖8中之電路800中，放大器單元中之每一者含有一個二極體，與每一放大器單元中之開關及電容器一樣，該二極體連接放大器之輸出與放大器之反相輸入。因此，一第一放大器單元含有一放大器U1、一開關S1、一電容器C1及一個二極體D1。二極體D1在所指示方向上定向。
此等二極體D1、D2、D5及D7將一非線性添加至電路800之操作。現在電路確實不再保存電荷；確切而言，若放大器輸出上之電壓超過二極體壓降，則電容器具有穿過二極體之一放電路徑。此非線性或激活函數可係一有用添加，此乃因其允許在根據本發明方法製成之電路中使用神經網路及人工智慧之技術。(再次，此等二極體之使用不限於圖5或圖8中所展示之實施例，但可適用於如本文中闡述之任一數目或組態之信號處理單元。)
當然，需要比圖8中所展示之複雜性多得多之複雜性來製成一神經網路，但電路800演示所需之所有元件。自一神經網路之角度來看，電容器C3、C4、C6及C8係一神經網路中之權數，且放大器U1至U4係神經元。藉由使用一適合權數組，使用如本文中所闡述之本發明方法之一網路可實施一類比神經網路。
藉由組合此等特徵，可能構造信號處理電路，該等信號處理電路可表示待解決之各種問題且補償有限開環增益及組件中之偏移電壓，因此允許一電路在呈現一新輸入或輸入集之後立即計算由該電路表示之一問題之結果。鑒於本文中之教示，熟習此項技術者將瞭解，可根據此等原理構造任何所要或適當複雜性之一信號處理電路。此外，可使用本文中闡述之原理實施類比神經網路。
已在上文參考數個實施例闡釋所揭示系統。鑒於本發明，熟習此項技術者將明瞭其他實施例。可使用除上文之實施例中所闡述之彼等組態以外之組態或連同除上文所闡述之彼等元件以外或之外之元件容易地實施所闡述方法及設備之特定態樣。
舉例而言，如熟習此項技術者很好地理解，熟習此項技術者鑒於本文中之教示將明瞭各種選擇。此外，對放大器及相關聯回饋迴路、電容器、開關等之圖解說明係例示性的；熟習此項技術者將能夠選擇對於一特定應用適當之適當類型及數目之元件。
意欲由本發明涵蓋關於實施例之此等及其他變化，本發明僅受隨附申請專利範圍限制。
100:電路 200:切換電容器電路/電路 300:切換電容器電阻器/切換電容器 400:電路/信號處理電路/基本信號處理電路 402:放大器單元 404:放大器單元 500:電路 600:電路 700:電路 800:電路 A:放大器 C1:電容器 C2:電容器 C3:電容器 C4:電容器 C5:電容器 C6:電容器 C7:電容器 C8:電容器 C9:電容器 C14:電容器 CP :電容器 CS :電容器 D1:二極體 D2:二極體 D5:二極體 D7:二極體 G:重設信號 I1:輸入信號/輸入 I2:輸入 S:求平均信號 S1:開關 S2:開關 S5:開關 S6:開關 S7:開關 S8:開關 U1:放大器 U2:放大器 U3:放大器 U4:放大器 U5:放大器 U6:放大器 φ1 :開關 φ1q :開關 φ2 :開關 φ2q :開關
圖1係如先前技術中已知之一切換電容器電路之一圖式。
圖2係如先前技術中已知之另一切換電容器電路之一圖式。
圖3係如先前技術中已知之最簡單切換電容器電路(一切換電容器電阻器)之一圖式。
圖4係根據一項實施例之一信號處理電路之一圖式。
圖5係根據另一實施例之一信號處理電路之一圖式。
圖6係根據再一實施例之一信號處理電路之一圖式。
圖7係根據又一實施例之一信號處理電路之一圖式。
圖8係根據再一實施例之一信號處理電路之一圖式。
400:電路/信號處理電路/基本信號處理電路
402:放大器單元
404:放大器單元
C1:電容器
C2:電容器
C3:電容器
C9:電容器
I1:輸入信號/輸入
G:重設信號
S1:開關
S2:開關
S5:開關
U1:放大器
U2:放大器

Claims (11)

  1. 一種信號處理電路，其包括：一第一放大器單元，其包括：一第一放大器，其具有一非反相輸入、一反相輸入及一輸出，該非反相輸入連接至一接地；一第一電容器，其具有連接至該第一放大器之該反相輸入之一第一端及連接至該第一放大器之該輸出之一第二端；及一第一單投開關(single-throw switch)，其連接至一重設信號且經組態以基於該重設信號而處於一斷開位置或一閉合位置中，且具有連接至該第一放大器之該反相輸入之一第一端及連接至該第一放大器之該輸出之一第二端；一第二放大器單元，其包括：一第二放大器，其具有一非反相輸入、一反相輸入及一輸出，該非反相輸入連接至該接地；一第二電容器，其具有連接至該第二放大器之該反相輸入之一第一端及連接至該第二放大器之該輸出之一第二端；及一第二單投開關，其連接至該重設信號且經組態以基於該重設信號而處於一斷開位置或一閉合位置中，且具有連接至該第二放大器之該反相輸入之一第一端及連接至該第二放大器之該輸出之一第二端；一第三單投開關，其連接至該重設信號且經組態以基於該重設信號而處於一第一位置或一第二位置中，且具有一第一端及一第二 端，該第一端經組態以在該第三單投開關處於該第一位置中時接收一輸入信號且在該第三單投開關處於該第二位置中時連接至該接地；一第三電容器，其具有連接至該第三單投開關之該第二端之一第一端及連接至該第一放大器之該反相輸入之一第二端；及一第四電容器，其具有連接至該第一放大器之該輸出之一第一端及耦合至該第二放大器之該反相輸入之一第二端。
  2. 如請求項1之信號處理電路，其中該第一放大器及該第二放大器係運算放大器。
  3. 如請求項1之信號處理電路，其進一步包括：一第一二極體，其具有連接至該第一放大器之該反相輸入之一第一端及連接至該第一放大器之該輸出之一第二端，其中該第一二極體允許自該第一放大器之該輸出至該第一放大器之該反相輸入且不在反向(reverse)方向上之電流流動；及一第二二極體，其具有連接至該第二放大器之該反相輸入之一第一端及連接至該第二放大器之該輸出之一第二端，其中該第二二極體允許自該第二放大器之該輸出至該第二放大器之該反相輸入且不在反向方向上之電流流動。
  4. 如請求項1之信號處理電路，其進一步包括一第四單投開關，該第四單投開關連接至一求平均(averaging)信號且經組態以基於該求平均信號而 處於一第一位置或一第二位置中，且具有一第一端及一第二端，該第一端連接至該第四電容器之該第二端，且該第二端經組態以在該第四單投開關處於該第一位置中時連接至該第二放大器之該反相輸入且在該第四單投開關處於該第二位置中時連接至該接地。
  5. 一種信號處理電路，其包括：一第一放大器單元，其包括：一第一放大器，其具有一非反相輸入、一反相輸入及一輸出，該非反相輸入連接至一接地；一第一電容器，其具有連接至該第一放大器之該反相輸入之一第一端及連接至該第一放大器之該輸出之一第二端；及一第一單投開關，其連接至一重設信號且經組態以基於該重設信號而處於一斷開位置或一閉合位置中，且具有連接至該第一放大器之該反相輸入之一第一端及連接至該第一放大器之該輸出之一第二端；一第二放大器單元，其包括：一第二放大器，其具有一非反相輸入、一反相輸入及一輸出，該非反相輸入連接至該接地；一第二電容器，其具有連接至該第二放大器之該反相輸入之一第一端及連接至該第二放大器之該輸出之一第二端；及一第二單投開關，其連接至該重設信號且經組態以基於該重設信號而處於一斷開位置或一閉合位置中，且具有連接至該第二放大器之該反相輸入之一第一端及連接至該第二放大器之該輸出之一第二 端；一第三放大器單元，其包括：一第三放大器，其具有一非反相輸入、一反相輸入及一輸出，該非反相輸入連接至該接地；一第三電容器，其具有連接至該第三放大器之該反相輸入之一第一端及連接至該第三放大器之該輸出之一第二端；及一第三單投開關，其連接至該重設信號且經組態以基於該重設信號而處於一斷開位置或一閉合位置中，且具有連接至該第三放大器之該反相輸入之一第一端及連接至該第三放大器之該輸出之一第二端；一第四放大器單元，其包括：一第四放大器，其具有一非反相輸入、一反相輸入及一輸出，該非反相輸入連接至該接地；一第四電容器，其具有連接至該第四放大器之該反相輸入之一第一端及連接至該第四放大器之該輸出之一第二端；及一第四單投開關，其連接至該重設信號且經組態以基於該重設信號而處於一斷開位置或一閉合位置中，且具有連接至該第四放大器之該反相輸入之一第一端及連接至該第四放大器之該輸出之一第二端；一第五單投開關，其連接至該重設信號且經組態以基於該重設信號而處於一第一位置或一第二位置中，且具有一第一端及一第二端，該第一端經組態以在該第五單投開關處於該第一位置中時接收一輸入信號且在該第五單投開關處於該第二位置中時連接至該接地； 一第五電容器，其具有連接至該第五單投開關之該第二端之一第一端及連接至該第一放大器之該反相輸入之一第二端；一第六單投開關，其連接至一重設信號且經組態以基於該重設信號而處於一第一位置或一第二位置中，且具有一第一端及一第二端，該第一端經組態以在該第六單投開關處於該第一位置中時接收一輸入信號且在該第六單投開關處於該第二位置中時連接至該接地；一第六電容器，其具有連接至該第六單投開關之該第二端之一第一端及連接至該第三放大器之該反相輸入之一第二端；一第七電容器，其具有連接至該第一放大器之該輸出之一第一端及耦合至該第二放大器之該反相輸入之一第二端；一第八電容器，其具有連接至該第三放大器之該輸出之一第一端及耦合至該第四放大器之該反相輸入之一第二端；一第九電容器，其具有連接至該第一放大器之該輸出之一第一端及耦合至該第四放大器之該反相輸入之一第二端；及一第十電容器，其具有連接至該第三放大器之該輸出之一第一端及耦合至該第二放大器之該反相輸入之一第二端。
  6. 如請求項5之信號處理電路，其中該第一放大器及該第二放大器係運算放大器。
  7. 如請求項5之信號處理電路，其進一步包括：一第一二極體，其具有連接至該第一放大器之該反相輸入之一第一端及連接至該第一放大器之該輸出之一第二端，其中該第一二極體允許自 該第一放大器之該輸出至該第一放大器之該反相輸入且不在反向方向上之電流流動；一第二二極體，其具有連接至該第二放大器之該反相輸入之一第一端及連接至該第二放大器之該輸出之一第二端，其中該第二二極體允許自該第二放大器之該輸出至該第二放大器之該反相輸入且不在反向方向上之電流流動；一第三二極體，其具有連接至該第三放大器之該反相輸入之一第一端及連接至該第三放大器之該輸出之一第二端，其中該第三二極體允許自該第三放大器之該輸出至該第三放大器之該反相輸入且不在反向方向上之電流流動；及一第四二極體，其具有連接至該第四放大器之該反相輸入之一第一端及連接至該第四放大器之該輸出之一第二端，其中該第四二極體允許自該第四放大器之該輸出至該第四放大器之該反相輸入且不在反向方向上之電流流動。
  8. 如請求項5之信號處理電路，其進一步包括：一第七單投開關，其連接至一求平均信號且經組態以基於該求平均信號而處於一第一位置或一第二位置中，且具有一第一端及一第二端，該第一端連接至該第七電容器之該第二端及該第九電容器之該第二端，且該第二端經組態以在該第七單投開關處於該第一位置中時連接至該第四放大器之該反相輸入且在該第七單投開關處於該第二位置中時連接至該接地；一第八單投開關，其連接至該求平均信號且經組態以基於該求平均信號而處於一第一位置或一第二位置中，且具有一第一端及一第二端，該 第一端連接至該第八電容器之該第二端及該第十電容器之該第二端，且該第二端經組態以在該第八單投開關處於該第一位置中時連接至該第二放大器之該反相輸入且在該第八單投開關處於該第二位置中時連接至該接地。
  9. 一種信號處理網路，其包括：複數個信號處理電路，每一信號處理電路包括：一第一放大器單元，其包括：一第一放大器，其具有一非反相輸入、一反相輸入及一輸出，該非反相輸入連接至一接地；一第一電容器，其具有連接至該第一放大器之該反相輸入之一第一端及連接至該第一放大器之該輸出之一第二端；及一第一單投開關，其連接至一重設信號且經組態以基於該重設信號而處於一斷開位置或一閉合位置中，且具有連接至該第一放大器之該反相輸入之一第一端及連接至該第一放大器之該輸出之一第二端；一第二放大器單元，其包括：一第二放大器，其具有一非反相輸入、一反相輸入及一輸出，該非反相輸入連接至該接地；一第二電容器，其具有連接至該第二放大器之該反相輸入之一第一端及連接至該第二放大器之該輸出之一第二端；及一第二單投開關，其連接至該重設信號且經組態以基於該重設信號而處於一斷開位置或一閉合位置中，且具有連接至該第二放大器之該反相輸入之一第一端及連接至該第二放大器之該輸出之 一第二端；一第三單投開關，其連接至該重設信號且經組態以基於該重設信號而處於一第一位置或一第二位置中，且具有一第一端及一第二端，該第一端經組態以在該第三單投開關處於該第一位置中時接收一輸入信號且在該第三單投開關處於該第二位置中時連接至該接地；一第三電容器，其具有連接至該第三單投開關之該第二端之一第一端及連接至該第一放大器之該反相輸入之一第二端；及一第四電容器，其具有連接至該第一放大器之該輸出之一第一端及耦合至該第二放大器之該反相輸入之一第二端；一第五電容器，其具有連接至該複數個信號處理單元中之一第一者中之該第一放大器之該輸出之一第一端及耦合至該複數個信號處理單元中之一第二者中之該第二放大器之該反相輸入之一第二端；及一第六電容器，其具有連接至該複數個信號處理單元中之該第二者中之該第一放大器之該輸出之一第一端及耦合至該複數個信號處理單元中之一第三者中之該第二放大器之該反相輸入之一第二端。
  10. 如請求項9之信號處理網路，其進一步包括一第七電容器，該第七電容器具有連接至該複數個信號處理單元中之該第三者中之該第一放大器之該輸出之一第一端及耦合至該複數個信號處理單元中之一第四者中之該第二放大器之該反相輸入之一第二端。
  11. 如請求項9之信號處理網路，其進一步包括一第七電容器，該第七電容器具有連接至該複數個信號處理單元中之該第三者中之該第一放大器之該輸出之一第一端及耦合至該複數個信號處理單元中之該第一者中之該第二放大器之該反相輸入之一第二端。
TW109125597A 2019-07-29 2020-07-29 無時脈調節之信號處理電路 TWI813892B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962880042P 2019-07-29 2019-07-29
US62/880,042 2019-07-29
US16/940,396 2020-07-28
US16/940,396 US10965257B2 (en) 2019-07-29 2020-07-28 Signal processing circuit without clock mediation

Publications (2)

Publication Number Publication Date
TW202123604A TW202123604A (zh) 2021-06-16
TWI813892B true TWI813892B (zh) 2023-09-01

Family

ID=74229079

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109125597A TWI813892B (zh) 2019-07-29 2020-07-29 無時脈調節之信號處理電路

Country Status (4)

Country Link
US (1) US10965257B2 (zh)
CN (1) CN114175503B (zh)
TW (1) TWI813892B (zh)
WO (1) WO2021016708A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11977982B2 (en) * 2020-07-02 2024-05-07 International Business Machines Corporation Training of oscillatory neural networks

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120112944A1 (en) * 2010-11-08 2012-05-10 Soon-Jyh Chang Multiplying dac and a method thereof
US20120161994A1 (en) * 2010-12-22 2012-06-28 Microchip Technology Incorporated Switched-capacitance gain amplifier with improved input impedance
US20130135503A1 (en) * 2011-11-29 2013-05-30 Samsung Electronics Co., Ltd Amplifier apparatus and methods using variable capacitance dependent on feedback gain
US20170126189A1 (en) * 2015-11-02 2017-05-04 Analog Devices, Inc. Gain enhancement using advanced correlated level shifting
US20190074800A1 (en) * 2017-09-05 2019-03-07 Realtek Semiconductor Corporation Amplifier and reset method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8700983A (nl) * 1987-04-27 1988-11-16 Philips Nv Digitaal-analoog omzetter.
GB9302881D0 (en) * 1993-02-12 1993-03-31 Pilkington Micro Electronics Programmable switched capacitor circuit
US6061009A (en) * 1998-03-30 2000-05-09 Silicon Laboratories, Inc. Apparatus and method for resetting delta-sigma modulator state variables using feedback impedance
WO2000055862A1 (en) * 1999-03-16 2000-09-21 Ess Technology, Inc. Delta-sigma sample and hold
US6768440B1 (en) * 2003-03-28 2004-07-27 Zilog, Inc. Digital-to-analog converters with reduced parasitics and associated methods
CN1832334B (zh) * 2006-04-14 2010-04-07 北京航空航天大学 谐振式传感器积分式放大电路
JP2010283745A (ja) * 2009-06-08 2010-12-16 Toshiba Corp アナログデジタル変換回路及び光結合型絶縁回路
CN102832904B (zh) * 2012-08-22 2015-06-03 华南理工大学 差分电容网络反馈结构cmos生物医学信号采集器
JP6518322B2 (ja) * 2015-04-22 2019-05-22 オリンパス株式会社 半導体装置
JP6820094B2 (ja) * 2016-10-04 2021-01-27 ローム株式会社 半導体集積回路装置及びそのスクリーニング方法並びにオペアンプ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120112944A1 (en) * 2010-11-08 2012-05-10 Soon-Jyh Chang Multiplying dac and a method thereof
US20120161994A1 (en) * 2010-12-22 2012-06-28 Microchip Technology Incorporated Switched-capacitance gain amplifier with improved input impedance
US20130135503A1 (en) * 2011-11-29 2013-05-30 Samsung Electronics Co., Ltd Amplifier apparatus and methods using variable capacitance dependent on feedback gain
US20170126189A1 (en) * 2015-11-02 2017-05-04 Analog Devices, Inc. Gain enhancement using advanced correlated level shifting
US20190074800A1 (en) * 2017-09-05 2019-03-07 Realtek Semiconductor Corporation Amplifier and reset method thereof

Also Published As

Publication number Publication date
US20210036665A1 (en) 2021-02-04
TW202123604A (zh) 2021-06-16
CN114175503A (zh) 2022-03-11
CN114175503B (zh) 2023-04-25
US10965257B2 (en) 2021-03-30
WO2021016708A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
TWI431932B (zh) 一種高帶寬精細可變增益放大器及其操作方法
TWI813892B (zh) 無時脈調節之信號處理電路
EP1227589B1 (en) Replica network for linearizig switched capacitor circuits
Ayten et al. A voltage-mode PID controller using a single CFOA and only grounded capacitors
RU2319296C1 (ru) Быстродействующий дифференциальный усилитель
WO2018126159A1 (en) Current source noise cancellation
Sotner et al. Additional approach to the conception of current follower and amplifier with controllable features
Krishnan et al. A linear like methodology for source allocation and biasing design of non-linear devices in analog circuits
Carusone et al. Analog filter adaptation using a dithered linear search algorithm
KR102463174B1 (ko) 재설정 가능한 증폭기 및 그 증폭 방법
Herencsar et al. Novel resistorless dual-output VM all-pass filter employing VDIBA
Sotner et al. Electronically linearly voltage controlled second-order harmonic oscillator with multiples of π/4 phase shifts
RU2319288C1 (ru) Дифференциальный усилитель с низковольтным питанием
Langhammer et al. Modification of current follower/amplifier with controllable intrinsic resistance
US20110140738A1 (en) Multi-Phase Integrators in Control Systems
Prasad et al. Operational Amplifier
Rani et al. Voltage differencing transconductance amplifier based fractional order multiple input single output universal filter
Sotner et al. Behavioral models of current conveyor of second generation with advanced controllable inter-terminal relations
US11392824B2 (en) Self-clocking modulator as analog neuron
US11271535B2 (en) Analog computer with variable gain
EP2804317A1 (en) Variable-gain dual-output transconductance amplifier-based instrumentation amplifiers
US12045708B2 (en) Analog neuron with S-domain characteristic
US7292100B1 (en) Interpolated variable gain amplifier with multiple active feedback cells
Malcher et al. 40 nm CMOS implementation of basic building blocks for programmable current mode devices
Kongpoon et al. A voltage mode fully differential implementation of Mihalas-Niebur neuron with biological-timescale