CN114175503B - 无时钟调解的信号处理电路 - Google Patents

无时钟调解的信号处理电路 Download PDF

Info

Publication number
CN114175503B
CN114175503B CN202080055269.3A CN202080055269A CN114175503B CN 114175503 B CN114175503 B CN 114175503B CN 202080055269 A CN202080055269 A CN 202080055269A CN 114175503 B CN114175503 B CN 114175503B
Authority
CN
China
Prior art keywords
amplifier
inverting input
output
capacitor
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080055269.3A
Other languages
English (en)
Other versions
CN114175503A (zh
Inventor
A·马丁·马林森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Valley Intervention Co ltd
Original Assignee
Silicon Valley Intervention Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Valley Intervention Co ltd filed Critical Silicon Valley Intervention Co ltd
Publication of CN114175503A publication Critical patent/CN114175503A/zh
Application granted granted Critical
Publication of CN114175503B publication Critical patent/CN114175503B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45518—Indexing scheme relating to differential amplifiers the FBC comprising one or more diodes and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45562—Indexing scheme relating to differential amplifiers the IC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Communication Control (AREA)

Abstract

信号处理电路，其在不需要时钟的情况下实现与开关电容器电路的功能类似的功能。电路补偿部件中的有限开环增益和偏移电压，从而允许在呈现新的输入或一组输入时电路基本上立即“计算”由电路表示的问题的结果。在电路被初始化以去除增益后，输入被施加至电路并且通过网络传播并且影响放大器输出的状态；从输入通过电容器到电路的最终输出的传播是发生的模拟计算。该计算不是由时钟调解的，而是该计算对应于电路对输入的施加的一次性响应。使用这些技术，可以构建复杂的信号处理电路以及甚至模拟神经网络。

Description

无时钟调解的信号处理电路
本申请要求于2019年7月29日提交的临时申请第62/880,042的优先权，该临时申请的全部内容通过引用并入本文。
技术领域
本发明总体上涉及电子电路，并且特别地涉及用于信号处理的电路。
背景技术
开关电容器电路在本领域中是公知的。开关电容器电路的原理是将电荷处理为代表信号的模拟量。通过控制保持给定电荷的电容器两端出现的对应电压来操纵电荷。位于网络中的某些信号处理节点处的运算放大器在不干扰电容器上存在的电荷的情况下检查电容器上的电压。开关将通常具有不同值的附加电容器连接或断开连接，并且电荷根据需要在电容器之间流动以解决基尔霍夫第二定律——即绕任何闭合回路的电压之和必须为零。可以通过这些装置来构造模拟计算机以解决各种各样的问题，包括放大到滤波，以及从模拟到数字的数据转换，反之从数字到模拟的数据转换。
开关电容器电路的一个限制是它们使用时钟。时钟使电路——实际上是使用开关电容器方法创建的电荷处理状态机——的操作同步。因此，开关电容器电路构成信号处理技术或方法。使用这种方法，可以创建电路来解决一系列问题。
尽管在开关电容器电路的电容器上可以存在标称无限集合的不同电荷，但是存在与开关电容器电路内的开关位置相对应的有限集合的电路状态，并且这些开关位置之间的转换表示状态机。
图1中示出了现有技术的开关电容器电路的示例。在电路100中，假设放大器A具有标称无限的输入阻抗，并且因此能够在不干扰电容器CP上的电荷的情况下监测电容器CP顶部的节点上的电压。开关
Figure BDA0003494316330000011
和
Figure BDA0003494316330000012
执行一系列状态，三个
Figure BDA0003494316330000013
开关一起移动，以及两个
Figure BDA0003494316330000014
开关一起移动。
图2示出了更复杂的示例。图2(a)中的开关电容器电路200具有四类开关：
Figure BDA0003494316330000021
和
Figure BDA0003494316330000022
四个开关种类由四个独立的时钟信号控制。通过用这些时钟操纵开关来操作电路200，使得通常可以将可预测量的电荷转移到被配置成积分器的运算放大器(“op-amp”)。进而，该op-amp的低阻抗输出用于在另一电容器上建立电荷。
图2(b)示出了用于控制电路200中的开关的时钟信号。在现有技术中，时钟或时钟序列调解从一个地方到另一个地方的电荷流，并且这样做产生了表示通常是连续量的采样数据系统。
最简单的已知开关电容器电路是如图3所示的“开关电容器电阻器”300。开关S1和S2以给定频率交替地将电容器CS连接至开关电容器300的输入和输出。每个开关周期以某一速率将电荷从输入转移或传播到输出，类似于电阻器。输送的平均电荷与电容器两端的电压成比例(同样类似于电阻器)，并且以开关频率发生。
正是该开关电容器电阻器和相关联的时钟的操作实现了开关电容器方法。在已知技术的开关电容器电路中，相信总是可以识别一个或更多个这样的开关电容器电路。
期望能够在不需要一个或更多个时钟的情况下获得与开关电容器电路的功能类似的功能。
发明内容
本文描述的是一种信号处理电路，其在不需要一个或更多个时钟的情况下实现与开关电容器电路的功能类似的功能。
一个实施方式描述了一种信号处理电路，所述信号处理电路包括：第一放大器单元，其包括：第一放大器，其具有非反相输入、反相输入和输出，所述非反相输入连接至地；第一电容器，其具有连接至第一运算放大器的反相输入的第一端和连接至第一放大器的输出的第二端；以及第一单掷开关，其连接至复位信号并且被配置成基于所述复位信号来处于断开位置或闭合位置，并且具有连接至第一放大器的反相输入的第一端和连接至第一放大器的输出的第二端；第二放大器单元，其包括：第二放大器，其具有非反相输入、反相输入和输出，所述非反相输入连接至地；第二电容器，其具有连接至第二放大器的反相输入的第一端和连接至第二放大器的输出的第二端；以及第二单掷开关，其连接至复位信号并且被配置成基于所述复位信号来处于断开位置或闭合位置，并且具有连接至第二放大器的反相输入的第一端和连接至第二放大器的输出的第二端；第三单掷开关，其连接至复位信号并且被配置成基于所述复位信号来处于第一位置或第二位置，并且具有第一端和第二端，所述第一端被配置成当开关处于第一位置时接收输入信号并且当开关处于第二位置时连接至地；第三电容器，其具有连接至第三单掷开关的第二端的第一端和连接至第一放大器的反相输入的第二端；以及第四电容器，其具有连接至第一放大器的输出的第一端和耦接至第二放大器的反相输入的第二端。
另一实施方式描述了一种信号处理电路，所述信号处理电路包括：第一放大器单元，其包括：第一放大器，其具有非反相输入、反相输入和输出，所述非反相输入连接至地；第一电容器，其具有连接至第一放大器的反相输入的第一端和连接至第一放大器的输出的第二端；以及第一单掷开关，其连接至复位信号并且被配置成基于所述复位信号来处于断开位置或闭合位置，并且具有连接至第一放大器的反相输入的第一端和连接至第一放大器的输出的第二端；第二放大器单元，其包括：第二放大器，其具有非反相输入、反相输入和输出，所述非反相输入连接至地；第二电容器，其具有连接至第二运算放大器的反相输入的第一端和连接至第二运算放大器的输出的第二端；以及第二单掷开关，其连接至复位信号并且被配置成基于所述复位信号来处于断开位置或闭合位置，并且具有连接至第二运算放大器的反相输入的第一端和连接至第二运算放大器的输出的第二端；第三放大器单元，其包括：第三放大器，其具有非反相输入、反相输入和输出，所述非反相输入连接至地；第三电容器，其具有连接至第三放大器的反相输入的第一端和连接至第三放大器的输出的第二端；以及第三单掷开关，其连接至复位信号并且被配置成基于所述复位信号来处于断开位置或闭合位置，并且具有连接至第三放大器的反相输入的第一端和连接至第三放大器的输出的第二端；第四放大器单元，其包括：第四放大器，其具有非反相输入、反相输入和输出，所述非反相输入连接至地；第四电容器，其具有连接至第四放大器的反相输入的第一端和连接至第四放大器的输出的第二端；以及第四单掷开关，其连接至复位信号并且被配置成基于所述复位信号来处于断开位置或闭合位置，并且具有连接至第四放大器的反相输入的第一端和连接至第四放大器的输出的第二端；第五单掷开关，其连接至复位信号并且被配置成基于所述复位信号来处于第一位置或第二位置，并且具有第一端和第二端，所述第一端被配置成当开关处于第一位置时接收输入信号并且当开关处于第二位置时连接至地；第五电容器，其具有连接至第五单掷开关的第二端的第一端和连接至第一放大器的反相输入的第二端；第六单掷开关，其连接至复位信号并且被配置成基于所述复位信号来处于第一位置或第二位置，并且具有第一端和第二端，所述第一端被配置成当开关处于第一位置时接收输入信号并且当开关处于第二位置时连接至地；第六电容器，其具有连接至第六单掷开关的第二端的第一端和连接至第三放大器的反相输入的第二端；第七电容器，其具有连接至第一放大器的输出的第一端和耦接至第二放大器的反相输入的第二端；第八电容器，其具有连接至第三放大器的输出的第一端和耦接至第四放大器的反相输入的第二端；第九电容器，其具有连接至第一放大器的输出的第一端和耦接至第四放大器的反相输入的第二端；以及第十电容器，其具有连接至第三放大器的输出的第一端和耦接至第二放大器的反相输入的第二端。
又一实施方式描述了一种信号处理网络，所述信号处理网络包括：多个信号处理电路，每个信号处理电路包括：第一放大器单元，其包括：第一放大器，其具有非反相输入、反相输入和输出，所述非反相输入连接至地；第一电容器，其具有连接至第一运算放大器的反相输入的第一端和连接至第一放大器的输出的第二端；以及第一单掷开关，其连接至复位信号并且被配置成基于所述复位信号来处于断开位置或闭合位置，并且具有连接至第一放大器的反相输入的第一端和连接至第一放大器的输出的第二端；第二放大器单元，其包括：第二放大器，其具有非反相输入、反相输入和输出，所述非反相输入连接至地；第二电容器，其具有连接至第二放大器的反相输入的第一端和连接至第二放大器的输出的第二端；以及第二单掷开关，其连接至复位信号并且被配置成基于所述复位信号来处于断开位置或闭合位置，并且具有连接至第二放大器的反相输入的第一端和连接至第二放大器的输出的第二端；第三单掷开关，其连接至复位信号并且被配置成基于所述复位信号来处于第一位置或第二位置，并且具有第一端和第二端，所述第一端被配置成当开关处于第一位置时接收输入信号并且当开关处于第二位置时连接至地；第三电容器，其具有连接至第三单掷开关的第二端的第一端和连接至第一放大器的反相输入的第二端；以及第四电容器，其具有连接至第一放大器的输出的第一端和耦接至第二放大器的反相输入的第二端；第五电容器，其具有连接至多个信号处理单元中的第一信号处理单元中的第一放大器的输出的第一端和耦接至多个信号处理单元中的第二信号处理单元中的第二放大器的反相输入的第二端；以及第六电容器，其具有连接至多个信号处理单元中的第二信号处理单元中的第一放大器的输出的第一端和耦接至多个信号处理单元中的第三信号处理单元中的第二放大器的反相输入的第二端。
附图说明
图1是现有技术中已知的开关电容器电路的图。
图2是现有技术中已知的另一开关电容器电路的图。
图3是现有技术中已知的最简单的开关电容器电路——开关电容器电阻器——的图。
图4是根据一个实施方式的信号处理电路的图。
图5是根据另一实施方式的信号处理电路的图。
图6是根据又一实施方式的信号处理电路的图。
图7是根据再一实施方式的信号处理电路的图。
图8是根据又一实施方式的信号处理电路的图。
具体实施方式
本文描述的是在不需要一个或更多个时钟的情况下实现与开关电容器电路的功能类似的功能的信号处理电路。该电路补偿偏移电压，并且在一些配置中还补偿部件中的有限开环增益，因此允许在呈现新的输入或一组输入时该电路基本上立即“计算”由该电路表示的问题的结果。
所述电路通过用去除增益的装置对所述电路进行初始化来进行操作；一旦完成，就向电路施加输入。输入的施加通过网络传播并影响放大器输出的状态，这转而可能影响其他放大器的输出。正是这种传播干扰是电路的期望动作；从输入通过电容器(现在未被配置成电阻器，使得不需要控制时钟)到电路的最终输出的传播是发生的模拟计算。该计算不是由重复时钟进行调解的，而是该计算对应于电路对输入的施加的一次性响应。
在已知技术中，电路网络使信号水平衰减，除非存在有源元件来维持信号水平，例如放大器。然而，有源元件例如以它们的偏移电压的形式引入误差。开关电容器电路可以通过有效地从电容器产生电阻并以特定速率在这些电容器周围进行切换来避免这些偏移。然而，与其他已知电路一样，开关电容器电路需要多个周期来去除这样的偏移并表达其功能；例如，可以有一个或更多个周期进行复位，然后有一个或多更个周期起作用。因此，存在与期望的功能分离的在其中开关电容器电路补偿偏移的操作阶段。
相比之下，在本方法中，信号处理电路基本上立即(经过传播时间)——即在电路的一个操作中——根据新输入来计算结果。此后，放大器复位以等待下一个输入。不存在与操作分离的在其中电路补偿偏移的阶段；相反，操作本身与电路中任何部件的偏移电压无关。
这样做的一个影响是，由于开关电容器电路提供了在时间上的平均值，因此它可以产生本方法不能产生的某些结果，例如正弦波。尽管如此，本方法可以产生开关电容器电路要么根本不能产生要么只能非常困难地产生的许多结果，例如快速傅立叶变换(FFT)，其在存在偏移的情况下可能非常不准确。
本方法改进了另一现有技术电路——电荷分配网络。在一个现有技术示例中，电荷分布数模转换器(DAC)类似地在一个周期内工作以根据输入产生结果，并且在其最简单的实现中不具有有源部件。然而，为了避免信号损失，电荷分布DAC需要放大器来提供电压增益，并且因此再次对放大器的偏移电压敏感。本方法再次对网络内的这样的偏移不敏感。
图4示出了可以根据本方法使用的基本信号处理电路。电路400包括两个“放大器单元”402和404。每个放大器单元包括放大器、开关和电容器。因此，放大器单元402包含放大器U1、开关S1和电容器C1。放大器U1具有连接至地的非反相输入、反相输入和输出。开关S1和电容器C1都连接在放大器U1的输出与反相输入之间。开关1可以断开或闭合；在闭合位置，开关S1使电容器C1短路并从电路400中除去其作用。电路400的另一放大器单元404类似地被构造有放大器U2、开关S2和电容器C2。(本文所示的开关通常是单掷开关，即，仅具有两个位置，在一些情况下断开或闭合，并且在其他情况下进行交替连接。)
当开关S5处于一个位置时，放大器U1的反相输入通过开关S5和电容器C9接收输入信号I1，以及当开关S5处于另一位置时，放大器U1的反相输入连接至地。另一电容器C3将放大器U1的输出连接至放大器U2的反相输入。
每个放大器U1和U2接收控制信号——如下面进一步说明的“复位信号”G——其控制与放大器相关联的开关(即，分别为开关S1和S2)并且还潜在地影响放大器。例如，复位信号G可以使放大器U1和U2的功率水平减小，以便限制电流消耗，尽管这对于电路400的操作不是必需的。(如果不使用放大器中功率水平的这种可选减小，则复位信号G可以仅直接施加至开关S1和S2，而不施加至放大器U1和U2本身。)放大器U1和U2通常是运算放大器。
电容器C3对应于通常为根据已知方法的开关电容器电路中的开关电容器电阻器，但其在本方法中不如此配置。电容器C3的一端连接至放大器U1的输出，以及电容器C3的另一端耦接至放大器U2的反相输入(可能通过开关，如下面进一步说明的)。
电路400使电荷守恒，并且因此去除输入信号通常将导致电路返回到其与信号无关的状态。然而，随着时间的推移，放大器中的偏移值将降低，因此期望具有完全去除偏移值中的任何误差的机制。如由复位信号G控制的相关联的开关S1和放大器U1构成去除增益并使与放大器U1相关联的电容器C1获得定义的且静态的与信号无关的状态的装置；类似的效果适用于电容器C2。
因此，复位信号G被认为是“复位”信号，因为它完全清除了电路已经执行的先前计算。复位信号G不是时钟信号或由时钟驱动，并且不具有预定义的周期性，而是在适于在准备要施加的新问题(即，新的一组输入)时清除电路的时候被激活。
在电路400中，控制输入信号是否到达电容器C9并因此到达放大器U1的开关S5也被示为由复位信号G控制。在一些实施方式中，复位信号G的这个实例可以从控制电路400中的其他开关的复位信号G延迟或提前，以允许一些短的时间间隔以用于放大器的上电或用于类似的考虑。
电路400进行操作以传播具有增益的输入信号，同时保持与放大器的偏移电压无关。虽然这本身可能不是特别有用的结果，但是诸如信号处理电路400的电路的组合可以实现很大的功能。
图5示出了本方法的一个实施方式，其中，各个信号处理电路例如图4的电路400可以互连。可以看出，图5的电路500组合了两个如图4的电路400所示的信号处理电路。第一信号处理电路包含具有图4所示的相关联的开关和电容器的两个放大器U1和U2。第二信号处理电路包含同样具有图4所示的相关联的开关和电容器的两个附加放大器U3和U4。
另外，在电路500中，两个信号处理电路是“交叉耦接的”，即它们是互连的。具体地，不是图4的基本信号处理电路400的一部分的两个附加“互连”电容器用于连接存在于电路500中的两个信号处理电路。电容器C4将第一信号处理电路中的放大器U1的输出耦接至第二信号处理电路中的放大器U4的反相输入，并且电容器C6将第二信号处理电路中的放大器U3的输出耦接至第一信号处理电路中的放大器U2的反相输入。
与图4的电路400中的电容器C3一样，在电路500中，电容器C3、C4、C6和C8对应于在已知方法中将是开关电容器电路中的开关电容器电阻器的装置，但它们在本方法中不如此配置。类似地，与图4中的电容器C1和C2一样，在电路500中，与放大器相关联的电容器(即，电容器C1、C2、C5和C7)的与信号无关的状态也使未切换的电容器C3、C4、C6和C8移动到所定义的状态，因为放大器输入(假设为接地)和它们所连接至的输出也处于所定义的电压。
如上所述，复位信号G控制开关；它不是时钟驱动的信号并且不具有预定义的周期性。控制开关S5和S6的复位信号G的实例可以再次从控制电路500中的其他开关的复位信号G延迟或提前，以允许一些短的时间间隔以用于放大器上电或用于类似原因。
通常，当复位信号G有效时，系统被复位到与信号无关的状态。此时，输入通常也将处于定义的状态；电路500示出它们是接地的，但是这不是必需的，如下面进一步说明的。在去除复位信号G时，施加输入。瞬态在电路500中被感应并通过它传播。每个放大器又在输入信号传播时被输入信号干扰，但是电路500然后将稳定到固定条件。该固定条件——即，将在短时间之后达到的电容器上的不变电荷——是该电路所追求的功能。在已经经过输入瞬态之后，一组电压将出现在放大器的输出处。例如，放大器U2和U4将各自具有固定的输出电压。实现该固定输出电压是电路的期望功能。
即使图5的电路500是本方法的非常简单的实现，也可以使用更加复杂的电路来解决复杂的问题。例如，遵循本文描述的方法但比所示电路复杂得多的网络可以计算信号的快速傅立叶变换(FFT)。这样的网络将具有多个输入，例如表示输入序列的128个输入。当由于该输入序列引起的瞬态通过网络传播时，FFT计算正在进行中。
当瞬态逐渐停止时，一组静态电压将出现在输出上，例如出现在网络的末端(例如图5的电路500中的放大器U2和U4)处的128个放大器输出上。电压的输出序列是输入序列的FFT。(在该示例中，128个输入将表示64个复数量，并且128个输出表示另一组64个复数量；与在FFT中一样，64个输出量是部分冗余的，并且产生32个有用的FFT“窗口(bin)”。
可以在适当的网络中计算FFT和类似的问题，因为将各个信号处理电路(即，图4的电路400的实例)进行互连的电容器(例如图5中的电容器C3、C4、C6和C8)不必全部具有相同的值。每个电容器可以具有不同的值，并且瞬态响应于电容器的相对值通过网络传播。如上所述，电荷在瞬态传播时被重新分布。
对于本领域技术人员而言明显的是，在FFT或其他复杂问题的情况下，由各个信号处理电路(例如图4的电路400)组成的网络可以具有任何期望的复杂度和互连性。还将明显的是，各个信号处理电路不必如图5的电路500所示成对连接，尽管在某些情况下这样的成对连接可能是合适的。
图6示出了本方法的另一实施方式，其中，各个信号处理电路例如图4的电路400可以互连。可以看出，图6的电路600现在组合了三个如图4的电路400所示的信号处理电路。第一信号处理电路包含具有图4所示的相关联的开关和电容器的两个放大器U1和U2。第二信号处理电路包含同样具有图4所示的相关联的开关和电容器的两个附加放大器U3和U4。
如在电路500中那样，电路600中的三个信号处理电路再次互连，但与电路500不同的是连接现在不是成对的。现在，当电容器C4将第一信号处理电路中的放大器U1的输出耦接至第二信号处理电路中的放大器U4的反相输入时，电容器C6将第二信号处理电路中的放大器U3的输出耦接至第三信号处理电路中的放大器U6的反相输入，并且电容器C14将第三信号处理电路中的放大器U5的输出耦接至第一信号处理电路中的放大器U2的反相输入。
在其他实施方式中，电容器C14不需要如电路600中那样耦接第三信号处理电路和第一信号处理电路，而是可以将第三信号处理电路中的放大器U5的输出耦接至第四信号处理电路中的又一放大器的反相输入。根据本文的教导，本领域的技术人员将理解，作为大网络的一部分的任何适当数量的各个信号处理电路(例如图4的电路400)可以以适于解决给定问题的任何方式连接。
电路600中所示的电容器和开关以及复位信号G如以上针对电路400和500所描述的那样起作用，以允许输入信号通过电路600进行传播并实现包括放大器U2、U4和U6的最终输出值的输出状态。
对于本领域的技术人员而言明显的是，多于一个的脉冲或瞬态可以在无需利用复位信号G进行中间复位的情况下被发送通过电路。例如，如果将一组输入采样施加于被配置成解决如上所述的FFT的网络，则FFT输出出现在输出端口上。如果输入随后改变为第二组输入采样，则输出将改变为新的FFT结果。同样不存在任何时钟的调解；复位信号G的功能不同于已知技术中时钟的功能，并且出于这个原因，复位信号G被准确地描述为复位信号。如上所述，该电路使电荷守恒，并且一般而言仅需要由于二阶效应，例如在电容器上累积的漏电流和由例如本领域公知的温度或1/F噪声的变化引起的放大器中的偏移中的漂移，而进行复位。
输入在图4、图5和图6中示出为在复位期间接地，并且通过在复位信号G去除之后不久或在复位信号G去除的同时施加输入来产生瞬态。然而，这不是必需的。输入I1、I2和I3可以在复位信号G有效时被连接，并且此后被连接至地，以便与第一种情况相比产生负脉冲。例如，如果I1和I2是图5中的差分输入，则可以在复位信号G有效时连接反相信号，并且此后连接非反相信号，以便产生仅响应于差分输入而不响应于正常模式输入的瞬态。根据本文的教导，本领域技术人员将认识到，产生输入瞬态的其他装置是可能的。
对于本领域的技术人员而言还将明显的是，虽然图4、图5和图6示出了单端示例，但是其中输入I2是输入I1的反相(这可以可替换地通过将输入I1用作两个输入并反转开关S6的位置的连通性来实现)的差分实施方式是可能的。在一些情况下，差分实施方式实际上是优选的，因为这将允许电容器连接的负系数(负输入产生负电容器系数，其通过去除了电容器C3和C8的差分对中的电容器C4和C6的交叉耦接来实现)。
不需要施加复位G信号的网络功能是可能的，因为网络使电荷守恒。一旦放大器被激活并且积分电容器被初始化，就可以施加各种输入。每个输入在电路中产生其自己的瞬态，并且每个瞬态是独立的。
输入的连续序列的独立性可能是期望的，以便连续序列不相互作用。然而，在一些应用中，可能需要序列间操作。例如，在上述FFT应用中，可能期望返回输入序列的序列的平均FFT。在这样的情况下，可以收集例如第一组64个采样，并且将其作为输入施加至被配置为FFT计算器的本方法。此后不久，可以收集第二组64个采样并将其施加至电路。
由于到目前为止已经描述了本方法，两个输出FFT结果是独立的。在两组采样和两个独立FFT的结果之间不需要复位。然而，可以修改电路以防止输出的独立性，如图7所示。
图7的电路700通过在放大器U2和U4之前分别添加由不同的控制信号——“平均信号”S——控制的开关S7和S8来修改图5的电路500。如果开关S7和S8留在所示的位置(因此意味着平均信号S为低)，则电路如上所述进行操作。然而，如果将开关S7和S8在复位信号G的激活之间与多个输入序列一起使用，则可以通过平均信号S的重复激活来对结果进行平均。(本领域技术人员将理解，诸如S7和S8的开关的使用不限于图5或图7中所示的实施方式，而是可以应用于本文所述的任何数量或配置的信号处理单元。)平均信号S的目的是使电路操作的结果在一定数量的输入上被平均；出于该原因，与复位信号G一样，平均信号S也不是时钟信号，并且不具有预定义的周期性，而是仅在适于使多个输入的结果被平均时才被激活。
例如，在FFT示例中(再次需要比本文所示的更加复杂的网络)，在施加复位信号G且开关控制信号S为低之后，网络将处于所有输出为零的标称状态。然后将第一组采样施加至输入端口；当施加复位信号G时，这将没有影响，因为输入处的开关连接至地。
去除复位信号G允许第一组采样产生传播到输出的瞬态，从而产生第一组输入的FFT。然后激活平均信号S；这不会影响输出，因为瞬态已经通过。
然后去除该组输入，使得网络返回到其标称状态，因为反向瞬态已经传播通过，但是由于平均信号S仍然被激活，因此反向瞬态将不会到达输出。因此，输出仍然是来自第一输入的FFT结果。现在平均信号S被去除，但是因为瞬态已经通过，因此这不影响输出。
现在将第二输入序列施加至输入，并且导致第二瞬态，该第二瞬态通过网络传播并且被添加至电容器C2和C7，电容器C2和C7用作输出积分器。输出现在是两个连续FFT积分的和。
然后将这些步骤重复所需的次数，以对多个连续FFT求和。当这完成时，关闭平均信号S，并且施加复位信号G以清除网络以用于下一组FFT序列。根据本文的教导，本领域的技术人员将理解，用于对多个输入的结果进行平均的平均信号S和相关联的开关的使用不限于FFT的情况，而是可以在其中对结果进行平均是适当的任何情况下使用。
通过使用本方法，由于网络的电荷守恒特性而发生对输出的平均。由于一旦复位信号G被移除，则在创建虚地时放大器的动作确保每个电容器保持其电荷，即，除了到另一电容器之外不存在路径来使任何电容器放电，因此电荷守恒。其结果是整个电路在数学上是线性的；因此，原则上(并且通常在实际中)，可以通过将其视为黑盒并一次一个地运用输入来确定网络中的内容。
然而，在一些应用中，数学上线性的性能可能不是益处；例如，试图将信号分类到某些输出窗口中的电路(例如手写字符识别、语音识别等)基本上是非线性的。对于这样的用途，可以如图8所示修改本发明以包括故意的非线性(有时称为“激活函数”)，该非线性随着输入线性增加而改变元件的响应。
在图8的电路800中，放大器单元中的每一个包含二极管，该二极管类似于每个放大器单元中的开关和电容器将放大器的输出与放大器的反相输入连接。因此，第一放大器单元包含放大器U1、开关S1、电容器C1和二极管D1。二极管D1沿所指示的方向取向。
这些二极管D1、D2、D5和D7给电路800的操作添加了非线性。现在电路使电荷守恒不再真实；相反，如果放大器输出上的电压超过二极管压降，则电容器具有通过二极管的放电路径。这种非线性或激活函数可以是有用的附加，因为其允许神经网络和人工智能技术用于根据本方法制造的电路中。(同样，这样的二极管的使用不限于图5或图8所示的实施方式，而是可以应用于本文所述的任何数量或配置的信号处理单元。)
当然，制作神经网络需要比图8所示的大得多的复杂性，但是电路800展示了所需的所有元件。从神经网络的角度来看，电容器C3、C4、C6和C8是神经网络中的权重，并且放大器U1到U4是神经元。通过使用合适的一组权重，使用本文描述的本方法的网络可以实现模拟神经网络。
通过组合这些特征，可以构造如下信号处理电路，该信号处理电路可以表示要解决的各种问题，并且补偿部件中的有限开环增益和偏移电压，从而允许电路在呈现新的输入或一组输入时立即计算由电路表示的问题的结果。根据本文的教导，本领域技术人员将理解，可以根据这些原理来构造任何期望或适当复杂度的信号处理电路。此外，可以使用本文描述的原理来实现模拟神经网络。
上面已经参考若干实施方式说明了所公开的系统。根据本公开内容，其他实施方式对于本领域技术人员而言是明显的。所描述的方法和装置的某些方面可以容易地使用与以上实施方式中所描述的配置不同的配置来实现，或者结合与以上所描述的元件不同的元件或除以上所描述的元件之外的元件来实现。
例如，如本领域技术人员所充分理解的，根据本文的教导，各种选择对于本领域技术人员而言将是明显的。此外，放大器和相关联的反馈回路、电容器、开关等的示出是示例性的；本领域技术人员将能够选择适合于特定应用的适当类型和数量的元件。
实施方式的这些变化和其他变化旨在被本公开内容所覆盖，本公开内容仅由所附权利要求书限定。

Claims (11)

1.一种信号处理电路，其包括：
第一放大器单元，包括：
第一放大器，其具有非反相输入、反相输入和输出，所述非反相输入连接至地；
第一电容器，其具有连接至所述第一放大器的反相输入的第一端和连接至所述第一放大器的输出的第二端；以及
第一单掷开关，其连接至复位信号并且被配置成基于所述复位信号来处于断开位置或闭合位置，并且具有连接至所述第一放大器的反相输入的第一端和连接至所述第一放大器的输出的第二端；
第二放大器单元，包括：
第二放大器，其具有非反相输入、反相输入和输出，所述非反相输入连接至地；
第二电容器，其具有连接至所述第二放大器的反相输入的第一端和连接至所述第二放大器的输出的第二端；以及
第二单掷开关，其连接至所述复位信号并且被配置成基于所述复位信号来处于断开位置或闭合位置，并且具有连接至所述第二放大器的反相输入的第一端和连接至所述第二放大器的输出的第二端；
第三单掷开关，其连接至所述复位信号并且被配置成基于所述复位信号来处于第一位置或第二位置，并且具有第一端和第二端，所述第一端被配置成当所述第三单掷开关处于所述第一位置时接收输入信号以及当所述第三单掷开关处于所述第二位置时连接至地；
第三电容器，其具有连接至所述第三单掷开关的第二端的第一端和连接至所述第一放大器的反相输入的第二端；以及
第四电容器，其具有连接至所述第一放大器的输出的第一端和耦接至第二放大器的反相输入的第二端，
其中，所述复位信号是非时钟信号。
2.根据权利要求1所述的信号处理电路，其中，所述第一放大器和所述第二放大器是运算放大器。
3.根据权利要求1的信号处理电路，还包括：
第一二极管，其具有连接至所述第一放大器的反相输入的第一端和连接至所述第一放大器的输出的第二端，其中，所述第一二极管允许电流从所述第一放大器的输出流向所述第一放大器的反相输入而不沿相反方向流动；以及
第二二极管，其具有连接至所述第二放大器的反相输入的第一端和连接至所述第二放大器的输出的第二端，其中，所述第二二极管允许电流从所述第二放大器的输出流向所述第二放大器的反相输入而不沿相反方向流动。
4.根据权利要求1所述的信号处理电路，还包括第四单掷开关，所述第四单掷开关连接至平均信号并且被配置成基于所述平均信号来处于第一位置或第二位置，并且具有第一端和第二端，所述第一端连接至所述第四电容器的第二端，并且所述第二端被配置成当所述第四单掷开关处于所述第一位置时连接至所述第二放大器的反相输入，并且当所述第四单掷开关处于所述第二位置时连接至地。
5.一种信号处理电路，其包括：
第一放大器单元，包括：
第一放大器，其具有非反相输入、反相输入和输出，所述非反相输入连接至地；
第一电容器，其具有连接至所述第一放大器的反相输入的第一端和连接至所述第一放大器的输出的第二端；以及
第一单掷开关，其连接至复位信号并且被配置成基于所述复位信号来处于断开位置或闭合位置，并且具有连接至所述第一放大器的反相输入的第一端和连接至所述第一放大器的输出的第二端；
第二放大器单元，包括：
第二放大器，其具有非反相输入、反相输入和输出，所述非反相输入连接至地；
第二电容器，其具有连接至所述第二放大器的反相输入的第一端和连接至所述第二放大器的输出的第二端；以及
第二单掷开关，其连接至所述复位信号并且被配置成基于所述复位信号来处于断开位置或闭合位置，并且具有连接至所述第二放大器的反相输入的第一端和连接至所述第二放大器的输出的第二端；
第三放大器单元，其包括：
第三放大器，其具有非反相输入、反相输入和输出，所述非反相输入连接至地；
第三电容器，其具有连接至所述第三放大器的反相输入的第一端和连接至所述第三放大器的输出的第二端；以及
第三单掷开关，其连接至所述复位信号并且被配置成基于所述复位信号来处于断开位置或闭合位置，并且具有连接至所述第三放大器的反相输入的第一端和连接至所述第三放大器的输出的第二端；
第四放大器单元，包括：
第四放大器，其具有非反相输入、反相输入和输出，所述非反相输入连接至地；
第四电容器，其具有连接至所述第四放大器的反相输入的第一端和连接至所述第四放大器的输出的第二端；以及
第四单掷开关，其连接至所述复位信号并且被配置成基于所述复位信号来处于断开位置或闭合位置，并且具有连接至所述第四放大器的反相输入的第一端和连接至所述第四放大器的输出的第二端；
第五单掷开关，其连接至所述复位信号并且被配置成基于所述复位信号来处于第一位置或第二位置，并且具有第一端和第二端，所述第一端被配置成当所述第五单掷开关处于所述第一位置时接收输入信号并且当所述第五单掷开关处于所述第二位置时连接至地；
第五电容器，其具有连接至所述第五单掷开关的第二端的第一端和连接至所述第一放大器的反相输入的第二端；
第六单掷开关，其连接至复位信号并且被配置成基于所述复位信号来处于第一位置或第二位置，并且具有第一端和第二端，所述第一端被配置成当所述第六单掷开关处于所述第一位置时接收输入信号并且当所述第六单掷开关处于所述第二位置时连接至地；
第六电容器，其具有连接至所述第六单掷开关的第二端的第一端和连接至所述第三放大器的反相输入的第二端；
第七电容器，其具有连接至所述第一放大器的输出的第一端和耦接至所述第二放大器的反相输入的第二端；
第八电容器，其具有连接至所述第三放大器的输出的第一端和耦接至所述第四放大器的反相输入的第二端；
第九电容器，其具有连接至所述第一放大器的输出的第一端和耦接至所述第四放大器的反相输入的第二端；以及
第十电容器，其具有连接至所述第三放大器的输出的第一端和耦接至所述第二放大器的反相输入的第二端，
其中，所述复位信号是非时钟信号。
6.根据权利要求5所述的信号处理电路，其中，所述第一放大器和所述第二放大器是运算放大器。
7.根据权利要求5所述的信号处理电路，还包括：
第一二极管，其具有连接至所述第一放大器的反相输入的第一端和连接至所述第一放大器的输出的第二端，其中，所述第一二极管允许电流从所述第一放大器的输出流向所述第一放大器的反相输入而不沿相反方向流动；
第二二极管，其具有连接至所述第二放大器的反相输入的第一端和连接至所述第二放大器的输出的第二端，其中，所述第二二极管允许电流从所述第二放大器的输出流向所述第二放大器的反相输入而不沿相反方向流动；
第三二极管，其具有连接至所述第三放大器的反相输入的第一端和连接至所述第三放大器的输出的第二端，其中，所述第三二极管允许电流从所述第三放大器的输出流向所述第三放大器的反相输入而不沿相反方向流动；以及
第四二极管，其具有连接至所述第四放大器的反相输入的第一端和连接至所述第四放大器的输出的第二端，其中，所述第四二极管允许电流从所述第四放大器的输出流向所述第四放大器的反相输入而不沿相反方向流动。
8.根据权利要求5所述的信号处理电路，还包括：
第七单掷开关，其连接至平均信号并且被配置成基于所述平均信号来处于第一位置或第二位置，并且具有第一端和第二端，所述第一端连接至所述第七电容器的第二端和所述第十电容器的第二端，以及所述第二端被配置成当所述第七单掷开关处于所述第一位置时连接至所述第二放大器的反相输入并且当所述第七单掷开关处于所述第二位置时连接至地；
第八单掷开关，其连接至所述平均信号并且被配置成基于所述平均信号来处于第一位置或第二位置，并且具有第一端和第二端，所述第一端连接至所述第八电容器的第二端和所述第九电容器的第二端，以及所述第二端被配置成当所述第八单掷开关处于所述第一位置时连接至所述第四放大器的反相输入并且当所述第八单掷开关处于所述第二位置时连接至地。
9.一种信号处理网络，其包括：
多个信号处理单元，每个信号处理单元包括：
第一放大器单元，其包括：
第一放大器，其具有非反相输入、反相输入和输出，所述非反相输入连接至地；
第一电容器，其具有连接至所述第一放大器的反相输入的第一端和连接至所述第一放大器的输出的第二端；以及
第一单掷开关，其连接至复位信号并且被配置成基于所述复位信号来处于断开位置或闭合位置，并且具有连接至所述第一放大器的反相输入的第一端和连接至所述第一放大器的输出的第二端；
第二放大器单元，其包括：
第二放大器，其具有非反相输入、反相输入和输出，所述非反相输入连接至地；
第二电容器，其具有连接至所述第二放大器的反相输入的第一端和连接至所述第二放大器的输出的第二端；以及
第二单掷开关，其连接至所述复位信号并且被配置成基于所述复位信号来处于断开位置或闭合位置，并且具有连接至所述第二放大器的反相输入的第一端和连接至所述第二放大器的输出的第二端；
第三单掷开关，其连接至所述复位信号并且被配置成基于所述复位信号来处于第一位置或第二位置，并且具有第一端和第二端，所述第一端被配置成当所述第三单掷开关处于所述第一位置时接收输入信号并且当所述第三单掷开关处于所述第二位置时连接至地；
第三电容器，其具有连接至所述第三单掷开关的第二端的第一端和连接至所述第一放大器的反相输入的第二端；以及
第四电容器，其具有连接至所述第一放大器的输出的第一端和耦接至所述第二放大器的反相输入的第二端；
第五电容器，其具有连接至所述多个信号处理单元中的第一信号处理单元中的第一放大器的输出的第一端和耦接至所述多个信号处理单元中的第二信号处理单元中的第二放大器的反相输入的第二端；以及
第六电容器，其具有连接至所述多个信号处理单元中的第二信号处理单元中的第一放大器的输出的第一端和耦接至所述多个信号处理单元中的第三信号处理单元中的第二放大器的反相输入的第二端，
其中，所述复位信号是非时钟信号。
10.根据权利要求9所述的信号处理网络，还包括第七电容器，所述第七电容器具有连接至所述多个信号处理单元中的第三信号处理单元中的第一放大器的输出的第一端和耦接至所述多个信号处理单元中的第四信号处理单元中的第二放大器的反相输入的第二端。
11.根据权利要求9所述的信号处理网络，还包括第七电容器，所述第七电容器具有连接至所述多个信号处理单元中的第三信号处理单元中的第一放大器的输出的第一端和耦接至所述多个信号处理单元中的第一信号处理单元中的第二放大器的反相输入的第二端。
CN202080055269.3A 2019-07-29 2020-07-29 无时钟调解的信号处理电路 Active CN114175503B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962880042P 2019-07-29 2019-07-29
US62/880,042 2019-07-29
US16/940,396 2020-07-28
US16/940,396 US10965257B2 (en) 2019-07-29 2020-07-28 Signal processing circuit without clock mediation
PCT/CA2020/051037 WO2021016708A1 (en) 2019-07-29 2020-07-29 Signal processing circuit without clock mediation

Publications (2)

Publication Number Publication Date
CN114175503A CN114175503A (zh) 2022-03-11
CN114175503B true CN114175503B (zh) 2023-04-25

Family

ID=74229079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080055269.3A Active CN114175503B (zh) 2019-07-29 2020-07-29 无时钟调解的信号处理电路

Country Status (4)

Country Link
US (1) US10965257B2 (zh)
CN (1) CN114175503B (zh)
TW (1) TWI813892B (zh)
WO (1) WO2021016708A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11977982B2 (en) * 2020-07-02 2024-05-07 International Business Machines Corporation Training of oscillatory neural networks

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872011A (en) * 1987-04-27 1989-10-03 U.S. Philips Corporation Plural stage switched capacitor integrating digital-to-analog converter
US6768440B1 (en) * 2003-03-28 2004-07-27 Zilog, Inc. Digital-to-analog converters with reduced parasitics and associated methods
CN1832334A (zh) * 2006-04-14 2006-09-13 北京航空航天大学 谐振式传感器积分式放大电路
CN102832904A (zh) * 2012-08-22 2012-12-19 华南理工大学 差分电容网络反馈结构cmos生物医学信号采集器
JP2018060887A (ja) * 2016-10-04 2018-04-12 ローム株式会社 半導体集積回路装置及びそのスクリーニング方法並びにオペアンプ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9302881D0 (en) * 1993-02-12 1993-03-31 Pilkington Micro Electronics Programmable switched capacitor circuit
US6061009A (en) * 1998-03-30 2000-05-09 Silicon Laboratories, Inc. Apparatus and method for resetting delta-sigma modulator state variables using feedback impedance
US6326818B1 (en) * 1999-03-16 2001-12-04 Ess Technology, Inc. Delta-sigma sample and hold
JP2010283745A (ja) * 2009-06-08 2010-12-16 Toshiba Corp アナログデジタル変換回路及び光結合型絶縁回路
US8217819B2 (en) * 2010-11-08 2012-07-10 Himax Technologies Limited Multiplying DAC and a method thereof
US8599053B2 (en) * 2010-12-22 2013-12-03 Microchip Technology Incorporated Switched-capacitance gain amplifier with improved input impedance
KR101814661B1 (ko) * 2011-11-29 2018-01-05 삼성전자주식회사 연산 증폭기 회로, 이를 포함하는 이미지 센서, 및 연산 증폭기의 주파수 응답 보상 방법
JP6518322B2 (ja) * 2015-04-22 2019-05-22 オリンパス株式会社 半導体装置
US9813035B2 (en) * 2015-11-02 2017-11-07 Analog Devices, Inc. Gain enhancement using advanced correlated level shifting
TWI641213B (zh) * 2017-09-05 2018-11-11 瑞昱半導體股份有限公司 放大器與其重置方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872011A (en) * 1987-04-27 1989-10-03 U.S. Philips Corporation Plural stage switched capacitor integrating digital-to-analog converter
US6768440B1 (en) * 2003-03-28 2004-07-27 Zilog, Inc. Digital-to-analog converters with reduced parasitics and associated methods
CN1832334A (zh) * 2006-04-14 2006-09-13 北京航空航天大学 谐振式传感器积分式放大电路
CN102832904A (zh) * 2012-08-22 2012-12-19 华南理工大学 差分电容网络反馈结构cmos生物医学信号采集器
JP2018060887A (ja) * 2016-10-04 2018-04-12 ローム株式会社 半導体集積回路装置及びそのスクリーニング方法並びにオペアンプ

Also Published As

Publication number Publication date
US10965257B2 (en) 2021-03-30
TW202123604A (zh) 2021-06-16
TWI813892B (zh) 2023-09-01
CN114175503A (zh) 2022-03-11
WO2021016708A1 (en) 2021-02-04
US20210036665A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
Singh et al. VDCC-based memcapacitor/meminductor emulator and its application in adaptive learning circuit
Tsividis Analysis of switched capacitive networks
Fouda et al. Generalized analysis of symmetric and asymmetric memristive two-gate relaxation oscillators
Biolek et al. Analog emulator of genuinely floating memcapacitor with piecewise-linear constitutive relation
CN114175503B (zh) 无时钟调解的信号处理电路
CN108846215B (zh) 一种极简的浮地荷控忆阻器电路仿真模型
KR100219036B1 (ko) 저전압형 모스펫 콘트롤링 곱셈기
Li et al. Synaptic memcapacitor bridge synapses
Alharbi et al. A new simple emulator circuit for current controlled memristor
Srivyshnavi et al. A current mode Schmitt trigger based on current differencing transconductance amplifier
Celma et al. A transformation method for equivalent infinite-gain op amp to unity-gain CCII networks
Goyal et al. CCII and RC fractance based fractional order current integrator
WO1981001779A1 (en) Switched-capacitor elliptic filter
Setoudeh et al. A new design and implementation of the floating-type charge-controlled memcapacitor emulator
Felderhoff Simulation of nonlinear circuits with period doubling and chaotic behavior by wave digital filter principles
Komanapalli et al. Operational transresistance amplifier based Wienbridge oscillator and its harmonic analysis
Jain et al. New modified voltage differencing voltage transconductance amplifier (MVDVTA) based meminductor emulator and its applications
Tapashetti et al. Design and simulation of op amp integrator and its applications
Bahgat et al. Memristor-based mono-stable oscillator
Yenkar et al. Double current controlled differential voltage dual output current conveyor and its applications
Sotner et al. Electronically linearly voltage controlled second-order harmonic oscillator with multiples of π/4 phase shifts
Gupta et al. Grounded meminductor emulator using operational amplifier-based generalized impedance converter and its application in high pass filter
Maheswari et al. Z-copy current differencing buffered amplifier based schmitt trigger circuit without passive components
RU2325664C2 (ru) Интегральный частотно-импульсный преобразователь
Raj et al. Emulation of novel floating and tunable Multimem-Elements circuit and its application

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant