TWI813481B

TWI813481B - 用來測試具有除錯功能之晶片上時脈控制器的測試裝置

Info

Publication number: TWI813481B
Application number: TW111140526A
Authority: TW
Inventors: 永昇平; 薛培英
Original assignee: 瑞昱半導體股份有限公司
Priority date: 2022-10-25
Filing date: 2022-10-25
Publication date: 2023-08-21
Also published as: US20240133950A1

Abstract

一種測試裝置用來測試具有一除錯功能的一晶片上時脈控制器。該測試裝置包含一掃描鏈與一測試電路。該掃描鏈包含N個正反器電路。任一正反器電路先儲存一第一輸入訊號作為一儲存訊號，然後依據一輸入時脈儲存一第二輸入訊號作為該儲存訊號或者依據該輸入時脈保留目前的儲存訊號，接著輸出該儲存訊號。基於該第一與第二輸入訊號的值不同，該儲存訊號的值可指出該任一正反器電路是否在測試設定下依據該輸入時脈儲存該第二輸入訊號或保留目前的儲存訊號，從而指出用於傳輸該輸入時脈的受測電路是否正常運作。該測試電路依據該測試設定輸出一觀察時脈與一獨立時脈的其中之一作為該輸入時脈，其中該觀察時脈來自於該晶片上時脈控制器。

Description

用來測試具有除錯功能之晶片上時脈控制器的測試裝置

本發明是關於測試裝置，尤其是關於用來測試晶片上時脈控制器的測試裝置。

申請人的美國專利（專利號：US 10,605,861 B2）揭露一種積體電路測試裝置。然而，若該積體電路測試裝置本身不正常運作（例如：基於設定錯誤、設計錯誤或製造瑕疵，該積體電路測試裝置迫使它的晶片時脈控制器僅能輸出用於實現一除錯功能的一低速時脈），包含該積體電路測試裝置的產品可能會面臨客退（return merchandise authorization (RMA)）問題。

本揭露的目的之一在於提供一種測試裝置，以測試具有一除錯功能之一晶片上時脈控制器，從而避免先前技術的問題。

本揭露之測試裝置的一實施例用來測試一晶片上時脈控制器。該實施例包含一掃描鏈與一測試電路。該掃描鏈包含N個正反器電路，其中該N為一正整數。該N個正反器電路的一第K正反器電路包含一第K輸入切換器以及一第K正反器，其中該K為不大於該N的一正整數。該第K輸入切換器用來依據一掃描致能（scan enable (SEN)）訊號輸出一輸入訊號，其中該輸入訊號為一第一輸入訊號與一第二輸入訊號的其中之一。該第K正反器用來依據一輸入時脈輸出一儲存訊號作為一第K輸出訊號，其中該儲存訊號為該第一輸入訊號與該第二輸入訊號的其中之一。該測試電路包含N個選擇電路。該N個選擇電路耦接該N個正反器電路，其中該N個選擇電路的一第K選擇電路對應該第K正反器電路。該第K選擇電路包含：一第K時脈切換器，用來依據一選擇訊號輸出一第K觀察時脈與一獨立時脈的其中之一作為該輸入時脈給該第K正反器，其中在一除錯電路測試模式下，該選擇訊號由該SEN訊號決定，該第K觀察時脈來自於該晶片上時脈控制器的一第K晶片上時脈電路。基於上述，該第K輸入切換器先依據該SEN訊號的一第一訊號值輸出該第一輸入訊號，使得該第K正反器依據該輸入時脈儲存該第一輸入訊號作為該儲存訊號，此時該第一輸入訊號的值為一第一輸入值；然後，該第K輸入切換器依據該SEN訊號的一第二訊號值輸出該第二輸入訊號，此時該第K正反器依據該輸入時脈儲存該第二輸入訊號作為該儲存訊號或保留該第一輸入訊號作為該儲存訊號，該第二輸入訊號的值為一第二輸入值不同於該第一輸入值；接下來，該第K正反器的該第K輸出訊號的值（亦即：該第一輸入值或該第二輸入值）指出該輸入時脈是否依據測試設定觸發或不觸發該第K正反器，從而指出用於傳輸該輸入時脈的一或多個受測電路是否正常運作。

本揭露之測試裝置的另一實施例用來測試一晶片上時脈控制器。該實施例包含一掃描鏈與一測試電路。該掃描鏈包含N個正反器電路。該N個正反器電路的任一正反器電路用來先儲存一第一輸入訊號作為一儲存訊號，然後依據一輸入時脈儲存一第二輸入訊號作為該儲存訊號或保留該第一輸入訊號作為該儲存訊號，接著輸出該儲存訊號，其中該N為正整數。由於該第一輸入訊號的值不同於該第二輸入訊號的值，該儲存訊號的值可指出該任一正反器電路是否在測試設定下依據該輸入時脈儲存該第二輸入訊號或保留該第一輸入訊號，從而指出用於傳輸該輸入時脈的一或多個受測電路是否正常運作。該測試電路包含N個選擇電路，該N個選擇電路對應該N個正反器電路。該N個選擇電路的任一選擇電路用來依據該測試設定輸出一觀察時脈與一獨立時脈的其中之一作為該輸入時脈，以輸出該輸入時脈給該任一選擇電路所對應的該N個正反器電路之一，其中該觀察時脈來自於該晶片上時脈控制器。

有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

本說明書揭露一種測試裝置。該測試裝置能夠測試具有一除錯功能的一晶片上時脈控制器（on-chip clock controller），以發現該除錯功能是否有問題。然而，無論該晶片上時脈控制器是否具有該除錯功能，本揭露的測試裝置都能用來測試該晶片上時脈控制器是否能正確地傳輸一時脈。

圖1顯示本揭露之測試裝置的一實施例。圖1的測試裝置100用來測試一晶片上時脈控制器，該晶片上時脈控制器的一實施例見於申請人的美國專利（專利號：US 10,605,861 B2），其細節在此省略。測試裝置100包含一掃描鏈110、一測試電路120、一暫存器（register）130以及一或閘（OR gate）140，並可選擇性地包含該晶片上時脈控制器。依實施需求，暫存器130可獨立於測試裝置100外。依測試需求，或閘140可省略。

請參閱圖1。掃描鏈110包含N個正反器電路112，其中該N為正整數。當該N大於一時，N個正反器電路112（例如：第一正反器電路112、第二正反器電路112、…、第N正反器電路112）串接（cascaded），因此，一第X正反器電路112的輸出為一第(X+1)正反器電路112的輸入，該X為小於該N的正整數。任一正反器電路112（後稱第K正反器電路112，其中該K為不大於該N的正整數，第K正反器電路的輸入時脈為CLK _{IN_Kth}）用來依序執行下列操作：載入操作：依據一輸入時脈CLK _{IN_Kth}（後稱CLK _{IN_Kth}）儲存一第一輸入訊號S _IN（後稱S _IN）作為一儲存訊號，此時CLK _{IN_Kth}的頻率（後稱 f _{CLK_IN}）大於零。值得注意的是，S _IN是一可控訊號。另值得注意的是，第X正反器電路112的輸出為第(X+1)正反器電路112的第一輸入訊號S _IN。測試操作：依據CLK _{IN_Kth}儲存一第二輸入訊號D _IN（後稱D _IN）作為該儲存訊號，或依據CLK _{IN_Kth}保留S _IN作為該儲存訊號；此時，在正常情況下， f _{CLK_IN}大於零以儲存D _IN或者 f _{CLK_IN}為零以保留S _IN，這視測試設定而定。值得注意的是，S _IN的值（例如：0）不同於D _IN的值（例如：1）。值得注意的是，當本說明書提到某一訊號或其值為1/0時，這表示該訊號或其值會被接收該訊號的電路視為1/0，該訊號的格式（例如：位元數）可依實施需求而定。判斷操作：輸出該儲存訊號作為一第K輸出訊號。若在該測試設定下， f _{CLK_IN}在上述測試操作的期間不應為零，但該第K輸出訊號為S _IN，這表示用於傳輸CLK _{IN_Kth}的一或多個受測電路不正常運作。類似地，若在該測試設定下， f _{CLK_IN}在上述測試操作的期間應為零，但該第K輸出訊號為D _IN，這表示用於傳輸CLK _{IN_Kth}的一或多個受測電路不正常運作。值得注意的是，N個正反器電路112可被重置（未顯示於圖），但這部分不在本揭露的討論範圍內。

請參閱圖1。測試電路120包含N個選擇電路122，其以一預定方式（例如：一對一方式）耦接N個正反器電路112。任一選擇電路122（後稱第K選擇電路122）用來依據前述測試設定輸出一第K觀察時脈CLK _Kth（後稱CLK _Kth）與一獨立時脈CLK _IND（後稱CLK _IND）的其中之一作為CLK _{IN_Kth}，其中當K=1、2、…或N時，CLK _Kth=CLK _1st、CLK _2nd、…或CLK _Nth，CLK _Kth來自於前述晶片上時脈控制器的一第K晶片上時脈電路（K ^thon-chip clocking circuit (K ^thOCC)），而CLK _IND獨立於CLK _Kth。進一步而言，在該測試設定下，若在前述測試操作的期間CLK _Kth的頻率（後稱 f _{CLK_Kth}）應大於零、CLK _IND的頻率（後稱 f _{CLK_IND}）為零以及第K選擇電路122應輸出CLK _Kth作為CLK _{IN_Kth}，當前述第K輸出訊號為S _IN時，這表示該K ^thOCC中用來傳輸CLK _Kth的受測電路不正常運作或者第K選擇電路122不正常運作，導致頻率為零的一非預期時脈作為CLK _{IN_Kth}。類似地，在該測試設定下，若在前述測試操作的期間 f _{CLK_Kth}應為零、 f _{CLK_IND}為零以及第K選擇電路122應輸出CLK _Kth，當前述第K輸出訊號為D _IN時，這表示該K ^thOCC中用來傳輸CLK _Kth的受測電路不正常運作，導致頻率不為零的一非預期時脈作為CLK _{IN_Kth}。

請參閱圖1。暫存器130是已知或自行開發的暫存器，用來提供D _IN。

請參閱圖1。或閘140是已知或自行開發的或閘，用來接收一觀察禁能訊號Obv _DIS（後稱Obv _DIS）與一掃描致能訊號SEN（後稱SEN），並據以輸出一選擇訊號SE；更明確地說，當Obv _DIS與SEN的任一訊號為1時，該選擇訊號SE為1。該選擇訊號SE用來指示前述第K選擇電路122輸出CLK _Kth（例如：當SE=0時）或CLK _IND（例如：當SE=1時）。

承前所述，圖1的測試裝置100可運作於一除錯電路測試模式，也可選擇性地運作於一正常測試模式。該除錯電路測試模式用來測試前述晶片上時脈控制器中的受測電路以及測試電路120中的受測電路是否正常運作；該正常測試模式用來測試或閘140本身以及測試電路120中的受測電路是否正常運作。在該除錯電路測試模式下，為了讓第K選擇電路122依據或閘140的輸出（亦即：該選擇訊號SE）選擇性地輸出CLK _Kth或CLK _IND，Obv _DIS應適當地被設定（例如：設為0），以避免限制或閘140的輸出，此時，或閘140的輸出是由SEN決定，其意味著該選擇訊號SE相當於SEN，其中SEN的值可為一第一訊號值（例如：在前述載入操作與判斷操作的期間，SEN=1）或一第二訊號值（例如：在前述測試操作的期間，SEN=0）。在該正常測試模式下，為了要讓第K選擇電路122輸出CLK _IND而非CLK _Kth，Obv _DIS應適當地被設定（例如：設為1），以強制或閘140的輸出（亦即：該選擇訊號SE）指示第K選擇電路122輸出CLK _IND。

圖2顯示第K正反器電路112與第K選擇電路122的一實施例。如圖2所示，第K正反器電路112包含一第K輸入切換器210（例如：多工器）以及一第K正反器220（例如：D型正反器）；第K選擇電路122包含一第K時脈切換器230（例如：多工器）。第K輸入切換器210用來依據前述SEN輸出一正反器輸入訊號FF _IN（後稱FF _IN）給第K正反器220，其中FF _IN為前述S _IN與D _IN的其中之一。第K時脈切換器230用來依據前述選擇訊號SE，輸出前述CLK _{IN_Kth}給第K正反器220，其中CLK _{IN_Kth}為前述CLK _Kth（例如：當SE=0時）或前述CLK _IND（例如：當SE=1時）。

圖1的測試裝置100可包含前述晶片上時脈控制器。該晶片上時脈控制器可包含N個晶片上時脈電路，該N個晶片上時脈電路以一預定方式（例如：一對一方式）耦接該N個選擇電路，並包含前述K ^thOCC。

圖3顯示該K ^thOCC的一實施例。圖3的K ^thOCC 300包含一除錯電路310與一脈波產生器320。除錯電路310包含一多工器312。多工器312用來依據一除錯致能訊號Debug _EN（後稱Debug _EN），輸出一鎖相迴路時脈CLK _PLL（後稱CLK _PLL）與一穩定時脈CLK _EXT（後稱CLK _EXT）的其中之一作為前述CLK _Kth。若多工器312正常運作：當Debug _EN=0時，多工器312輸出CLK _PLL；當Debug _EN=1時，多工器312輸出CLK _EXT。脈波產生器320用來接收CLK _Kth與CLK _EXT，並據以輸出一第K測試時脈TCLK _KTH給一受測電路（未顯示於圖），以測試該受測電路。本領域具有通常知識者可依申請人的美國專利（專利號：US 10,605,861 B2）瞭解脈波產生器320的細節。

圖4顯示該K ^thOCC的另一實施例。圖4的K ^thOCC 400包含一除錯電路410與一脈波產生器420，其中脈波產生器420相同於或相仿於前述脈波產生器320。除錯電路410包含一第一多工器412、一除頻器414以及一第二多工器416。第一多工器412用來依據Debug _EN的第一位元（後稱Debug _{EN_b1}），輸出CLK _PLL與CLK _EXT的其中之一作為一選擇時脈CLK _SE（後稱CLK _SE）。若第一多工器412正常運作：當Debug _{EN_b1}為0時，第一多工器412輸出CLK _PLL；當Debug _{EN_b1}為1時，第一多工器412輸出CLK _EXT。除頻器414為一已知/自行開發的除頻器，用來依據CLK _PLL產生M個除頻時脈（未顯示於圖），並輸出該M個除頻時脈的一除頻時脈CLK _{PLL_DIV}（後稱CLK _{PLL_DIV}），其中該M為正整數。當該M大於一時，除頻器414包含一多工器（未顯示於圖），該多工器依據Debug _{EN_b1}選擇並輸出該M個除頻時脈中的CLK _{PLL_DIV}。如何選擇除頻時脈CLK _{PLL_DIV}不在本揭露的討論範圍內。第二多工器416用來依據Debug _EN的第二位元（後稱Debug _{EN_b2}），輸出第一多工器412的輸出時脈CLK _SE與CLK _{PLL_DIV}的其中之一作為CLK _Kth。若第二多工器416正常運作：當Debug _{EN_b2}為0時，第二多工器416輸出CLK _SE；當Debug _{EN_b2}為1時，第二多工器416輸出CLK _{PLL_DIV}。

請參閱圖1~3。於一實作範例中，在前述除錯電路測試模式下，圖1的測試裝置100用來測試圖3的K ^thOCC 300。本實作範例中，前述測試設定包含：Debug _EN為0；Obv _DIS為0；S _IN為0；D _IN為1；CLK _PLL為自由運行時脈，其頻率 f _{CLK_PLL}大於零，並可依實施需求而定；以及CLK _EXT的頻率（後稱 f _{CLK_EXT}）為零。基於該測試設定： (1) 若K ^thOCC 300的多工器312正常運作，多工器312輸出CLK _PLL作為CLK _Kth，如圖5a所示，其中CLK _PLL以脈衝波表示。 (2) 若K ^thOCC 300的多工器312不正常運作，多工器312輸出CLK _EXT作為CLK _Kth，如圖6a所示，其中CLK _EXT以直流準位表示。 (3) 因Obv _DIS為0，或閘140的輸出（亦即：該選擇訊號SE）相當於SEN。 (4) 按照前述載入操作、測試操作與判斷操作的順序（後稱預設操作順序），SEN依序被設為1（在該載入操作的期間）、0（在該測試操作的期間）與1（在該判斷操作的期間）。 (5) 按照該預設操作順序，第K輸入切換器210依據SEN，依序輸出S _IN、D _IN與S _IN給第K正反器220。 (6) 按照該預設操作順序，CLK _IND依序被設為自由運行時脈（free running clock）（ f _{CLK_IND}＞0）、頻率為零的訊號（ f _{CLK_IND}=0）以及自由運行時脈（ f _{CLK_IND}＞0）。 (7) 若第K時脈切換器230正常運作，第K時脈切換器230會依據該選擇訊號SE（亦即：SEN），按照該預設操作順序輸出CLK _IND、CLK _Kth與CLK _IND作為CLK _{IN_Kth}，以使第K正反器220依序執行：依據CLK _{IN_Kth}儲存S _IN作為該儲存訊號（此時，SE=1，CLK _{IN_Kth}=CLK _IND，且 f _{CLK_IND}＞0）；依據CLK _{IN_Kth}儲存D _IN作為該儲存訊號（此時，SE=0，多工器312正常運作，CLK _{IN_Kth}=CLK _Kth=CLK _PLL，且 f _{CLK_PLL}＞0）如圖5b所示，或依據CLK _{IN_Kth}保留S _IN作為該儲存訊號（此時，SE=0，多工器312不正常運作，CLK _{IN_Kth}=CLK _Kth=CLK _EXT，且 f _{CLK_EXT}=0）如圖6b所示；以及依據CLK _{IN_Kth}輸出該儲存訊號作為該第K輸出訊號（此時，SE=1，CLK _{IN_Kth}=CLK _IND，且 f _{CLK_IND}＞0）。 (8) 若第K時脈切換器230不正常運作而只能輸出CLK _IND作為CLK _{IN_Kth}，第K正反器220會按照該預設操作順序執行：依據CLK _{IN_Kth}儲存S _IN作為該儲存訊號（此時，SE=1，CLK _{IN_Kth}=CLK _IND，且 f _{CLK_IND}＞0）；依據CLK _{IN_Kth}保留S _IN作為該儲存訊號（此時，SE=0，CLK _{IN_Kth}=CLK _IND，且 f _{CLK_IND}=0）如圖6c所示；以及依據CLK _{IN_Kth}輸出該儲存訊號作為該第K輸出訊號（此時，SE=1，CLK _{IN_Kth}=CLK _IND，且 f _{CLK_IND}＞0）。據上所述，當多工器312與第K時脈切換器230都正常運作時，該第K輸出訊號是D _IN；當多工器312與第K時脈切換器230的任一個不正常運作時，該第K輸出訊號是S _IN。值得注意的是，在不影響上述測試之功能的前提下，該測試設定及/或任一時脈之頻率的設定是可調整的，或可具有可容忍的誤差。

請參閱圖1-2與圖4。於一實作範例中，在前述除錯電路測試模式的一第一測試流程下，圖1的測試裝置100用來測試圖4的K ^thOCC 400。本實作範例中，前述測試設定包含：Debug _EN的第一與第二位元均為0；Obv _DIS為0；S _IN為0；D _IN為1；CLK _PLL為自由運行時脈；以及CLK _EXT的頻率（後稱 f _{CLK_EXT}）為零。基於該測試設定： (1) 若K ^thOCC 400的第一多工器412正常運作，第二多工器416正常運作，並輸出CLK _PLL作為CLK _Kth，如圖7所示。 (2) 若K ^thOCC 400的第一多工器412不正常運作，第二多工器416正常運作，並輸出CLK _EXT作為CLK _Kth，如圖8所示。 (3) 因Obv _DIS為0，或閘140的輸出（亦即：該選擇訊號SE）相當於SEN。 (4) 按照該預設操作順序，SEN依序被設為1、0與1。 (5) 按照該預設操作順序，第K輸入切換器210依據SEN，依序輸出S _IN、D _IN與S _IN給第K正反器220。 (6) 按照該預設操作順序，CLK _IND依序被設為自由運行時脈（ f _{CLK_IND}＞0）、頻率為零的訊號（ f _{CLK_IND}=0）以及自由運行時脈（ f _{CLK_IND}＞0）。 (7) 若第K時脈切換器230正常運作，第K時脈切換器230依據該選擇訊號SE（亦即：SEN），按照該預設操作順序輸出CLK _IND、CLK _Kth與CLK _IND作為CLK _{IN_Kth}，以使第K正反器220依序執行：依據CLK _{IN_Kth}儲存S _IN作為該儲存訊號（此時，SE=1，CLK _{IN_Kth}=CLK _IND，且 f _{CLK_IND}＞0）；依據CLK _{IN_Kth}儲存D _IN作為該儲存訊號（此時，SE=0，第一多工器412正常運作，CLK _{IN_Kth}=CLK _Kth=CLK _PLL，且 f _{CLK_PLL}＞0）如圖5b所示，或依據CLK _{IN_Kth}保留S _IN作為該儲存訊號（此時，SE=0，第一多工器412不正常運作，CLK _{IN_Kth}=CLK _Kth=CLK _EXT，且 f _{CLK_EXT}=0）如圖6b所示；以及依據CLK _{IN_Kth}輸出該儲存訊號作為該第K輸出訊號（此時，SE=1，CLK _{IN_Kth}=CLK _IND，且 f _{CLK_IND}＞0）。 (8) 若第K時脈切換器230不正常運作而只能輸出CLK _IND作為CLK _{IN_Kth}，第K正反器220會依序執行：依據CLK _{IN_Kth}儲存S _IN作為該儲存訊號（此時，SE=1，CLK _{IN_Kth}=CLK _IND，且 f _{CLK_IND}＞0）；依據CLK _{IN_Kth}保留S _IN作為該儲存訊號（此時，SE=0，CLK _{IN_Kth}=CLK _IND，且 f _{CLK_IND}=0）如圖6c所示；以及依據CLK _{IN_Kth}輸出該儲存訊號作為該第K輸出訊號（此時，SE=1，CLK _{IN_Kth}=CLK _IND，且 f _{CLK_IND}＞0）。據上所述，當第一多工器412與第K時脈切換器230都正常運作時，該第K輸出訊號是D _IN；當第一多工器412與第K時脈切換器230的任一個不正常運作時，該第K輸出訊號是S _IN。

請參閱圖1-2與圖4。於一實作範例中，在前述除錯電路測試模式的一第二測試流程下，圖1的測試裝置100用來測試圖4的K ^thOCC 400。由於在前述第一測試流程下，K ^thOCC 400的第一多工器412以及第K時脈切換器230已被測試，因此，在該第二測試流程下，K ^thOCC 400的第二多工器416為受測電路。本實作範例中，前述測試設定包含：Debug _{EN_b1}與Debug _{EN_b2}分別為1與0；Obv _DIS為0；S _IN為0；D _IN為1；CLK _PLL為自由運行時脈；以及CLK _EXT的頻率（後稱 f _{CLK_EXT}）為零。基於該測試設定： (1) 第一多工器412正常運作。若第二多工器416正常運作，第二多工器416輸出CLK _EXT作為CLK _Kth，如圖9a所示。 (2) 第一多工器412正常運作。若第二多工器416不正常運作，第二多工器416輸出CLK _PLL的除頻時脈CLK _{PLL_DIV}作為CLK _Kth，如圖10a所示。 (3) 因Obv _DIS為0，或閘140的輸出（亦即：該選擇訊號SE）相當於SEN。 (4) 按照該預設操作順序，SEN依序被設為1、0與1。 (5) 按照該預設操作順序，第K輸入切換器210依據SEN，依序輸出S _IN、D _IN與S _IN給第K正反器220。 (6) 按照該預設操作順序，CLK _IND依序被設為自由運行時脈（ f _{CLK_IND}＞0）、頻率為零的訊號（ f _{CLK_IND}=0）以及自由運行時脈（ f _{CLK_IND}＞0）。 (7) 第K時脈切換器230正常運作，因此，第K時脈切換器230依據該選擇訊號SE（亦即：SEN），按照該預設操作順序輸出CLK _IND、CLK _Kth與CLK _IND作為CLK _{IN_Kth}，使第K正反器220依序執行：依據CLK _{IN_Kth}儲存S _IN作為該儲存訊號（此時，SE=1，CLK _{IN_Kth}=CLK _IND，且 f _{CLK_IND}＞0）；依據CLK _{IN_Kth}保留S _IN作為該儲存訊號（此時，SE=0，第二多工器416正常運作，CLK _{IN_Kth}=CLK _Kth=CLK _EXT，且 f _{CLK_EXT}=0）如圖9b所示，或依據CLK _{IN_Kth}儲存D _IN作為該儲存訊號（此時，SE=0，第二多工器416不正常運作，CLK _{IN_Kth}=CLK _Kth=CLK _{PLL_DIV}，且 f _{CLK_PLL}＞0）如圖10b所示；以及依據CLK _{IN_Kth}輸出該儲存訊號作為該第K輸出訊號（此時，SE=1，CLK _{IN_Kth}=CLK _IND，且 f _{CLK_IND}＞0）。據上所述，當第二多工器416正常運作時，該第K輸出訊號是S _IN；當第二多工器416不正常運作時，該第K輸出訊號是D _IN。

請參閱圖1~4。於一實作範例中，在前述正常測試模式下，圖1的測試裝置100用來測試本身的或閘140與測試電路120。本實作範例中，前述測試設定包含：圖3的Debug _EN為0（或圖4的Debug _EN的第一與第二位元均為0）；Obv _DIS為1；S _IN為0；D _IN為1；CLK _PLL為自由運行時脈；以及CLK _EXT的頻率（後稱 f _{CLK_EXT}）為零。基於該測試設定： (1) K ^thOCC 300（或K ^thOCC 400）正常運作，以輸出CLK _PLL作為CLK _Kth，如圖5a（或圖7）所示。 (2) 因Obv _DIS為1：若或閘140正常運作，或閘140的輸出（亦即：該選擇訊號SE）相當於Obv _DIS（亦即：1）；若或閘140不正常運作，或閘140的輸出（亦即：該選擇訊號SE）為0。 (3) 按照前述載入操作、測試操作與判斷操作的順序（後稱預設操作順序），SEN依序被設為1、0與1。 (4) 按照該預設操作順序，第K輸入切換器210依據SEN，依序輸出S _IN、D _IN與S _IN給第K正反器220。 (5) 按照該預設操作順序，CLK _IND依序被設為自由運行時脈（此時 f _{CLK_IND}＞0）、頻率為零的訊號（此時 f _{CLK_IND}=0）以及自由運行時脈（此時 f _{CLK_IND}＞0）。 (6) 若第K時脈切換器230與或閘140都正常運作，第K時脈切換器230會依據Obv _DIS輸出CLK _IND作為CLK _{IN_Kth}，使得第K正反器220依序執行：依據CLK _{IN_Kth}儲存S _IN作為該儲存訊號（此時，SE=1，CLK _{IN_Kth}=CLK _IND，且 f _{CLK_IND}＞0）；依據CLK _{IN_Kth}保留S _IN作為該儲存訊號（此時，SE=0，CLK _{IN_Kth}=CLK _IND，且 f _{CLK_IND}=0）；以及依據CLK _{IN_Kth}輸出該儲存訊號作為該第K輸出訊號（此時，SE=1，CLK _{IN_Kth}=CLK _IND，且 f _{CLK_IND}＞0）。 (7) 若第K時脈切換器230不正常運作（亦即：第K時脈切換器230未依據Obv _DIS輸出CLK _IND，而是輸出CLK _Kth（亦即：CLK _PLL）作為CLK _{IN_Kth}）或者或閘140不正常運作（亦即：或閘140輸出0作為該選擇訊號SE，使得第K時脈切換器230輸出CLK _Kth作為CLK _{IN_Kth}），第K正反器220會依序執行：依據CLK _{IN_Kth}儲存S _IN作為該儲存訊號（此時，SE=1，CLK _{IN_Kth}=CLK _KTH=CLK _PLL，且 f _{CLK_PLL}＞0）；依據CLK _{IN_Kth}儲存D _IN作為該儲存訊號（此時，SE=0，CLK _{IN_Kth}=CLK _Kth=CLK _PLL）；以及依據CLK _{IN_Kth}輸出該儲存訊號作為該第K輸出訊號（此時，SE=1，CLK _{IN_Kth}=CLK _Kth=CLK _PLL）。據上所述，當或閘140或第K時脈切換器230正常運作時，該第K輸出訊號是S _IN；當或閘140或第K時脈切換器230的任一個不正常運作時，該第K輸出訊號是D _IN。

值得注意的是，在實施為可能的前提下，本技術領域具有通常知識者可選擇性地實施前述任一實施例中部分或全部技術特徵，或選擇性地實施前述複數個實施例中部分或全部技術特徵的組合，以增加本發明之實施的彈性。

綜上所述，本揭露之測試裝置能夠測試具有一除錯功能的一晶片上時脈控制器，以發現該除錯功能是否有問題。此外，本揭露之測試裝置能夠自我測試。

雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

100:測試裝置 110:掃描鏈 112:正反器電路 120:測試電路 122:選擇電路 130:暫存器 140:或閘 S _IN:第一輸入訊號 D _IN:第二輸入訊號 SEN:掃描致能訊號 CLK _{IN_Kth}:第K正反器的輸入時脈 CLK _1st~CLK _Nth:觀察時脈 CLK _IND:獨立時脈 Obv _DIS:觀察禁能訊號 SE:選擇訊號 210:第K輸入切換器 220:第K正反器 230:第K時脈切換器 CLK _Kth:第K觀察時脈 300:第K晶片上時脈電路 310:除錯電路 312:多工器 320:脈波產生器 Debug _EN:除錯致能訊號 CLK _PLL:鎖相迴路時脈 CLK _EXT:穩定時脈 TCLK _KTH:第K測試時脈 400:第K晶片上時脈電路 410:除錯電路 420:脈波產生器 412:第一多工器 414:除頻器 416:第二多工器 CLK _SE:選擇時脈 CLK _{PLL_DIV}:除頻時脈 Debug _{EN_b1}:Debug _EN的第一位元 Debug _{EN_b2}:Debug _EN的第二位元

［圖1］顯示本揭露之測試裝置的一實施例；［圖2］顯示圖1之第K正反器電路與第K選擇電路的一實施例；［圖3］顯示圖1之測試裝置所測試之第K晶片上時脈電路的一實施例；［圖4］顯示圖1之測試裝置所測試之第K晶片上時脈電路的另一實施例；［圖5a］顯示當圖3之第K晶片上時脈電路的多工器正常運作時的CLK _Kth；［圖5b］顯示當圖2之第K時脈切換器正常運作時輸出圖5a的CLK _Kth作為CLK _{IN_Kth}；［圖6a］顯示當圖3之第K晶片上時脈電路的多工器不正常運作時的CLK _Kth；［圖6b］顯示當圖2之第K時脈切換器正常運作時輸出圖5a的CLK _Kth作為CLK _{IN_Kth}；［圖6c］顯示當圖2之第K時脈切換器不正常運作時輸出CLK _IND作為CLK _{IN_Kth}；［圖7］顯示當圖4之第K晶片上時脈電路的第一多工器正常運作時的CLK _Kth；［圖8］顯示當圖4之第K晶片上時脈電路的第一多工器不正常運作時的CLK _Kth；［圖9a］顯示當圖4之第K晶片上時脈電路的第二多工器正常運作時的CLK _Kth；［圖9b］顯示當圖2之第K時脈切換器正常運作時輸出圖9a的CLK _Kth作為CLK _{IN_Kth}；［圖10a］顯示當圖4之第K晶片上時脈電路的第二多工器不正常運作時的CLK _Kth；以及［圖10b］顯示當圖2之第K時脈切換器正常運作時輸出圖10a的CLK _Kth作為CLK _{IN_Kth}。

100:測試裝置

110:掃描鏈

112:正反器電路

120:測試電路

122:選擇電路

130:暫存器

140:或閘

S_IN:第一輸入訊號

D_IN:第二輸入訊號

SEN:掃描致能訊號

CLK_{IN_Kth}:第K正反器的輸入時脈

CLK_1st~CLK_Nth:觀察時脈

CLK_IND:獨立時脈

Obv_DIS:觀察禁能訊號

SE:選擇訊號

Claims

一種測試裝置，用來測試一晶片上時脈控制器（on-chip clock controller），該測試裝置包含：一掃描鏈（scan chain），包含N個正反器電路，其中該N為一正整數，該N個正反器電路的一第K正反器電路包含：一第K輸入切換器，用來依據一掃描致能（scan enable (SEN)）訊號輸出一輸入訊號，其中該輸入訊號為一第一輸入訊號與一第二輸入訊號的其中之一，該K為不大於該N的一正整數；以及一第K正反器，用來依據一輸入時脈輸出一儲存訊號作為一第K輸出訊號，其中該儲存訊號為該第一輸入訊號與該第二輸入訊號的其中之一；以及一測試電路，包含： N個選擇電路，其中該N個選擇電路耦接該N個正反器電路，該N個選擇電路的一第K選擇電路對應該第K正反器電路，並包含：一第K時脈切換器，用來依據一選擇訊號輸出一第K觀察時脈與一獨立時脈的其中之一作為該輸入時脈給該第K正反器，其中在一除錯電路測試模式下，該選擇訊號由該SEN訊號決定，該第K觀察時脈來自於該晶片上時脈控制器的一第K晶片上時脈電路（on-chip clocking circuit (OCC)），其中該第K輸入切換器先依據該SEN訊號的一第一訊號值輸出該第一輸入訊號，使得該第K正反器依據該輸入時脈儲存該第一輸入訊號，此時該第一輸入訊號的值為一第一輸入值；然後，該第K輸入切換器依據該SEN訊號的一第二訊號值輸出該第二輸入訊號，此時該第K正反器依據該輸入時脈儲存該第二輸入訊號或保留該第一輸入訊號，該第二輸入訊號的值為一第二輸入值，該第二輸入值不同於該第一輸入值；接下來，該第K正反器的該第K輸出訊號指出該輸入時脈是否依據測試設定觸發或不觸發該第K正反器，從而指出用於傳輸該輸入時脈的一或多個受測電路是否正常運作。
如請求項1之測試裝置，其中該第K觀察時脈為一鎖相迴路時脈與一穩定時脈的其中之一；在該除錯電路測試模式下，該一或多個受測電路包含該第K時脈切換器與該第K晶片上時脈電路的一多工器，且當該第K輸出訊號的值為該第一輸入值時，該第K輸出訊號指出該第K正反器未被觸發以儲存該第二輸入訊號，從而指出該一或多個受測電路的至少其中之一不正常運作。
如請求項1之測試裝置，其中該第K觀察時脈為一鎖相迴路時脈、一穩定時脈以及該鎖相迴路時脈的一除頻時脈的其中之一；在該除錯電路測試模式的一第一測試流程中，該一或多個受測電路包含該第K時脈切換器與該第K晶片上時脈電路的一第一多工器，且當該第K輸出訊號的值為該第一輸入值時，該第K輸出訊號指出該第K正反器未被觸發以儲存該第二輸入訊號，從而指出該一或多個受測電路不正常運作，該第一多工器用來輸出該鎖相迴路時脈與該穩定時脈的其中之一。
如請求項1之測試裝置，其中該第K觀察時脈為一鎖相迴路時脈、一穩定時脈以及該鎖相迴路時脈的一除頻時脈的其中之一；在該除錯電路測試模式的一第二測試流程中，該一或多個受測電路包含該第K晶片上時脈電路的一第二多工器，且當該第K輸出訊號的值為該第二輸入值時，該第K輸出訊號指出該第K正反器被觸發以儲存該第二輸入訊號，從而指出該一或多個受測電路不正常運作，該第二多工器用來輸出該除頻時脈或者該鎖相迴路時脈與該穩定時脈的其中之一。
如請求項1之測試裝置，其中該測試電路進一步包含：一或閘（OR gate），用來接收一觀察禁能訊號與該SEN訊號，並據以輸出該選擇訊號，其中在該除錯電路測試模式下，該選擇訊號由該SEN訊號決定，此時該觀察禁能訊號的值同於該SEN訊號的該第二訊號值，在一正常測試模式下，該選擇訊號由該觀察禁能訊號決定，且該觀察禁能訊號的值同於該SEN訊號的該第一訊號值。
如請求項5之測試裝置，其中該第K觀察時脈為一鎖相迴路時脈與一穩定時脈的其中之一；在該正常測試模式下，該一或多個受測電路包含該或閘與第K時脈切換器，且當該第K輸出訊號的值為該第二輸入值時，該第K輸出訊號的值指出該第K正反器被觸發以儲存該第二輸入訊號，從而指出該一或多個受測電路不正常運作。
如請求項1之測試裝置，進一步包含該晶片上時脈控制器，其中該晶片上時脈控制器包含N個晶片上時脈電路，該N個晶片上時脈電路耦接該N個選擇電路，且包含該第K晶片上時脈電路，該N個晶片上時脈電路的任一晶片上時脈電路包含：至少一多工器，用來輸出一穩定時脈以及一鎖相迴路時脈與該鎖相迴路時脈之一除頻時脈的其中之一作為一觀察時脈，給該任一晶片上時脈電路所對應的該N個選擇電路之一。
如請求項7之測試裝置，其中該至少一多工器為一單一多工器，該單一多工器用來輸出該穩定時脈與該鎖相迴路時脈的其中之一，以作為該觀察時脈。
如請求項7之測試裝置，其中該至少一多工器包含：一第一多工器，用來輸出該穩定時脈與該鎖相迴路時脈的其中之一，以作為一選擇時脈；以及一第二多工器，用來輸出該選擇時脈與該除頻時脈的其中之一，以作為該觀察時脈。
一種測試裝置，用來測試一晶片上時脈控制器，該測試裝置包含：一掃描鏈，包含N個正反器電路，該N個正反器電路的任一正反器電路用來先儲存一第一輸入訊號作為一儲存訊號，然後依據一輸入時脈儲存一第二輸入訊號作為該儲存訊號或保留該第一輸入訊號作為該儲存訊號，接著輸出該儲存訊號，其中該N為正整數，該第一輸入訊號的值不同於該第二輸入訊號的值，該儲存訊號的值指出該任一正反器電路是否在測試設定下依據該輸入時脈儲存該第二輸入訊號，從而指出用於傳輸該輸入時脈的一或多個受測電路是否正常運作；以及一測試電路，包含N個選擇電路，該N個選擇電路對應該N個正反器電路，該N個選擇電路的任一選擇電路用來依據該測試設定輸出一觀察時脈與一獨立時脈的其中之一作為該輸入時脈，從而該任一選擇電路輸出該輸入時脈給該任一選擇電路所對應的該N個正反器電路之一，其中該觀察時脈來自於該晶片上時脈控制器。