TWI812983B - 用於ｃｍｏｓ影像感測器、成像系統、及用於提供像素單元之方法之單元深溝槽隔離金字塔結構 - Google Patents

用於ｃｍｏｓ影像感測器、成像系統、及用於提供像素單元之方法之單元深溝槽隔離金字塔結構 Download PDF

Info

Publication number
TWI812983B
TWI812983B TW110127464A TW110127464A TWI812983B TW I812983 B TWI812983 B TW I812983B TW 110127464 A TW110127464 A TW 110127464A TW 110127464 A TW110127464 A TW 110127464A TW I812983 B TWI812983 B TW I812983B
Authority
TW
Taiwan
Prior art keywords
portions
semiconductor layer
pixel unit
cdti
backside
Prior art date
Application number
TW110127464A
Other languages
English (en)
Other versions
TW202209661A (zh
Inventor
輝 臧
剛 陳
牛超
志強 林
Original Assignee
美商豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商豪威科技股份有限公司 filed Critical 美商豪威科技股份有限公司
Publication of TW202209661A publication Critical patent/TW202209661A/zh
Application granted granted Critical
Publication of TWI812983B publication Critical patent/TWI812983B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種像素單元包含一光電二極體，該光電二極體經安置成接近於一半導體層之一前側以回應於經引導穿過該半導體層之一背側之入射光而產生影像電荷。一單元深溝槽隔離(CDTI)結構係沿著該入射光至該光電二極體之一光學路徑安置且接近於該半導體層之該背側。該CDTI結構包含經配置於該半導體層中之複數個部分。該複數個部分之各者自該背側朝向該半導體層之該前側延伸一各自深度。該複數個部分之各者之該各自深度不同於該複數個部分之一相鄰者之一各自深度。該複數個部分之各者在該半導體層中係與該複數個部分之該相鄰者橫向分離且間隔開。

Description

用於CMOS影像感測器、成像系統、及用於提供像素單元之方法之單元深溝槽隔離金字塔結構
本揭示大體上係關於影像感測器，且特定言之(但非排他地)係關於具有近紅外光靈敏度之互補金屬氧化物半導體(CMOS)影像感測器。
影像感測器已經變得無處不在且現在廣泛使用於數位相機、蜂巢式電話、保全攝影機中，亦廣泛使用於醫學、汽車及其他應用中。隨著影像感測器被整合至更廣泛之電子裝置中，期望透過裝置架構設計以及影像擷取處理兩者以盡可能多的方式(例如解析度、功耗、動態範圍等)增強其等之功能性、效能度量及類似者。
一典型影像感測器回應於來自一外部場景之影像光入射在影像感測器上而進行操作。影像感測器包含具有吸收入射影像光之一部分且在吸收影像光之後產生影像電荷之光敏元件(例如光電二極體)之一像素陣列。由像素光生之影像電荷可被量測為行位元線上之類比輸出影像信號，其等隨入射影像光之變化而變化。換言之，所產生之影像電荷量與影像光之強度成比例，其被讀出為來自行位元線之類比影像信號且被轉換成數位值以產生表示外部場景之數位影像(即影像資料)。
其中影像品質及光靈敏度係特別重要的兩個應用領域係安全及汽車應用。針對此等應用，影像感測器晶片通常必須在可見光光譜中提供高品質影像並且在光譜的紅外(IR)及/或近紅外(NIR)部分中具有改良的靈敏度。例如，IR或NIR感測器可用於在弱光及有霧條件中提供改良的可見性及成像並且有助於在較冷環境中偵測較熱物件。
100:互補金屬氧化物半導體(CMOS)成像系統
102:像素陣列
104:像素單元
106:讀出電路
108:功能邏輯
110:控制電路
112:位元線
136:植入物隔離結構
204A:像素單元
204B:像素單元
204C:像素單元
204D:像素單元
204E:像素單元
204F:像素單元
214A:CDTI結構
214B:CDTI結構
214C:CDTI結構
214D:CDTI結構
214E:CDTI結構
214F:CDTI結構
214AA:部分
214AB:部分
214AC:部分
214AD:部分
214BA:部分
214BB:部分
214BC:部分
214BD:部分
214CA:部分
214CB:部分
214CC:部分
214CD:部分
214CE:部分
214CF:部分
214CG:部分
214CH:部分
214CI:部分
214CJ:部分
214CK:部分
214CL:部分
214CM:部分
214CN:部分
214CO:部分
214CP:部分
214CQ:部分
214CR:部分
214CS:部分
214CT:部分
214CU:部分
214CV:部分
214CW:部分
214CX:部分
214CY:部分
214DA:部分
214DB:部分
214DC:部分
214EA:部分
214EB:部分
214EC:部分
214ED:部分
214EE:部分
214EF:部分
214EG:部分
214EH:部分
214EI:部分
214EJ:部分
214EK:部分
214EL:部分
214EM:部分
214EN:部分
214EO:部分
214EP:部分
214EQ:部分
214ER:部分
214ES:部分
214ET:部分
214EU:部分
214EV:部分
214EW:部分
214EX:部分
214EY:部分
214FA:部分
214FB:部分
214FC:部分
214FD:部分
214FE:部分
214FF:部分
214FG:部分
214FH:部分
214FI:部分
214FJ:部分
214FK:部分
214FL:部分
214FM:部分
214FN:部分
214FO:部分
214FP:部分
214FQ:部分
214FR:部分
214FS:部分
214FT:部分
214FU:部分
214FV:部分
214FW:部分
214FX:部分
214FY:部分
220A:縱向中心線
220B:縱向中心線
220C:縱向中心線
220D:縱向中心線
220E:縱向中心線
220F:縱向中心線
222A:半導體層
222B:半導體層
222C:半導體層
222D:半導體層
222E:半導體層
222F:半導體層
236A:深溝槽隔離(DTI)結構
236B:深溝槽隔離(DTI)結構
236C:深溝槽隔離(DTI)結構
236D:深溝槽隔離(DTI)結構
236E:深溝槽隔離(DTI)結構
236F:深溝槽隔離(DTI)結構
304:像素單元
304D:像素單元
304E:像素單元
304F:像素單元
314:CDTI結構
314A:部分
314B:部分
314C:部分
314D:部分
314E:部分
314F:部分
314DA:部分
314DB:部分
314DC:部分
314EA:部分
314EB:部分
314EC:部分
314FA:部分
314FB:部分
314FC:部分
316A:溝槽
316B:溝槽
316C:溝槽
316D:溝槽
318:圖案化遮罩層
319A:開口
319B:開口
319C:開口
319D:開口
320:縱向中心線
322:半導體層
324:光電二極體
326:前側
328:背側
330:入射光
336:DTI結構
402A:彩色像素陣列
402B:彩色像素陣列
404A:像素單元
404B:像素單元
404C:像素單元
414:CDTI結構
414A:部分
414B:部分
414C:部分
414D:部分
422:半導體層
424:光電二極體
426:前側
428:背側
430:入射光
434:緩衝氧化物層
436A:DTI結構
436B:DTI結構
442:彩色濾光器
444:微透鏡
450:淺溝槽結構
C1-Cx:行
R1-Ry:列
P1-Pn:像素單元
D1:深度
D2:深度
D3:深度
D4:深度
T1:DTI結構深度
T2:DTI結構深度
W1:寬度
W2:寬度
W3:寬度
W4:寬度
參考圖式描述本發明非限制性及非窮盡性實施例，其中相似元件符號指代貫穿各種視圖之相似部件，除非另外指定。
圖1繪示根據本發明之教示之包含具有有助於提供改良的近紅外光靈敏度之單元深溝槽隔離結構之一像素單元陣列之一成像系統之一個實例。
圖2A展示根據本發明之教示之繪示一單元深溝槽隔離結構之一實例之一像素單元之一俯視圖。
圖2B展示根據本發明之教示之繪示一單元深溝槽隔離結構之另一實例之一像素單元之一俯視圖。
圖2C展示根據本發明之教示之繪示一單元深溝槽隔離結構之又一實例之一像素單元之一俯視圖。
圖2D展示根據本發明之教示之繪示一單元深溝槽隔離結構之又一實例之一像素單元之一俯視圖。
圖2E展示根據本發明之教示之繪示一單元深溝槽隔離結構之又一實例之一像素單元之一俯視圖。
圖2F展示根據本發明之教示之繪示一單元深溝槽隔離結構 之又一實例之一像素單元之一俯視圖。
圖3A展示根據本發明之教示之包含一實例單元深溝槽隔離結構之一像素單元之一橫截面圖。
圖3B展示根據本發明之教示之在圖3A之像素單元之一製造程序期間之一實例橫截面圖。
圖3C展示根據本發明之教示之在圖3A之像素單元之製造程序期間之另一實例橫截面圖。
圖3D展示根據本發明之教示之繪示一單元深溝槽隔離結構之另一實例之一像素單元之一橫截面圖。
圖3E展示根據本發明之教示之繪示一單元深溝槽隔離結構之又一實例之一像素單元之一橫截面圖。
圖3F展示根據本發明之教示之繪示一單元深溝槽隔離結構之又一實例之一像素單元之一橫截面圖。
圖4A係根據本發明之教示之具有單元深溝槽隔離結構之一像素單元陣列之一個實例之一橫截面圖。
圖4B係根據本發明之教示之具有單元深溝槽隔離結構之一像素單元陣列之另一實例之一橫截面圖。
對應的參考字元指示貫穿諸圖中若干視圖之對應組件。熟習此項技術者應瞭解，為了簡單且清楚起見繪示圖中之元件，且並不一定按比例繪製元件。例如，圖中一些元件之尺寸可相對於其他元件而被誇大以幫助改善對本發明之各種實施例之理解。另外，為了更態樣地瞭解本發明之此等各種實施例，通常不描繪在商業可行之實施例中有用或必要之常見但好理解之元件。
本文中描述係關於具有包含改良近紅外光靈敏度之單元深溝槽隔離結構之像素單元之一成像系統之各種實例。在以下描述中，闡述諸多特定細節以提供對實例之一詳盡理解。然而，熟習此項技術者應認知，本文描述之技術可在沒有該等特定細節之一或多者之情況下實踐或可運用其他方法、元件、材料等等來實踐。在其他例子中，未展示或詳細描述熟知結構、材料或操作以便避免使某些態樣模糊不清。
貫穿本說明書對「一個實例」或「一個實施例」之參考意謂與實例相結合而描述之一特定特徵、結構或特性包含於本發明之至少一個實例中。因此，貫穿本說明書在多個地方出現片語「在一個實例中」或「在一個實施例」並不一定皆指代相同實例。此外，在一或多個實例中特定特徵、結構或特性可以任何合適方式組合。
為便於在本文中描述，空間相對術語(諸如「下面」、「下方」、「之上」、「下」、「上方」、「上」、「頂部」、「底部」、「左」、「右」、「中心」、「中間」及類似者)可用於描述一個元件或特徵相對於另一(些)元件或特徵之關係，如圖中繪示。應理解，空間相對術語意欲涵蓋裝置在使用或操作中除圖中所描繪之定向之外之不同定向。例如，若圖中之裝置旋轉或翻轉，則描述為在其他元件或特徵「下方」或「下面」或「之下」之元件將定向成在其他元件或特徵「上方」。因此，例示性術語「下面」或「之下」可涵蓋上方及下麵之定向兩者。裝置可以其他方式定向(旋轉九十度或處於其他定向)，且本文使用之空間相對描述符可據此進行解譯。另外，亦應理解，當一元件被稱為「在另兩個元件之間」時，其可為另兩個元件之間之唯一元件，或亦可存在一或多個中介元件。
貫穿本說明書，使用若干技術術語。此等術語具有其等所來自之技術中之其普通含義，除非本文具體定義或其使用之背景內容將另外明確暗示。應注意，貫穿此文件可互換地使用元素名稱及符號(例如，Si對矽)；然而，兩者皆具有相同意義。
如將論述，揭示具有包含單元深溝槽隔離(CDTI)結構之一像素單元陣列之一成像系統之各種實例，該等單元深溝槽隔離(CDTI)結構改良量子效率(QE)效能、近紅外(NIR)光靈敏度，並且減小串擾。在各種實例中，CDTI結構可包含於適於偵測NIR光、IR光及/或可見光光譜之像素單元以及適於偵測其他顏色光(諸如紅光、綠光、藍光等)之相鄰像素單元之一或多者中。如將展示，一實例像素單元包含安置於一半導體層之一像素單元區域中之一光電二極體。光電二極體接近於半導體層之一前側且回應於經引導穿過半導體層之一背側至光電二極體之入射光而產生影像電荷。一單元深溝槽隔離(CDTI)結構沿著入射光至光電二極體之一光學路徑被安置於半導體層之像素單元區域中。該CDTI結構接近於半導體層之背側。一實例CDTI結構包含配置於半導體層中之複數個部分。該複數個部分之各者自該背側朝向該半導體層之前側延伸一各自深度。該複數個部分之各者之該各自深度不同於該複數個部分之一相鄰者之一各自深度。該複數個部分之各者亦與該半導體層中之相鄰複數個部分橫向分離且間隔開。
為了繪示，圖1繪示根據本發明之教示之具有包含具有一像素單元陣列之一像素陣列之一影像感測器之一互補金屬氧化物半導體(CMOS)成像系統100之一個實例，該像素單元陣列包含改良量子效率(QE)效能、近紅外(NIR)光靈敏度並且減小串擾之單元深溝槽隔離(CDTI) 結構。如所描繪之實例中展示，成像系統100包含一影像感測器，其具有像素陣列102、一控制電路110、一讀出電路106及功能邏輯108。在一個實例中，像素陣列102係包含一或多個光電二極體之像素單元104之一二維(2D)陣列。在一個實例中，像素單元104(例如P1、P2、…、Pn)經配置成列(例如R1至Ry)及行(例如C1至Cx)以擷取一個人、位置、物件等之影像資料，接著，該影像資料可用於再現一個人、位置、物件等之一影像。在一個實例中，像素單元104使用形成為一柵格結構之一深溝槽隔離(DTI)結構及/或一植入物隔離結構136彼此分離，該柵格結構包含經安置於相鄰像素單元104之間以提供隔離之部分。
如將在下文更詳細描述，像素陣列102之各種實例包含適於偵測各種顏色之可見光以及紅外(IR)及/或近紅外(NIR)光之像素單元104。在各種實例中，CDTI結構經包含於適於偵測NIR光之像素單元104中。在一些實例中，CDTI結構亦可經包含於適於偵測其他顏色光(例如紅光、綠光、藍光等)之至少一些相鄰像素單元104中。
在像素單元104之光電二極體已擷取其等之影像電荷之後，對應類比影像信號由讀出電路106透過行位元線112讀出。在各種實例中，讀出電路106包含一類比轉數位(ADC)電路114，其經耦合以將透過位元線112自像素單元104接收之類比影像信號轉換成數位影像信號，接著，該資料影像信號可被傳送至功能邏輯108。功能邏輯108可簡單地儲存影像資料或甚至藉由應用後影像處理或效果來操縱影像資料。此影像處理可例如包含影像處理、影像過濾、影像提取及操縱、光密度判定、剪裁、旋轉、移除紅眼、調整亮度、調整對比度等。
在一個實例中，一控制電路110經耦合至像素陣列102以控 制像素陣列102之操作特性。例如，在一個實例中，控制電路110產生傳送閘信號及其他控制信號以控制影像資料自像素陣列102之所有像素單元104之傳送及讀出。另外，控制電路110可產生用於控制影像擷取之一快門信號。在一個實例中，快門信號係一捲動快門信號，使得像素陣列102之各列在連續擷取窗期間被逐列讀出。快門信號亦可建立一曝光時間，其係快門保持打開之時間長度。在一個實施例中，圖框之各者之曝光時間被設定為相同。
圖2A係根據本發明之教示之繪示CDTI結構214A之一個實例之一像素單元204A之一實例俯視圖。應注意，圖2A之實例像素單元204A可為圖1之實例像素陣列102之像素單元104之一或多者之一實例，且應瞭解，下文引用之類似地命名及編號之元件如上文描述般耦合及起作用。在所描繪實例中，像素單元204A適於偵測包含NIR光或IR光之入射光。在實例中，像素單元204A包含安置於半導體層222A之一像素單元204A區域中之一CDTI結構214A。在一個實例中，CDTI結構214A使用一低k材料、一氧化物材料或其他合適介電材料形成於半導體層222A中。在一個實例中，半導體層222A可包含矽或另一合適類型之半導體材料。在一個實施例中，半導體層222A可為生長在一半導體基板或一半導體層222A晶圓上之一磊晶層。在一個實施例中，半導體層222A可由一或多種合適類型之半導體材料形成，可經歷在半導體層222A中形成區域及/或接面之若干程序步驟。如在下文之另一視圖中將更加明顯，實例CDTI結構214A經安置成接近於半導體層222A之一背側且沿著入射光之一光學路徑，該入射光沿著光學路徑經引導至經安置成接近於半導體層222A之一前側之一光電二極體。
如圖2A中之像素單元204A之實例之俯視圖中展示，CDTI結構214A包含複數個部分，其等在實例中被繪示為部分214AA、214AB、214AC、214AD。在實例中，複數個部分214AA、214AB、214AC、214AD之各者在半導體層222A中與複數個部分214AA、214AB、214AC、214AD之一相鄰者橫向分離且間隔開。在一個實例中，複數個部分214AA、214AB、214AC、214AD之各者在半導體層222A中與複數個部分214AA、214AB、214AC、214AD之一相鄰者等距間隔開。在一個實例中，複數個部分214AA、214AB、214AC、214AD之各者在複數個部分214AA、214AB、214AC、214AD中與鄰近者之間之間隔係不同的。
在圖2A中描繪之實例中，應注意，CDTI結構214A之部分214AA係一中心部分或處於像素單元204A中之CDTI結構214A之中心。因而，CDTI結構214A之一縱向中心線220A延伸穿過中心部分214AA，如展示。應注意，縱向中心線220A係延伸進出頁面之線，且因此在圖2A中被繪示為一點。在圖2A中展示之實例中，複數個部分214AA、214AB、214AC、214AD在半導體層222A中經配置成一同心形狀圖案，其中部分214AB至214AD經同心地配置在中心部分214AA周圍，如展示。
在所描繪實例中，複數個部分214AA、214AB、214AC、214AD之實例同心形狀之形狀係實質上正方形或矩形的。如將在其他實例中繪示，應瞭解，複數個部分214AA、214AB、214AC、214AD之實例同心形狀可具有經配置於半導體層222A中之其他形狀，諸如實質上圓形、矩形、複數個柱結構或柱結構陣列等。
在圖2A中展示之實例中，複數個部分214AA、214AB、214AC、214AD之各者具有一各自寬度。實例將各自寬度繪示為W1、W2、W3、W4。在實例中，W1>W2>W3>W4。在其他實例中，應瞭解，W1、W2、W3、W4之間之相對不相等關係可不同。如在下文之另一視圖中將更加明顯，複數個部分214AA、214AB、214AC、214AD之各者亦自背側朝向半導體層222A之前側延伸一各自深度。複數個部分214AA、214AB、214AC、214AD之各者之各自深度與複數個部分214AA、214AB、214AC、214AD之各自寬度有關。在實例中，複數個部分214AA、214AB、214AC、214AD之各者之各自深度由於製造期間(諸如(例如)用於形成相關聯溝槽結構之一乾蝕刻程序(例如電漿蝕刻)期間)之一蝕刻負載效應隨著複數個部分214AA、214AB、214AC、214AD之各自寬度增加而增加。因此，複數個部分214AA、214AB、214AC、214AD之各者之各自深度不同於複數個部分214AA、214AB、214AC、214AD中具有不同各自寬度(例如W1、W2、W3、W4)之一相鄰者之一各自深度。
在所繪示實例中，應注意，各部分214AA、214AB、214AC、214AD在沿著穿過縱向中心線220A之一橫向線之一方向上之一最近或最接近相鄰部分具有一不同各自寬度。例如，應注意，圖2A中繪示之虛線A-A’係穿過縱向中心線220A之一橫向線之一實例。因而，中心部分214AA沿著虛線A-A'之一最近相鄰部分係部分214AB。類似地，部分214AB之最近相鄰者包含沿著虛線A-A’之部分214AA或部分214AC。因此，部分214AA之各自寬度W1不同於部分214AB之各自寬度W2，其不同於部分214AC之各自寬度W3，以此類推。如將在下文之另一 視圖中展示，由於中心部分214AA之各自寬度W1大於部分214AB之各自寬度W2，故中心部分214AA之各自深度大於部分214AB之各自深度，以此類推。因此，在沿著虛線A-A’之相鄰部分214AB、214AC、214AD之間存在各自寬度之一差異及各自深度之一對應差異。
在一個實例中，CDTI結構214A之複數個部分214AA、214AB、214AC及214AD可經配置成具有一結構對稱性。例如，部分214AB、214AC及214AD關於中心部分214AA對稱地配置。例如，部分214AA、214AB、214AC及214AD關於縱向中心線220A對稱地配置。CDTI結構214A之結構對稱性亦由於引導至各自光電二極體之入射光係對稱的而有助於增加光吸收。
在圖2A中展示之實例中，穿過縱向中心線220A之虛線A-A’出於解釋目的被繪示為「水平」線。應瞭解，虛線A-A’亦可被繪示為穿過縱向中心線220A之一「垂直」線、一「對角」線等。
在圖2A中繪示之實例中，應注意，像素單元204A亦包含另一或一第二深溝槽隔離(DTI)結構236A，其圍繞半導體層222A之像素單元204A區域。在實例中，DTI結構236A因此隔離或分離像素單元204A與像素陣列中之相鄰像素單元。例如，返回參考圖1中繪示之實例，圍繞圖2A中所展示之像素單元204A之各者之DTI結構236A共同形成一柵格結構136，其提供圖1中之像素陣列102中之像素單元104之各者之間之一邊界。
如將在下文更詳細地展示，在一個實例中，DTI結構236A自背側朝向半導體層222A之前側延伸一DTI結構深度以隔離或分離像素單元204A之各者與相鄰像素單元。在一個實例中，DTI結構236A自背側朝 向半導體層222A之前側延伸DTI結構深度至半導體層222A中以形成一部分背側深溝槽隔離結構使得DTI結構236A之DTI結構深度大於CDTI結構214A之深度且小於半導體層222A在半導體層222A之背側與前側之間之厚度。在另一實施例中，DTI結構236A之DTI結構深度實質上等於半導體層222A之厚度使得DTI結構236A在半導體層222A之背側與前側之間延伸。在各種實例中，DTI結構236A可由一低k材料、一氧化物材料或其他合適介電材料形成於半導體層222A中。DTI結構236A可使用與CDTI結構214A相同或不同之材料形成。
圖2B係根據本發明之教示之繪示一CDTI結構214B之另一實例之一像素單元204B之一實例俯視圖。應注意，圖2B之實例像素單元204B亦可為圖1之實例像素陣列102之像素單元104之一或多者之一實例，且應瞭解，下文引用之類似地命名及編號之元件如上文描述般耦合及起作用。另外，應進一步瞭解，圖2B之實例像素單元204B與圖2A之實例像素單元204A共用諸多相似點。
例如，如圖2B中描繪之實例中展示，像素單元204B包含安置於半導體層222B之一像素單元204B區域中之一CDTI結構214B。在一個實例中，像素單元204B適於偵測包含NIR光或IR光之入射光。在實例中，CDTI結構214B使用一低k材料、一氧化物材料或其他合適介電材料形成於半導體層222B中。在一個實例中，半導體層222B可包含矽或另一合適類型之半導體材料。如在下文之另一視圖中將更加明顯，實例CDTI結構214B經安置成接近於半導體層222B之一背側且沿著入射光之一光學路徑，該入射光沿著光學路徑經引導至經安置成接近於半導體層222B之一前側之一光電二極體。
如圖2B中之像素單元204B之實例之俯視圖中展示，CDTI結構214B包含複數個部分，其等在實例中被繪示為部分214BA、214BB、214BC、214BD。在實例中，複數個部分214BA、214BB、214BC、214BD之各者在半導體層222B中與複數個部分214BA、214BB、214BC、214BD之一相鄰者橫向分離且間隔開。複數個部分214BA、214BB、214BC、214BD之各者在半導體層222B中與複數個部分214BA、214BB、214BC、214BD之一相鄰者之間之間隔可相同或不同。
在圖2B中描繪之實例中，應注意，CDTI結構214B之部分214BA係一中心部分或處於像素單元204B中之CDTI結構214B之中心。因而，CDTI結構214B之一縱向中心線220B延伸穿過中心部分214BA，如展示。應注意，縱向中心線220B係延伸進出頁面之一線，且因此在圖2B中被繪示為一點。在圖2B中展示之實例中，複數個部分214BA、214BB、214BC、214BD在半導體層222B中經配置成一同心形狀圖案，其中部分214BB至214BD經同心地配置在中心部分214BA周圍，如展示。
在一個實例中，CDTI結構214B之複數個部分214BA、214BB、214BC及214BD可經配置成具有一結構對稱性。例如，部分214BB、214BC及214BD關於中心部分214BA對稱地配置。例如，部分214BA、214BB、214BC及214BD關於縱向中心線220B對稱地配置。CDTI結構214B之結構對稱性亦由於引導至各自光電二極體之入射光係對稱的而有助於增加光吸收。
圖2B之CDTI結構214B與圖2A之CDTI結構214A之間之一個差異係，在圖2B之實例CDTI結構214B中，複數個部分214BA、 214BB、214BC、214BD之實例同心形狀之形狀係實質上圓形或橢圓形。在其他實例中，應瞭解，複數個部分214BA、214BB、214BC、214BD之實例同心形狀可具有經配置於半導體層222B中之其他形狀，諸如實質上正方形、矩形或複數個柱結構或一柱結構陣列等。
在圖2B中展示之實例中，複數個部分214BA、214BB、214BC、214BD之各者具有一各自寬度。實例將各自寬度(直徑)繪示為W1、W2、W3、W4。在實例中，W1>W2>W3>W4。在其他實例中，應瞭解，W1、W2、W3、W4之間之相對不相等關係可不同。如在下文之另一視圖中將更加明顯，複數個部分214BA、214BB、214BC、214BD之各者亦自背側朝向半導體層222B之前側延伸一各自深度。在實例中，複數個部分214BA、214BB、214BC、214BD之各者之各自深度由於製造期間(例如一乾(電漿)蝕刻程序期間)之蝕刻負載效應隨著複數個部分214BA、214BB、214BC、214BD之各自寬度增加而增加。因此，複數個部分214BA、214BB、214BC、214BD之各者之各自深度不同於複數個部分214BA、214BB、214BC、214BD中具有一不同各自寬度(例如W1、W2、W3、W4)之一相鄰者之一各自深度。
在所繪示實例中，應注意，各部分214BA、214BB、214BC、214BD在沿著穿過縱向中心線220B之一橫向線之一方向上之一最近或最接近相鄰部分具有一不同各自寬度。例如，應注意，圖2B中繪示之虛線B-B’係穿過縱向中心線220B之一橫向線之一實例。因而，中心部分214BA沿著虛線B-B’之一最近相鄰部分係部分214BB。類似地，部分214BB之最近相鄰者包含沿著虛線B-B’之部分214BA或部分214BC。因此，部分214BA之各自寬度W1不同於部分214BB之各自寬度W2，其不 同於部分214BC之各自寬度W3，以此類推。如將在下文之另一視圖中展示，由於中心部分214BA之各自寬度W1大於部分214BB之各自寬度W2，故中心部分214BA之各自深度大於部分214BB之各自深度，以此類推。因此，在沿著虛線B-B’之相鄰部分214BA、214BB、214BC、214BD之間存在各自寬度之一差異及各自深度之一對應差異。
在圖2B中展示之實例中，穿過縱向中心線220B之虛線B-B’出於解釋目的被繪示為一「水平」線。應瞭解，虛線B-B’亦可被繪示為穿過縱向中心線220B之一「垂直」線、「對角」線等。
在圖2B中繪示之實例中，應注意，像素單元204B亦包含另一或一第二深溝槽隔離(DTI)結構236B，其圍繞半導體層222B之像素單元204B區域。在實例中，DTI結構236B因此隔離或分離像素單元204B與像素陣列中之相鄰像素單元。例如，返回參考圖1中繪示之實例，圍繞圖2B中所展示之像素單元204B之各者之DTI結構236B共同形成一柵格結構136，其提供圖1中之像素陣列102中之像素單元104之各者之間之一邊界。
如將在下文更詳細地展示，在一個實例中，DTI結構236B自背側朝向半導體層222B之前側延伸一DTI結構深度以隔離或分離像素單元204B之各者與相鄰像素單元。在一個實例中，DTI結構236B自背側朝向半導體層222B之前側延伸DTI結構深度至半導體層222B中以形成一部分背側深溝槽隔離結構使得DTI結構236B之DTI結構深度大於CDTI結構214B之深度且小於半導體層222B在背側與前側之間之厚度。在另一實施例中，DTI結構236B之DTI結構深度實質上等於半導體層222B之厚度使得DTI結構236B在半導體層222B之背側與前側之間延伸。在各種實例中， DTI結構236B可由一低k材料、一氧化物材料或其他合適介電材料形成於半導體層222B中。DTI結構236B可使用與CDTI結構214B相同或不同之材料形成。
圖2C係根據本發明之教示之繪示一CDTI結構214C之又一實例之一像素單元204C之一實例俯視圖。應注意，圖2C之實例像素單元204C亦可為圖1之實例像素陣列102之像素單元104之一或多者之一實例，且應瞭解，下文引用之類似地命名及編號之元件如上文描述般耦合及起作用。另外，應進一步瞭解，圖2C之實例像素單元204C與圖2A之實例像素單元204A及圖2B之像素單元204B共用諸多相似點。
例如，如圖2C中描繪之實例中展示，像素單元204C包含安置於半導體層222C之一像素單元204C區域中之一CDTI結構214C。在一個實例中，像素單元204C適於偵測包含NIR光或IR光之入射光。在實例中，CDTI結構214C使用一低k材料、一氧化物材料或其他合適介電材料形成於半導體層222C中。在一個實例中，半導體層222C可包含矽或另一合適類型之半導體材料。如在下文之另一視圖中將更加明顯，實例CDTI結構214C經安置成接近於半導體層222C之一背側且沿著入射光之一光學路徑，該入射光沿著一光學路徑經引導至經安置成接近於半導體層222C之一前側之一光電二極體。
如圖2C中之像素單元204C之實例之俯視圖中展示，CDTI結構214C包含複數個部分，其等在實例中被繪示為部分214CA、214CB、214CC、214CD、214CE、214CF、214CG、214CH、214CI、214CJ、214CK、214CL、214CM、214CN、214CO、214CP、214CQ、214CR、214CS、214CT、214CU、214CV、214CW、214CX、 214CY。在實例中，複數個部分214CA至214CY之各者在半導體層222C中與複數個部分214CA至214CY之一相鄰者橫向分離且間隔開。複數個部分214CA至214CY之各者在半導體層222C中與複數個部分214CA至214CY之一相鄰者之間之間隔可經組態為相同或不同。
在圖2C中描繪之實例中，應注意，CDTI結構214C之部分214CA係一中心部分或處於像素單元204C中之CDTI結構214C之中心。因而，CDTI結構214C之一縱向中心線220C延伸穿過中心部分214CA，如展示。應注意，縱向中心線220C係延伸進出頁面之一線，且因此在圖2C中被繪示為一點。在圖2C中展示之實例中，複數個部分214CA至214CY在半導體層222C中經配置成一同心形狀圖案，其中部分214CB至214CI經同心地配置在中心部分214CA周圍，且部分214CJ至214CY經同心地配置在部分214CB至214CI周圍，如展示。
圖2C之CDTI結構214CB與圖2A之CDTI結構214A及圖2B之CDTI結構214B之間之一個差異係，在圖2C之實例CDTI結構214C中，複數個部分214CA至214CY之實例同心形狀具備配置於半導體層222C中之複數個柱結構或一柱結構陣列。如圖2C之實例中展示，柱形部分214CB至214CI經配置為共同形成中心部分214CA周圍之一同心環之複數個部分。類似地，柱形部分214CJ至214CY經配置為形成中心部分214CA及部分214CB至214CI周圍之一同心環之複數個部分，如展示。
在圖2C中展示之實例中，部分214CA、214CB至214CI及214CJ至214CY具有各自寬度。實例將各自寬度繪示為W1、W2、W3。在實例中，W1>W2>W3。在其他實例中，應瞭解，W1、W2、W3之間之相對不相等關係可不同。如在下文之另一視圖中將更加明顯，部分 214CA、214CB至214CI及214CJ至214CY亦自背側朝向半導體層222C之前側延伸各自深度。在實例中，部分214CA、214CB至214CI及214CJ至214CY之各自深度由於在製造期間(例如，在一蝕刻程序期間，諸如用於形成與部分214CA、214CB至214CI及214CJ至214CY相關聯之溝槽結構的電漿蝕刻)之蝕刻負載效應隨著部分214CA、214CB至214CI及214CJ至214CY之各自寬度的增加而增加。因此，部分214CA、214CB至214CI及214CJ至214CY之各者之各自深度不同於部分214CA、214CB至214CI及214CJ至214CY中具有一不同各自寬度(例如W1、W2、W3)之一相鄰者之一各自深度。
在所繪示實例中，應注意，部分214CA、214CB至214CI及214CJ至214CY在沿著穿過縱向中心線220C之一橫向線之一方向上之一最近或最接近相鄰部分具有一不同各自寬度。例如，應注意，圖2C中繪示之虛線C-C’係穿過縱向中心線220C之一橫向線之一實例。因而，在部分214CA、214CB至214CI及214CJ至214CY之中，中心部分214CA係沿著虛線C-C’之一最近相鄰部分包含於部分214CB至214CI中。類似地，部分214CB至214CI之最近相鄰者包含部分214CA或沿著虛線C-C’之部分214CJ至214CY之一者。因此，部分214CA之各自寬度W1不同於部分214CB至214CI之各自寬度W2，其不同於部分214CJ至214CY之各自寬度W3。如將在下文之另一視圖中展示，由於中心部分214CA之各自寬度W1大於部分214CB至214CI之各自寬度W2，故中心部分214CA之各自深度大於部分214CB至214CI之各自深度，以此類推。因此，在沿著虛線C-C’之相鄰部分214CA、214CB至214CI及214CJ至214CY之間存在各自寬度之一差異及各自深度之一對應差異。
在一個實例中，CDTI結構214C之複數個部分214CA、214CB至214CI及214CJ至214CY可經配置成具有一結構對稱性。例如，部分214CB至214CI及214CJ至214CY關於中心部分214CA對稱地配置。例如，部分214CA、214CB至214CI及214CJ至214CY關於縱向中心線220C對稱地配置。CDTI結構214C之結構對稱性亦由於引導至各自光電二極體之入射光係對稱的而有助於增加光吸收。
在圖2C中展示之實例中，穿過縱向中心線220C之虛線C-C’出於解釋目的被繪示為「水平」線。應瞭解，虛線C-C’亦可被繪示為穿過縱向中心線220C之一「垂直」線、「對角」線等。
在圖2C中繪示之實例中，應注意，像素單元204C亦包含另一或一第二深溝槽隔離(DTI)結構236C，其圍繞半導體層222C之像素單元204C區域。在實例中，DTI結構236C因此隔離或分離像素單元204C與像素陣列中之相鄰像素單元。例如，返回參考圖1中繪示之實例，圍繞圖2C中所展示之像素單元204C之各者之DTI結構236C共同形成一柵格結構136，其提供圖1中之像素陣列102中之像素單元104之各者之間之一邊界。
如將在下文更詳細地展示，在一個實例中，DTI結構236C自背側朝向半導體層222C之前側延伸一DTI結構深度以隔離或分離像素單元204C之各者與相鄰像素單元。在一個實例中，DTI結構236C自背側朝向半導體層222C之前側延伸DTI結構深度至半導體層222C中以形成一部分背側深溝槽隔離結構使得DTI結構236C之DTI結構深度大於CDTI結構214C之深度且小於半導體層222C在背側與前側之間之厚度。在另一實施例中，DTI結構236C之DTI結構深度實質上等於半導體層222C之厚度使得 DTI結構236C在半導體層222C之背側與前側之間延伸。在各種實例中，DTI結構236C可由一低k材料、一氧化物材料或其他合適介電材料形成於半導體層222C中。DTI結構236C可使用與CDTI結構214C相同或不同之材料形成。
圖2D係根據本發明之教示之繪示一CDTI結構214D之又一實例之一像素單元204D之一實例俯視圖。應注意，圖2D之實例像素單元204D亦可為圖1之實例像素陣列102之像素單元104之一或多者之一實例，且應瞭解，下文引用之類似地命名及編號之元件如上文描述般耦合及起作用。另外，應進一步瞭解，圖2D之實例像素單元204D與圖2A之實例像素單元204A共用諸多相似點。
例如，如圖2D中描繪之實例中展示，像素單元204D包含安置於半導體層222D之一像素單元204D區域中之一CDTI結構214D。在一個實例中，像素單元204D適於偵測包含NIR光或IR光之入射光。在實例中，CDTI結構214D使用一低k材料、一氧化物材料或其他合適介電材料形成於半導體層222D中。在一個實例中，半導體層222D可包含矽或另一合適類型之半導體材料。如在下文之另一視圖中將更加明顯，實例CDTI結構214D經安置成接近於半導體層222D之一背側且沿著入射光之一光學路徑，該入射光沿著光學路徑經引導至經安置成接近於半導體層222D之一前側之一光電二極體。
如圖2D中之像素單元204D之實例之俯視圖中展示，CDTI結構214D包含複數個部分，其等在實例中被繪示為部分214DA、214DB、214DC。在實例中，複數個部分214DA、214DB、214DC之各者在半導體層222D中與複數個部分214DA、214DB、214DC之一相鄰者 橫向分離且間隔開。
在圖2D中描繪之實例中，應注意，CDTI結構214D之部分214DA係一中心部分或處於像素單元204D中之CDTI結構214D之中心。因而，CDTI結構214D之一縱向中心線220D延伸穿過中心部分214DA，如展示。應注意，縱向中心線220D係延伸進出頁面之一線，且因此在圖2D中被繪示為一點。在圖2D中展示之實例中，複數個部分214DA、214DB、214DC在半導體層222D中經配置成一同心形狀圖案，其中部分214DB、214DC經同心地配置在中心部分214DA周圍，如展示。在所描繪實例中，複數個部分214DA、214DB、214DC之同心形狀之形狀係實質上正方形或矩形。在其他實例中，應瞭解，複數個部分214DA、214DB、214DC之實例同心形狀可具有經配置於半導體層222D中之其他形狀，諸如實質上圓形、橢圓形或複數個柱結構或一柱結構陣列等。
在圖2D中展示之實例中，複數個部分214DA、214DB、214DC之各者具有一各自寬度。實例將各自寬度繪示為W1、W2、W3。圖2D之CDTI結構214D與圖2A之CDTI結構214A之一個差異係，在圖2D之實例CDTI結構214D中，各自寬度之不相等相對關係係W1>W2且W3>W2。在其他實例中，應瞭解，W1、W2、W3之間之相對不相等關係可不同。如在下文之另一視圖中將更加明顯，複數個部分214DA、214DB、214DC之各者亦自背側朝向半導體層222D之前側延伸一各自深度。在實例中，複數個部分214DA、214DB、214DC之各者之各自深度由於製造期間之蝕刻負載效應隨著複數個部分214DA、214DB、214DC之各自寬度增加而增加。因此，複數個部分214DA、214DB、214DC之各者之各自深度不同於複數個部分214DA、214DB、214DC中具有一不同各自寬 度(例如W1、W2、W3)之一相鄰者之一各自深度。
在所繪示實例中，應注意，各部分214DA、214DB、214DC在沿著穿過縱向中心線220D之一橫向線之一方向上之一最近或最接近相鄰部分具有一不同各自寬度。例如，應注意，圖2D中繪示之虛線D-D’係穿過縱向中心線220D之一橫向線之一實例。因而，中心部分214DA沿著虛線D-D’之一最近相鄰部分係部分214DB。類似地，部分214DB之最近相鄰者包含沿著虛線D-D’之部分214DA或部分214DC。因此，部分214DA之各自寬度W1不同於部分214DB之各自寬度W2，其不同於部分214DC之各自寬度W3。如將在下文之另一視圖中展示，由於中心部分214DA之各自寬度W1大於部分214DB之各自寬度W2，故中心部分214DA之各自深度大於部分214DB之各自深度，以此類推。因此，在沿著虛線D-D’之相鄰部分214DA、214DB、214DC之間存在各自寬度之一差異及各自深度之一對應差異。
在一個實例中，CDTI結構214D之複數個部分214DA、214DB、214DC可經配置成具有一結構對稱性。例如，部分214DB及214DC關於中心部分214DA對稱地配置。例如，部分214DA、214DB及214DC關於縱向中心線220D對稱地配置。CDTI結構214D之結構對稱性亦由於引導至各自光電二極體之入射光係對稱的而有助於增加光吸收。
在圖2D中展示之實例中，穿過縱向中心線220D之虛線D-D’出於解釋目的被繪示為「水平」線。應瞭解，虛線D-D’亦可被繪示為穿過縱向中心線220D之「垂直」線、「對角」線等。
在圖2D中繪示之實例中，應注意，像素單元204D亦包含另一或一第二深溝槽隔離(DTI)結構236D，其圍繞半導體層222D之像素 單元204D區域。在實例中，DTI結構236D因此隔離或分離像素單元204D與像素陣列中之相鄰像素單元。例如，返回參考圖1中繪示之實例，圍繞圖2D中所展示之像素單元204D之各者之DTI結構236D共同形成一柵格結構136，其提供圖1中之像素陣列102中之像素單元104之各者之間之一邊界。
如將在下文更詳細地展示，在一個實例中，DTI結構236D自背側朝向半導體層222D之前側延伸一DTI結構深度以隔離或分離像素單元204D之各者與相鄰像素單元。在一個實例中，DTI結構236D自背側朝向半導體層222D之前側延伸DTI結構深度至半導體層222D中以形成一部分背側深溝槽隔離結構使得DTI結構236D之DTI結構深度大於CDTI結構214D之深度且小於半導體層222D在背側與前側之間之厚度。在另一實施例中，DTI結構236D之DTI結構深度實質上等於半導體層222D之厚度使得DTI結構236D在半導體層222D之背側與前側之間延伸。在各種實例中，DTI結構236D可由一低k材料、一氧化物材料或其他合適介電材料形成於半導體層222D中。DTI結構236D可使用與CDTI結構214D相同或不同之材料形成。
圖2E係根據本發明之教示之繪示一CDTI結構214E之又一實例之一像素單元204E之一實例俯視圖。應注意，圖2E之實例像素單元204E亦可為圖1之實例像素陣列102之像素單元104之一或多者之一實例，且應瞭解，下文引用之類似地命名及編號之元件如上文描述般耦合及起作用。另外，應進一步瞭解，圖2E之實例像素單元204E與圖2C之實例像素單元204C共用諸多相似點。
例如，如圖2E中描繪之實例中展示，像素單元204E包含安 置於半導體層222E之一像素單元204E區域中之一CDTI結構214E。在一個實例中，像素單元204E適於偵測包含NIR光或IR光之入射光。在實例中，CDTI結構214E使用一低k材料、一氧化物材料或其他合適介電材料形成於半導體層222E中。在一個實例中，半導體層222E可包含矽或另一合適類型之半導體材料。如在下文之另一視圖中將更加明顯，實例CDTI結構214E經安置成接近於半導體層222E之一背側且沿著入射光之一光學路徑，該入射光沿著光學路徑經引導至經安置成接近於半導體層222E之一前側之一光電二極體。
如圖2E中之像素單元204E之實例之俯視圖中展示，CDTI結構214E包含複數個部分，其等在實例中被繪示為部分214EA、214EB、214EC、214ED、214EE、214EF、214EG、214EH、214EI、214EJ、214EK、214EL、214EM、214EN、214EO、214EP、214EQ、214ER、214ES、214ET、214EU、214EV、214EW、214EX、214EY。在實例中，複數個部分214EA至214EY之各者在半導體層222E中與複數個部分214EA至214EY之一相鄰者橫向分離且間隔開。複數個部分214EA至214EY之各者在半導體層222E中與複數個部分214EA至214EY之一相鄰者之間之間隔可取決於CDTI結構214D之組態相同或不同。
在圖2E中描繪之實例中，應注意，CDTI結構214E之部分214EA係一中心部分或處於像素單元204E中之CDTI結構214E之中心。因而，CDTI結構214E之一縱向中心線220E延伸穿過中心部分214EA，如展示。應注意，縱向中心線220E係延伸進出頁面之一線，且因此在圖2E中被繪示為一點。在圖2E中展示之實例中，複數個部分214EA至214EY在半導體層222E中經配置成一同心形狀圖案，其中部分214EB至214EI經同心 地配置在中心部分214EA周圍，且部分214EJ至214EY經同心地配置在部分214EB至214EI周圍，如展示。在圖2E之實例CDTI結構214E中，複數個部分214EA至214EY之實例同心形狀具備配置於半導體層222E中之複數個柱結構或一柱結構陣列。如圖2E之實例中展示，柱形部分214EB至214EI經配置為共同形成中心部分214EA周圍之一同心環之複數個部分。類似地，柱形部分214EJ至214EY經配置為形成中心部分214EA及部分214EB至214EI周圍之一同心環之複數個部分，如展示。
在圖2E中展示之實例中，部分214EA、214EB至214EI及214EJ至214EY具有各自寬度。實例將各自寬度繪示為W1、W2、W3。圖2E之CDTI結構214E與圖2C之CDTI結構214C之一個差異係，在圖2E之實例CDTI結構214E中，各自寬度之不相等相對關係係W3>W2>W1。在其他實例中，應瞭解，W1、W2、W3之間之相對不相等關係可不同。
如在下文之另一視圖中將更加明顯，部分214EA、214EB至214EI及214EJ至214EY亦自背側朝向半導體層222E之前側延伸一各自深度。在實例中，部分214EA、214EB至214EI及214EJ至214EY之各自深度由於製造期間之蝕刻負載效應隨著部分214EA、214EB至214EI及214EJ至214EY之各自寬度增加而增加。因此，部分214EA、214EB至214EI及214EJ至214EY之各者之各自深度不同於複數個部分214EA、214EB至214EI及214EJ至214EY中具有一不同各自寬度(例如W1、W2、W3)之一相鄰者之一各自深度。
在所繪示實例中，應注意，部分214EA、214EB至214EI及214EJ至214EY在沿著穿過縱向中心線220E之一橫向線之一方向上之一最近或最接近相鄰部分具有一不同各自寬度。例如，應注意，圖2E中繪 示之虛線E-E’係穿過縱向中心線220E之一橫向線之一實例。因而，在部分214EA、214EB至214EI及214EJ至214EY之中，中心部分214EA沿著虛線E-E’之一最近相鄰部分包含於部分214EB至214EI中。類似地，部分214EB至214EI之最近相鄰者包含部分214EA或沿著虛線E-E’之部分214EJ至214EY之一者。因此，部分214EA之各自寬度W1不同於部分214EB至214EI之各自寬度W2，其不同於部分214EJ至214EY之各自寬度W3。如將在下文之另一視圖中展示，由於中心部分214EA之各自寬度W1小於部分214EB至214EI之各自寬度W2，故中心部分214EA之各自深度小於部分214EB至214EI之各自深度。類似於，由於部分214EB至214EI之各自寬度W2小於部分214EJ至214EY之各自寬度W3，故半導體層222E中之部分214EB至214EI自半導體層222E之背側之各自深度小於部分214EJ至214EY之各自深度。因此，在沿著虛線E-E’之相鄰部分214EA、214EB至214EI及214EJ至214EY之間存在各自寬度之一差異及各自深度之一對應差異。
在一個實例中，CDTI結構214E之複數個部分214EA、214EB至214EI及214EJ至214EY可經配置成具有一結構對稱性。例如，部分214EB至214EI及214EJ至214EY關於中心部分214EA對稱地配置。例如，部分214EB至214EI及214EJ至214EY關於縱向中心線220E對稱地配置。CDTI結構214E之結構對稱性亦由於引導至各自光電二極體之入射光係對稱的而有助於增加光吸收。
在圖2E中展示之實例中，穿過縱向中心線220E之虛線E-E’出於解釋目的被繪示為一「水平」線。應瞭解，虛線E-E’亦可被繪示為穿過縱向中心線220E之一「垂直」線、一「對角」線等。
在圖2E中繪示之實例中，應注意，像素單元204E亦包含另一或一第二深溝槽隔離(DTI)結構236E，其圍繞半導體層222E之像素單元204E區域。在實例中，DTI結構236E因此隔離或分離像素單元204E與像素陣列中之相鄰像素單元。例如，返回參考圖1中繪示之實例，圍繞圖2E中所展示之像素單元204E之各者之DTI結構236E共同形成一柵格結構136，其提供圖1中之像素陣列102中之像素單元104之各者之間之一邊界。
如將在下文更詳細地展示，在一個實例中，DTI結構236E自背側朝向半導體層222E之前側延伸一DTI結構深度以隔離或分離像素單元204E之各者與相鄰像素單元。在一個實例中，DTI結構236E自背側朝向半導體層222E之前側延伸DTI結構深度至半導體層222E中以形成一部分背側深溝槽隔離結構使得DTI結構236E之DTI結構深度大於CDTI結構214E之深度且小於半導體層222E在背側與前側之間之厚度。在另一實施例中，DTI結構236E之DTI結構深度實質上等於半導體層222E之厚度使得DTI結構236E在半導體層222E之背側與前側之間延伸。在各種實例中，DTI結構236E可由一低k材料、一氧化物材料或其他合適介電材料形成於半導體層222E中。DTI結構236E可使用與CDTI結構214E相同或不同之材料形成。
圖2F係根據本發明之教示之繪示CDTI結構214F之又一實例之一像素單元204F之一實例俯視圖。應注意，圖2F之實例像素單元204F亦可為圖1之實例像素陣列102之像素單元104之一或多者之一實例，且應瞭解，下文引用之類似地命名及編號之元件如上文描述般耦合及起作用。另外，應進一步瞭解，圖2F之實例像素單元204F與圖2C之實例像素 單元204C及圖2E之實例像素單元204E共用諸多相似點。
例如，如圖2F中描繪之實例中展示，像素單元204F包含安置於半導體層222F之一像素單元204F區域中之一CDTI結構214F。在一個實例中，像素單元204F適於偵測包含NIR光或IR光之入射光。在實例中，CDTI結構214F使用一低k材料、一氧化物材料或其他合適介電材料形成於半導體層222F中。在一個實例中，半導體層222F可包含矽或另一合適類型之半導體材料。如在下文之另一視圖中將更加明顯，實例CDTI結構214F經安置成接近於半導體層222F之一背側且沿著入射光之一光學路徑，該入射光沿著光學路徑經引導至經安置成接近於半導體層222F之一前側之一光電二極體。
如圖2F中之像素單元204F之實例之一俯視圖中展示，CDTI結構214F包含複數個部分，其等在實例中被繪示為部分214FA、214FB、214FC、214FD、214FE、214FF、214FG、214FH、214FI、214FJ、214FK、214FL、214FM、214FN、214FO、214FP、214FQ、214FR、214FS、214FT、214FU、214FV、214FW、214FX、214FY。在實例中，複數個部分214FA至214FY之各者在半導體層222F中與複數個部分214FA至214FY之一相鄰者橫向分離且間隔開。複數個部分214FA至214FY之各者在半導體層222F中與複數個部分214FA至214FY之一相鄰者之間之間隔可至少取決於CDTI結構214F之組態及像素單元大小經組態為相同或不同。
在圖2F中描繪之實例中，應注意，CDTI結構214F之部分214FA係一中心部分或處於像素單元204F中之CDTI結構214F之中心。因而，CDTI結構214F之一縱向中心線220F延伸穿過中心部分214FA，如展 示。應注意，縱向中心線220F係延伸進出頁面之一線，且因此在圖2F中被繪示為一點。在圖2F中展示之實例中，複數個部分214FA至214FY在半導體層222F中經配置成一同心形狀圖案，其中部分214FB至214FI經同心地配置在中心部分214FA周圍，且部分214FJ至214FY經同心地配置在部分214FB至214FI周圍，如展示。在圖2F之實例CDTI結構214F中，複數個部分214FA至214FY之實例同心形狀具備配置於半導體層222F中之複數個柱結構或一柱結構陣列。如圖2F之實例中展示，柱形部分214FB至214FI經配置為共同形成中心部分214FA周圍之一同心環之複數個部分。類似地，柱形部分214FJ至214FY經配置為形成中心部分214FA及部分214FB至214FI周圍之一同心環之複數個部分，如展示。
在圖2F中展示之實例中，部分214FA、214FB至214FI及214FJ至214FY具有各自寬度。實例將各自寬度繪示為W1、W2、W3。圖2F之CDTI結構214F與圖2C之CDTI結構214C及圖2E之CDTI結構214E之一個差異係，在圖2F之實例CDTI結構214F中，各自寬度之不相等相對關係係W1<W2且W3<W2。在其他實例中，應瞭解，W1、W2、W3之間之相對不相等關係可不同。
如在下文之另一視圖中將更加明顯，部分214FA、214FB至214FI及214FJ至214FY亦自背側朝向半導體層222F之前側延伸一各自深度。在實例中，部分214FA、214FB至214FI及214FJ至214FY之各自深度由於製造期間之乾式蝕刻負載效應隨著部分214FA、214FB至214FI及214FJ至214FY之各自寬度增加而增加。因此，部分214FA、214FB至214FI及214FJ至214FY之各者之各自深度不同於複數個部分214FA、214FB至214FI及214FJ至214FY中具有一不同各自寬度(例如W1、W2、 W3)之一相鄰者之一各自深度。
在所繪示實例中，應注意，部分214FA、214FB至214FI及214FJ至214FY在沿著穿過縱向中心線220F之一橫向線之一方向上之一最近或最接近相鄰部分具有一不同各自寬度。例如，應注意，圖2F中繪示之虛線F-F’係穿過縱向中心線220F之一橫向線之一實例。因而，在部分214FA、214FB至214FI及214FJ至214FY之中，中心部分214FA沿著虛線F-F’之一最近相鄰部分包含於部分214FB至214FI中。類似地，部分214FB至214FI之最近相鄰者包含部分214FA或沿著虛線F-F’之部分214FJ至214FY之一者。因此，部分214FA之各自寬度W1不同於部分214FB至214FI之各自寬度W2，其不同於部分214FJ至214FY之各自寬度W3。如將在下文之另一視圖中展示，由於中心部分214FA之各自寬度W1小於部分214FB至214FI之各自寬度W2，故中心部分214FA之各自深度小於部分214FB至214FI之各自深度，以此類推。因此，在沿著虛線F-F’之相鄰部分214FA、214FB至214FI及214FJ至214FY之間存在各自寬度之一差異及各自深度之一對應差異。
在圖2F中展示之實例中，穿過縱向中心線220F之虛線F-F’出於解釋目的被繪示為一「水平」線。應瞭解，虛線F-F’亦可被繪示為穿過縱向中心線220F之一「垂直」線、「對角」線等。
在一個實例中，CDTI結構214F之複數個部分214FA、214FB至214FI及214FJ至214FY可經配置成具有一結構對稱性。例如，部分214FB至214FI及214FJ至214FY關於中心部分214FA對稱地配置以進一步改良光吸收。
在圖2F中繪示之實例中，應注意，像素單元204F亦包含另 一或一第二深溝槽隔離(DTI)結構236F，其圍繞半導體層222F之像素單元204F區域。在實例中，DTI結構236F因此隔離或分離像素單元204F與像素陣列中之相鄰像素單元。例如，返回參考圖1中繪示之實例，圍繞圖2F中所展示之像素單元204F之各者之DTI結構236F共同形成一柵格結構136，其提供圖1中之像素陣列102中之像素單元104之各者之間之一邊界。
如將在下文更詳細地展示，在一個實例中，DTI結構236F自背側朝向半導體層222F之前側延伸一DTI結構深度以隔離或分離像素單元204F之各者與相鄰像素單元。在一個實例中，DTI結構236F自背側朝向半導體層222F之前側延伸DTI結構深度至半導體層222F中以形成一部分背側深溝槽隔離結構使得DTI結構236F之DTI結構深度大於CDTI結構214F之深度且小於半導體層222F在背側與前側之間之厚度。在另一實施例中，DTI結構236F之DTI結構深度實質上等於半導體層222F之厚度使得DTI結構236F在半導體層222F之背側與前側之間延伸。在各種實例中，DTI結構236F可由一低k材料、一氧化物材料或其他合適介電材料形成於半導體層222F中。DTI結構236F可使用與CDTI結構214F相同或不同之材料形成。
圖3A展示根據本發明之教示之包含一實例CDTI結構314之一像素單元304之一橫截面圖。應瞭解，圖3A之實例像素單元304可為圖2A之實例像素單元204A或圖2B之像素單元204B之另一視圖，且下文引用之經類似地命名及編號之元件可如上文描述般耦合及起作用。亦應注意，圖3A中展示之像素單元304之實例橫截面圖可對應於圖2A之像素單元204A沿著虛線A-A’或圖2B之像素單元204B沿著虛線B-B’之一橫截面 圖。
如圖3A中描繪之實例中展示，像素單元304包含一光電二極體324，其經安置於一半導體層322之一像素單元304區域中且接近於半導體層322之一前側326以回應於經引導穿過半導體層322之一背側328至光電二極體324之入射光330而產生影像電荷。CDTI結構314沿著入射光330至光電二極體324之一光學路徑經安置於半導體層322之像素單元304區域中，且CDTI結構314經安置成接近於半導體層322之一背側328。
如所繪示實例中展示，CDTI結構314包含複數個部分，其等在圖3A中展示為配置於半導體層322中之部分314A、314B、314C、314D。如展示，複數個部分314A、314B、314C、314D之各者在半導體層322中與複數個部分314A、314B、314C、314D之一相鄰者橫向分離且間隔開。複數個部分314A、314B、314C、314D之各者在半導體層322中與複數個部分314A、314B、314C、314D之一相鄰者之間之間隔可相同或不同。
如實例中展示，部分314A具有一寬度W1，部分314B具有一寬度W2，部分314C具有一寬度W3，且部分314D具有一寬度W4。在圖3A中描繪之實例中，W1>W2>W3>W4。在其他實例中，應瞭解，W1、W2、W3、W4之間之相對不相等關係可不同。另外，複數個部分314A、314B、314C、314D之各者自背側328朝向半導體層322之前側326延伸一各自深度D1、D2、D3、D4。在圖3A中描繪之實例中，D1>D2>D3>D4。因此，複數個部分314A、314B、314C、314D之各者之各自深度D1、D2、D3、D4不同於複數個部分314A、314B、314C、314D之一相鄰者之一各自深度D1、D2、D3、D4。在實例中，複數個部分314A、 314B、314C、314D之各者之各自深度D1、D2、D3、D4與複數個部分314A、314B、314C、314D之各自寬度有關。在各種實例中，隨著一部分314A、314B、314C、314D之相對寬度增加，彼部分314A、314B、314C、314D之相對深度由於製造期間之蝕刻負載效應而增加。換言之，較淺部分具備較窄部分，且較深部分具備較寬部分。
在一個實例中，CDTI結構314之複數個部分314A、314B、314C、314D可經配置成具有一結構對稱性以改良光吸收。例如，部分314B、314C、314D之橫截面關於中心部分314A或縱向中心線320具有對稱性。此外，具有複數個部分314A、314B、314C、314D之CDTI結構314亦可增加入射光330在各自像素單元304內之光行進路徑，此係由於入射光330透過反射及/或折射被複數個部分314A、314B、314C、314D散射。據此，可增加引導至像素單元304之各自光電二極體324之入射光330之吸收。
如圖3A中繪示之實例中描繪，複數個部分314A、314B、314C、314D之各者具有一第一端及一第二端。特定言之，複數個部分314A、314B、314C、314D之各者之第一端係處於半導體層322之背側328之端，且複數個部分314A、314B、314C、314D之各者之第二端與該第一端相對且處於自背側328朝向半導體層322中之前側326之各自深度D1、D2、D3、D4處。
據此，應瞭解，複數個部分314A、314B、314C、314D之第二端界定或代表具有關於半導體層322之背側328具有大於零之一斜率之一橫截面之一表面。表面在圖3A中使用相對於半導體層322之背側328具有一斜率(在圖3A中被標記為「SLOPE」)、具有一角度(在圖3A中被標 記為「α°」)之虛線繪示或代表。
在一個實例中，縱向中心線320之一第一側(例如左側)上之複數個部分314A、314B、314C、314D之第二端界定或代表具有一第一斜率之一第一表面平面，且在與縱向中心線320之前側(例如右側)相對之一第二側上之複數個部分314A、314B、314C、314D之第二端界定或代表關於垂直於背側328之縱向中心線320具有一第二斜率之一第二表面平面，其中第一表面平面與第二表面平面相交且連接，從而形成實質上等於180°-2α°之一角度。應瞭解，斜率SLOPE隨著相鄰部分314A、314B、314C、314D之各自深度D1、D2、D3、D4之間之差異增加而增加。因此，藉由調整相鄰部分314A、314B、314C、314D之寬度W1、W2、W3、W4之間之差異從而調變相鄰部分314A、314B、314C、314D之深度D1、D2、D3、D4之間之差異，由複數個部分314A、314B、314C、314D之第二端界定之表面之斜率SLOPE亦可根據本發明之教示進行調整。
在圖3A中描繪之實例中，應瞭解，像素單元304之縱向中心線320穿過其之中心部分314A係CDTI結構314之最寬(W1)部分且因此係CDTI結構314之最深(D1)部分314A，且與縱向中心線320相距更遠之各連續相鄰部分(314B、314C、314D)之深度(D2、D3、D4)減小。因而，應注意，CDTI結構314因此提供一顛倒或翻轉金字塔形結構，其中側具有一角度α°，如展示。角度α°愈大，與由部分314B、314C、314D形成之側表面平面相關聯之斜率SLOPE愈陡或愈大。較大斜率SLOPE會導致入射在部分314B、314C、314D上之一較大折射角度之入射光330，此藉此增加光吸收。
據此，由複數個部分入射在部分314A、314B、314C、314D形成之傾斜(tilt/slant)橫截面表面平面所提供之顛倒或翻轉金字塔形狀藉由反射及/或折射來增強經引導至各自像素單元304之光電二極體324之入射光330的光吸收，藉此增加各自像素單元304(例如)對具有較長波長之入射光(例如紅光、NIR光及/或IR光)的光靈敏度。因此，應瞭解，近紅外(NIR)量子效率(QE)使用CDTI結構314而顯著增強。在各種實例中，相鄰部分入射在部分314A、314B、314C、314D與相對寬度W1、W2、W3、W4之間的間隔可基於最小設計規則及一特定斜率SLOPE來進行組態，以提供具有所要反射/折射角之金字塔/似幾何學形狀以實現根據本發明之教示之像素單元304的最佳光反射及NIR吸收效能。另外，應瞭解，CDTI結構314提供經改良串擾效能。
在圖3A中繪示之實例橫截面圖亦展示，像素單元304亦包含另一或一第二DTI結構336，其圍繞半導體層322之像素單元304區域。如所描繪實例中繪示，DTI結構336自背側328朝向半導體層322之前側326延伸一DTI結構深度T1以隔離或分離像素單元304之各者與像素陣列中的相鄰像素單元。在所描繪實例中，DTI結構深度T1大於CDTI結構314之深度D1且實質上等於半導體層322之厚度，使得DTI結構336自半導體層322之背側328延伸至前側326。在另一實例中，應瞭解，DTI結構336自背側328朝向半導體層322之前側326延伸大於CDTI結構314之深度且小於半導體層322之厚度之一深度至半導體層322中，以形成一部分背側DTI結構。在各種實例中，DTI結構336可係由一低k材料、一氧化物材料或其他合適介電材料形成於半導體層322中。DTI結構336可係使用與CDTI結構314相同或不同之材料來形成。
圖3B展示根據本發明之教示之圖3A之像素單元304之一製造程序期間之一實例橫截面圖。在實例中，提供包含一光電二極體324之一半導體層322，光電二極體324係安置於半導體層322之一像素單元304區域中且接近於半導體層322之一前側326，以回應於經引導穿過半導體層322之一背側328至光電二極體324之入射光而產生影像電荷。光電二極體324可(例如)藉由離子植入而形成於半導體層322中。圖3B中展示之半導體層322可為進行前側處理之後的半導體層322，即，其中已經製造光電二極體、電晶體(包含閘極、源極及汲極)、接觸件、金屬互連件等。
一圖案化遮罩層318經沉積在半導體層322之背側328之上。如展示，圖案化遮罩層318包含具有具對應於CDTI結構之各自部分之不同寬度W1、W2、W3、W4之複數個開口319A、319B、319C、319D之一圖案，其中W1>W2>W3>W4。複數個開口319A、319B、319C、319D之各者在圖案化遮罩層318中之圖案中與複數個開口319A、319B、319C、319D之一相鄰者橫向分離且間隔開。複數個開口319A、319B、319C、319D之各者之一各自寬度W1、W2、W3、W4不同於複數個開口319A、319B、319C、319D之一相鄰者之一各自寬度W1、W2、W3、W4。
接著，例如藉由電漿蝕刻穿過圖案化遮罩層318之複數個開口319A、319B、319C、319D蝕刻半導體層322之背側328，以在半導體層322中形成複數個溝槽316A、316B、316C、316D。複數個溝槽316A、316B、316C、316D之各者具有自背側328朝向半導體層322之前側326延伸之一各自深度D1、D2、D3、D4。如論述，由於複數個開口319A、319B、319C、319D之各者之各自寬度W1、W2、W3、W4不同 於複數個開口319A、319B、319C、319D之一相鄰者之一各自寬度W1、W2、W3、W4，故複數個溝槽316A、316B、316C、316D之各者之各自深度D1、D2、D3、D4由於乾式蝕刻負載效應而不同於複數個溝槽316A、316B、316C、316D之一相鄰者之一各自深度D1、D2、D3、D4。溝槽寬度愈寬，溝槽深度愈深，且溝槽寬度愈窄，溝槽深度愈淺。
圖3C展示在複數個溝槽316A、316B、316C、316D經蝕刻於半導體層322中之後，接著，半導體層322經剝離及清潔以移除圖案化遮罩層318。
返回簡要地參考圖3A，接著，藉由將介電材料沉積於複數個溝槽316A、316B、316C、316D之各者中以填充複數個溝槽316A、316B、316C、316D來形成CDTI結構314之複數個部分314A、314B、314C、314D。在各種實例中，複數個溝槽316A、316B、316C、316D可使用一低k材料、一氧化物材料或任何合適介電材料填充。接著，可執行一化學機械拋光(CMP)程序來拋光或平坦化半導體層322之背側328。如將在下文之另外實例中展示，接著，可在半導體層322之背側328之上形成一或多個額外層，諸如(例如)一緩衝氧化物、一抗反射層等。另外，接著，可在半導體層322之背側328之上形成一彩色濾光器陣列之彩色透鏡及微透鏡以提供像素陣列之各像素單元304。
圖3D展示根據本發明之教示之繪示一CDTI結構314D之另一實例之一像素單元304D之一橫截面圖。應瞭解，圖3D之實例像素單元304D可為圖2D之實例像素單元204D之另一視圖，且下文引用之經類似地命名及編號之元件可如上文描述般耦合及起作用。亦應注意，圖3D中展示之像素單元304D之實例橫截面圖可對應於圖2D之像素單元204D沿著虛 線D-D’之一橫截面圖。
如圖3D中描繪之實例中展示，像素單元304D包含一光電二極體324，其經安置於一半導體層322之一像素單元304D區域中且接近於半導體層322之一前側326以回應於經引導穿過半導體層322之一背側328至光電二極體324之入射光而產生影像電荷。CDTI結構314D沿著入射光至光電二極體324之一光學路徑經安置於半導體層322之像素單元304D區域中且接近於半導體層322之一背側328。
如所繪示實例中展示，CDTI結構314D包含複數個部分，其在圖3D中展示為配置於半導體層322中之部分314DA、314DB、314DC。如展示，複數個部分314DA、314DB、314DC之各者在半導體層322中與複數個部分314DA、314DB、314DC之一相鄰者橫向分離且間隔開。
如實例中展示，部分314DA具有一寬度W1，部分314DB具有一寬度W2，且部分314DC具有一寬度W3。在圖3D中描繪之實例中，W1>W2且W3>W2。在其他實例中，應瞭解，W1、W2、W3之間之相對不相等關係可不同。應注意，在圖3D中描繪之實例中，W1實質上等於W3。在另一實例中，應瞭解，W1可不等於W3。圖3D中描繪之實例亦繪示複數個部分314DA、314DB、314DC之各者自背側328朝向半導體層322之前側326延伸一各自深度D1、D2、D1。在圖3D中描繪之實例中，D1>D2。因此，複數個部分314DA、314DB、314DC之各者之各自深度D1、D2、D1關於各自寬度不同於複數個部分314DA、314DB、314DC之一相鄰者之各自深度D1、D2、D1。在各種實例中，隨著部分314DA、314DB、314DC之相對寬度增加，彼部分314DA、314DB、 314DC之相對深度D1、D2、D1由於蝕刻程序期間之蝕刻負載效應而增加。換言之，較淺部分具備較窄部分，且較深部分具備較寬部分。
如圖3D中繪示之實例中描繪，複數個部分314DA、314DB、314DC之各者具有一第一端及一第二端。特定言之，複數個部分314DA、314DB、314DC之各者之第一端係處於半導體層322之背側328之端，且複數個部分314DA、314DB、314DC之各者之第二端與該第一端相對且處於自背側328朝向半導體層322中之前側326之各自深度D1、D2、D1處。
因此，應瞭解，複數個部分314DA、314DB、314DC之第二端界定或代表具有關於半導體層322之背側328具有大於零之斜率之一橫截面之一表面，如圖3D中使用虛線展示。特定言之，圖3D中展示之實例繪示代表由複數個部分314DA、314DB、314DC之第二端界定的、相對於半導體層322之背側328具有角度(其等在圖3D中標記為「α°」)之表面之虛線。應瞭解，表面相對於背側328之角度α°隨著相鄰部分314DA、314DB、314DC之各自深度D1、D2、D1之間之差異增加而增加。因此，藉由調整相鄰部分314DA、314DB、314DC之寬度W1、W2、W3之間之差異，由複數個部分314DA、314DB、314DC之第二端界定之表面之斜率及角度α°亦可根據本發明之教示進行調整以實現最佳光學效能。例如，複數個部分314DA、314DB、314DC之各自寬度W1、W2、W3可經設計使得複數個部分314DA、314DB、314DC之各自深度導致一較大角度α°，其界定具有具大斜率之一橫截面之表面，從而創建入射在部分314DA、314DB、314DC上之入射光之較大折射角，此會增加光吸收。
具有CDTI結構314D及由CDTI結構314D之特定結構組態 及配置提供之角度α°，應注意，串擾效能及近紅外(NIR)量子效率(QE)使用CDTI結構314D顯著增強。
在圖3D中繪示之實例橫截面圖亦展示，像素單元304D亦包含另一或一第二DTI結構336，其圍繞半導體層322之像素單元304D區域以隔離或分離像素單元304D之各者與像素陣列中之相鄰像素單元。在所描繪實例中，DTI結構深度大於CDTI結構314D之深度D1且實質上等於半導體層322之厚度使得DTI結構336自半導體層322之背側328延伸至前側326。在另一實例中，應瞭解，DTI結構336自背側328朝向半導體層322之前側326延伸大於CDTI結構314D之深度且小於半導體層322之厚度之一深度至半導體層322中以形成一部分背側DTI結構。在各種實例中，DTI結構336可由一低k材料、一氧化物材料或其他合適介電材料形成於半導體層322中。DTI結構336可使用與CDTI結構314D相同或不同之材料形成。
圖3E展示根據本發明之教示之繪示一CDTI結構314E之又一實例之一像素單元304E之一橫截面圖。應瞭解，圖3E之實例像素單元304E可為圖2E之實例像素單元204E之另一視圖，且下文引用之經類似地命名及編號之元件可如上文描述般耦合及起作用。亦應注意，圖3E中展示之像素單元304E之實例橫截面圖可對應於圖2E之像素單元204E沿著虛線E-E’之一橫截面圖。
如圖3E中描繪之實例中展示，像素單元304E包含一光電二極體324，其經安置於一半導體層322之一像素單元304E區域中且接近於半導體層322之一前側326以回應於經引導穿過半導體層322之一背側328至光電二極體324之入射光而產生影像電荷。CDTI結構314E沿著入射光 至光電二極體324之一光學路徑經安置於半導體層322之像素單元304E區域中且接近於半導體層322之一背側328。
如所繪示實例中展示，CDTI結構314E包含複數個部分，其等在圖3E中展示為配置於半導體層322中之部分314EA、314EB、314EC。如展示，複數個部分314EA、314EB、314EC之各者在半導體層322中與複數個部分314EA、314EB、314EC之一相鄰者橫向分離且間隔開。
在一個實例中，CDTI結構314E之複數個部分314EA、314EB、314EC可經配置成具有一結構對稱性。例如，部分314EB、314EC之橫截面可關於中心部分314EA具有對稱性以進一步改良對引導至光電二極體324之入射光之光吸收。
如實例中展示，部分314EA具有一寬度W1，部分314EB具有一寬度W2，且部分314EC具有一寬度W3。在圖3E中描繪之實例中，W3>W2>W1。在其他實例中，應瞭解，W1、W2、W3之間之相對不相等關係可不同。圖3E中描繪之實例亦繪示複數個部分314EA、314EB、314EC之各者自背側328朝向半導體層322之前側326延伸一各自深度D3、D2、D1。在圖3E中描繪之實例中，D1>D2>D3。因此，複數個部分314EA、314EB、314EC之各者之各自深度D3、D2、D1不同於複數個部分314EA、314EB、314EC之一相鄰者之一各自深度D1、D2、D1。在各種實例中，隨著部分314EA、314EB、314EC之相對寬度增加，彼部分314EA、314EB、314EC之相對深度D3、D2、D1由於製造期間之乾式蝕刻負載效應而增加。換言之，較淺部分具備較窄部分，且較深部分具備較寬部分。
如圖3E中繪示之實例中描繪，複數個部分314EA、314EB、314EC之各者具有一第一端及一第二端。特定言之，複數個部分314EA、314EB、314EC之各者之第一端係處於半導體層322之背側328之端，且複數個部分314EA、314EB、314EC之各者之第二端與該第一端相對且處於自背側328朝向半導體層322中之前側326之各自深度D3、D2、D1處。
據此，應瞭解，複數個部分314EA、314EB、314EC之第二端界定或代表具有關於半導體層322之背側328具有大於零之斜率之一橫截面之一表面，如圖3E中使用虛線展示。特定言之，圖3E中展示之實例繪示代表由複數個部分314EA、314EB、314EC之第二端界定的、相對於半導體層322之背側328具有角度(在圖3E中標記為「α°」)之表面之虛線。
亦應注意，在圖3E中展示之實例中，中心部分314EA係CDTI結構314E之最窄(W1)部分且因此係CDTI結構314E之最淺(D3)部分314EA，且與中心相距更遠之各連續相鄰部分(314EB、314EC)之深度(D2、D1)增加。因而，應注意，CDTI結構314E因此提供一金字塔形結構，其中側具有一角度α°，如展示。藉由調整相鄰部分314EA、314EB、314EC之寬度W1、W2、W3，由複數個部分314EA、314EB、314EC之第二端界定之表面之斜率及關於半導體層322之背側328之角度α°亦可被調整以實現期望光學效能。例如，複數個部分314EA、314EB、314EC之各自寬度W1、W2、W3可經設計使得相鄰部分314EA、314EB、314EC之各自深度之間之差異提供一較大角度α°，從而導致具有具較大斜率之一橫截面之一表面，此藉由入射光在部分314EA、314EB、314EC上之反射 及/或折射增加入射光在各自像素單元304E內之吸收，此改良各自像素單元304E之光靈敏度。因此，應瞭解，應注意，串擾效能及近紅外(NIR)量子效率(QE)使用CDTI結構314E及由CDTI結構314E提供之角度α°顯著增強。
在圖3E中繪示之實例橫截面圖亦展示，像素單元304E亦包含另一或一第二DTI結構336，其圍繞半導體層322之像素單元304E區域以隔離或分離像素單元304E之各者與像素陣列中之相鄰像素單元。在所描繪實例中，DTI結構深度大於CDTI結構314E之深度D1且實質上等於半導體層322之厚度使得DTI結構336自半導體層322之背側328延伸至前側326。在另一實例中，應瞭解，DTI結構336自背側328朝向半導體層322之前側326延伸大於CDTI結構314E之深度且小於半導體層322之厚度之一深度至半導體層322中以形成一部分背側DTI結構。在各種實例中，DTI結構336可由一低k材料、一氧化物材料或其他合適介電材料形成於半導體層322中。DTI結構336可使用與CDTI結構314E相同或不同之材料形成。
圖3F展示根據本發明之教示之繪示一CDTI結構314F之又一實例之一像素單元304F之一橫截面圖。應瞭解，圖3F之實例像素單元304F可為圖2F之實例像素單元204F之另一視圖，且下文引用之經類似地命名及編號之元件可如上文描述般耦合及起作用。亦應注意，圖3F中展示之像素單元304F之實例橫截面圖可對應於圖2F之像素單元204F沿著虛線F-F’之一橫截面圖。
如圖3F中描繪之實例中展示，像素單元304F包含一光電二極體324，其經安置於一半導體層322之一像素單元304F區域中且接近於半導體層322之一前側326以回應於經引導穿過半導體層322之一背側328 至光電二極體324之入射光而產生影像電荷。CDTI結構314F沿著入射光至光電二極體324之一光學路徑經安置於半導體層322之像素單元304F區域中且接近於半導體層322之一背側328。
如所繪示實例中展示，CDTI結構314F包含複數個部分，其等在圖3F中展示為配置於半導體層322中之部分314FA、314FB、314FC。如展示，複數個部分314FA、314FB、314FC之各者在半導體層322中與複數個部分314FA、314FB、314FC之一相鄰者橫向分離且間隔開。
如實例中展示，部分314FA具有一寬度W1，部分314FB具有一寬度W2，且部分314FC具有一寬度W3。在圖3F中描繪之實例中，W1<W2且W3<W2。在其他實例中，應瞭解，W1、W2、W3之間之相對不相等關係可不同。應注意，在圖3F中描繪之實例中，W1實質上等於W3。在另一實例中，應瞭解，W1可能不等於W3。圖3F中描繪之實例亦繪示複數個部分314FA、314FB、314FC之各者自背側328朝向半導體層322之前側326延伸一各自深度D2、D1、D2。在圖3F中描繪之實例中，D1>D2。因此，複數個部分314FA、314FB、314FC之各者之各自深度D2、D1、D2不同於複數個部分314FA、314FB、314FC之一相鄰者之一各自深度D2、D1、D2。在各種實例中，隨著一部分314FA、314FB、314FC之相對寬度增加，彼部分314FA、314FB、314FC之相對深度D2、D1、D2由於製造期間(例如，在用於形成與部分314FA、314FB、314FC相關聯之溝槽之乾蝕刻程序期間)之蝕刻負載效應增加。換言之，較淺部分具備較窄部分，且較深部分具備較寬部分。
在一個實例中，CDTI結構314F之複數個部分314FA、 314FB、314FC可經配置成具有一結構對稱性。例如，部分314FB、314FC之橫截面可關於中心部分314FA具有對稱性以進一步改良光吸收。
如圖3F中繪示之實例中描繪，複數個部分314FA、314FB、314FC之各者具有一第一端及一第二端。特定言之，複數個部分314FA、314FB、314FC之各者之第一端係處於半導體層322之背側328之端，且複數個部分314FA、314FB、314FC之各者之第二端與該第一端相對且處於自背側328朝向半導體層322中之前側326之各自深度D2、D1、D2處。
據此，應瞭解，複數個部分314FA、314FB、314FC之第二端界定或代表具有關於半導體層322之背側328具有大於零之斜率之一橫截面之一表面，如圖3F中使用虛線展示。特定言之，圖3F中展示之實例繪示代表由複數個部分314FA、314FB、314FC之第二端界定的、相對於半導體層322之背側328具有角度(在圖3F中標記為「α°」)之表面之虛線。應瞭解，表面相對於背側328之角度α°隨著相鄰部分314FA、314FB、314FC之各自深度D2、D1、D2之間之差異增加而增加。因此，藉由調整在相鄰部分314FA、314FB、314FC之間提供不同深度之相鄰部分314FA、314FB、314FC之寬度W1、W2、W3之間之差異，角度α°及由複數個部分314FA、314FB、314FC之第二端界定之表面之斜率亦可根據本發明之教示進行調整。例如，複數個部分314FA、314FB、314FC之各自寬度W1、W2、W3可經設計使得相鄰部分314FA、314FB、314FC之各自深度之間之差異提供一較大角度α°，從而導致具有具一較大斜率之一橫截面之一表面，此藉由入射在部分314FA、314FB、314FC上之入射光之反射及/或折射增加入射光在各自像素單元304F內之吸收，此改良各自像 素單元30F之光靈敏度。具有CDTI結構314F及由CDTI結構314F提供之角度α°，應注意，串擾效能及近紅外(NIR)量子效率(QE)使用CDTI結構314F顯著增強。
在圖3F中繪示之實例橫截面圖亦展示，像素單元304F亦包含另一或一第二DTI結構336，其圍繞半導體層322之像素單元304F區域以隔離或分離像素單元304F之各者與像素陣列中之相鄰像素單元。在所描繪實例中，DTI結構深度大於CDTI結構314F之深度D1且實質上等於半導體層322之厚度使得DTI結構336自半導體層322之背側328延伸至前側326。在另一實例中，應瞭解，DTI結構336自背側328朝向半導體層322之前側326延伸大於CDTI結構314F之深度且小於半導體層322之厚度之一深度至半導體層322中以形成一部分背側DTI結構。在各種實例中，DTI結構336可由一低k材料、一氧化物材料或其他合適介電材料形成於半導體層322中。DTI結構336可使用與CDTI結構314F相同或不同之材料形成。
圖4A係根據本發明之教示之包含具有CDTI結構之實例像素單元404A、404B、404C之一彩色像素陣列402A之一個實例之一橫截面圖。應瞭解，圖4A之實例像素單元404A、404B、404C可為圖2A之像素單元204A或圖2B之像素單元204B之實例，且下文引用之經類似地命名及編號之元件可如上文描述般耦合及起作用。特定言之，應注意，圖4A中之像素單元404A、404B、404C之實例橫截面圖可對應於圖3A之像素單元304A之橫截面圖。然而，應瞭解，在其他實例中，實例像素單元404A、404B、404C之各者亦可具有根據圖2B至圖2F之任一者配置及/或具有圖3D至圖3F之任一者中所繪示之各自橫截面之CDTI結構。
如圖4A中展示，實例彩色像素陣列402A包含複數個像素 單元，其等包含像素單元404A、404B、404C。像素單元404A、404B、404C之各者包含一光電二極體424，其經安置於一半導體層422之一各自像素單元區域中且接近於半導體層422之一前側426以回應於經引導穿過半導體層422之一背側428至光電二極體424之入射光430而產生影像電荷。半導體層422可為形成在半導體基板上之一磊晶層。各像素單元404A、404B、404C之CDTI結構414沿著入射光430至光電二極體424之一光學路徑經安置於半導體層422之像素單元區域中且接近於半導體層422之一背側428。在圖4A中繪示之實例中，各CDTI結構414包含複數個部分，其等在圖4A中展示為配置於半導體層422中之部分414A、414B、414C、414D。如展示，複數個部分414A、414B、414C、414D之各者在半導體層422中與複數個部分414A、414B、414C、414D之一相鄰者橫向分離且間隔開。
如實例中展示，複數個部分414A、414B、414C、414D之各者具有一各自寬度且自背側428朝向半導體層422之前側426延伸一各自深度D1、D2、D3、D4。在圖4A中描繪之實例中，D1>D2>D3>D4。因此，複數個部分414A、414B、414C、414D之各者之各自深度D1、D2、D3、D4不同於複數個部分414A、414B、414C、414D之一相鄰者之一各自深度D1、D2、D3、D4。在各種實例中，隨著部分414A、414B、414C、414D之相對寬度增加，彼部分414A、414B、414C、414D之相對深度由於用於形成CDTI結構414之部分414A、414B、414C、414D之各自溝槽之蝕刻程序期間之蝕刻負載效應而增加。換言之，較淺部分具備較窄部分，且較深部分具備較寬部分。
在圖4A中繪示之實例橫截面圖亦展示，彩色像素陣列 402A之像素單元404A、404B、404C包含另一或一第二DTI結構436A，其圍繞半導體層422之各自像素單元404A、404B、404C區域。如所描繪實例中繪示，DTI結構436A自背側428延伸一DTI結構深度T1至半導體層422之前側426以隔離或分離像素單元404A、404B、404C之各者與像素陣列中之相鄰像素單元。如所描繪實例中展示，DTI結構深度T1大於CDTI結構414之深度D1且實質上等於半導體層422之背側428與前側426之間之厚度。DTI結構436A可由一低k材料、一氧化物材料或其他合適介電材料形成於半導體層422中。DTI結構436A可使用與CDTI結構414相同或不同之材料形成。
圖4A中展示之實例像素陣列402A亦包含形成在半導體層422之背側428之上之一緩衝氧化物層434。另外，包含複數個彩色濾光器442之一彩色濾光器陣列層經形成在緩衝氧化物層434之上。在一個實例中，彩色濾光器442可包含各種不同彩色濾光器，其等包含紅色、綠色、藍色、透明/IR等之一組合。在一個實例中，複數個彩色濾光器442可具有基於一拜耳(Bayer)圖案之一配置。包含複數個微透鏡444之一微透鏡層經形成在彩色濾光器層之彩色濾光器442之上。
如所描繪實例中展示，各微透鏡444及各彩色濾光器442經形成在各自像素單元404A、404B、404C之一各自CDTI結構414及光電二極體424之上且與各自CDTI結構414及光電二極體424對準。因而，沿著其引導入射光430之光學路徑穿過一各自微透鏡444、彩色濾光器442、氧化物層434、背側428，沿著且穿過CDTI結構414，且穿過半導體層422至光電二極體424，如展示。
儘管實例像素單元404A、404B、404C具有與圖4A中繪示 之相同之CDTI結構配置，然應瞭解，在其他實例中，像素單元404A、404B、404C可具有不同CDTI配置。例如，不同彩色像素單元可具有不同CDTI結構組態。在一個實例中，具有較短波長(諸如藍色、綠色)之彩色像素單元及具有較長波長(諸如紅色、近紅外、紅外、透明)之彩色像素單元可使用不同CDTI結構組態來配置，例如與CDTI結構之部分相關聯之不同CDTI結構圖案配置、不同結構形狀及/或不同寬度/深度，以達成影像感測器針對特定應用之最佳光學效能。在一個實例中，經採用以偵測可見光(例如紅色、藍色、綠色)之像素單元及適於偵測近紅外光之像素單元可使用不同CDTI結構組態來配置。在一個實例中，不同大小之像素單元可使用不同CDTI結構組態來配置。
圖4B係根據本發明之教示之包含具有CDTI結構之實例像素單元404A、404B、404C之一彩色像素陣列402B之另一實例之一橫截面圖。應瞭解，圖4B之實例像素單元404A、404B、404C亦可為圖2A之像素單元204A或圖2B之像素單元204B之實例，且下文引用之經類似地命名及編號之元件可如上文描述般耦合及起作用。特定言之，應注意，圖4B中之像素單元404A、404B、404C之實例橫截面圖可對應於圖3A之像素單元304A之橫截面圖。亦應瞭解，圖4B之彩色像素單元402B與圖4A之彩色像素陣列402A共用諸多相似點。
例如，圖4B中描繪之實例彩色像素陣列402B包含複數個像素單元，其包含像素單元404A、404B、404C。像素單元404A、404B、404C之各者包含一光電二極體424，其經安置於半導體層422之一各自像素單元區域中且接近於半導體層422之一前側426以回應於經引導穿過半導體層422之一背側428至光電二極體424之入射光430而產生影像 電荷。半導體層422可為形成在一半導體基板上之磊晶層。各像素單元404A、404B、404C之CDTI結構414沿著入射光430至光電二極體424之一光學路徑經安置於半導體層422之像素單元區域中且接近於半導體層422之一背側428。在圖4B中繪示之實例中，各CDTI結構414包含複數個部分，其等在圖4B中展示為配置於半導體層422中之部分414A、414B、414C、414D。如展示，複數個部分414A、414B、414C、414D之各者在半導體層422中與複數個部分414A、414B、414C、414D之一相鄰者橫向分離且間隔開。
如實例中展示，複數個部分414A、414B、414C、414D之各者具有一各自寬度且自背側428朝向半導體層422之前側426延伸一各自深度D1、D2、D3、D4。在圖4B中描繪之實例中，D1>D2>D3>D4。因此，複數個部分414A、414B、414C、414D之各者之各自深度D1、D2、D3、D4不同於複數個部分414A、414B、414C、414D之一相鄰者之一各自深度D1、D2、D3、D4。在各種實例中，隨著一部分414A、414B、414C、414D之相對寬度增加，彼部分414A、414B、414C、414D之相對深度由於製造(例如，用於形成部分414A、414B、414C、414D之各自溝槽之電漿蝕刻程序)期間之蝕刻負載效應而增加。換言之，較淺部分具備較窄部分，且較深部分具備較寬部分。
在圖4B中繪示之實例橫截面圖亦展示，彩色像素陣列402A之像素單元404A、404B、404C包含另一或一第二DTI結構436B，其圍繞半導體層422之各自像素單元404A、404B、404C區域。如所描繪實例中展示，DTI結構436B自背側428朝向半導體層422之前側426延伸一DTI結構深度T2以隔離或分離像素單元404A、404B、404C之各者與像素 陣列中之相鄰像素單元。圖4B之彩色像素陣列402B與圖4A之彩色像素陣列402A之間之一個差異係，如圖4B中繪示，DTI結構436B係一部分DTI結構，此係由於DTI結構深度T2大於CDTI結構414之深度D1且小於半導體層422之背側428與前側426之間之厚度。在一個實例中，一可選淺溝槽結構450亦可經包含於彩色像素陣列402B中。如圖4B中描繪之實例中展示，淺溝槽結構450在各像素單元404A、404B、404C之間在半導體層422中經安置成接近於前側426且與部分DTI結構436B對準(如展示)以圍繞各像素單元404A、404B、404C。
DTI結構436B及可選淺溝槽結構450可由一低k材料、一氧化物材料或其他合適介電材料形成於半導體層422中。DTI結構436B及/或淺溝槽結構450可使用與CDTI結構414相同或不同之材料形成。
圖4B中展示之實例像素陣列402B亦包含形成在半導體層422之背側428之上之一緩衝氧化物層434。另外，包含複數個彩色濾光器442之一彩色濾光器陣列層經形成在緩衝氧化物層434之上。在一個實例中，彩色濾光器442可包含各種不同彩色濾光器，其包含紅色、綠色、藍色、透明/IR等之一組合。在一個實例中，複數個彩色濾光器442可具有基於一拜耳圖案之一配置。包含複數個微透鏡444之一微透鏡層經形成在彩色濾光器層之彩色濾光器442之上。
如所描繪實例中展示，各微透鏡444及各彩色濾光器442經形成在各自像素單元404A、404B、404C之一各自CDTI結構414及光電二極體424之上且與各自CDTI結構414及光電二極體424對準。因而，沿著其引導入射光430之光學路徑穿過一各自微透鏡444、彩色濾光器442、氧化物層434、背側428，沿著且穿過CDTI結構414，且穿過半導體層422至 光電二極體424，如展示。
本發明所繪示之實例之上文描述，包含發明摘要中所描述之內容，不意欲為詳盡的或將本發明限制為所揭示之精確形式。雖然本文出於繪示性目的描述了本發明之具體實例，但熟習此項技術者應認知，各種等效修改可能在本發明之範圍內。
鑒於上文詳細之描述，可對本發明之實例做出此等修改。隨附發明申請專利範圍中所使用之術語不應被解釋為將本發明限制於說明書中揭示之具體實例。實情係，本發明之範疇將完全由隨附發明申請專利範圍判定，該等發明申請專利範圍應根據建立之發明申請專利範圍解釋之公認原則來解釋。
304:像素單元
314:單元深溝槽隔離結構
314A:部分
314B:部分
314C:部分
314D:部分
320:縱向中心線
322:半導體層
324:光電二極體
326:前側
328:背側
330:入射光
336:DTI結構
D1:深度
D2:深度
D3:深度
D4:深度
T1:DTI結構深度
W1:寬度
W2:寬度
W3:寬度
W4:寬度

Claims (49)

  1. 一種像素單元，其包括：一光電二極體，其經安置於一半導體層之一像素單元區域中且接近於該半導體層之一前側，以回應於經引導穿過該半導體層之一背側至該光電二極體之入射光而產生影像電荷；一單元深溝槽隔離(CDTI)結構，其沿著該入射光至該光電二極體之一光學路徑被安置於該半導體層之該像素單元區域中且接近於該半導體層之該背側，其中該CDTI結構包括：複數個部分，其經配置於該半導體層中，其中該複數個部分之各者自該背側朝向該半導體層之該前側延伸一各自深度，其中該複數個部分之各者之該各自深度不同於該複數個部分之一相鄰者(neighboring one)之一各自深度，且其中該複數個部分之該各者在該半導體層中係與該複數個部分之該相鄰者橫向分離且間隔開；一微透鏡，其經形成於該CDTI結構及該光電二極體上(over)且與該CDTI結構及該光電二極體對準，其中該微透鏡之一中心實質上與該複數個部分之一中心者及該光電二極體之一中心對準；及一彩色濾光器，其安置於該微透鏡與該CDTI結構之間。
  2. 如請求項1之像素單元，其中該複數個部分之該相鄰者包含該複數個部分之一最近相鄰者(nearest neighboring one)。
  3. 如請求項1之像素單元，其中該複數個部分之該各者具有一各自寬度，其中該複數個部分之該各者之該各自深度隨著該複數個部分之該各者之該各自寬度增加而增加。
  4. 如請求項1之像素單元，其中該複數個部分之該各者具有一第一端及一第二端，其中該複數個部分之該各者之該第一端處於該半導體層之該背側，其中該複數個部分之該各者之該第二端係與該第一端相對且在自該背側朝向該半導體層中之該前側之該各自深度處。
  5. 如請求項4之像素單元，其中該複數個部分中之該第二端界定具有關於該半導體層之該背側具有大於零之一斜率之一橫截面之一表面，其中該斜率隨著該複數個部分之相鄰者之各自深度之間之一差增加而增加。
  6. 如請求項1之像素單元，其中該複數個部分在該半導體層中係配置成一同心形狀圖案。
  7. 如請求項6之像素單元，其中該複數個部分之一中心者具有係該複數個部分之一最深者之一各自深度。
  8. 如請求項6之像素單元，其中該複數個部分之一中心者具有係該複數個部分之一最淺者之一各自深度。
  9. 如請求項6之像素單元，其中該同心形狀包含該半導體層中之同心圓形形狀。
  10. 如請求項6之像素單元，其中該同心形狀包含該半導體層中之同心矩形形狀。
  11. 如請求項1之像素單元，其中該複數個部分在該半導體層中經配置成一柱形形狀陣列之一圖案。
  12. 如請求項11之像素單元，其中該複數個部分之一中心者具有係該複數個部分之一最深者之一各自深度。
  13. 如請求項11之像素單元，其中該複數個部分之一中心者具有係該複數個部分之一最淺者之一各自深度。
  14. 如請求項1之像素單元，進一步包括圍繞該半導體層之該像素單元區域以隔離該像素單元與相鄰像素單元之一第二深溝槽隔離(DTI)結構，其中該第二DTI結構自該背側朝向該半導體層之該前側延伸一第二DTI結構深度。
  15. 如請求項14之像素單元，其中該第二DTI結構深度大於該CDTI結構之一最深深度且實質上等於該半導體層在該半導體層之該背側與該前側之間之一厚度。
  16. 如請求項14之像素單元，其中該第二DTI結構深度大於該CDTI結構之一最深深度且小於該半導體層在該半導體層之該背側與該前側之間之一厚度。
  17. 如請求項16之像素單元，進一步包括在該半導體層中經安置成接近於該半導體層之該前側且與該第二DTI結構對準以圍繞該像素單元之一淺溝槽結構。
  18. 如請求項1之像素單元，其中該CDTI結構包括該半導體層中之介電材料。
  19. 如請求項1之像素單元，其中該CDTI結構關於該複數個部分之一中心者具有一對稱性。
  20. 如請求項1之像素單元，進一步包括：一緩衝氧化物層，其經形成於該半導體層之該背側之上；該彩色濾光器，其經形成於該緩衝氧化物層之上；及該微透鏡，其經形成於該彩色濾光器之上。
  21. 一種成像系統，其包括：一像素陣列，其包含經形成於一半導體層中之一像素單元陣列，其中該像素單元之各者包括： 一光電二極體，其經安置於一半導體層之一像素單元區域中且接近於該半導體層之一前側以回應於引導穿過該半導體層之一背側至該光電二極體之入射光而產生影像電荷；一單元深溝槽隔離(CDTI)結構，其沿著該入射光至該光電二極體之一光學路徑被安置於該半導體層之該像素單元區域中且接近於該半導體層之該背側，其中該CDTI結構包括：複數個部分，其經配置於該半導體層中，其中該複數個部分之各者自該背側朝向該半導體層之該前側延伸一各自深度，其中該複數個部分之各者之該各自深度不同於該複數個部分之一相鄰者之一各自深度，且其中該複數個部分之該各者在該半導體層中係與該複數個部分之該相鄰者橫向分離且間隔開；一微透鏡，其經形成於該CDTI結構及該光電二極體上且與該CDTI結構及該光電二極體對準，其中該微透鏡之一中心實質上與該複數個部分之一中心者及該光電二極體之一中心對準；一彩色濾光器，其安置於該微透鏡與該CDTI結構之間；及控制電路系統，其經耦合至該像素陣列以控制該像素陣列之操作；及讀出電路系統，其經耦合至該像素陣列以自該像素陣列讀出影像資料。
  22. 如請求項21之成像系統，進一步包括功能邏輯，該功能邏輯經耦合 至該讀出電路系統以儲存自該像素陣列讀出之該影像資料。
  23. 如請求項21之成像系統，其中該複數個部分之該相鄰者包含該複數個部分之一最近相鄰者。
  24. 如請求項21之成像系統，其中該複數個部分之該各者具有一各自寬度，其中該複數個部分之該各者之該各自深度隨著該複數個部分之該各者之該各自寬度增加而增加。
  25. 如請求項21之成像系統，其中該複數個部分之該各者具有一第一端及一第二端，其中該複數個部分之該各者之該第一端處於該半導體層之該背側，其中該複數個部分之該各者之該第二端係與該第一端相對且在自該背側相朝向該半導體層中之該前側之該各自深度處。
  26. 如請求項25之成像系統，其中該複數個部分中之該第二端界定具有關於該半導體層之該背側具有大於零之一斜率之一橫截面之一表面，其中該斜率隨著該複數個部分之一相鄰者之各自深度之間之一差增加而增加。
  27. 如請求項21之成像系統，其中該複數個部分在該半導體層中經配置成一同心形狀圖案。
  28. 如請求項27之成像系統，其中該複數個部分之一中心者具有係該複數個部分之一最深者之一各自深度。
  29. 如請求項27之成像系統，其中該複數個部分之一中心者具有係該複數個部分之一最淺者之一各自深度。
  30. 如請求項27之成像系統，其中該同心形狀包含該半導體層中之同心圓形形狀。
  31. 如請求項27之成像系統，其中該同心形狀包含該半導體層中之同心矩形形狀。
  32. 如請求項21之成像系統，其中該複數個部分在該半導體層中經配置成一柱形形狀陣列之一圖案。
  33. 如請求項32之成像系統，其中該複數個部分之一中心者具有係該複數個部分之一最深者之一各自深度，且該複數個部分關於該複數個部分之一中心者對稱地配置。
  34. 如請求項32之成像系統，其中該複數個部分之一中心者具有係該複數個部分之一最淺者之一各自深度，且該複數個部分係關於該複數個部分之一中心者對稱地配置。
  35. 如請求項21之成像系統，進一步包括圍繞該半導體層之該像素單元區域以隔離該像素單元與相鄰像素單元之一第二深溝槽隔離(DTI)結構， 其中該第二DTI結構自該背側朝向該半導體層之該前側延伸一第二DTI結構深度。
  36. 如請求項35之成像系統，其中該第二DTI結構深度大於該CDTI結構之一最深深度且實質上等於該半導體層在該半導體層之該背側與該前側之間之一厚度。
  37. 如請求項35之成像系統，其中該第二DTI結構深度大於該CDTI結構之一最深深度且小於該半導體層在該半導體層之該背側與該前側之間之一厚度。
  38. 如請求項37之成像系統，進一步包括在該半導體層中經安置成接近於該半導體層之該前側且與該第二DTI結構對準以圍繞該像素單元之一淺溝槽結構。
  39. 如請求項21之成像系統，其中該CDTI結構包括該半導體層中之介電材料。
  40. 如請求項21之成像系統，其中該像素單元之一些適於偵測近紅外(NIR)光且該等像素單元之一些適於偵測可見光，其中適於偵測NIR光之該等像素單元之該一些之該CDTI結構之該複數個部分之一配置不同於適於偵測可見光之該等像素單元之該一些之該CDTI結構之該複數個部分之一配置。
  41. 如請求項21之成像系統，進一步包括：一緩衝氧化物層，其經形成於該半導體層之該背側之上；該彩色濾光器，其經形成於該緩衝氧化物層之上；及該微透鏡，其經形成於該彩色濾光器之上。
  42. 一種用於提供一像素單元之方法，其包括：提供包含一光電二極體之一半導體層，該光電二極體經安置於該半導體層之一像素單元區域中且接近於該半導體層之一前側，以回應於經引導穿過該半導體層之一背側至該光電二極體之入射光而產生影像電荷；在該半導體層之該背側之上沉積一圖案化遮罩層，其中該圖案化遮罩層包含具有具不同寬度之複數個開口之一圖案，其中該複數個開口之各者在該圖案中係與該複數個開口之一相鄰者橫向分離且間隔開，其中該複數個開口之各者之一各自寬度不同於該複數個開口之一相鄰者之一各自寬度；穿過該圖案化遮罩層中之該複數個開口蝕刻該半導體層之該背側以在該半導體層中形成複數個溝槽，其中該複數個溝槽之各者具有自該背側朝向該半導體層之該前側延伸之一各自深度，其中該複數個溝槽之各者之該各自深度由於一蝕刻負載效應而不同於該複數個溝槽之一相鄰者之一各自深度；移除該圖案化遮罩層；及將一介電材料沉積至該複數個溝槽中以沿著該入射光至該光電二極體之一光學路徑且接近於該半導體層之該背側形成由半導體層之該像素單 元區域中之複數個部分組成之一單元深溝槽隔離(CDTI)，其中該CDTI結構之該複數個部分之各者包括填充有該介電材料之該複數個溝槽之一各自者。
  43. 如請求項42之方法，其中該複數個部分之該各者之一各自深度由於一乾式蝕刻負載效應而隨著該複數個部分之該各者之一各自寬度增加而增加。
  44. 如請求項43之方法，其中該複數個部分之該各者具有一第一端及一第二端，其中該複數個部分之該各者之該第一端處於該半導體層之該背側，其中該複數個部分之該各者之該第二端與該第一端相對且在自該背側朝向該半導體層中之該前側之該各自深度處。
  45. 如請求項44之方法，其中該複數個部分中之該第二端界定具有關於該半導體層之該背側具有大於零之一斜率之一橫截面之一表面，其中該斜率隨著該複數個部分之一相鄰者之各自深度之間之一差增加而增加。
  46. 如請求項42之方法，其中該複數個部分之一中心者具有係該複數個部分之一最深者之一各自深度，其中除了該複數個部分之該中心者之外之部分的深度經組態使得除了該複數個部分之該中心者之外之圍繞該複數個部分之該中心者的該等部分關於該複數個部分的該中心者對稱地配置。
  47. 如請求項42之方法，其中該複數個部分之一中心者具有係該複數個 部分之一最淺者之一各自深度，其中除了該複數個部分之該中心者之外之部分之深度經組態使得除了該複數個部分之該中心者之外之圍繞該複數個部分之該中心者的該等部分關於該複數個部分的該中心者對稱地配置。
  48. 如請求項42之方法，進一步包括形成圍繞該半導體層之該像素單元區域以隔離該像素單元與相鄰像素單元之一第二深溝槽隔離(DTI)結構，其中該第二DTI結構自該背側朝向該半導體層之該前側延伸一第二DTI結構深度。
  49. 如請求項42之方法，進一步包括：在該半導體層之該背側之上形成一緩衝氧化物層；在該緩衝氧化物層之上形成一彩色濾光器層；及在該彩色濾光器層之上形成一微透鏡層。
TW110127464A 2020-08-13 2021-07-27 用於ｃｍｏｓ影像感測器、成像系統、及用於提供像素單元之方法之單元深溝槽隔離金字塔結構 TWI812983B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/993,018 US11538836B2 (en) 2020-08-13 2020-08-13 Cell deep trench isolation pyramid structures for CMOS image sensors
US16/993,018 2020-08-13

Publications (2)

Publication Number Publication Date
TW202209661A TW202209661A (zh) 2022-03-01
TWI812983B true TWI812983B (zh) 2023-08-21

Family

ID=80224584

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110127464A TWI812983B (zh) 2020-08-13 2021-07-27 用於ｃｍｏｓ影像感測器、成像系統、及用於提供像素單元之方法之單元深溝槽隔離金字塔結構

Country Status (3)

Country Link
US (1) US11538836B2 (zh)
CN (1) CN114078894B (zh)
TW (1) TWI812983B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11670651B2 (en) * 2020-11-13 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel array including octagon pixel sensors
WO2024077300A2 (en) * 2022-10-07 2024-04-11 Semiconductor Components Industries, Llc A combined short-wavelength infrared and visible light sensor
TWI822483B (zh) * 2022-10-19 2023-11-11 力晶積成電子製造股份有限公司 光感測器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090115017A1 (en) * 2007-11-01 2009-05-07 Honeywell International Inc. Selective formation of trenches in wafers
CN103066084A (zh) * 2012-11-05 2013-04-24 上海集成电路研发中心有限公司 一种cmos图像传感器及其制造方法
TW201916389A (zh) * 2017-09-28 2019-04-16 台灣積體電路製造股份有限公司 半導體影像感測裝置及其形成方法
US20190296070A1 (en) * 2018-03-20 2019-09-26 Samsung Electronics Co., Ltd. Image sensors with multiple lenses per pixel region
TW202015230A (zh) * 2018-08-15 2020-04-16 台灣積體電路製造股份有限公司 影像感測器與其形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003047004A1 (en) 2001-11-29 2003-06-05 Origin Energy Solar Pty Ltd Semiconductor texturing process
US9653507B2 (en) * 2014-06-25 2017-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation shrinkage method for enhanced device performance
US10134926B2 (en) * 2015-02-03 2018-11-20 Microsoft Technology Licensing, Llc Quantum-efficiency-enhanced time-of-flight detector
KR102600379B1 (ko) 2015-12-21 2023-11-10 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 태양 전지와 그 제조 방법
US9806117B2 (en) * 2016-03-15 2017-10-31 Omnivision Technologies, Inc. Biased deep trench isolation
US9659989B1 (en) * 2016-04-19 2017-05-23 Omnivision Technologies, Inc. Image sensor with semiconductor trench isolation
US10163974B2 (en) * 2017-05-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming absorption enhancement structure for image sensor
US9991309B1 (en) * 2017-07-05 2018-06-05 Omnivision Technologies, Inc. CMOS image sensor having enhanced near infrared quantum efficiency
US10224364B2 (en) 2017-07-05 2019-03-05 Omnivision Technologies, Inc. CMOS image sensor having enhanced near infrared quantum efficiency and modulation transfer function
US10319768B2 (en) 2017-08-28 2019-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor scheme for optical and electrical improvement
US11075242B2 (en) * 2017-11-27 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices for image sensing
US11348958B2 (en) * 2019-05-16 2022-05-31 Taiwan Semiconductor Manufacturing Company Ltd. Image sensing device with grid structure and fabrication method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090115017A1 (en) * 2007-11-01 2009-05-07 Honeywell International Inc. Selective formation of trenches in wafers
CN103066084A (zh) * 2012-11-05 2013-04-24 上海集成电路研发中心有限公司 一种cmos图像传感器及其制造方法
TW201916389A (zh) * 2017-09-28 2019-04-16 台灣積體電路製造股份有限公司 半導體影像感測裝置及其形成方法
US20190296070A1 (en) * 2018-03-20 2019-09-26 Samsung Electronics Co., Ltd. Image sensors with multiple lenses per pixel region
TW202015230A (zh) * 2018-08-15 2020-04-16 台灣積體電路製造股份有限公司 影像感測器與其形成方法

Also Published As

Publication number Publication date
CN114078894A (zh) 2022-02-22
TW202209661A (zh) 2022-03-01
US11538836B2 (en) 2022-12-27
US20220052085A1 (en) 2022-02-17
CN114078894B (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
TWI812983B (zh) 用於ｃｍｏｓ影像感測器、成像系統、及用於提供像素單元之方法之單元深溝槽隔離金字塔結構
KR102218563B1 (ko) Cmos 이미지 센서용 다중 딥 트렌치 격리(mdti) 구조체
US10157946B2 (en) Method for forming CMOS image sensor structure
EP2283519B1 (en) Image sensor with focusing interconnections
KR102577844B1 (ko) 이미지 센서
TWI515880B (zh) 具有具三角形截面之金屬格柵之影像感測器
US9893111B2 (en) Full-PDAF (phase detection autofocus) CMOS image sensor structures
US10054719B2 (en) Methods for farbricating double-lens structures
KR20180016699A (ko) 이미지 센서
US10804306B2 (en) Solid-state imaging devices having flat microlenses
JP2009026808A (ja) 固体撮像装置
EP1705706A2 (en) Solid-state imaging device
TWI761812B (zh) 用於紅外線感測之影像感測器及其製造方法
KR20180004480A (ko) 하나의 컬러 필터 및 하나의 마이크로렌즈를 공유하는 다수 개의 포토다이오드들을 갖는 이미지 센서
TWI392350B (zh) 固態攝像元件及其製造方法
US20120261731A1 (en) Image sensor
TWI789829B (zh) 具有用於近紅外線改善的單元深溝隔離結構的像素單元及成像系統
US20230300492A1 (en) Method for manufacturing light detection device, light detection device, and electronic device
US8325262B2 (en) Image sensor and method for manufacturing the same
JP2006165162A (ja) 固体撮像素子
WO2021070615A1 (ja) 固体撮像装置および固体撮像装置の製造方法
TWI624042B (zh) 具有多步蝕刻之光通道
TW202306135A (zh) 固態影像感測器
KR100881013B1 (ko) 이미지센서 및 그 제조방법