TWI812607B - 用於前側型成像器之基材及製造該基材之方法 - Google Patents

用於前側型成像器之基材及製造該基材之方法 Download PDF

Info

Publication number
TWI812607B
TWI812607B TW107101071A TW107101071A TWI812607B TW I812607 B TWI812607 B TW I812607B TW 107101071 A TW107101071 A TW 107101071A TW 107101071 A TW107101071 A TW 107101071A TW I812607 B TWI812607 B TW I812607B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
silicon
thickness
nanometers
Prior art date
Application number
TW107101071A
Other languages
English (en)
Other versions
TW201841213A (zh
Inventor
瓦特 史瓦然貝區
歐雷格 寇農洽克
路多維克 艾卡諾特
克里斯提里 米巧
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW201841213A publication Critical patent/TW201841213A/zh
Application granted granted Critical
Publication of TWI812607B publication Critical patent/TWI812607B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Photovoltaic Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

本發明係關於一種用於前側型成像器之基材，其相繼包含一半導體支撐基材、一電絕緣層及一標為活性層的半導體層，其特徵為該電絕緣層係由一介電層及/或金屬層之堆疊構成，其係以該堆疊在介於700奈米至3微米的波長範圍間之反射率係大於具有厚度等於該堆疊之氧化矽層的反射率之此方式進行選擇。
本發明亦關於一種製造此基材之方法。

Description

用於前側型成像器之基材及製造該基材之方法 發明領域
本發明係關於一種用於”前側”型成像器之基材、併入此基材之成像器及製造此基材之方法。
發明背景
文件US 2016/0118431描述出一種”前側”型成像器。
如在圖1中闡明，該成像器包含一SOI(絕緣體上半導體)型基材，從其後側至其前側包含一具有某些摻雜的矽支撐基材1’、一標為BOX(埋入式氧化物)層之氧化矽層2’及一可具有與該支撐基材1’不同之摻雜而標為活性層的矽層3’，在此中限定出一光電二極體的矩陣陣列，其各者限定出一畫素。
但是，此成像器在近紅外線中，也就是說，對介於700奈米至3微米間的波長具有低靈敏度。
更確切來說，該活性矽層所具有的吸收係數會隨著對其曝露之輻射波長顯著降低，換句話說，對波長300奈米係約106公分-1至對700奈米係數個103公分-1。
發明概要
本發明之目標為克服前述提及的問題及提出一種用於”前側”型成像器且能增加在近紅外線中的光吸收之基材。
為此目的，本發明提出一種用於前側型成像器之基材，其相繼包含一半導體支撐基材、一電絕緣層及一由矽-鍺製得而標為活性層的半導體層，其特徵為該電絕緣層係由一介電層及/或金屬層之堆疊構成，其係以該堆疊在介於700奈米至3微米的波長範圍間之反射率係大於具有厚度等於該堆疊的氧化矽層之反射率的此方法進行選擇，該基材更在該電絕緣層與活性矽-鍺層間包含一矽層。
在本文中所取用之”前側”意謂著該成像器意欲曝露至光輻射的那邊，其位於該基材與相關電子構件相同的邊上。
有利的是，該電絕緣層之厚度係介於10至500奈米間。
根據一個具體實例，該電絕緣層包含至少一層金屬層，其係夾在置於與該支撐基材之界面處的第一介電層及置於與該活性層之界面處的第二介電層間。
該金屬層可係氮化鈦層，及該第一與第二介電層可係氧化矽層。
根據一個特別的具體實例，該第一氧化矽 層之厚度係介於300至500奈米間，該氮化鈦層之厚度係介於10至100奈米間，及該第二氧化矽層之厚度係介於10至50奈米間。
較佳的是，該活性層之鍺含量係少於或等於10%。
有利的是，該活性層厚度係少於該矽-鍺層的臨界厚度，其中該臨界厚度係定義為一超過其會發生矽-鍺鬆弛之厚度。
本發明亦關於一種前側成像器，其包含此一基材及一在該基材之活性層中的光電二極體之矩陣陣列。
本發明的另一個目標係關於一種製造此基材之方法。
該方法包含下列步驟：-供應一包含一合適於形成活性層磊晶生長的半導體材料之供體基材，該半導體材料係矽；-供應該支撐基材；-藉由在該支撐基材上沈積一介電層及/或金屬層之堆疊而形成該電絕緣層，該介電層及/或金屬層係以該堆疊在介於700奈米至3微米的波長範圍間之反射率係大於具有厚度等於該堆疊的氧化矽層之反射率的此方法進行選擇；-將該供體基材接合在該支撐基材上，該電絕緣層係在接合界面處；-薄化該供體基材，以便將一矽層轉移到該支撐基材 上；-在該轉移的矽層上磊晶生長一單晶矽-鍺半導體層以形成該活性層。
根據一個具體實例，該沈積於支撐基材上的介電層及/或金屬層之堆疊相繼包含一第一介電層、一金屬層及一第二介電層。
根據一個具體實例，該金屬層係氮化鈦層，及該第一與第二介電層係氧化矽層。
有利的是，該第一氧化矽層之厚度係介於300至500奈米間，該氮化鈦層之厚度係介於10至100奈米間，及該第二氧化矽層之厚度係介於10至50奈米間。
根據較佳的具體實例，該方法包含一在該供體基材中形成一脆化區域，以便劃定出一欲轉移到該支撐基材上之半導體材料層的步驟，及該供體基材的薄化包含沿著該脆化區域之脫離(detachment)。
有利的是，該脆化區域之形成包含下列步驟：-在該供體基材上形成一犧牲氧化物層；-透過該犧牲氧化物層將原子物種佈植在該供體基材中；-在將該供體基材接合於支撐基材上前，移除該犧牲氧化物層。
該轉移到接收基材上之矽層厚度典型係少於或等於400奈米。
在矽-鍺之磊晶生長結束時，該矽層可被保存在該電絕緣層與矽-鍺層間。
任擇地，該方法可進一步包含一凝聚該矽-鍺活性層之步驟，以便該已經進行矽-鍺之磊晶生長的矽層轉換成矽-鍺層。
根據另一個具體實例，該供體基材之合適於活性層磊晶生長的半導體材料係矽-鍺。
有利的是，該半導體材料係藉由在基礎基材上磊晶而形成，該半導體材料與基礎基材一起形成該供體基材。
1’:矽支撐基材
2’:氧化矽層
3’:矽層
1:半導體支撐基材
2:電絕緣層
3:單晶半導體層，活性層
5:犧牲氧化矽層
6:鈍化層
7:絕緣溝槽
21:第一氧化矽層
22:氮化鈦層
23:第二氧化矽層
30:供體基材
31,35:SiGe層
32:基礎基材
33,41:脆化區域
34:SiGe層，轉移層
36:摻雜區域
37:區域
38:部分
40:供體矽基材
42:矽層，種子層
本發明的其它特徵及優點將從讀取下列詳細說明，伴隨著參照附加的圖形變清楚，其中：-圖1係如在文件US 2016/0118431中所描述之用於前側成像器的SOI基材之截面圖，；-圖2係一用於前側成像器的基材之截面圖，其中該電絕緣層係由一介電層及/或金屬層之堆疊構成；-圖3闡明該介電層堆疊之反射率如為波長(以奈米計)的函數；-圖4A-4E闡明根據本發明的一個具體實例之製造用於前側成像器的基材之方法的主要步驟；-圖5顯示出不同鍺含量的矽-鍺之吸收係數如為波長的函數；-圖6顯示出矽-鍺層的臨界厚度如為其鍺含量之函數； -圖7A-7F闡明根據本發明的一個特別具體實例之製造用於前側成像器的基材之方法的主要步驟，其中該活性層係由矽-鍺製得；-圖8A-8C闡明在圖7A至7F中闡明的製造方法之另一種步驟；-圖9係一”前側”型成像器之畫素的截面圖，其包含根據本發明的一個具體實例之基材。
為了圖形易讀性的理由，不同層不必需呈比例表示出。
較佳實施例之詳細說明
圖2係一用於前側成像器的基材之截面圖。
該基材從其後側至其前側相繼包含一半導體支撐基材1、一電絕緣層2及一標為活性層的單晶半導體層3。
該支撐基材1通常藉由切割一單晶晶棒獲得。有利的是，該基材1係由矽製得。
層3意欲接收一能夠捕捉影像之光電二極體的矩陣陣列(未表示出)。該層3的厚度典型大於或等於1微米。根據一個具體實例，該層3係由單晶矽製得。該層3可經少量摻雜。
如在習知的SOI基材中，該電絕緣層2非為氧化矽層，而是由經選擇以便增加該電絕緣層在紅外線中的反射率之介電層及/或金屬層之堆疊構成。
更精確來說，形成此堆疊的介電層及/或金屬層係以該堆疊在介於700奈米至3微米的波長範圍間之反射率係大於具有厚度等於該堆疊的氧化矽層之反射率的此方式進行選擇。
再者，該堆疊之金屬層有利地係由至少一層介電層與該支撐基材及活性層分開。因此，該介電層特別保證該活性層相對著該支撐基材呈電絕緣的功能。
例如，在圖2闡明的具體實例中，該電絕緣層2相繼包含：-一第一氧化矽層21，其係在與該支撐基材1之界面處；-一氮化鈦層22；及-一第二氧化矽層23，其係在與該活性層3之界面處。
氮化鈦係在微電子學中廣泛使用的金屬材料。
該介電氧化矽層21及23能密封該氮化鈦層，因此避免該活性層之任何金屬污染。因此，避免在該活性層與電絕緣層間的界面處產生電缺陷及在該成像器之矽活性層與能摻雜該活性層之金屬組分間的重組。
典型來說，該層21之厚度係介於300至500奈米間，該層23之厚度係介於10至50奈米間，及該層22之厚度係介於10至100奈米間。
此電絕緣層具有能反射比相同厚度的氧化矽層更多已透射通過活性層3的光子之優點。
此可在圖3中看見，其顯示出下列堆疊(從該支撐基材至活性層)之反射率如為波長(以奈米計)的函數：-第一氧化矽層21，厚度400奈米；-氮化鈦層22，厚度50奈米；及-第二氧化矽層23，厚度20奈米。
因此獲得對波長850奈米達到0.8之反射率。作為比較，400奈米氧化矽層對波長850奈米具有0.5之反射率。
此增加的反射率具有增加光子在活性層3內之路徑長度的效應，因此有利於其由該層吸收。
現在將描述在圖2中闡明之製造基材的方法之實施例。
通常來說，根據本發明之製造基材的方法包含下列步驟。
一方面，提供一包含一半導體材料的供體基材，其中該半導體材料係合適於意欲形成該活性層之材料的磊晶生長。有利的是，該材料係單晶矽。任擇地，如將在下列看見般，當該活性層必需由矽-鍺(SiGe)製得時，該材料可係矽-鍺(能夠同質磊晶)。
另一方面，提供一接收基材，及將該供體基材接合在該接收基材上，該電絕緣層係在接合界面處。
其次，薄化該供體基材以便將該半導體材料層轉移到該接收基材上。
可藉由研磨或蝕刻該半導體材料來進行此薄化，以便獲得磊晶該活性層材料之想要的厚度及表面狀態。
但是，有利的是，在接合步驟前，於該半導體材料中形成一脆化區域以便劃定出一欲轉移的表面層。較佳的是，藉由將諸如氫及/或氦之原子物種佈植在供體基材中達成形成該脆化區域。在接合步驟後，該薄化在於沿著該脆化區域脫離該供體基材，此導致該表面層轉移到該接收基材上(已知為Smart CutTM方法)。該轉移層厚度典型少於或等於400奈米。潛在地，對該轉移層之自由態表面進行修飾處理以便有利於該磊晶之執行，該處理能夠導致該轉移層薄化。
在供體基材中執行此佈植之情況中，不於該供體基材上而是於該支撐基材上形成該介電層及/或金屬層之堆疊。更確切來說，此堆疊對佈植將太厚。另一方面，有利的是，在佈植前，於該供體基材上形成一犧牲氧化矽層，透過該層佈植意欲形成該脆化區域之原子物種。該犧牲層能夠避免在佈植期間之任何通道效應。其次，在將該供體基材接合於支撐基材上前，從其移除該犧牲層。
最後，在該提供作為種子層的半導體材料轉移層上執行該活性層材料之磊晶生長，直到獲得想要的活性層厚度。
圖4A至4E闡明一個用於前側成像器且包含此介電層堆疊的基材之較佳具體實例。
伴隨著參照圖4A，提供一由犧牲氧化矽層5覆蓋的供體矽基材40，然後藉由透過層5佈植原子物種以形成一劃定出欲轉移的矽層42之脆化區域41。在佈植後，例如藉由化學蝕刻來移除犧牲層5。
伴隨著參照圖4B，再者提供一接收基材，其典型係最後基材的支撐基材1，在此上形成意欲形成該電絕緣層2之層21，22，23堆疊。
伴隨著參照圖4C，將該供體基材40接合在支撐基材1上，形成該電絕緣層2的介電層及/或金屬層之堆疊係在接合界面處。
其次，該供體基材係沿著該脆化區域41脫離。該脫離可藉由熟習該項技術者已知的任何技術開始，諸如機械、化學及/或熱應力。
因此，將該供體基材之層42轉移到支撐基材1上(參照圖4D)。
若需要時，對該轉移層進行表面處理以移除與該佈植及脫離連結的缺陷，及使得其對接下來的磊晶步驟足夠平滑。
伴隨著參照圖4E，然後在該提供作為種子層之轉移層42上繼續該活性層材料的磊晶至最高想要的活性層3厚度。在磊晶期間，可依想要的電性質而少量摻雜該層3。
該活性層可由單晶矽製得，然後該提供作為種子層之轉移層亦由單晶矽(同質磊晶)製得。
特別有利的是，該活性層係由單晶矽-鍺製得，該提供作為種子層之轉移層能夠由單晶矽或單晶SiGe製得。
與單晶矽比較，單晶SiGe的特別優點為其吸收在近紅外線中的輻射之能力。
如可在圖5中看見，其闡明對該材料之不同組成物來說，SiGe的吸收係數(以公分-1計)如為波長(以微米計)之函數，該吸收係數特別是在紅外線中會隨著鍺含量而增加。
但是，該層3之設計不僅關心鍺的濃度而且亦關心該層之厚度。更確切來說，因為該SiGe層係藉由在晶格參數與矽-鍺不同的矽基材上磊晶而形成，其超過某一標為臨界厚度的厚度時會發生SiGe層鬆弛。此鬆弛導致在該SiGe層內形成差排。
此差排將使得該SiGe層不合適於活性層3之功能，因此必需避免。
如在圖6中顯示，其闡明SiGe層的臨界厚度(以埃計)如為鍺含量之函數(化學計量係數x與該組成物Si1-xGex相應)，全部皆為臨界厚度愈小，鍺濃度愈大。
因此，在該活性層3之厚度與該層之鍺濃度間產生妥協：-一方面，足夠厚的厚度以捕捉最多在近紅外線波長中之光子；-另一方面，足夠的鍺濃度以增加由該活性層吸收特別 是在近紅外線中的光子之能力；及-有限的厚度(依濃度而定)以避免矽-鍺鬆弛及造成由彼產生結晶缺陷(差排)。
典型來說，已企圖最大化該層3之厚度及鍺濃度以在紅外線中具有最好可能的吸收。
較佳的是，該活性層之鍺含量係少於或等於10%。圖6顯示出事實上Si0.9Ge0.1層的臨界厚度係微米級數，此係合適於”前側”型成像器之活性層。
因此，伴隨著同步使用該活性矽-鍺層及形成該電絕緣層的介電層及/或金屬層之堆疊，結合這二層在紅外線輻射之吸收上的有利效應。
與僅已描述的製造方法比較，該活性層由SiGe製得之基材的製造方法需要供應一包含合適於矽-鍺磊晶生長的半導體材料之供體基材。特別是，該材料可係SiGe(能夠同質磊晶)或與SiGe不同但是具有晶格參數足夠接近SiGe而能夠讓其磊晶生長(異質磊晶)之材料。在此後者情況中，該半導體材料有利地係矽。
要注意的是，當該種子層不由SiGe製得時，例如，當其由矽製得時，在SiGe之磊晶結束時，於活性層3下之種子層42餘留。
但是，與活性層的厚度比較，該種子層足夠薄(厚度少於或等於300奈米)而不顯著影響該活性SiGe層之性質，就在紅外線中的吸收而論。
但是，可例如藉由凝聚方法移除種子層。 在本身已知的方式中，該方法包含SiGe層之氧化，該氧化具有僅消耗矽(以形成氧化矽)及使得鍺漂移至與該SiGe層之自由態表面相對的面之效應。然後，在該表面上獲得SiO2層，其可藉由蝕刻移除。
根據一個具體實例，在圖7A至7F中闡明，起始點係一包含表面SiGe層31的供體基材30。
該SiGe層典型藉由在通常由矽製得的基礎基材32上磊晶而形成。該SiGe層足夠薄以便施加應力。
在此具體實例的第一形式中，於該SiGe層中形成一脆化區域。
在特別優良的方式中，如於圖7B中闡明，該脆化區域33係藉由透過該SiGe層31之自由態表面佈植原子物種(典型來說，氫及/或氦)而形成。因此，該脆化區域33在該供體基材的表面處劃定出SiGe層34。
伴隨著參照圖7C，再者提供一接收基材，其包含一支撐基材1及一由介電層及/或金屬層之堆疊(為了簡化圖形，層2係以單層表示，沒有區別出其不同的構成層)構成的電絕緣層2。
伴隨著參照圖7D，將該供體基材接合在接收基材上，該SiGe層31及電絕緣層2係在接合界面處。
其次，如在圖7E中闡明，該供體基材係沿著該脆化區域脫離。該脫離可藉由熟習該項技術者已知的任何技術開始，諸如機械、化學及/或熱應力。
因此，該SiGe層34被轉移到該支撐基材 上。
若需要時，對該SiGe層進行表面處理以移除與該佈植及脫離連結之缺陷，及使其對接下來的磊晶步驟足夠平滑。
在此具體實例的第二形式中，在置於SiGe層31下之供體基材30中形成一脆化區域33(參照圖8A)。
在特別優良的方式中，該脆化區域33係藉由透過該層30的自由態表面佈植原子物種(典型來說，氫及/或氦)而形成。因此，該脆化區域33在該供體基材之表面上劃定出一SiGe層及該基礎基材32的一部分38。
伴隨著參照圖7C，再者提供一包含支撐基材1及電絕緣層2的接收基材。
伴隨著參照圖8B，將該供體基材接合在該接收基材上，該SiGe層31及電絕緣層2係在接合界面處。
其次，該供體基材係沿著該脆化區域33脫離。該脫離可藉由熟習該項技術者已知的任何技術開始，諸如機械、化學及/或熱應力。
因此，該SiGe層31及基礎基材的部分38被轉移到該支撐基材上(參照圖8C)。
然後，對所產生的表面進行處理以移除該表面供體基材之部分38直到顯露出SiGe的表面，因此移除與該佈植及脫離連結之缺陷，及使其對接下來的磊晶步驟足夠平滑。
如在圖7E中，因此獲得該SiGe層31的部分 34係在該支撐基材1上。
如在圖7F(二種形式的具體實例之共同步驟)中闡明，然後繼續磊晶以使得SiGe層35在實現種子層角色之轉移層34上生長至最高該想要的活性層3厚度，其係由二層SiGe層34及35二者一起形成。在磊晶期間，可依想要的電性質而少量摻雜該層35。該層35之摻雜不必需與該種子層34相同。
圖9闡明一前側型成像器的一部分，其包含一根據本發明的一個具體實例之基材。在此圖中僅表示出該成像器與畫素相應的部分，該畫素係藉由絕緣溝槽7與在活性層3中形成之其它畫素電絕緣。
在該活性層3之前側表面下形成與層3不同型式的摻雜區域36。此區域36與活性層3形成光電二極體。在該區域36與層3之前側間形成的區域37有利地具有摻雜程度大於區域36，以鈍化該界面。在該活性層3上形成鈍化層6及其可密封元件使得該畫素可進行電控制。
潛在地，可在鈍化層6上形成其它層，諸如濾波器，但是它們未在圖9中表示出。
該成像器本身之結構及其製造方法係由熟習該項技術者知曉，因此於本文中將不詳細地描述。
參考
US 2016/0118431
1:半導體支撐基材
2:電絕緣層
3:單晶半導體層，活性層
21:第一氧化矽層
22:氮化鈦層
23:第二氧化矽層
42:矽層，種子層

Claims (15)

  1. 一種用於前側型成像器之基材，其相繼包含一半導體支撐基材、一電絕緣層及一由單晶矽-鍺製得之半導體活性層，其特徵在於該電絕緣層係由一介電層及金屬層之堆疊構成，其係以該堆疊在介於700奈米至3微米的波長範圍間之反射率係大於具有厚度等於該堆疊的氧化矽層之反射率的此方式進行選擇，其中該電絕緣層包含至少一層金屬層，其係夾在置於與該支撐基材的界面處之第一介電層及置於與該半導體活性層的界面處之第二介電層間，該金屬層係氮化鈦層，該基材更在該電絕緣層與該半導體活性層間包含一單晶矽層。
  2. 如請求項1之基材，其中該電絕緣層之厚度係介於10至500奈米間。
  3. 如請求項1之基材，其中該等第一介電層與第二介電層係氧化矽層。
  4. 如請求項3之基材，其中該第一氧化矽層之厚度係介於300至500奈米間，該氮化鈦層之厚度係介於10至100奈米間，及該第二氧化矽層之厚度係介於10至50奈米間。
  5. 如請求項1或2之基材，其中該半導體活性層之鍺含量係少於或等於10%。
  6. 如請求項1或2之基材，其中該半導體活性層厚度係少於該矽-鍺層的臨界厚度，其中該臨界厚度係定義為一超過其將發生矽-鍺鬆弛的厚度。
  7. 一種前側型成像器，其特徵在於其包含如請求項1至6中任一項的基材及一在該基材的該半導體活性層中之光電二極體的矩陣陣列。
  8. 一種製造用於前側型成像器之基材的方法，其中該基材相繼包含一半導體支撐基材、一電絕緣層及一標為活性層的半導體層，該方法包含下列步驟：供應一包含一合適於形成該活性層磊晶生長之半導體材料的供體基材，該半導體材料係單晶矽；供應該支撐基材；藉由在該支撐基材上沈積一介電層及金屬層之堆疊形成該電絕緣層，該等介電層及金屬層係以該堆疊在介於700奈米至3微米的波長範圍間之反射率係大於具有厚度等於該堆疊的氧化矽層之反射率的此方式進行選擇，其中沈積在該支撐基材上的介電層及金屬層之堆疊相繼包含一第一介電層、一金屬層及一第二介電層，該金屬層係氮化鈦層；將該供體基材接合在該支撐基材上，該電絕緣層係在接合界面處；薄化該供體基材以便將單晶矽層轉移到該支撐基材上；在該轉移矽層上磊晶生長一單晶矽-鍺半導體層以形成該活性層。
  9. 如請求項8之方法，其中該第一與第二介電層係氧化矽層。
  10. 如請求項8之方法，其中該第一氧化矽層之厚度係介於300至500奈米間，該氮化鈦層之厚度係介於10至100奈米間，及該第二氧化矽之層度係介於10至50奈米間。
  11. 如請求項8至10中任一項的方法，其包含一在該供體基材中形成一脆化區域的步驟，以便劃定出一欲轉移到支撐基材上之單晶矽層，及其中該供體基材之薄化包含沿著該脆化區域之脫離(detachment)。
  12. 如請求項11之方法，其中該脆化區域之形成包含下列步驟：在該供體基材上形成一犧牲氧化物層；透過該犧牲氧化物層在該供體基材中佈植原子物種；在將該供體基材接合於該支撐基材上前，移除該犧牲氧化物層。
  13. 如請求項8至10中任一項的方法，其中轉移到接收的基材上之單晶矽層厚度係少於或等於400奈米。
  14. 如請求項8至10中任一項的方法，其中在該矽-鍺之磊晶生長結束時，該單晶矽層係保存在該電絕緣層與矽-鍺層間。
  15. 如請求項8至10中任一項的方法，更包含一凝聚矽-鍺活性層的步驟，以便將已經進行矽-鍺之磊晶生長的單晶矽層轉換成矽-鍺層。
TW107101071A 2017-01-11 2018-01-11 用於前側型成像器之基材及製造該基材之方法 TWI812607B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1750235 2017-01-11
??1750235 2017-01-11
FR1750235A FR3061802B1 (fr) 2017-01-11 2017-01-11 Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat

Publications (2)

Publication Number Publication Date
TW201841213A TW201841213A (zh) 2018-11-16
TWI812607B true TWI812607B (zh) 2023-08-21

Family

ID=59070742

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107101071A TWI812607B (zh) 2017-01-11 2018-01-11 用於前側型成像器之基材及製造該基材之方法

Country Status (6)

Country Link
US (2) US11282889B2 (zh)
EP (1) EP3568869B1 (zh)
KR (1) KR102551381B1 (zh)
FR (1) FR3061802B1 (zh)
TW (1) TWI812607B (zh)
WO (1) WO2018130781A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3061802B1 (fr) * 2017-01-11 2019-08-16 Soitec Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
FR3091000B1 (fr) * 2018-12-24 2020-12-04 Soitec Silicon On Insulator Procede de fabrication d’un substrat pour un capteur d’image de type face avant
CN116885040A (zh) * 2023-07-24 2023-10-13 镭友芯科技(苏州)有限公司 一种光探测器件及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
US20080050887A1 (en) * 2003-11-03 2008-02-28 International Business Machines Corporation METHOD FOR FABRICATING SiGe-ON-INSULATOR (SGOI) AND Ge-ON-INSULATOR (GOI) SUBSTRATES
TWI303861B (en) * 2002-01-23 2008-12-01 Ibm Method of creating high-quality relaxed sige-on-insulator for strained si cmos applications

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2765395B1 (fr) * 1997-06-30 1999-09-03 Sgs Thomson Microelectronics Procede de realisation de grille de transistors mos a forte teneur en germanium
KR100688499B1 (ko) * 2004-08-26 2007-03-02 삼성전자주식회사 결정화 방지막을 갖는 유전막을 포함하는 ｍｉｍ 캐패시터및 그 제조방법
KR100753152B1 (ko) 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP5400280B2 (ja) 2007-06-07 2014-01-29 パナソニック株式会社 固体撮像装置
JP5611571B2 (ja) * 2008-11-27 2014-10-22 株式会社半導体エネルギー研究所 半導体基板の作製方法及び半導体装置の作製方法
US20120068289A1 (en) * 2010-03-24 2012-03-22 Sionyx, Inc. Devices Having Enhanced Electromagnetic Radiation Detection and Associated Methods
FR3027731B1 (fr) 2014-10-24 2018-01-05 Stmicroelectronics Sa Capteur d'image face avant a courant d'obscurite reduit sur substrat soi
FR3061802B1 (fr) * 2017-01-11 2019-08-16 Soitec Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
TWI303861B (en) * 2002-01-23 2008-12-01 Ibm Method of creating high-quality relaxed sige-on-insulator for strained si cmos applications
US20080050887A1 (en) * 2003-11-03 2008-02-28 International Business Machines Corporation METHOD FOR FABRICATING SiGe-ON-INSULATOR (SGOI) AND Ge-ON-INSULATOR (GOI) SUBSTRATES

Also Published As

Publication number Publication date
KR20190104202A (ko) 2019-09-06
WO2018130781A1 (fr) 2018-07-19
TW201841213A (zh) 2018-11-16
EP3568869A1 (fr) 2019-11-20
KR102551381B1 (ko) 2023-07-04
US11855120B2 (en) 2023-12-26
FR3061802A1 (fr) 2018-07-13
FR3061802B1 (fr) 2019-08-16
EP3568869B1 (fr) 2021-02-24
US20220157882A1 (en) 2022-05-19
US20200127041A1 (en) 2020-04-23
US11282889B2 (en) 2022-03-22

Similar Documents

Publication Publication Date Title
US20220157882A1 (en) Substrate for a front-side-type image sensor and method for producing such a substrate
US20210366763A1 (en) Semiconductor on insulator structure for a front side type imager
US8524522B2 (en) Microelectronic device, in particular back side illuminated image sensor, and production process
TWI761422B (zh) 用於前側型成像器之基材及製造該基材之方法
TWI851581B (zh) 前側成像器及用於製造此成像器之方法
JP7467805B2 (ja) 前面撮像素子及びそのような撮像素子を製造するための方法
US12100727B2 (en) Method for manufacturing a substrate for a front-facing image sensor