TWI812029B - 用於電源狀態管理之電源序列器 - Google Patents

用於電源狀態管理之電源序列器 Download PDF

Info

Publication number
TWI812029B
TWI812029B TW111106981A TW111106981A TWI812029B TW I812029 B TWI812029 B TW I812029B TW 111106981 A TW111106981 A TW 111106981A TW 111106981 A TW111106981 A TW 111106981A TW I812029 B TWI812029 B TW I812029B
Authority
TW
Taiwan
Prior art keywords
power
power state
instructions
trigger
computing device
Prior art date
Application number
TW111106981A
Other languages
English (en)
Other versions
TW202305546A (zh
Inventor
羅納客 蘇巴斯 帕托
威廉 詹姆士 圖伊
庫瑪爾 維奴 維傑
艾力克斯 羅伯特 卡爾森
Original Assignee
美商谷歌有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商谷歌有限責任公司 filed Critical 美商谷歌有限責任公司
Publication of TW202305546A publication Critical patent/TW202305546A/zh
Application granted granted Critical
Publication of TWI812029B publication Critical patent/TWI812029B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/189Power distribution
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3243Power saving in microcontroller unit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Control Of Electric Motors In General (AREA)
  • Stand-By Power Supply Arrangements (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本發明描述用於在一環境運算系統中處置應用程式之方法、系統及設備。該等設備之一者包含:配置於多個電源區塊中之多個裝置,其中該多個裝置之各裝置屬於該多個電源區塊之一者;及多個局部電源管理器,各局部電源管理器可程式化以實行用於一各自電源區塊之各自指令序列集以便實現該各自電源區塊中之一或多個裝置之電源狀態轉變。

Description

用於電源狀態管理之電源序列器
本說明書係關於具有積體電路裝置之系統。
一系統單晶片(SoC)係整合一行動運算裝置(包含一中央處理單元(CPU)、記憶體、輸入/輸出埠、蜂巢式無線電及輔助儲存器等)之不同組件之一積體電路。與傳統基於主板之PC架構(其中一主板容置並連接可拆卸或可更換組件)相比,SoC將所有此等組件整合至一單個積體電路中。SoC通常用於行動運算、邊緣運算及嵌入式系統(諸如智慧型電話、平板電腦、WiFi路由器、物聯網(IoT)裝置等)中。
一SoC可包含需要電源管理之多個裝置。電源管理管理各裝置之電源狀態轉變以最佳化電源消耗及利用(諸如達成較長電池壽命及減少電源浪費)。例如,當CPU處於一閒置狀態時,系統可將該CPU之電源狀態改變為一低電源狀態(例如,切換至一較低電壓)以便減少電源消耗。電源管理可包含打開/關閉電源、控制電壓或頻率、在非作用時切換至一低電源狀態等。
用於SoC之電源管理通常藉由使用一狀態機或一微控制器來執行。狀態機係在硬體中實施電源狀態轉變之一基於硬體之解決方案。儘管一基於狀態機之解決方案提供快速狀態轉變且佔用一較小矽面積,但該基於狀態機之解決方案限制在製造晶片之後進行改變及對問題進行除錯的能力。一基於微控制器之解決方案使用一通用微控制器且在軟體中實施電源狀態轉變。儘管一基於微控制器之解決方案對修改及除錯提供較佳靈活性,但該基於微控制器之解決方案導致較長電源狀態轉變。另外,由於基於微控制器之解決方案使用具有一大指令記憶體及一大資料記憶體以及除錯/追蹤基礎設施之一通用微控制器,因此此通常限制一個SoC中之微控制器例項之數目且一SoC通常僅具有管理該SoC中之所有裝置之電源狀態之一個微控制器。
本說明書描述用於實施用於電源狀態管理之局部電源管理器之技術。各局部電源管理器經組態以實行針對電源管理定義之客製指令,該等客製指令實現自一個電源狀態轉變至下一電源狀態所需之硬體轉變序列。相對於藉由一通用微控制器實行之指令,客製指令在大小上較小且專門針對電源管理任務而定義。一局部電源管理器可對一經接收觸發事件作出回應且可運行客製指令以回應於該觸發事件執行一電源狀態轉變。
本說明書中所描述之標的物可在特定實施例中實施以便實現以下優點之一或多者。藉由使用專用專門設計之指令序列進行電源管理,局部電源管理器提供更快狀態轉變,同時亦對修改及除錯提供靈活性。即,局部電源管理器可達成一基於硬體之解決方案之效能/回應延時以及一微控制器之靈活性及可程式化性。與包含大量功能性之一通用運算裝置(例如,一微控制器)相比,局部電源管理器可維持一小指令集且無需包含數學運算。不同於基於微控制器之解決方案,局部電源管理器可直接存取硬體級信號以進行除錯。一個SoC可整合可獨立地控制晶片上之多個裝置或子系統之電源狀態之多個局部電源管理器。SoC可包含管理邏輯上作為同一子系統之部分之多個裝置之電源狀態轉變且因此實現共同資源之共用且減少電源消耗及矽內面積消耗的一局部電源管理器,而非針對SoC中之各裝置具有一個局部電源管理器。因此,局部電源管理器可達成一基於狀態機之解決方案之效能及一基於微控制器之解決方案之靈活性,同時具有類似於一基於狀態機之解決方案之面積消耗。
本說明書中所描述之標的物之一或多項實施方案之細節係在附圖及下文描述中闡述。將自描述、圖式及發明申請專利範圍變得明白標的物之其他特徵、態樣及優點。
圖1係一實例性運算裝置100之一圖式。運算裝置100可為安裝於一行動裝置(例如,一智慧型電話或一平板電腦)上之一系統單晶片(SoC)裝置。SoC係在一單個矽基板上或多個經互連晶粒(例如,使用矽中介層、經堆疊晶粒或互連橋接器)包含系統之各組件之一積體電路。
運算裝置100包含在不同狀態下具有不同電源需求之多個裝置。例如,當一使用者起動一行動裝置上之相機應用程式時,一SoC可開啟整合至該SoC中之一影像處理器的電源。當相機應用程式關閉時,SoC可關閉該影像處理器的電源。
多個裝置之實例包含一或多個中央處理單元(CPU)、一或多個張量處理單元(TPU)、一或多個感測器、一或多個顯示器等。運算裝置100可包含大量此等裝置,例如,10個、50個或100個裝置。圖1中之運算裝置100係為圖解而簡化,且包含三個裝置:裝置A1 (113)、裝置A2 (115)及裝置B1 (123)。
在任何給定時間,各裝置都處於一特定電源狀態中。電源狀態指示裝置之電源消耗(例如,運算活動之程度)之位準。電源狀態之實例可包含作用中、快速運行、慢速運行、休眠等。裝置之電源狀態視需要改變以節省電源消耗。運算裝置100執行用以管理各裝置之電源狀態轉變之電源管理且最佳化行動裝置之電源消耗。
運算裝置100中之多個裝置配置於多個電源區塊中。一電源區塊包含一群組裝置且該群組裝置之電源管理可相關,例如,該群組裝置可一起開啟電源或關閉電源。同一電源區塊中之多個裝置可邏輯上相依且可屬於同一子系統之部分。例如,運算裝置100包含兩個電源區塊:電源區塊A (110)及電源區塊B (120)。裝置A1 (113)及裝置A2 (115)屬於電源區塊A (110),且裝置B1 (123)屬於電源區塊B (120)。
運算裝置100包含獨立地操作之多個局部電源管理器(LPM)。各局部電源管理器可經程式化以實行用於一各自電源區塊之各自指令序列集。各局部電源管理器可管理該各自電源區塊中之一或多個裝置之電源狀態轉變。各局部電源管理器可控制各自電源區塊中之各裝置以自一個電源狀態轉變至另一電源狀態。
例如,運算裝置包含用於電源區塊A (110)之一局部電源管理器112及用於電源區塊B (120)之一局部電源管理器122。局部電源管理器112可管理裝置A1及裝置A2之電源狀態轉變。局部電源管理器122可管理裝置B1之電源狀態轉變。
運算裝置100包含各獨立地控制一或多個裝置之多個LPM,而非具有控制運算裝置100中之所有裝置之一單個微控制器。與一基於微控制器之解決方案相比,基於電源序列器之解決方案可藉由使用多個局部電源管理器來獨立地控制晶片中之多個裝置之電源狀態轉變而減少延時及延遲。
各局部電源管理器可基於多個電源狀態表實行電源狀態轉變。各電源狀態表儲存一各自裝置之可能電源狀態轉變。各電源狀態轉變將電源狀態自一初始狀態改變至下一狀態。例如,局部電源管理器112可儲存電源狀態表A1 (114)及電源狀態表A2 (116)。電源狀態表A1儲存裝置A1之多個電源狀態轉變。電源狀態表A2儲存裝置A2之多個電源狀態轉變。局部電源管理器112可實行藉由電源狀態表A1 (114)產生之轉變序列以執行裝置A1 (113)之電源狀態轉變。局部電源管理器112可實行藉由電源狀態表A2 (114)產生之轉變序列以執行裝置A2 (113)之電源狀態轉變。
藉由同一LPM控制之多個不同電源狀態表可彼此相互作用且可具有相依性。例如,可在由同一LPM 112控制之裝置A1及裝置A2之電源狀態及/或電源狀態轉變當中執行同步。作為另一實例,裝置A1之一電源狀態轉變可取決於裝置A2之一特定電源狀態轉變。
與一基於狀態機之解決方案相比,可在製造運算裝置之後(即,矽後)修改局部電源管理器。例如,假定裝置A2 (115)之電源管理取決於裝置A1 (113)之當前電源狀態。在晶片已經製造且已運行一段時間之後,若裝置A1 (113)不再被使用,則局部電源管理器112可經重新程式化使得裝置A2 (115)之電源管理邏輯不再取決於裝置A1之電源狀態。代替在一基於狀態機之電源管理解決方案的情況下必須重新製造整個晶片,基於電源序列器之解決方案可針對矽後修改提供靈活性。
作為另一實例,當在製造時間期間或之後在電源管理指令中發現一錯誤時,局部電源管理器可經重新程式化以自指令移除該錯誤而非重新製造晶片。作為另一實例,當一工程師在晶片製造之後開發電源管理之一改良時,該工程師可重新程式化局部電源管理器,而無需重新製造晶片。在製造晶片之後,可添加歸因於產品規格之改變或其他最佳化之新電源狀態。例如,在製造晶片之後,可透過實驗室中之最佳實驗來識別新電源狀態,且可藉由重新程式化局部電源管理器來添加此等新電源狀態。
圖2係一實例性局部電源管理器(LPM) 200之一圖式。局部電源管理器200係用以控制一運算裝置100中之一或多個裝置(例如,一SoC中之裝置)之電源狀態轉變之一可組態電源管理器。局部電源管理器200包含觸發邏輯204、一或多個電源狀態表208及一或多個電源序列器212。觸發邏輯204經組態以接收事件信號202作為一輸入且輸出觸發信號206。一或多個電源狀態表208經組態以儲存觸發信號206與電源狀態轉變之間的一映射。一或多個電源序列器212經組態以在一電源狀態轉變由觸發信號206觸發時實行各自指令序列。
局部電源管理器200將一事件信號202視為輸入且使用觸發邏輯204產生一或多個觸發信號206。一事件信號可包含可邏輯上經組合以觸發電源狀態轉變之一或多個輸入信號。事件信號202可包含用於複數個事件之多個事件信號。事件信號202之事件可包含觸發電源狀態轉變之外部事件或軟體事件。外部事件之實例包含來自通用輸入/輸出(GPIO)之輸入、系統計時器、來自其他LPM之請求、中斷、與一電源轉變有關之核心邏輯(例如,若沒有活動則減少電源消耗)、自運算裝置100之一或多個感測器獲得之資料等。包含一邏輯值之一事件信號可處於一開啟狀態或一關閉狀態中。在一些實施方案中,可經由控制及狀態暫存器(CSR)啟用或停用各事件信號。在一些實施方案中,當一事件信號係通用的時,可假定該事件信號為高態有效,且若由LPM接收之事件信號係低態有效,則可經由CSR將其反轉為高態有效。
觸發邏輯204可包含經互連以對多個事件信號202執行一序列邏輯運算且產生一或多個觸發信號206之一序列運算子(例如,一AND運算子、一OR運算子等)。在一些實施方案中,該序列運算子之最後運算子可包含判定觸發信號206之一「AND或OR選擇」運算子。例如,若一或多個事件請求一較高電源狀態,則可期望藉由使用一OR選擇針對一較高電源狀態產生一觸發信號。作為另一實例,若事件未請求一較高電源狀態,則可期望藉由使用一AND選擇針對一較低電源狀態產生一觸發信號。
觸發邏輯204可經組態以取決於在電源狀態表208中定義之觸發信號之數目來產生靈活數目個觸發信號206。例如,用於N個事件之事件信號202可用於產生M個觸發信號206。
LPM 200包含定義由LPM 200控制之多個裝置之電源狀態轉變的一或多個電源狀態表208。各電源狀態表208經組態以儲存觸發信號206與電源狀態轉變之間的一映射。各電源狀態表208定義由LPM管理之一裝置之可能電源狀態及自當前狀態214至下一狀態之電源狀態轉變。當前電源狀態214可藉由電源序列器212自一GPIO 216輸入獲得。
例如,如圖1中所展示,電源狀態表A1 (114)定義裝置A1 (113)之電源狀態及電源狀態轉變。一電源狀態表208將觸發信號206及當前電源狀態214視為輸入且產生一序列位址210作為一輸出。序列位址210係可由電源序列器212使用以實行對應於經接收之觸發信號206之電源狀態轉變之一指令序列之位址。
圖3係一實例性電源狀態轉變圖300之一圖式。裝置(例如,圖1中之裝置A1)具有四個電源狀態,PS0 (快速運行)、PS1 (低速運行)、PS2 (自動時脈閘)及PS3 (自動電源閘)。電源狀態PS0及PS1係以不同頻率運行之作用中狀態。電源狀態PS2及PS3係低電源狀態。即,PS0係最高電源狀態且PS3係最低電源狀態。存在可透過觸發邏輯204使用外部事件啟動之八個不同觸發,T0至T8。例如,觸發T0可回應於一預定長度之一閒置條件而產生,且觸發T0可用於產生自一作用中電源狀態(PS0)至一低電源狀態(PS2)之一電源狀態轉變。在一些實施方案中,一觸發可引起裝置改變至一不同電源狀態或保持於相同電源狀態。
表1展示一電源狀態表208之一實例。電源狀態表208描述呈表形式之一電源狀態轉變圖。例如,表1中之電源狀態表描述圖3中描繪之電源狀態轉變圖。電源狀態表包含多個列且各列對應於一當前電源狀態。例如,表1中之電源狀態表包含四個可能當前電源狀態:PS0、PS1、PS2及PS3。電源狀態表亦包含可觸發自當前電源狀態至下一電源狀態之電源狀態轉變之多個觸發。電源狀態表可定義用於各電源狀態之預定數目個觸發。例如,表1中之電源狀態表容許針對各電源狀態最多四個觸發。若一裝置當前處於狀態PS0,則回應於T0之一觸發信號,該裝置之電源狀態將自PS0轉變至PS2,且回應於T1之一觸發信號,該裝置之電源狀態將自PS0轉變至PS1。 表1.一電源狀態表之一實例
當前狀態 Trigger_A Trigger_B Trigger_C Trigger_D
PS0 T0 (PS2) T1 (PS1)      
PS1 T2 (PS0) T5 (PS2)      
PS2 T3 (PS0) T4 (PS1) T8 (PS3)   
PS3 T6 (PS1) T7 (PS0)      
再次參考圖2,LPM 200可包含用以控制邏輯上作為同一子系統之部分之多個裝置之電源狀態的一或多個電源狀態表。例如,圖2中之LPM 200包含可經組態以控制兩個裝置之電源狀態之兩個電源狀態表。對多個裝置之電源狀態管理進行分組可減少與一LPM相關聯之電源消耗及面積消耗。一單個LPM可更佳組合共同資源(諸如共用同一指令記憶體及共用同一資料記憶體),而非具有多個LPM。
LPM 200包含一或多個電源序列器212。一或多個電源序列器212經組態以在一電源狀態轉變由觸發邏輯204觸發時實行各自指令序列。各電源序列器對應於定義一各自裝置之電源狀態轉變之一各自電源狀態表208。當一LPM中存在多個電源狀態表208時,電源序列器212之數目與電源狀態表208之數目相同。例如,LPM 200包含兩個電源序列器212及兩個電源狀態表208,且各電源序列器對應於一各自電源狀態表。
電源序列器212定義多個指令序列且各指令序列包含針對電源狀態管理定義之客製指令。即,各指令序列係可經實行以執行自一個電源狀態至下一電源狀態之一電源狀態轉變之一電腦程式。指令序列中之指令可包含若干類別,諸如雙態觸發輸出、以一預定逾時週期等待輸入值、分支指令等。在一些實施方案中,指令序列可驅動及檢查GPIO以執行多個動作(諸如交握、協定及控制)。
GPIO 216輸出包含在序列位址210處針對一電源狀態轉變定義之指令序列。各電源序列器212透過其各自GPIO 216控制一各自裝置。例如,圖2中之LPM 200包含兩個電源序列器212及兩個GPIO 216,且各電源序列器可具有其自身GPIO。
在一些實施方案中,指令可包含用於對一電源狀態轉變進行除錯之功能性,諸如單步驟除錯、斷點除錯等。與其中低階信號不可用之一基於狀態機之解決方案相比,在一基於電源序列器之解決方案中,電源狀態轉變程序中之信號可經暴露且可由一軟體程式存取。不同於無法存取低階信號之基於微控制器之解決方案,局部電源管理器可直接存取硬體級信號以進行除錯。例如,可獲得信號之當前狀態並用於除錯。在一些實施方案中,可定義檢查及使用此等信號之一應用程式設計介面(API)。一硬體設計者可使用該API以執行除錯。在一些實施方案中,可針對運算裝置100中之多個LPM定義相同API。一硬體設計者可使用相同API以基於來自不同LPM之信號執行除錯。
在一些實施方案中,LPM可經組態以實行條件指令且LPM可在不使用硬體的情況下執行算術運算。例如,LPM可藉由操縱GPIO輸入及GPIO輸出來控制資料之移動且可達成即時回應及減少延時。作為另一實例,LPM可能缺少執行數學運算(諸如一加法運算)之硬體。以此方式,在LPM中設定之指令可具有一小大小,從而導致改良之效能。
LPM 200可用觸發邏輯204、電源狀態表208及在設計時間定義之指令序列預組態。在一些實施方案中,LPM 200之此等組件可在CSR中實施。例如,觸發邏輯204可在CSR 218中實施,電源狀態表208可在CSR 220中實施,且電源序列器可包含在CSR 224中實施之資料記憶體及在CSR 222中實施之指令記憶體。
隨著電源狀態之數目及電源狀態表之數目增加,運算裝置100之電源狀態管理可變得更加複雜。因此,需要視需要更新或修改觸發邏輯、電源狀態表及指令序列。若在矽後(即,在製造運算裝置100之後)需要更新,則可視需要修改觸發邏輯204、電源狀態表208及電源序列器212 (例如,指令序列)之一或多者。觸發邏輯、電源狀態表及指令序列可經獨立地重新程式化。
在一些實施方案中,可使用一工具鏈預組態或修改LPM。該工具鏈提供一應用程式設計介面(API)以定義用於電源管理之變量及操作(例如,觸發邏輯、電源狀態及電源狀態之間的轉變等)。工具鏈之API提供類似於使用自然語言元素之一高階程式設計語言(例如,python、Java、C#等)之軟體介面。一硬體設計者可方便地設計LPM且使用在工具鏈中定義之API產生對LPM之更新,而非以一低階程式設計語言進行程式設計(例如,涉及操縱二進制值及暫存器位置之組合語言級程式設計)。例如,可使用API更新LPM以增加等待時間,改變一操作序列之順序,略過一步驟序列中之一步驟等。工具鏈可將軟體程式轉換為表示一新指令序列之二進制值。可上載二進制值並組態至晶片中,使得LPM可運行該新指令序列。
在一些實施方案中,可使用LPM工具鏈透過CSR程式化來執行對此等組件之更新。對CSR之矽後更新可藉由更新LPM工具鏈輸入且運行工具鏈以產生用於CSR之新值來實施。可藉由將新值併入至待寫入至CSR之軟體中來將用於CSR之新值寫入至CSR。
圖4係一實例性電源序列器400之一圖式。電源序列器400將一序列位址418及GPIO輸入402視為輸入且產生GPIO輸出406。電源序列器400基於儲存於指令記憶體412中之指令424及儲存於資料記憶體410中之資料來產生GPIO輸出406。在一些實施方案中,電源序列器400可產生一閒置或中斷408作為輸出。所有輸入及輸出經註冊且關於時脈404同步。
電源序列器400可藉由使用序列位址418存取資料記憶體410來獲得資料422。電源序列器400可藉由使用序列位址418存取指令記憶體412來獲得指令424。資料記憶體410及指令記憶體412兩者可具有自位址至資料及指令之零循環延時,且因此,電源序列器400可達成快速電源狀態轉變。電源序列器解碼自對指令記憶體412編索引而獲得之指令424,且實行經解碼指令以執行電源狀態轉變。
例如,電源序列器400可回應於如圖3中描繪之一觸發信號T1獲得針對自PS0 (快速運行)至PS1 (慢速運行)之一電源狀態轉變之一指令424集。指令424之一實例可包含以下: q-ch wait_or () if accept wait() halt(PS1) else if deny wait() halt(PS0)。
在一些實施方案中,當一LPM包含多個電源序列器時,電源序列器可共用共同資源(諸如資料記憶體410及指令記憶體412)。此幫助減少LPM所需之面積消耗,即,LPM佔用一較小矽面積。例如,圖4中展示之兩個電源序列器400可共用同一資料記憶體410及同一指令記憶體412。當兩個或更多個裝置共用相同電源狀態但獨立地操作時,此可為有用的。例如,兩個CPU可共用相同電源狀態且兩個CPU可獨立地操作。兩個CPU各可具有其自身電源序列器且兩個電源序列器可共用同一資料記憶體及同一指令記憶體。
當並非主動地操作時,電源序列器400可處於一閒置狀態,等待一起動脈衝416開始實行指令424。當電源序列器400接收一起動脈衝416時,電源序列器400可獲取序列位址418且開始實行指令424。在一些實施方案中,當電源序列器接收一暫停指令時,電源序列器進入閒置狀態且停止實行指令。
局部電源管理器可定義預定數目個通用輸入及通用輸出,即,GPIO輸入402及GPIO輸出406。例如,LPM可定義64個通用輸入及64個通用輸出。
在一些實施方案中,當一LPM包含多個電源序列器時,電源序列器可獨立地實行其等各自指令。各電源序列器可具有其自身專用GPIO輸入402及GPIO輸出406。例如,若在一單個LPM內部存在多個電源序列器,則將存在多於64個通用輸入及多於64個通用輸出。
指令424可包含專門經設計用於電源狀態管理之一電腦程式。LPM可定義預定數目個指令,例如,總共二十條指令。指令424可專門經設計以執行各種操作以控制裝置之電源狀態,諸如使電源停頓、開啟電源、關閉電源、箝位電源、雙態觸發一或多個輸出(例如,雙態觸發GPIO)、等待一或多個輸入(例如,等待來自一時脈控制器之確認),及基於一輸入採取一動作。在一些實施方案中,指令424可經設計以取決於輸入之值及在滿足一中止或錯誤條件之情況下逾時的能力來採取一分支動作。
在一些實施方案中,指令424可在長度上可變。一些指令可基於主要操作碼(例如,基於運算元之大小)來編碼,而一些指令可基於次要操作碼(例如,基於指令之實際大小)來編碼。例如,簡單指令可基於16位元大小進行編碼,而更複雜指令之大小可為32位元。在一些實施方案中,指令424可包含表示由觸發邏輯204接收之事件信號202之值之一或多個運算元。事件信號202可包含與系統介接且可控制系統之電源狀態轉變之輸入及輸出信號。例如,事件輸入信號可觸發指令序列之實行。指令序列可對一組輸入或輸出信號進行操作以實施各種協定來控制電源狀態轉變。
在一些實施方案中,指令424可提供用於對電源狀態轉變進行除錯之除錯功能性。例如,指令424可提供諸如添加斷點及執行一單步驟除錯之功能性。
LPM 200係可程式化且可藉由透過一先進周邊匯流排(APB)埠420連接至軟體程式來進行矽後更新。軟體程式可使用在一LPM工具鏈中定義之一API來產生。軟體程式可透過ABP埠420存取LPM中之CSR。例如,軟體程式可透過ABP埠420存取用於觸發邏輯204之CSR 218、用於電源狀態表208之CSR 220、用於資料記憶體之CSR 224、及用於指令記憶體之CSR 222,且儲存於此等CSR中之資料可藉由軟體程式更新或修改。
圖5係使用一電源序列器進行電源管理之一實例性程序之一流程圖。為方便起見,該程序將被描述為由包含運算裝置100中之一或多個局部電源管理器之一系統執行。該系統可包含參考圖1所描述之組件,包含一或多個裝置、一或多個電源狀態表、觸發邏輯、一或多個電源序列器或此等之某一組合。
系統監測由一局部電源管理器獲得之一觸發信號(510)。系統可以一預定時間間隔監測觸發信號。例如,系統可進入每5毫秒檢查由LPM接收之事件信號之一主迴路。系統可接收一或多個事件信號202且系統可在LPM 200中使用觸發邏輯204產生一或多個觸發信號206。
系統判定觸發信號是否係用於系統中之一裝置之一電源狀態轉變之一觸發信號(520)。系統可基於裝置之電源狀態表208及裝置之當前電源狀態214來判定觸發信號是否係用於一電源狀態轉變之一觸發信號。在一些實施方案中,系統可監測運算裝置100中之多個裝置之電源狀態轉變需求。系統可基於各裝置之各自電源狀態表208及各裝置之各自當前電源狀態214來判定觸發信號是否觸發各裝置之電源狀態轉變。例如,基於表1中之電源狀態表,當一裝置之當前電源狀態係處於PS0時,系統可判定一觸發信號T1係用於自PS0 (快速運行)至PS1 (慢速運行)之一電源狀態轉變之一觸發信號。
若系統判定觸發信號並非用於一電源狀態轉變之一觸發信號,則系統繼續監測由局部電源管理器獲得之一未來觸發信號(510)。
若系統判定觸發信號係用於一電源狀態轉變之一觸發信號,則系統實行用於電源狀態轉變之一指令序列(530)。系統可基於電源狀態表208產生該指令序列之一序列位址210。系統可使用一電源序列器以藉由使用序列位址210對指令記憶體412編索引來判定指令序列之指令424。電源序列器可基於指令424產生GPIO輸出406,且GPIO輸出406可用於執行一裝置之電源狀態轉變。在一些實施方案中,系統可包含用於運算裝置100中之多個裝置之各者之一各自電源序列器及一各自電源狀態表。系統可針對多個裝置之各者產生各自GPIO輸出。
可在數位電子電路系統、有形體現之電腦軟體或韌體、電腦硬體(包含本說明書中所揭示之結構及其等之結構等效物)或其等之一或多者之組合中實施本說明書中所描述之標的物及動作以及操作之實施例。本說明書中所描述之標的物之實施例可實施為一或多個電腦程式,即,在一有形非暫時性程式載體上編碼以藉由資料處理設備實行或控制資料處理設備之操作之電腦程式指令之一或多個模組。替代性地或此外,程式指令可在一人為產生之傳播信號(例如,一機器產生之電、光學或電磁信號)上編碼,該傳播信號經產生以編碼資訊用於傳輸至合適接收器設備以藉由一資料處理設備實行。電腦儲存媒體可為一機器可讀儲存裝置、一機器可讀儲存基板、一隨機或串列存取記憶體裝置或其等之一或多者之一組合,或為彼等之部分。一電腦儲存媒體並非一傳播信號。
可以任何形式之程式設計語言(包含編譯或解譯語言、或宣告式或程序性語言)撰寫一電腦程式(其亦可被稱為或描述為一程式、軟體、一軟體應用程式、一應用程式、一模組、一軟體模組、一引擎、一指令檔或程式碼);且其可以任何形式部署,包含作為一獨立程式或作為一模組、組件、引擎、副常式或適用於在一運算環境中實行之其他單元,該環境可包含在一或多個位置中之藉由一資料通信網路互連之一或多個電腦。
一電腦程式可(但不需要)對應於一檔案系統中之一檔案。一電腦程式可儲存於保存其他程式或資料(例如,儲存於一標記語言文件中之一或多個指令檔)之一檔案之一部分中、專用於所討論之程式之一單一檔案中或多個協調檔案(例如,儲存一或多個模組、子程式或程式碼之部分的檔案)中。
為提供與一使用者之互動,可在一電腦上實施本說明書中所描述之標的物之實施例,或該等實施例可經組態以與該電腦通信,該電腦具有用於向該使用者顯示資訊之一顯示裝置(例如,一LCD (液晶顯示器)監視器)及該使用者可藉由其提供輸入至該電腦之一輸入裝置(例如,一鍵盤及一指標裝置,例如,一滑鼠、一軌跡球或觸控墊)。其他種類之裝置亦可用於提供與一使用者之互動;例如,提供給該使用者之回饋可為任何形式之感覺回饋,例如,視覺回饋、聽覺回饋或觸覺回饋;且來自該使用者之輸入可以任何形式接收,包含聲音、語音或觸覺輸入。另外,一電腦可藉由發送文件至由一使用者使用之一裝置及自該裝置接收文件而與該使用者互動;例如,藉由回應於自一使用者之裝置上之一網頁瀏覽器接收之請求而將網頁發送至該網頁瀏覽器,或藉由與在一使用者裝置(例如,一智慧型電話或電子平板電腦)上運行之一應用程式互動。又,一電腦可藉由發送文字訊息或其他形式之訊息至一個人裝置(例如,運行一訊息傳遞應用程式之一智慧型電話)及自一使用者返回接收回應訊息來與該使用者互動。
可在一運算系統中實施本說明書中所描述之標的物之實施例,該運算系統包含一後端組件(例如,作為一資料伺服器),或包含一中介軟體組件(例如,一應用程式伺服器),或包含一前端組件(例如,具有一使用者可透過其與本說明書中所描述之標的物之一實施方案互動之一圖形使用者介面、一網頁瀏覽器或一應用程式之一用戶端裝置),或一或多個此等後端、中介軟體或前端組件之任何組合。該系統之該等組件可藉由數位資料通信之任何形式或媒體(例如,一通信網路)互連。通信網路之實例包含一區域網路(「LAN」)及一廣域網路(「WAN」),例如,網際網路。
運算系統可包含用戶端及伺服器。一用戶端及伺服器一般彼此遠離且通常透過一通信網路互動。用戶端與伺服器之關係憑藉運行於各自電腦上及彼此具有一用戶端-伺服器關係之電腦程式而發生。在一些實施例中,一伺服器將資料(例如,一HTML頁面)傳輸至一使用者裝置,例如,用於向與充當一用戶端之該裝置互動之一使用者顯示資料及接收來自該使用者之使用者輸入的目的。在使用者裝置處產生之資料(例如,使用者互動之一結果)可在伺服器處自裝置接收。
除了上文描述之實施例之外,以下實施例亦為新穎的: 實施例1係一種運算裝置,其包括: 配置於多個電源區塊中之多個裝置,其中該多個裝置之各裝置屬於該多個電源區塊之一者;及 多個局部電源管理器,各局部電源管理器可程式化以實行用於一各自電源區塊之各自指令序列集以便實現該各自電源區塊中之一或多個裝置之電源狀態轉變。 實施例2係實施例1之運算裝置,其中各局部電源管理器包括: 觸發邏輯,其經組態以接收事件信號輸入且輸出觸發信號; 一電源狀態表,其經組態以儲存觸發信號與電源狀態轉變之間的一映射;及 一或多個硬體序列器,其等經組態以在一電源狀態轉變由該觸發邏輯觸發時實行各自指令序列。 實施例3係實施例2之運算裝置,其中該電源狀態表、該觸發邏輯及該等指令序列可在該運算裝置經製造之後修改。 實施例4係實施例2之運算裝置,其中該硬體序列器包括用於除錯之斷點及單步驟功能性。 實施例5係實施例2之運算裝置,其中該等指令序列包括具有表示由該觸發邏輯接收之事件信號輸入之值之一或多個運算元的指令,其中該等事件信號輸入控制該等電源狀態轉變。 實施例6係實施例1之運算裝置,其中各局部電源管理器經組態以實行條件指令但缺少用以執行算術運算之硬體。 實施例7係實施例1之運算裝置,其中各局部電源管理器經組態以實行多個各自裝置之多個電源狀態表之轉變序列。 實施例8係一種電腦實施方法,其包括: 監測由一局部電源管理器獲得之一觸發信號,其中一運算裝置中之多個裝置配置於多個電源區塊中,其中該多個裝置之各裝置屬於該多個電源區塊之一者,其中多個局部電源管理器之各者可程式化以實行用於一各自電源區塊之各自指令序列集; 判定是否接收到用於一電源狀態轉變之一觸發信號;及 回應於判定接收到用於該電源狀態轉變之該觸發信號,實行用於該各自電源區塊中之一或多個裝置之該電源狀態轉變之一指令序列。 實施例9係實施例8之電腦實施方法,其中各局部電源管理器包括: 觸發邏輯,其經組態以接收事件信號輸入且輸出觸發信號; 一電源狀態表,其經組態以儲存觸發信號與電源狀態轉變之間的一映射;及 一或多個硬體序列器,其等經組態以在一電源狀態轉變由該觸發邏輯觸發時實行各自指令序列。 實施例10係實施例9之電腦實施方法,其中該電源狀態表、該觸發邏輯及該等指令序列可在該運算裝置經製造之後修改。 實施例11係實施例9之電腦實施方法,其中該硬體序列器包括用於除錯之斷點及單步驟功能性。 實施例12係實施例9之電腦實施方法,其中該等指令序列包括具有表示由該觸發邏輯接收之事件信號輸入之值之一或多個運算元的指令,其中該等事件信號輸入控制該等電源狀態轉變。 實施例13係實施例8之電腦實施方法,其中各局部電源管理器經組態以實行條件指令但缺少用以執行算術運算之硬體。 實施例14係實施例8之電腦實施方法,其中各局部電源管理器經組態以實行多個各自裝置之多個電源狀態表之轉變序列。 實施例15係一種或多種用指令編碼之非暫時性儲存媒體,該等指令在由一運算裝置之配置至多個電源區塊中之一或多個局部電源管理器實行時引起該一或多個局部電源管理器實現該運算裝置之各自電源區塊中之多個裝置之電源狀態轉變,其中該多個裝置之各者屬於該多個電源區塊之一者。 實施例16係實施例15之非暫時性儲存媒體,其中各局部電源管理器包括: 觸發邏輯,其經組態以接收事件信號輸入且輸出觸發信號; 一電源狀態表,其經組態以儲存觸發信號與電源狀態轉變之間的一映射;及 一或多個硬體序列器,其等經組態以在一電源狀態轉變由該觸發邏輯觸發時實行各自指令。 實施例17係實施例16之非暫時性儲存媒體,其中該電源狀態表、該觸發邏輯及該等指令可在該運算裝置經製造之後修改。 實施例18係實施例16之非暫時性儲存媒體,其中該硬體序列器包括用於除錯之斷點及單步驟功能性。 實施例19係實施例16之非暫時性儲存媒體,其中該等指令包括具有表示由該觸發邏輯接收之事件信號輸入之值之一或多個運算元的指令,其中該等事件信號輸入控制該等電源狀態轉變。 實施例20係實施例15之非暫時性儲存媒體,其中各局部電源管理器經組態以實行條件指令但缺少用以執行算術運算之硬體。
雖然本說明書含有許多特定實施方案細節,但此等特定實施方案細節不應被理解為限制任何發明之範疇或正主張或可主張之內容之範疇,而是被理解為描述可特定於本發明之特定實施例之特徵。本說明書中在單獨實施例之背景內容中所描述之特定特徵亦可組合實施於一單個實施例中。相反地,在一單個實施例之背景內容中描述之各種特徵亦可單獨實施於多個實施例中或以任何合適子組合實施。此外,儘管特徵在上文可被描述為依特定組合起作用且甚至最初如此主張,然來自一所主張之組合之一或多個特徵在一些情況中可自該組合免除,且該主張可係關於一子組合或一子組合之變型。
類似地,雖然在圖式中依一特定順序描繪且在發明申請專利範圍中依一特定順序敘述操作,但此不應被理解為需要依所展示之特定順序或依循序順序來執行此等操作或需要執行所有經繪示之操作以達成所要結果。在特定境況中,多任務處理及平行處理可為有利的。此外,上文所描述之實施例中之各種系統模組及組件之分離不應被理解為在所有實施例中需要此分離,且應理解,所描述之程式組件及系統可大體上一起整合於一單個軟體產品中或封裝於多個軟體產品中。
已描述標的物之特定實施例。其他實施例係在以下發明申請專利範圍之範疇內。例如,發明申請專利範圍中所敘述之動作可依一不同順序執行且仍達成所要結果。作為一實例,附圖中所描繪之程序並不一定需要所展示之特定順序,或循序順序,來達成所要結果。在一些情況下,多任務處理及平行處理可為有利的。
100:運算裝置 110:電源區塊A 112:局部電源管理器(LPM) 113:裝置A1 114:電源狀態表A1 115:裝置A2 116:電源狀態表A2 120:電源區塊B 122:局部電源管理器(LPM) 123:裝置B1 200:局部電源管理器(LPM) 202:事件信號 204:觸發邏輯 206:觸發信號 208:電源狀態表 210:序列位址 212:電源序列器 214:當前狀態/當前電源狀態 216:通用輸入/輸出(GPIO) 218:控制及狀態暫存器(CSR) 220:控制及狀態暫存器(CSR) 222:控制及狀態暫存器(CSR) 224:控制及狀態暫存器(CSR) 300:電源狀態轉變圖 400:電源序列器 402:通用輸入/輸出(GPIO)輸入 404:時脈 406:通用輸入/輸出(GPIO)輸出 408:閒置或中斷 410:資料記憶體 412:指令記憶體 416:起動脈衝 418:序列位址 420:先進周邊匯流排(APB)埠 422:資料 424:指令 510:步驟 520:步驟 530:步驟
圖1係一實例性運算裝置之一圖式。 圖2係一實例性局部電源管理器之一圖式。 圖3係一實例性電源狀態轉變圖之一圖式。 圖4係一實例性電源序列器之一圖式。 圖5係使用一電源序列器進行電源管理之一實例性程序之一流程圖。 各種圖式中之相似元件符號及名稱指示相似組件。
100:運算裝置
110:電源區塊A
112:局部電源管理器(LPM)
113:裝置A1
114:電源狀態表A1
115:裝置A2
116:電源狀態表A2
120:電源區塊B
122:局部電源管理器(LPM)
123:裝置B1

Claims (20)

  1. 一種運算裝置,其包括: 配置於多個電源區塊中之多個裝置,其中該多個裝置之各裝置屬於該多個電源區塊之一者;及 多個局部電源管理器,各局部電源管理器可程式化以實行用於一各自電源區塊之各自指令序列集以便實現該各自電源區塊中之一或多個裝置之電源狀態轉變。
  2. 如請求項1之運算裝置,其中各局部電源管理器包括: 觸發邏輯,其經組態以接收事件信號輸入且輸出觸發信號; 一電源狀態表,其經組態以儲存觸發信號與電源狀態轉變之間的一映射;及 一或多個硬體序列器,其等經組態以在一電源狀態轉變由該觸發邏輯觸發時實行各自指令序列。
  3. 如請求項2之運算裝置,其中該電源狀態表、該觸發邏輯及該等指令序列可在該運算裝置經製造之後修改。
  4. 如請求項2之運算裝置,其中該硬體序列器包括用於除錯之斷點及單步驟功能性。
  5. 如請求項2之運算裝置,其中該等指令序列包括具有表示由該觸發邏輯接收之事件信號輸入之值之一或多個運算元的指令,其中該等事件信號輸入控制該等電源狀態轉變。
  6. 如請求項1之運算裝置,其中各局部電源管理器經組態以實行條件指令但缺少用以執行算術運算之硬體。
  7. 如請求項1之運算裝置,其中各局部電源管理器經組態以實行多個各自裝置之多個電源狀態表之轉變序列。
  8. 一種電腦實施方法,其包括: 監測由一局部電源管理器獲得之一觸發信號,其中一運算裝置中之多個裝置配置於多個電源區塊中,其中該多個裝置之各裝置屬於該多個電源區塊之一者,其中多個局部電源管理器之各者可程式化以實行用於一各自電源區塊之各自指令序列集; 判定是否接收到用於一電源狀態轉變之一觸發信號;及 回應於判定接收到用於該電源狀態轉變之該觸發信號,實行用於該各自電源區塊中之一或多個裝置之該電源狀態轉變之一指令序列。
  9. 如請求項8之電腦實施方法,其中各局部電源管理器包括: 觸發邏輯,其經組態以接收事件信號輸入且輸出觸發信號; 一電源狀態表,其經組態以儲存觸發信號與電源狀態轉變之間的一映射;及 一或多個硬體序列器,其等經組態以在一電源狀態轉變由該觸發邏輯觸發時實行各自指令序列。
  10. 如請求項9之電腦實施方法,其中該電源狀態表、該觸發邏輯及該等指令序列可在該運算裝置經製造之後修改。
  11. 如請求項9之電腦實施方法,其中該硬體序列器包括用於除錯之斷點及單步驟功能性。
  12. 如請求項9之電腦實施方法,其中該等指令序列包括具有表示由該觸發邏輯接收之事件信號輸入之值之一或多個運算元的指令,其中該等事件信號輸入控制該等電源狀態轉變。
  13. 如請求項8之電腦實施方法,其中各局部電源管理器經組態以實行條件指令但缺少用以執行算術運算之硬體。
  14. 如請求項8之電腦實施方法,其中各局部電源管理器經組態以實行多個各自裝置之多個電源狀態表之轉變序列。
  15. 一種或多種用指令編碼之非暫時性儲存媒體,該等指令在由一運算裝置之配置至多個電源區塊中之一或多個局部電源管理器實行時引起該一或多個局部電源管理器實現該運算裝置之各自電源區塊中之多個裝置之電源狀態轉變,其中該多個裝置之各者屬於該多個電源區塊之一者。
  16. 如請求項15之非暫時性儲存媒體,其中各局部電源管理器包括: 觸發邏輯,其經組態以接收事件信號輸入且輸出觸發信號; 一電源狀態表,其經組態以儲存觸發信號與電源狀態轉變之間的一映射;及 一或多個硬體序列器,其等經組態以在一電源狀態轉變由該觸發邏輯觸發時實行各自指令。
  17. 如請求項16之非暫時性儲存媒體,其中該電源狀態表、該觸發邏輯及該等指令可在該運算裝置經製造之後修改。
  18. 如請求項16之非暫時性儲存媒體,其中該硬體序列器包括用於除錯之斷點及單步驟功能性。
  19. 如請求項16之非暫時性儲存媒體,其中該等指令包括具有表示由該觸發邏輯接收之事件信號輸入之值之一或多個運算元的指令,其中該等事件信號輸入控制該等電源狀態轉變。
  20. 如請求項15之非暫時性儲存媒體,其中各局部電源管理器經組態以實行條件指令但缺少用以執行算術運算之硬體。
TW111106981A 2021-07-16 2022-02-25 用於電源狀態管理之電源序列器 TWI812029B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/US21/42077 2021-07-16
PCT/US2021/042077 WO2023287436A1 (en) 2021-07-16 2021-07-16 Power sequencer for power state management

Publications (2)

Publication Number Publication Date
TW202305546A TW202305546A (zh) 2023-02-01
TWI812029B true TWI812029B (zh) 2023-08-11

Family

ID=77338807

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111106981A TWI812029B (zh) 2021-07-16 2022-02-25 用於電源狀態管理之電源序列器

Country Status (5)

Country Link
EP (1) EP4352589A1 (zh)
KR (1) KR20240027783A (zh)
CN (1) CN117716320A (zh)
TW (1) TWI812029B (zh)
WO (1) WO2023287436A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200629054A (en) * 2005-01-31 2006-08-16 Samsung Electronics Co Ltd Apparatus and method of controlling power in a portable system
CN102467220A (zh) * 2010-11-12 2012-05-23 英业达股份有限公司 电脑系统与其电源管理方法
TWI416311B (zh) * 2008-12-23 2013-11-21 Intel Corp 處理器電力管理方法與裝置
US20150370296A1 (en) * 2013-01-30 2015-12-24 Hewlett-Packard Development Company, Lp Power Sequencing by Slave Power Sequencers Sharing a Command Bus
TW201716923A (zh) * 2015-06-27 2017-05-16 英特爾股份有限公司 用以進行交易式電源管理的硬體設備及方法
US20190064910A1 (en) * 2017-08-29 2019-02-28 Texas Instruments Incorporated Synchronous power state control scheme for multi-chip integrated power management solution in embedded systems

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7337339B1 (en) * 2005-09-15 2008-02-26 Azul Systems, Inc. Multi-level power monitoring, filtering and throttling at local blocks and globally
US8487655B1 (en) * 2009-05-05 2013-07-16 Cypress Semiconductor Corporation Combined analog architecture and functionality in a mixed-signal array
US8601288B2 (en) * 2010-08-31 2013-12-03 Sonics, Inc. Intelligent power controller

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200629054A (en) * 2005-01-31 2006-08-16 Samsung Electronics Co Ltd Apparatus and method of controlling power in a portable system
TWI416311B (zh) * 2008-12-23 2013-11-21 Intel Corp 處理器電力管理方法與裝置
CN102467220A (zh) * 2010-11-12 2012-05-23 英业达股份有限公司 电脑系统与其电源管理方法
US20150370296A1 (en) * 2013-01-30 2015-12-24 Hewlett-Packard Development Company, Lp Power Sequencing by Slave Power Sequencers Sharing a Command Bus
TW201716923A (zh) * 2015-06-27 2017-05-16 英特爾股份有限公司 用以進行交易式電源管理的硬體設備及方法
US20190064910A1 (en) * 2017-08-29 2019-02-28 Texas Instruments Incorporated Synchronous power state control scheme for multi-chip integrated power management solution in embedded systems

Also Published As

Publication number Publication date
KR20240027783A (ko) 2024-03-04
TW202305546A (zh) 2023-02-01
WO2023287436A1 (en) 2023-01-19
EP4352589A1 (en) 2024-04-17
CN117716320A (zh) 2024-03-15

Similar Documents

Publication Publication Date Title
US8904216B2 (en) Massively multicore processor and operating system to manage strands in hardware
US9778943B2 (en) Timer based virtual processor scheduling and suspension on physical processor for use of physical processor by other processing
US9208113B2 (en) Deferred inter-processor interrupts
US20060268967A1 (en) Supplying instruction to operational stations
US8589938B2 (en) Composite contention aware task scheduling
US9009716B2 (en) Creating a thread of execution in a computer processor
CN109983411B (zh) 程序模块的流程控制
EP2179359A1 (en) Proactive power management in a parallel computer
US11537429B2 (en) Sub-idle thread priority class
EP3979072B1 (en) Firmware boot task distribution to enable low latency boot performance
TWI812029B (zh) 用於電源狀態管理之電源序列器
CN110214299B (zh) 在等待事件期间的处理器节电
CN117319376A (zh) 文件下载控制方法、装置、电子设备及存储介质
RU2432601C2 (ru) Метод внедрения детерминизма среди множества интервалов тактирования
US11243800B2 (en) Efficient virtual machine memory monitoring with hyper-threading
CN106444965A (zh) 时钟管理单元、包括其的集成电路和管理时钟的方法
Muralidhar et al. Experiences with power management enabling on the Intel Medfield phone
JP6316522B1 (ja) 計算機装置、タスク起動方法およびタスク起動プログラム
EP3819758A2 (en) Instruction executing method and apparatus, electronic device, and computer-readable storage medium
KR20140139371A (ko) 멀티 코어 시스템 반도체 제어 장치 및 방법
CN102567281B (zh) 可重构调度算子阵列结构、集成电路阵列结构及控制模块
JP2010140319A (ja) 半導体装置
WO2021068707A1 (zh) 应用程序的控制方法、装置、电子设备及存储介质
Giardino et al. Speculative Thread Framework for Transient Management and Bumpless Transfer in Reconfigurable Digital Filters
Springer et al. Towards QoS-Based Embedded Machine Learning. Electronics 2022, 11, 3204