TWI416311B - 處理器電力管理方法與裝置 - Google Patents

處理器電力管理方法與裝置 Download PDF

Info

Publication number
TWI416311B
TWI416311B TW098142490A TW98142490A TWI416311B TW I416311 B TWI416311 B TW I416311B TW 098142490 A TW098142490 A TW 098142490A TW 98142490 A TW98142490 A TW 98142490A TW I416311 B TWI416311 B TW I416311B
Authority
TW
Taiwan
Prior art keywords
performance state
central processing
processing unit
limit
value
Prior art date
Application number
TW098142490A
Other languages
English (en)
Other versions
TW201030506A (en
Inventor
Efraim Rotem
Barnes Cooper
Guy Therien
Eliezer Weissmann
Anil Aggarwal
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201030506A publication Critical patent/TW201030506A/zh
Application granted granted Critical
Publication of TWI416311B publication Critical patent/TWI416311B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Description

處理器電力管理方法與裝置
本發明係有關於處理器電力管理方法與裝置。
 發明背景
某些電腦系統可使用適合的電力管理策略來管理電力與能源消耗。管理電力與能源可以動態電壓與頻率標度縮放(DVFS)方式來完成。此電腦系統之範例中，中央處理單元(CPU)使用率降低時，該處理器可變遷至一低效能狀態以節省電力。該CPU使用率增加時，該處理器可變遷至一高效能狀態並消耗較多電力。一企業標準介面，稱為先進組態與電力介面(ACPI)，受定義來控制該處理器之該頻率/電壓狀態。
ACPI術語中，一頻率/電壓狀態稱為效能狀態(P-狀態)。P-狀態控制之共同實施態樣係根據需求。現存ACPI式平台中，一作業系統(OS)可載入一效能狀態(P-狀態)資訊表格。該處理器之一操作頻率以對應之控制、狀態、以及潛伏期資訊表示。此外，該OS針對每一狀態可保有一使用率值來將該下一P-狀態變遷為向上或向下。該OS可藉由於任何給定時間來直接控制該計算之P-狀態以管理該CPU P-狀態。
例如，一預定P-狀態之範圍提供來控制該處理器電力消耗。該CPU使用率降低時，該處理器變遷至一較低的預定P-狀態以節省電力。該CPU使用率增加時，該處理器變遷至一較高的預定P-狀態並消耗較多電力。現存作業系統中，該目標P-狀態選擇係根據處理器使用率與該最後選擇的P-狀態之組合。
然而，對於使用者之偏好、應用類型(諸如即時需求、視覺品質需求、等等)，該OS具有更多可見度並且不會快速回應到足以使該處理器之該硬體與一微架構造成的該處理器之工作量改變。
依據本發明之一實施例，係特地提出一種控制電力消耗之方法，其包含下列步驟：設定一上效能狀態限度與一下效能狀態限度，其中該上效能狀態限度係根據一中央處理單元活動速率值，而該下效能狀態限度係根據作業系統用以執行作業系統工作之一最小需求；以及根據一電力管理策略而將效能狀態值於該下限度與上限度之一範圍中改變。
圖式簡單說明
本文特別指出視為本發明之標的並於該規格說明之結論部分中明確要求。然而，本發明關於操作之組織與方法兩者，連同其目的、特徵與優點，將藉由參照下列詳細說明並讀取該等伴隨圖式而獲得最佳了解，其中：第1圖是一根據本發明之實施例的電腦系統之一方塊圖的示意圖；第2圖是一根據本發明之某些示範實施例，一處理平台之一部分的一方塊圖之示意圖；第3圖是一根據本發明之某些示範實施例，顯示一段時間P-狀態值之改變的一時間圖之說明圖；第4圖是一根據本發明之某些示範實施例，將一上P-狀態值設定於一P-狀態值範圍中之一方法的流程圖之說明圖；第5圖是一根據某些示範實施例，將一下P-狀態值設定於一P-狀態值範圍中之一方法的流程圖之說明圖。
應體認為了簡化與清楚說明舉例圖形，圖形中所示之元件可不需依照標度來描繪。例如，為了清楚說明，某些該等元件之維度可相對其他元件而誇大描繪。此外，為了考量適當性，參考數字可於該等圖形中重複出現以表示對應或類似的元件。
 較佳實施例之詳細說明
下列詳細說明中，將提出若干特定細節以提供對本發明之一完全了解。然而，業界熟於此技者應了解本發明在無該等特定細節時亦可加以實作。其他實例中，著名的方法、程序、構件以及電路並不詳細顯示以避免混淆本發明。
以下該詳細說明之某些部分會依據一電腦記憶體中之資料位元或二進制數位信號操作的演算法與符號表示法來呈現。該等演算說明與表示法可為該資料處理之業界熟於此技者使用的技術，以便將其作品之本旨傳達給業界其他熟於此技者。
除非於其他方面特別陳述，否則從下列說明中，可明顯地體認到所有採用名詞諸如“處理”、“計算”、“估算”、“決定”、等等之規格說明，皆參照一電腦或計算系統、或類似的電子計算裝置之動作與/或程序，其將該計算系統之暫存器與/或記憶體中以實體，諸如電子，數量代表之資料調處與/或變換成該計算系統之記憶體、暫存器或其他該類資訊儲存、傳送或顯示裝置中之其他類似以實體數量代表之資料。此外，所有規格說明使用之該術語“多個”用於說明兩個或更多構件、裝置、元件、參數等等。例如，“多個指令”表示兩個或更多指令。
應了解本發明可用於許多各種不同的應用中。雖然本發明並不侷限於此方面，但本文揭示以方塊圖、流程圖、時序圖、等等繪示之該等電路與技術可於諸如電腦系統、處理器、CPU等等之許多裝置中使用。意欲包括於本發明之範疇中的處理器，僅經由範例，包括一縮小指令集電腦(RISC)、具有一管線之一處理器、一複雜指令集電腦(CISC)、一多核心處理器、一電腦平台等等。
本發明之某些實施例可，例如，使用可儲存一指令或一指令集之一機器可讀媒體或物件來加以執行，若由一機器(例如，由一處理器與/或其他適當的機器)來執行時，會使該機器來執行根據本發明之實施例的一方法與/或操作。該類機器可包括，例如，任何適當的處理平台、計算平台、計算裝置、處理裝置、計算系統、處理系統、電腦、處理器、等等，並可使用任何適當的硬體與/或軟體組合來執行。
該機器可讀媒體或物件可包括，例如，任何適當類型的記憶體單元、記憶體裝置、記憶體物件、記憶體媒體、儲存裝置、儲存物件、儲存媒體與/或儲存單元，例如，記憶體、可移除或不可移除媒體、可抹除或不可抹除媒體、可寫入或可重複寫入媒體、數位或類比媒體、硬碟、軟碟、光碟唯讀記憶體(CD-ROM)、可寫入光碟(CD-RW)、光碟、磁性媒體、各種不同類型的多樣化數位光碟(DVD)、一磁帶、一卡帶、等等。
該等指令可包括任何適當類型的碼，例如，來源碼、編譯碼、解譯碼、執行碼、靜態碼、動態碼、等等，並可使用任何適當的高階、低階、物件導向、視覺、編譯與/或解譯程式語言，例如，C、C++、爪哇、培基語言、帕斯卡語言、福傳語言、商用語言、組合語言、機器碼、等等來加以執行。
各種不同實施例提供了可動態調整處理器效能之技術。例如，該類技術可識別處理器效率並可調整該處理器效能(例如，其速度)。該類調整可含有改變該處理器之操作狀態(例如，其P-狀態)。
例如，根據檢測一處理器為記憶體限制或等待另一裝置(諸如一圖形卡)，該技術可調整該處理器之操作使得其運作較慢。結果是，能量得以保持。對照之下，根據檢測該處理器不再受限於該類限制，該處理器可藉由於一較高頻率操作而於提供增強效能(例如，較快操作)同時重新投入該節省能量。該類對處理器操作之調整可含有各種不同技術。其中示範技術包括觸發該處理器之時鐘信號為開與關，以及/或者改變該處理器之操作頻率而不論電壓是否改變。
實施例中，該類技術可於該處理器中執行。然而，其他實施例中，實施態樣可含有外部軟體與/或外部硬體。
實施例中可包括一或更多元件。一元件可包含安排來執行特定操作之任何結構。若針對一給定的設計參數集合或效能限度所需要，每一元件可作為硬體、軟體、或其任何組合來加以執行。雖然經由範例，實施例可以特定安排中之特定元件來說明，但實施例可包括其他的替代安排中之元件組合。
值得注意的是任何參照為“某一實施例”或“一實施例”表示與該實施例相關說明之一特定特徵、結構、或特性係包括於至少一個實施例中。該規格說明之各種不同地方出現該等片語“某一實施例中”與“一實施例中”不需皆參照為該相同實施例。
來到第1圖，顯示一根據本發明之一示範實施例的一電腦系統100之方塊圖。雖然本發明之範疇並不侷限於此方面，但電腦系統100可為一個人電腦(PC)、一個人數位助理(PDA)、一網際網路設備、一行動電話、一膝上型電腦、一行動單元、一無線通信裝置與/或其他任何的計算裝置。
根據本發明之示範實施例，電腦系統100可包括由一電源供應器120供電之一主要處理單元110。主要處理單元110可包括由一系統互連體135電氣耦合至一記憶體裝置140與一或更多介面電路150之一處理平台130。例如，若有需要，該系統互連體135可為一位址/資料匯流排。應了解互連體而非匯流排可用來將處理器130連接至記憶體裝置140。例如，一或更多專屬線路與/或一交叉開關可用來將處理平台130連接至記憶體裝置140。
處理平台130可包括一作業系統139與包括一或更多核心137之一CPU 136。若有需要，作業系統139可執行一電力管理模組134。此外，處理平台130可包括諸如，例如，靜態隨機存取記憶體(SRAM)等等之一快取記憶體(未顯示)、或其他任何類型之內部整合記憶體。記憶體裝置140可包括一動態隨機存取記憶體(DRAM)、一非依電性記憶體、等等。於一範例中，若有需要，記憶體裝置140可儲存由處理平台130執行之一軟體程式。
雖然本發明之範疇並不侷限於此方面，但介面電路150可包括一乙太網路介面與/或一通用串列匯流排(USB)介面、等等。本發明之某些示範實施例中，一或更多輸入裝置160可連接至介面電路150以便將資料與命令輸入該主要處理單元110中。例如，輸入裝置160可包括一鍵盤、滑鼠、觸控螢幕、軌跡墊、軌跡球、isopoint裝置、一語音辨識系統、等等。該等輸出裝置170可操作來經由一或更多介面電路150耦合至主要處理單元110，並且若有需要，可包括一或更多顯示器、印表機、揚聲器、與/或其他輸出裝置。例如，該等輸出裝置其中之一可為一顯示器。該顯示器可為一陰極射線管(CRT)、一液晶顯示器(LCD)、或其他任何類型的顯示器。
根據本發明之某些實施例，電腦系統100可包括一或更多儲存裝置180。例如，若有需要，電腦系統100可包括一或更多硬碟、一或更多光碟(CD)機、一或更多多樣化數位光碟(DVD)、與/或其他電腦媒體輸入/輸出(I/O)裝置。
再者，電腦系統100可經由一連接至一網路190而與其他裝置交換資料。該網路連接可包括任何類型的網路連接，諸如一乙太網路連接、一數位用戶線(DSL)、一電話線、一同軸纜線、等等。網路190可為任何類型的網路，諸如該網際網路、一電話網路、一纜線網路、一無線網路，諸如，例如，一遵循IEEE標準802.11,1999之網路包括無線都會區域網路等等之一或更多IEEE 802.11相關標準、IEEE 802.16標準。
根據本發明之一示範實施例，處理平台130可於各種不同的操作頻率範圍中操作。應了解各種不同範圍可包括兩個或更多操作頻率。若有需要，處理平台130之一操作頻率的選定可由一電力管理模組134根據於一時間視窗觀察之處理平台130的負載來完成。P-狀態控制器132可將一目標P-狀態提供至電力管理模組134。電力管理模組134可設定一電力消耗目標點並根據該目標P-狀態所選項目來修改該處理平台操作頻率與/或電壓。
本發明之某些實施例中，若有需要，P-狀態值可由一基本輸入輸出系統(BIOS)145來提供。電力管理模組134可精確選定該適當的P-狀態來符合電腦系統100之效能需求。應了解P-狀態控制器132與/或電力管理模組134可由硬體、由軟體、以及/或者由硬體與/或軟體之任何組合來執行。
根據本發明之實施例，一電力管理模組134可藉由決定P-狀態值之一範圍來控制兩個或更多核心137之一電力消耗。例如，為了設定該範圍，電力管理模組134可設定一上P-狀態限度與一下P-狀態限度。例如，該上P-狀態限度可根據一處理平台活動速率值來決定而該下P-狀態限度可根據該作業系統用以執行作業系統工作之一最小需求來決定。若有需要，P-狀態控制器132可根據一電力管理策略來於該下與上限度之範圍中改變P-狀態值。
根據本發明之示範實施例，該下P-狀態限度可作為該作業系統為執行其工作所需之一最小需求P-狀態來予以定義，例如需執行某些多媒體動作而無視覺上人為因素與/或降級使用者經驗的一最小頻率。根據本發明之另一示範實施例，一視訊解碼需於每秒產生某些預定之圖框。雖然本發明之範疇並不侷限於此範例，但若該CPU效能下降至需產生某些預定圖框與/或產生該下一時間圖框之該效能下，則該結果可為一下降圖框與視覺上人為因素假影，因此該P-狀態範圍之該下限可調整來符合此需求。
來到第2圖，其顯示一根據本發明之一示範示範實施例的一處理平台200一部分的方塊圖。雖然本發明之範疇並不侷限於此方面，但處理平台200之一部分可包括一作業系統(OS)205。作業系統205可包括一電力管理模組210、一P-狀態控制器220與一電力管理策略模組240。雖然應了解本發明之範疇並不侷限於本發明之該示範實施例，但處理平台200之一部分可進一步包括含有核心1...N 230之一CPU 225、含有一平衡參數之一暫存器260、以及含有一或更多P-狀態表格250之一BIOS 245。
根據該示範實施例，若有需要，P-狀態表格250可包括該CPU 225之P-狀態值與操作頻率。例如，該等P-狀態值可根據該等流動P-狀態與處理器電力狀態(C-狀態)來決定。
P0-可為一裝置或一處理器使用其最大效能能力並消耗一最大電力之該P-狀態。
P1-可為該裝置或該處理平台之該效能能力限制於其最大值以下並消耗小於一最大電力的該P-狀態。
Pn-可為一裝置或處理平台維持於一作用狀態時，其效能能力位於其最小位準並消耗最小電力之一或更多P-狀態。
C0-可為該處理平台可執行其指令之該C-狀態。
C1-可為該處理器可具有該最低潛伏期，例如，硬體潛伏期之該C-狀態。此狀態中，該潛伏期可能夠低足以使操作軟體決定是否使用潛伏期時皆不考量該狀態之該潛伏期部分。
C2-可為該C1狀態時提供改善的電力節省之該C-狀態。例如，此狀態之最差情況的硬體潛伏期可經由該ACPI系統韌體來提供，而該操作軟體可使用此資訊來決定何時應使用該C1狀態而非該C2狀態。
C3-可為該C1與C2狀態時提供改善的電力節省之該C-狀態。此狀態之最差情況的硬體潛伏期可經由該ACPI系統韌體來提供，而該操作軟體可使用此資訊來決定何時應使用該C2狀態而非該C3狀態。
根據本發明之示範實施例，P-狀態表格250可包括下列表格，例如，表格1係針對該處理平台200之每一核心1...N。
根據此範例，表格1可包括多個可選的P-狀態(例如，P0、P1...P4)。電力管理模組210可使用一選定之P狀態(例如，P0、P1...P4)來將一期待之操作頻率與一期待之操作電壓獨立地與/或分開地設定至核心1...N 230。
雖然本發明之範疇並不侷限於此方面，但電力管理模組210與/或P-狀態控制器220與/或電力管理策略模組240與/或暫存器260可由硬體、軟體以及任何期待之硬體與軟體組合來加以執行。
根據本發明之示範實施例，電力管理模組210可藉由設定P-狀態值之一範圍來控制兩個或更多核心230之一電力消耗。例如電力管理模組210可設定該範圍之一上P-狀態限度，例如P1，以及該範圍之一下P-狀態限度，例如P3，其中該上P-狀態限度係根據一處理平台之活動速率值，而該下P-狀態限度係根據該作業系統用以執行作業系統工作之一最小需求。P-狀態控制器220可設定P-狀態值，例如，來自表格1之數值，其位於該下與上P-狀態限度所設定之該範圍中，並且若有需要，其可根據電力管理策略模組設定之一電力管理策略。
根據本發明之該示範實施例，暫存器260可包括一平衡參數(未顯示)。電力管理策略模組240可從該暫存器上載該平衡參數並根據該平衡參數來改變該P-狀態值。該平衡參數可用來平衡該CPU 225之一期待的效能參數與期待的能量效率參數。
根據本發明之實施例，若需有優先順序，該平衡參數可指出包括例如，定義期待的電力管理策略模組240之一數值，以平衡針對一期待的效能策略與一能量有效策略之消耗。一數值0，例如可指出最大效能而一數值16與/或其他任何數值可指出最大的能量節省。其間之任何中間值可指出該能量與效能間之平衡。例如，雖然本發明之範疇並不侷限於此方面，但一數值7可指出電力與效能同樣重要。
電力管理策略模組240可根據該處理器之活動來提供策略。例如該策略可包括：
一能量效率策略-該策略可藉由擷取提供完成該CPU之一工作所消耗的總能量之最佳結果的該等P-狀態來朝向低P-狀態偏移。例如，若有需要，一能量有效操作點可一直於該最低可用的P-狀態來運作。
一效能策略-該策略可朝向高P-狀態偏移，當其符合諸如，例如電力與/或熱限制之其他受限條件時可將效能最大化。例如，該最高效能操作點可於該最高可用的P-狀態來運作。
一平衡或動態策略-該策略可提供能量效率與效能兩者之加權混合。例如，該策略可於最大與最小P-狀態之間擷取一中間P-狀態。若有需要，該值經過一段時間可於最大與最小值之間固定或變動。
根據本發明之某些實施例，電力管理策略模組240可監測該CPU(例如，CPU 225)之一能量消耗、可計算一能量效率值並可根據一期待的能量效率值來改變該P-狀態值。例如，雖然本發明之範疇並不侷限於此方面，但電力管理策略模組240可決定該CPU之一期待的效能參數並可根據該CPU之該期待的效能參數來改變該P-狀態值。
此外，電力管理模組210可將上與下臨界值設定於該上效能狀態限度附近。例如，電力管理模組210可於一預定時間區間監測該CPU活動。再者，電力管理模組210可計算該處理器活動速率值並可將該上臨界值與下臨界值與該CPU活動速率作比較。例如，若該CPU活動速率高於該上臨界值，則電力管理模組210可增加該上P-狀態限度，而若該CPU活動速率低於該下臨界值，則可減少該上P-狀態限度。根據本發明之某些實施例，有關修改該P-狀態範圍之該低P-狀態限度亦可提供一類似程序。
來到第3圖，其顯示一根據本發明之某些示範實施例，顯示一段時間P-狀態值改變之一時間圖的說明圖。雖然本發明之範疇並不侷限於此範例，但一時序圖300顯示三個P-狀態，例如，P0、P1與Pn。根據此範例，Pn可包括P-狀態P3與P4。時序圖300可進一步包括一平均P-狀態310、一上限330與一下限320。若有需要，上限330與下限320可由電力管理模組210來設定而該P-狀態可於上與下限320與330之範圍間改變。平均P-狀態310是該P-狀態經過一段時間之一平均計算值。
根據該範例，若有需要，上與下限320與330可設定於該平均P-狀態310附近。若有需要，CPU 225可於該下與上限320與330之範圍間改變其作用狀態(例如，P-狀態與/或C-狀態)。
根據本發明之某些示範實施例，上限330可作為該CPU不允許超過之一P-狀態值來予以定義，而該下限320可作為該作業系統(例如，作業系統205)為了執行其工作所需之該最小需求的P-狀態來予以定義。例如，該類原則可為需執行某些多媒體動作而無視覺上人為因素或降級使用者經驗的一最小頻率。
雖然應了解本發明之實施例並不侷限於該等範例，但上與下限320與330之設定可由硬體與/或由軟體與/或由作業系統與/或由一驅動器與/或由一應用程式來完成。該等P-狀態可以絕對值與/或基數與偏移值來表示。例如，該等上與下限之數值可由該作業系統、與/或由可於一閉迴圈回授中改變P-狀態之一控制演算法來設定。某些實施例中，若有需要，介於該等兩限度範圍中之一實際的P-狀態可由該CPU之硬體來管例。
根據本發明之一示範實施例，P-狀態範圍之上限330可根據下列示範演算法來設定。一種該類現存的演算法可使用一閒置時間比例。若該CPU之一閒置時間增加超過一上臨界值，則該P-狀態要求會減少，而若該閒置時間超過一低臨界值，則該P-狀態要求會增加。例如，以比例(%)表示之一閒置時間-Ti可以Ti=((C0狀態之時間)/(C1狀態與以下之時間))*100%來計算，其中C0是該CPU之一作用中操作狀態而C1是該CPU不作用，例如，休眠模式之狀態。根據本發明之一示範實施例，若該CPU於P-狀態P3中運作而該臨界值可設定為60%(該下臨界值)與80%(該上臨界值)，則
根據本發明之某些示範實施例，該P-狀態範圍之下限可由一閉迴圈演算法與/或啟發法來設定。該類演算法之一範例可為：
讓我們定義：
雖然本發明之範疇並不侷限於此方面，但應了解亦可應用其他演算法，例如，可實行動態計算一最大可容忍效能降級，其可用來決定該下限之配置。
根據某些示範實施例，若該CPU無法傳達該下限設定所需之效能位準(例如，由於一電力限制或熱受限條件)，則將該P-狀態控制於該可允許範圍可藉由提供一狀態通知機構來完成。此外，應了解若有需要，將上限與下限320與330設定為相同值，該介面會衰退至一傳統介面。
來到第4圖，其顯示一根據某些示範實施例，設定一P-狀態值範圍之一上限的方法之流程圖的說明圖。根據此範例，該方法從該實際上P-狀態限度之一目前P-狀態值(文字方塊410)開始。該上P-狀態限度可設定於第一與第二臨界值之範圍中。設定該第一臨界值(例如，上限PUL )與該第二臨界值(例如，下限PLL )可與該處理器活動有關(文字方塊420)。電力管理模組210可於一預定時間區間中監測該CPU活動(Ti)(文字方塊430)並將該CPU活動與該第一臨界值例如，上限作比較(文字方塊440)。若該CPU活動(Ti)低於該第二臨界值例如，PLL (菱形方塊460)，則該P-狀態上限會減少(文字方塊480)。若該CPU活動(Ti)高於該第一臨界值例如，PUL (菱形方塊450)，則該P-狀態上限會增加(文字方塊470)。若有需要，此示範演算法可於閉迴圈運作以便根據該CPU之活動來改變該上P-狀態。
來到第5圖，其顯示一根據某些示範實施例，設定一P-狀態範圍之一下限的方法之流程圖的說明圖。根據此範例，該方法從該實際P-狀態範圍之下限的該P-狀態範圍之一目前最低P-狀態值(文字方塊510)開始。該下限可設定於第一與第二臨界值之範圍中。設定該第一臨界值(例如，上限PUL )與該第二臨界值(例如，下限PLL )可與該最低P-狀態值之該CPU活動有關(文字方塊520)。電力管理模組210可於一預定時間區間中，該CPU之目前活動的一最小電力消耗需求時估計該CPU活動(T’i)(文字方塊530)並將該估計CPU活動(T’i)與該第一臨界值以及第二臨界值作比較(文字方塊540)。若該CPU活動(T’i)低於該第二臨界值例如，PLL (菱形方塊560)，則該P-狀態範圍之該下P-狀態限度會減少(文字方塊580)。若該CPU活動(T’i)高於該第一臨界值例如，PUL (菱形方塊550)，則該P-狀態範圍之該下P-狀態限度會增加(文字方塊570)。若有需要，此示範演算法可於閉迴圈運作以便該P-狀態範圍之該最低可允許P-狀態限度時根據該CPU之活動來改變該下P-狀態限度。
本文已提出許多特定細節來提供對該等實施例之一完全了解。然而，業界熟於此技者應了解在無該等特定細節下該等實施例仍可加以實作。其它實例中，並不詳細說明著名的操作、構件與電路以避免混淆該等實施例。可體認本文揭示之該特定結構上與功能上細節可為代表性而不需侷限於該等實施例之範疇中。
許多各種不同實施例可使用硬體元件、軟體元件、或兩者之一組合來執行。硬體元件之範例可包括處理器、微處理器、電路、電路元件(例如，電晶體、電阻器、電容器、電感器、等等)、積體電路、特定應用積體電路(ASIC)、可程式邏輯裝置(PLD)、數位信號處理器(DSP)、場可程式閘陣列(FPGA)、邏輯閘、暫存器、半導體裝置、晶片、微晶片、晶片組、等等。軟體之範例可包括軟體構件、程式、應用、電腦程式、應用程式、系統程式、機器程式、作業系統軟體、中介軟體、韌體、軟體模組、常用程式、子常用程式、函數、方法、程序、軟體介面、應用程式介面(API)、指令集、計算碼、電腦碼、碼部段、電腦碼部段、字元、數值、符號、或其任何組合。決定一實施例是否使用硬體元件與/或軟體元件來執行係根據，諸如期待之計算速率、電力位準、耐熱性、處理週期預算、輸入資料速率、輸出資料速率、記憶體資源、資料匯流排速度的任何因數數量以及其他設計或效能受限條件來改變。
某些實施例可使用該等表示法“耦合”與“連接”，以及其衍生名詞來說明。該等術語彼此間並不意欲視為同義詞。例如，某些實施例可使用該等術語“連接”與/或“耦合”來說明以表示兩個或更多元件直接以實體或電氣方式彼此接觸。然而，該術語“耦合”亦可表示兩個或更多元件彼此不直接接觸，但仍可彼此協力操作或互動。
雖然本標的已使用結構上特徵與/或方法論動作特有之語言來說明，但應了解定義於該附接申請專利範圍中之該標的不需侷限於上述該等特定特徵或動作。而是，上述該等特定特徵或動作是作為執行該等申請專利範圍之示範型式來予以揭示。
100．．．電腦系統
110．．．主要處理單元
120．．．電源供應器
130、200．．．處理平台
132、220．．．P-狀態控制器
134、210．．．電力管理模組
135．．．系統互連體
136、225．．．CPU
137．．．核心
139．．．作業系統
140．．．記憶體裝置
145、245．．．基本輸入輸出系統(BIOS)
150．．．介面電路
160．．．輸入裝置
170．．．輸出裝置
180．．．儲存裝置
190．．．網路
205．．．作業系統
230．．．核心
240．．．電力管理策略模組
250．．．P狀態表格
260．．．暫存器
300．．．時序圖
310．．．平均P狀態
320．．．下限
330．．．上限
410、420、430、440、470、480、510、520、530、540、570、580．．．文字方塊
450、460、550、560．．．菱形方塊
第1圖是一根據本發明之實施例的電腦系統之一方塊圖的示意圖；
第2圖是一根據本發明之某些示範實施例，一處理平台之一部分的一方塊圖之示意圖；
第3圖是一根據本發明之某些示範實施例，顯示一段時間P-狀態值之改變的一時間圖之說明圖；
第4圖是一根據本發明之某些示範實施例，將一上P-狀態值設定於一P-狀態值範圍中之一方法的流程圖之說明圖；
第5圖是一根據某些示範實施例，將一下P-狀態值設定於一P-狀態值範圍中之一方法的流程圖之說明圖。
300．．．時序圖
310．．．平均P狀態
320．．．下限
330．．．上限

Claims (22)

  1. 一種控制電力消耗之方法，其包含下列步驟：設定一上效能狀態限度與一下效能狀態限度，該上效能狀態限度係根據一中央處理單元活動速率值，而該下效能狀態限度係根據一作業系統用以執行作業系統工作之一最小需求以及對於一預定時間區間在該最小需求的一估計之中央處理單元活動速率；根據一電力管理策略以及根據安排用以使該中央處理單元之一期待的效能參數與一期待的能量效率參數之間達成平衡的一平衡參數，而將效能狀態值於該下限度與上限度之一範圍中改變；將一效能狀態值設定為該上效能狀態限度或該下效能狀態限度；將上與下臨界值設定於該上效能狀態限制附近；若該中央處理單元活動速率高於該上臨界值，則增加該上效能狀態限度或該下效能狀態限度；以及若該中央處理單元活動速率低於該下臨界值，則減少該上效能狀態限度或該下效能狀態限度。
  2. 如申請專利範圍第1項之方法，其中該設定步驟包含下列步驟：將該效能狀態值設定為該上效能狀態限度；於一預定時間區間中監測該中央處理單元活動；計算該中央處理單元活動速率值；以及將該上臨界值與下臨界值與該中央處理單元活動 速率作比較。
  3. 如申請專利範圍第2項之方法，其包含下列步驟：若該中央處理單元活動速率高於該上臨界值，則增加該上效能狀態限度；以及若該中央處理單元活動速率低於該下臨界值，則減少該上效能狀態限度。
  4. 如申請專利範圍第1項之方法，其中該設定步驟包含下列步驟：將該效能狀態值設定為該下效能狀態限度；就一最低效能狀態值估計該中央處理單元活動速率；以及將該上臨界值與下臨界值與該估計之中央處理單元活動速率作比較。
  5. 如申請專利範圍第4項之方法，其包含下列步驟：若該中央處理單元活動速率高於該上臨界值，則增加該下效能狀態限度；以及若該中央處理單元活動速率低於該下臨界值，則減少該下效能狀態限度。
  6. 如申請專利範圍第1項之方法，其中該管理策略包含下列步驟：監測該中央處理單元之一能量消耗；計算一能量效率值；以及根據一期待的能量效率值來改變該效能狀態值。
  7. 如申請專利範圍第1項之方法，其中該管理策略包含下 列步驟：決定該中央處理單元之一期待的效能參數；以及根據該中央處理單元之該期待的效能參數來改變該效能狀態值。
  8. 如申請專利範圍第1項之方法，其包含下列步驟：根據一電力管理策略來於該下限度與上限度之一範圍中改變效能狀態值；以及根據於預定時間區間中估計之一效能狀態值來計算一平均效能狀態。
  9. 一種具有電力消耗控制的處理平台，其包含有：一電力管理模組，其操作以藉由設定一上效能狀態限度與一下效能狀態限度來控制包括兩個或更多個核心之一中央處理單元的一電力消耗，該上效能狀態限度係根據一中央處理單元活動速率值，而該下效能狀態限度係根據一作業系統用以執行作業系統工作之一最小需求以及對於一預定時間區間在該最小需求的一估計之中央處理單元活動速率；用以根據一電力管理策略而將效能狀態值於該下限度與上限度之一範圍中改變的一效能狀態控制器；一電力管理策略模組，其操作以根據一平衡參數來改變該效能狀態值，該平衡參數係安排用以使該中央處理單元之一期待的效能參數與一期待的能量效率參數之間達成平衡；該電力管理模組係操作以將一效能狀態值設定為 該上效能狀態限度或該下效能狀態限度、將上與下臨界值設定於該上效能狀態限制附近、若該中央處理單元活動速率高於該上臨界值則增加該上效能狀態限度或該下效能狀態限度、以及若該中央處理單元活動速率低於該下臨界值則減少該上效能狀態限度或該下效能狀態限度。
  10. 如申請專利範圍第9項之處理平台，其中該電力管理模組係操作以將該效能狀態值設定為該上效能狀態限度、於一預定時間區間中監測該中央處理單元活動、計算該中央處理單元活動速率值、以及將該上臨界值與下臨界值與該中央處理單元活動速率作比較。
  11. 如申請專利範圍第10項之處理平台，其中該電力管理模組係操作以於該中央處理單元活動速率高於該上臨界值時，增加該上效能狀態限度，而於該中央處理單元活動速率低於該下臨界值時，降低該上效能狀態限度。
  12. 如申請專利範圍第9項之處理平台，其中該電力管理模組係操作以將該效能狀態值設定為該下效能狀態限度、就一最低效能狀態值估計該中央處理單元活動速率、以及將該上臨界值與下臨界值與該估計之中央處理單元活動速率作比較。
  13. 如申請專利範圍第12項之處理平台，其中該電力管理模組係操作以於該中央處理單元活動速率高於該上臨界值時，增加該下效能狀態限度，而於該中央處理單元活動速率低於該下臨界值時，降低該下效能狀態限度。
  14. 如申請專利範圍第9項之處理平台，其包含有：一管理策略模組，其操作以監測該中央處理單元之一能量消耗、計算一能量效率值、以及根據一期待的能量效率值來改變該效能狀態值。
  15. 如申請專利範圍第9項之處理平台，其包含有：一管理策略模組，其操作以決定該中央處理單元之一期待的效能參數、以及根據該中央處理單元之該期待的效能參數來改變該效能狀態值。
  16. 一種電腦系統，其包含：操作上耦合至一處理平台之一液晶顯示器，該處理平台包含：一電力管理模組，其操作以藉由設定一上效能狀態限度與一下效能狀態限度來控制包括兩個或更多個核心之一中央處理單元的一電力消耗，該上效能狀態限度係根據一中央處理單元活動速率值，而該下效能狀態限度係根據一作業系統用以執行作業系統工作之一最小需求以及對於一預定時間區間在該最小需求的一估計之中央處理單元活動速率；根據一電力管理策略而將效能狀態值於該下限度與上限度之一範圍中改變的一效能狀態控制器；以及一電力管理策略模組，其操作以根據一平衡參數來改變該效能狀態值，該平衡參數係安排用以使該中央處理單元之一期待的效能參數與一期待的能量效 率參數之間達成平衡；該電力管理模組係操作以將一效能狀態值設定為該上效能狀態限度或該下效能狀態限度、將上與下臨界值設定於該上效能狀態限制附近、若該中央處理單元活動速率高於該上臨界值則增加該上效能狀態限度或該下效能狀態限度、以及若該中央處理單元活動速率低於該下臨界值則減少該上效能狀態限度或該下效能狀態限度。
  17. 如申請專利範圍第16項之電腦系統，其中該電力管理模組係操作以將該效能狀態值設定為該上效能狀態限度、於一預定時間區間中監測該中央處理單元活動、計算該中央處理單元活動速率值、以及將該上臨界值與下臨界值與該中央處理單元活動速率作比較。
  18. 如申請專利範圍第17項之電腦系統，其中該電力管理模組係操作以於該中央處理單元活動速率高於該上臨界值時，增加該上效能狀態限度，而於該中央處理單元活動速率低於該下臨界值時，降低該上效能狀態限度。
  19. 如申請專利範圍第16項之電腦系統，其中該電力管理模組係操作以將該效能狀態值設定為該下效能狀態限度、就一最低效能狀態值估計該中央處理單元活動速率、以及將該上臨界值與下臨界值與該估計之中央處理單元活動速率作比較。
  20. 如申請專利範圍第19項之電腦系統，其中該電力管理模組係操作以於該中央處理單元活動速率高於該上臨界 值時，增加該下效能狀態限度，而於該中央處理單元活動速率低於該下臨界值時，降低該下效能狀態限度。
  21. 如申請專利範圍第16項之電腦系統，其中該處理平台包含：一管理策略模組，其操作以監測該中央處理單元之一能量消耗、計算一能量效率值、以及根據一期待的能量效率值來改變該效能狀態值。
  22. 如申請專利範圍第16項之電腦系統，其中該處理平台包含：一管理策略模組，其操作以決定該中央處理單元之一期待的效能參數、以及根據該中央處理單元之該期待的效能參數來改變該效能狀態值。
TW098142490A 2008-12-23 2009-12-11 處理器電力管理方法與裝置 TWI416311B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/342,919 US8458498B2 (en) 2008-12-23 2008-12-23 Method and apparatus of power management of processor

Publications (2)

Publication Number Publication Date
TW201030506A TW201030506A (en) 2010-08-16
TWI416311B true TWI416311B (zh) 2013-11-21

Family

ID=42267854

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098142490A TWI416311B (zh) 2008-12-23 2009-12-11 處理器電力管理方法與裝置

Country Status (4)

Country Link
US (2) US8458498B2 (zh)
CN (1) CN101794167B (zh)
DE (1) DE102009058426B4 (zh)
TW (1) TWI416311B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI704497B (zh) * 2018-06-05 2020-09-11 宏碁股份有限公司 電子裝置及其效能調整方法
TWI812029B (zh) * 2021-07-16 2023-08-11 美商谷歌有限責任公司 用於電源狀態管理之電源序列器

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2928496B1 (fr) * 2008-03-06 2015-09-25 Commissariat Energie Atomique Dispositif d'alimentation d'un circuit electrique, en particulier d'un circuit numerique
GB2473194A (en) * 2009-09-02 2011-03-09 1E Ltd Monitoring the performance of a computer based on the value of a net useful activity metric
US8479026B2 (en) * 2009-12-09 2013-07-02 Texas Instruments Incorporated Processor power management
US9360914B2 (en) * 2010-01-12 2016-06-07 Oracle America, Inc. System and method for controlling energy usage in a server
US8510582B2 (en) * 2010-07-21 2013-08-13 Advanced Micro Devices, Inc. Managing current and power in a computing system
WO2012014014A2 (en) * 2010-07-27 2012-02-02 Freescale Semiconductor, Inc. Multi-Core Processor and Method of Power Management of a Multi-Core Processor
US8484498B2 (en) * 2010-08-26 2013-07-09 Advanced Micro Devices Method and apparatus for demand-based control of processing node performance
JP2012048554A (ja) * 2010-08-27 2012-03-08 Sony Corp 電源制御装置、および電源制御方法
US20120144215A1 (en) * 2010-12-03 2012-06-07 Advanced Micro Devices, Inc. Maximum current limiting method and apparatus
US20120166731A1 (en) * 2010-12-22 2012-06-28 Christian Maciocco Computing platform power management with adaptive cache flush
TWI531896B (zh) * 2010-12-22 2016-05-01 威盛電子股份有限公司 多核心處理器的電源狀態同步化
US10631246B2 (en) 2011-02-14 2020-04-21 Microsoft Technology Licensing, Llc Task switching on mobile devices
US8572421B2 (en) * 2011-04-05 2013-10-29 Apple Inc. Adjusting device performance based on processing profiles
KR20130020363A (ko) * 2011-08-19 2013-02-27 삼성전자주식회사 휴대 단말기에서 전력을 관리하는 장치 및 방법
KR101881019B1 (ko) * 2011-10-26 2018-07-24 삼성전자 주식회사 휴대 단말기의 전원절약 장치 및 방법
WO2013077890A1 (en) * 2011-11-22 2013-05-30 Intel Corporation Collaborative processor and system performance and power management
US8862909B2 (en) 2011-12-02 2014-10-14 Advanced Micro Devices, Inc. System and method for determining a power estimate for an I/O controller based on monitored activity levels and adjusting power limit of processing units by comparing the power estimate with an assigned power limit for the I/O controller
US8972763B2 (en) * 2011-12-05 2015-03-03 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including determining an optimal power state of the apparatus based on residency time of non-core domains in a power saving state
US8924758B2 (en) 2011-12-13 2014-12-30 Advanced Micro Devices, Inc. Method for SOC performance and power optimization
US10095295B2 (en) * 2011-12-14 2018-10-09 Advanced Micro Devices, Inc. Method and apparatus for power management of a graphics processing core in a virtual environment
US9304570B2 (en) 2011-12-15 2016-04-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including power and performance workload-based balancing between multiple processing elements
US9372524B2 (en) 2011-12-15 2016-06-21 Intel Corporation Dynamically modifying a power/performance tradeoff based on processor utilization
US9396020B2 (en) 2012-03-30 2016-07-19 Intel Corporation Context switching mechanism for a processing core having a general purpose CPU core and a tightly coupled accelerator
US10185566B2 (en) * 2012-04-27 2019-01-22 Intel Corporation Migrating tasks between asymmetric computing elements of a multi-core processor
US9195514B2 (en) * 2012-07-30 2015-11-24 Alcatel Lucent System and method for managing P-states and C-states of a system
WO2014022960A1 (zh) * 2012-08-06 2014-02-13 华为技术有限公司 重叠覆盖网络的能效参数获取方法、装置和网络管理系统
US9323300B2 (en) * 2012-11-27 2016-04-26 International Business Machines Corporation Computing system voltage control
US9218044B2 (en) * 2012-11-27 2015-12-22 International Business Machines Corporation Computing system frequency target monitor
US9110735B2 (en) * 2012-12-27 2015-08-18 Intel Corporation Managing performance policies based on workload scalability
US9285858B2 (en) * 2013-01-29 2016-03-15 Blackberry Limited Methods for monitoring and adjusting performance of a mobile computing device
US9509565B2 (en) * 2013-03-29 2016-11-29 Telefonaktiebolaget L M Ericsson (Publ) Energy efficiency in software defined networks
TWI514129B (zh) * 2013-07-17 2015-12-21 Quanta Comp Inc 可攜式電子裝置及電源管理方法
US9594560B2 (en) * 2013-09-27 2017-03-14 Intel Corporation Estimating scalability value for a specific domain of a multicore processor based on active state residency of the domain, stall duration of the domain, memory bandwidth of the domain, and a plurality of coefficients based on a workload to execute on the domain
US9411403B2 (en) * 2013-11-19 2016-08-09 Qualcomm Incorporated System and method for dynamic DCVS adjustment and workload scheduling in a system on a chip
US9389675B2 (en) * 2013-12-19 2016-07-12 International Business Machines Corporation Power management for in-memory computer systems
US20160077576A1 (en) * 2014-09-17 2016-03-17 Abhinav R. Karhu Technologies for collaborative hardware and software scenario-based power management
US20180101218A1 (en) * 2016-10-07 2018-04-12 Mediatek Inc. Apparatuses and methods for adjusting processing capabilities
IL251999B (en) * 2017-04-27 2019-08-29 Shaked Chen Methods and systems for controlling file exchange between an organization and a network
US10551901B2 (en) * 2017-07-01 2020-02-04 Microsoft Technology Licensing, Llc Core frequency management using effective utilization for power-efficient performance
CN113641550B (zh) * 2021-06-16 2024-03-22 无锡江南计算技术研究所 一种处理器功耗管控方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6889332B2 (en) * 2001-12-11 2005-05-03 Advanced Micro Devices, Inc. Variable maximum die temperature based on performance state
US20060031691A1 (en) * 2004-08-04 2006-02-09 Bacchus Reza M Systems and methods to determine processor utilization
US7281041B2 (en) * 2002-10-31 2007-10-09 Hewlett-Packard Development Company, L.P. Method and apparatus for providing a baselining and auto-thresholding framework
US20070250219A1 (en) * 2002-10-03 2007-10-25 Via Technologies, Inc. Microprocessor capable of dynamically reducing its power consumption in response to varying operating temperature
TW200745863A (en) * 2005-11-15 2007-12-16 Montalvo Systems Inc Power conservation via DRAM access
TW200817892A (en) * 2006-08-14 2008-04-16 Advanced Micro Devices Inc System and method for limiting processor performance

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1151416C (zh) * 2000-12-18 2004-05-26 联想(北京)有限公司 根据cpu的利用率调节cpu频率的方法
US6845456B1 (en) * 2001-05-01 2005-01-18 Advanced Micro Devices, Inc. CPU utilization measurement techniques for use in power management
JP4143283B2 (ja) * 2001-09-12 2008-09-03 株式会社日立製作所 計算機の処理性能変更装置
US7089459B2 (en) * 2002-09-30 2006-08-08 Intel Corporation Limit interface for performance management
US7146511B2 (en) * 2003-10-07 2006-12-05 Hewlett-Packard Development Company, L.P. Rack equipment application performance modification system and method
US7426648B2 (en) * 2004-09-30 2008-09-16 Intel Corporation Global and pseudo power state management for multiple processing elements
US7692642B2 (en) * 2004-12-30 2010-04-06 Intel Corporation Method and apparatus for controlling display refresh
US7802073B1 (en) * 2006-03-29 2010-09-21 Oracle America, Inc. Virtual core management
CN100501644C (zh) * 2006-12-05 2009-06-17 中兴通讯股份有限公司 动态降低cpu功耗的方法
US8578193B2 (en) * 2007-11-28 2013-11-05 International Business Machines Corporation Apparatus, method and program product for adaptive real-time power and perfomance optimization of multi-core processors
US8341433B2 (en) * 2008-01-04 2012-12-25 Dell Products L.P. Method and system for managing the power consumption of an information handling system
US8005956B2 (en) * 2008-01-22 2011-08-23 Raytheon Company System for allocating resources in a distributed computing system
US8195962B2 (en) * 2008-11-11 2012-06-05 Globalfoundries Inc. Method and apparatus for regulating power consumption

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6889332B2 (en) * 2001-12-11 2005-05-03 Advanced Micro Devices, Inc. Variable maximum die temperature based on performance state
US20070250219A1 (en) * 2002-10-03 2007-10-25 Via Technologies, Inc. Microprocessor capable of dynamically reducing its power consumption in response to varying operating temperature
US7281041B2 (en) * 2002-10-31 2007-10-09 Hewlett-Packard Development Company, L.P. Method and apparatus for providing a baselining and auto-thresholding framework
US20060031691A1 (en) * 2004-08-04 2006-02-09 Bacchus Reza M Systems and methods to determine processor utilization
TW200745863A (en) * 2005-11-15 2007-12-16 Montalvo Systems Inc Power conservation via DRAM access
TW200817892A (en) * 2006-08-14 2008-04-16 Advanced Micro Devices Inc System and method for limiting processor performance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI704497B (zh) * 2018-06-05 2020-09-11 宏碁股份有限公司 電子裝置及其效能調整方法
TWI812029B (zh) * 2021-07-16 2023-08-11 美商谷歌有限責任公司 用於電源狀態管理之電源序列器

Also Published As

Publication number Publication date
CN101794167A (zh) 2010-08-04
TW201030506A (en) 2010-08-16
US20100162023A1 (en) 2010-06-24
US8458498B2 (en) 2013-06-04
CN101794167B (zh) 2013-07-17
DE102009058426B4 (de) 2013-06-13
US8874947B2 (en) 2014-10-28
DE102009058426A1 (de) 2010-08-05
US20140040643A1 (en) 2014-02-06

Similar Documents

Publication Publication Date Title
TWI416311B (zh) 處理器電力管理方法與裝置
US7949888B2 (en) Forced idle of a data processing system
JP5592269B2 (ja) データ処理システムの強制アイドル
US7624291B2 (en) Power optimized multi-mode voltage regulator
US7818596B2 (en) Method and apparatus of power management of processor
TWI518586B (zh) 協同處理器與系統效能及電力管理技術
US8112647B2 (en) Protocol for power state determination and demotion
US7526663B2 (en) Method and apparatus for reducing the power consumed by a computer system
US9026816B2 (en) Method and system for determining an energy-efficient operating point of a platform
US8762757B2 (en) Power management method and device thereof
US9335803B2 (en) Calculating a dynamically changeable maximum operating voltage value for a processor based on a different polynomial equation using a set of coefficient values and a number of current active cores
US20050044429A1 (en) Resource utilization mechanism for microprocessor power management
US20110154080A1 (en) Method and apparatus for i/o devices assisted platform power management
US9335813B2 (en) Method and system for run-time reallocation of leakage current and dynamic power supply current
WO2008073597A1 (en) Method and apparatus of power management of processor
Delforge Slashing energy use in computers and monitors while protecting our wallets, health, and planet

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees