TWI810935B - 顯示裝置 - Google Patents

Abstract

顯示裝置包含多個畫素、多個多工器與補償電路。每個畫素包含發光元件、第一至第三電晶體、電容與顯示控制電路。第一電晶體接收資料訊號，由第一掃描訊號控制。電容耦接於第一電晶體與發光元件之間。第二電晶體的第一端耦接發光元件，控制端透過第一電晶體接收資料訊號。第三電晶體耦接發光元件與電容，由第二掃描訊號控制。顯示控制電路根據顯示控制訊號將第二電晶體的第二端與第一工作電源導通。每個多工器耦接對應一行畫素，輸出偵測/參考電壓至第三電晶體。補償電路用偵測電壓偵測第二電晶體的臨界電壓，顯示裝置根據其調整資料訊號。

Description

顯示裝置

本揭示文件是關於一種顯示裝置，特別是關於一種透過外部補償電路調整資料訊號的顯示裝置。

發光二極體（light emitting diode，LED）顯示裝置由於具有亮度高、功耗小以及耐氣候性等優點，不僅可以用於室內，也經常應用於室外環境。然而，受限於製程因素以及顯示裝置內部元件的老化，每個薄膜電晶體的臨界電壓會有所差異，進而導致顯示畫面出現亮度不均的問題。因此，LED顯示裝置中需要可以針對薄膜電晶體的臨界電壓來調整資料訊號的補償電路。

本揭示文件提出一種顯示裝置，包含多個畫素電路、多個多工器以及補償電路。每個畫素電路包含發光元件、第一電晶體、電容、第二電晶體、第三電晶體以及顯示控制電路。第一電晶體用於接收資料訊號，並根據第一掃描訊號選擇性導通。電容耦接於第一電晶體以及發光元件之間。第二電晶體的第一端耦接至發光元件，且第二電晶體的控制端透過第一電晶體來接收資料訊號。第三電晶體耦接至發光元件以及電容，且根據第二掃描訊號選擇性導通。顯示控制電路根據顯示控制訊號，選擇性將第二電晶體的第二端與第一工作電源互相導通。每個多工器耦接至多個畫素電路中的對應一行，用於在補償模式與普通模式分別輸出偵測電壓與參考電壓至第三電晶體。補償電路耦接至多個多工器，用於藉由偵測電壓偵測每個畫素電路的第二電晶體的臨界電壓，其中顯示裝置根據臨界電壓調整傳遞至每個畫素電路的資料訊號。

本揭示文件更提出一種顯示裝置，包含多個畫素電路以及補償電路。每個畫素電路包含發光元件、第七電晶體、電容、第八電晶體、第九電晶體、第十電晶體以及顯示控制電路。第七電晶體用於接收資料訊號，並根據第一掃描訊號選擇性導通。電容的第一端耦接至第七電晶體。第八電晶體的第一端耦接至電容的第二端，且第八電晶體的控制端耦接至第七電晶體以及電容的第一端，以透過第七電晶體接收資料訊號。第九電晶體耦接至電容的第二端，並由第二掃描訊號控制，以在普通模式中傳遞參考電壓。第十電晶體耦接至第八電晶體的第二端，並根據第一掃描訊號選擇性導通。顯示控制電路用於根據第一顯示控制訊號選擇性將第八電晶體的第一端與發光元件互相導通，且用於根據第二顯示控制訊號選擇性將第八電晶體的第二端與第一工作電源互相導通。補償電路用於在補償模式中提供偵測電壓至第八電晶體的第二端以偵測每個畫素電路的第八電晶體的臨界電壓，並根據臨界電壓調整傳遞至每個畫素電路的資料訊號。

透過使用本揭示文件的顯示裝置，可以根據電晶體的臨界電壓的變異調整資料訊號，藉此克服由於電晶體的臨界電壓的變異所導致的畫面亮度不均的問題。

於本揭示文件中，當一元件被稱為「連結」或「耦接」時，可指「電性連接」或「電性耦接」。「連結」或「耦接」亦可用以表示二或多個元件間相互搭配操作或互動。此外，雖然本揭示文件中使用「第一」、「第二」、…等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明，否則該用語並非特別指稱或暗示次序或順位，亦非用以限定本揭示文件。

以下將配合相關圖式來說明本揭示文件的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。

第1圖為根據一些實施例的顯示裝置1的簡化後的功能方塊圖。在一些實施例中，顯示裝置1包含多個畫素電路10_11~10_MN、多個多工器12_1~12_N、補償電路14、掃描驅動電路16、顯示驅動電路17以及時序控制電路18。畫素電路10_11~10_MN排列成M個列以及N個行的陣列。每個多工器12_1~12_N耦接至畫素電路10_11~10_MN中的對應一行，且多工器12_1~12_N耦接至補償電路14。舉例而言，畫素電路10_11~10_M1會並聯耦接至多工器12_1，並透過多工器12_1耦接至補償電路14。其餘畫素電路10_12~10_MN、多工器12_2~12_N以及補償電路14的連接關係相似於前述的畫素電路10_11~10_M1、多工器12_1以及補償電路14的連接關係，為了簡潔起見，在此不重複贅述。

掃描驅動電路16透過掃描線SL[1]~SL[M]耦接至畫素電路10_11~10_MN中的M列，而顯示驅動電路17透過資料線DL[1]~DL[N]耦接至畫素電路10_11~10_MN中的N行。其中，M以及N為大於或等於1的整數。時序控制電路18耦接至補償電路14、掃描驅動電路16以及顯示驅動電路17。

在一些實施例中，時序控制電路18用於在普通模式中，提供視訊輸入（例如由圖形處理器或中央處理器產生的影像訊號）至顯示驅動電路17，並用於控制掃描驅動電路16與顯示驅動電路17的輸出時序，以控制畫素電路10_11~10_MN的亮度而顯示畫面。在普通模式中，多工器12_1~12_N用於將參考電壓Vref提供至畫素電路10_11~10_MN，並電性隔離補償電路14與畫素電路10_11~10_MN。

在一些實施例中，時序控制電路18用於在補償模式中控制補償電路14、掃描驅動電路16與顯示驅動電路17的輸出時序，以控制補償電路14偵測畫素電路10_11~10_MN的電特性變異（例如電晶體的臨界電壓變異），其中時序控制電路18可以依據偵測到的電特性變異補償畫素電路10_11~10_MN在普通模式中的亮度，詳細的補償方式將於後續段落說明。在補償模式中，多工器12_1~12_N用於將補償電路14與畫素電路10_11~10_MN互相導通，並停止提供參考電壓Vref至畫素電路10_11~10_MN。

畫素電路10_11~10_MN彼此具有相似的元件、連接關係以及運作方式，且多工器12_1~12_N彼此也具有相似的元件、連接關係以及運作方式，為了簡潔起見，以下針對畫素電路10_11以及多工器12_1進行說明。

第2圖為根據一些實施例的畫素電路10_11的電路示意圖（schematic circuit diagram）。在一些實施例中，畫素電路10_11包含發光元件EL1、第一電晶體T1、電容C1、第二電晶體T2、第三電晶體T3以及顯示控制電路DC1。第一電晶體T1、第二電晶體T2與第三電晶體T3各自包含第一端、第二端與控制端。發光元件EL1包含第一端和第二端。

第一電晶體T1的第一端耦接於資料線DL[1]以自資料線DL[1]接收資料訊號Data，控制端用於接收第一掃描訊號Scan1，以根據第一掃描訊號Scan1選擇性導通。電容C1耦接於第一電晶體T1的第二端以及發光元件EL1的第一端之間。第二電晶體T2的第一端耦接至發光元件EL1的第一端，控制端用於透過第一電晶體T1來接收資料訊號Data。第三電晶體T3的第一端耦接至發光元件EL1的第一端，控制端用於接收第二掃描訊號Scan2，以根據第二掃描訊號Scan2選擇性導通。顯示控制電路DC1用於根據顯示控制訊號EM，選擇性將第二電晶體T2的第二端與第一工作電源V1互相導通。發光元件EL1的第二端耦接於第二工作電源V2，其中第一工作電源V1的電壓準位低於第二工作電源V2的電壓準位。

在一些實施例中，顯示控制電路DC1包含第四電晶體T4。第四電晶體T4包含第一端、第二端與控制端。第四電晶體T4的第一端耦接至第二電晶體T2的第二端，第二端耦接至第一工作電源V1，控制端用於接收顯示控制訊號EM，以根據顯示控制訊號EM選擇性導通。

在一些實施例中，發光元件EL1是以發光二極體（LED）來實現，例如有機發光二極體（AMOLED）。

在一些實施例中，掃描線SL[1]~SL[M]每一者包含多條走線，例如掃描線SL[1]包含用於傳送第一掃描訊號Scan1、第二掃描訊號Scan2與顯示控制訊號EM的三條走線。

再次參照第2圖，多工器12_1耦接至畫素電路10_11，用於在普通模式與補償模式中分別輸出參考電壓Vref與偵測電壓Vsen至第三電晶體T3的第二端。在一些實施例中，偵測電壓Vsen大於第二工作電源V2的電壓準位，以在補償模式中關斷發光元件EL1。在一些實施例中，多工器12_1包含第五電晶體T5以及第六電晶體T6。第五電晶體T5與第六電晶體T6各自包含第一端、第二端與控制端。第五電晶體T5的第一端耦接至第三電晶體T3的第二端，第二端耦接至補償電路14，控制端用於接收用於第一開關訊號SW1。在補償模式中，第五電晶體T5用於根據第一開關訊號SW1輸出偵測電壓Vsen至第三電晶體T3。第六電晶體T6的第一端耦接至第三電晶體T3的第二端，第二端用於接收參考電壓Vref，控制端用於接收用於第二開關訊號SW2。在普通模式中，第六電晶體T6用於根據第二開關訊號SW2輸出參考電壓Vref至第三電晶體T3。

在一些實施例中，第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5以及第六電晶體T6是以P型（P-type）電晶體來實現。

第3圖為根據一些實施例的補償電路14簡化後的功能方塊圖。補償電路14用於在補償模式中藉由多工器12_1~12_N輸出偵測電壓Vsen至每個畫素電路10_11~10_MN中的第三電晶體T3，以偵測每個畫素電路10_11~10_MN中的第二電晶體T2的臨界電壓Vth，並依據這些臨界電壓Vth計算每個畫素電路10_11~10_MN對應的資料訊號Data的調整量。時序控制電路18可以根據這些資料訊號Data的調整量，調整在普通模式中傳遞至每個畫素電路10_11~10_MN的資料訊號Data，以提升顯示裝置1的亮度均勻度。

在一些實施例中，補償電路14包含電壓產生器140、電流偵測器143以及邏輯計算電路144。電壓產生器140用於產生偵測電壓Vsen，並將偵測電壓Vsen傳遞至多個多工器12_1~12_N。在一些實施例中，電壓產生器140還包含開關陣列141以及參考電壓源142。開關陣列141包含多個通道，這些通道分別耦接至多個多工器12_1~12_N。在一些實施例中，開關陣列141用於在補償模式中將多工器12_1~12_N依序耦接至參考電壓源142與電流偵測器143。參考電壓源142耦接至開關陣列141，用於產生偵測電壓Vsen，並透過開關陣列141將偵測電壓Vsen傳遞至多個多工器12_1~12_N。

電流偵測器143耦接至開關陣列141，用於在補償模式中，透過開關陣列141偵測每個第二電晶體T2由於輸入的偵測電壓Vsen而產生的偵測電流的大小。

邏輯計算電路144用於依據每個第二電晶體T2的偵測電流的大小，計算每個第二電晶體T2的臨界電壓Vth。在一些實施例中，邏輯計算電路144還包含計算單元145以及儲存單元146。計算單元145用於依據每個第二電晶體T2的偵測電流計算其臨界電壓Vth。在一些實施例中，儲存單元146可儲存一查找表，查找表記載臨界電壓Vth與資料訊號Data的調整量之間的對應關係，而計算單元145可以存取查找表，以確定每個畫素電路10_11~10_MN對應的資料訊號Data的調整量，計算單元145可以接著將這些資料訊號Data的調整量傳送至時序控制電路18，以使時序控制電路18調整在普通模式中傳遞至每個畫素電路10_11~10_MN的資料訊號Data。在一些實施例中，調整資料訊號Data指的是在第二電晶體T2的臨界電壓Vth高於一閾值時提升對應資料訊號Data的準位，在第二電晶體T2的臨界電壓Vth低於閾值 時降低對應資料訊號Data的準位。

在一些實施例中，儲存單元146是以靜態隨機存取記憶體(static random access memory，SRAM)、電子抹除式可複寫唯讀記憶體(electrically-erasable programmable read-only memory，EEPROM)或其他具有相似功能之元件來實現。

在操作上，顯示裝置1可以在每一幀中進入補償模式與普通模式；可以僅在開機時進入補償模式接著保持於普通模式；或可以在保持於普通模式每達固定時間時進入補償模式。顯示裝置1可以在普通模式根據視訊輸入提供顯示畫面，並依據補償模式中計算出的資料訊號Data的調整量，調整在普通模式中提供至畫素電路10_11~10_MN每一者的資料訊號Data的電壓準位。

第4A圖為根據一些實施例的畫素電路10_11在普通模式時接收到的訊號的時序圖。在時段P1中，畫素電路10_11處於資料訊號Data輸入的階段，此時第一掃描訊號Scan1、第二掃描訊號Scan2以及第二開關訊號SW2會處於致能準位(例如低準位)，而第一開關訊號SW1以及顯示控制訊號EM會處於禁能準位(例如高準位)。參照第1圖以及第2圖，此時第二電晶體T2以及第五電晶體T5會關斷，而第一電晶體T1、第三電晶體T3、第四電晶體T4以及第六電晶體T6會導通，因此畫素電路10_11不會與補償電路14連接，而是儲存輸入的資料訊號Data。在一些實施例中，偵測電壓Vsen可以大於或等於第二工作電源V2的電壓準位，以避免發光元件EL1誤發光。

在時段P2中，第一掃描訊號Scan1、第二掃描訊號Scan2以及第二開關訊號SW2會切換為禁能準位，第一開關訊號SW1維持在禁能準位，而顯示控制訊號EM會在致能準位以及禁能準位之間交替切換。此時第一電晶體T1與第三電晶體T3關斷。另一方面，第二電晶體T2會導通，而第四電晶體T4會根據顯示控制訊號EM在導通狀態與關斷狀態之間切換。換句話說，在時段P2中，發光元件EL1會根據顯示控制訊號EM以脈衝寬度調變的方式發光。此時第二電晶體T2會提供驅動電流至發光元件EL1，以使發光元件EL1產生對應的亮度，其中驅動電流的大小可以由以下的《公式1》表示。 《公式1》 其中，「Vdata」為資料訊號Data的電壓準位，「Id」為驅動電流。

根據《公式1》可以得知，驅動電流Id不會受到第二電晶體T2的臨界電壓Vth影響，因此驅動電流Id不會因為不同第二電晶體T2的製程變異而有所變動，進而維持亮度的穩定。

在一些實施例中，前述「保持於普通模式」是指顯示裝置1重複執行時段P1~P2中的運作。

第4B圖為根據一些實施例的畫素電路10_11在補償模式時接收到的訊號的時序圖。在時段P3中，第一掃描訊號Scan1、第二掃描訊號Scan2、顯示控制訊號EM以及第一開關訊號SW1會處於致能準位，而第二開關訊號SW2會處於禁能準位。此時第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4以及第五電晶體T5會導通，而第六電晶體T6會關斷。換句話說，在時段P3中，補償電路14會將偵測電壓Vsen提供至第二電晶體T2的第一端，且具有一預設準位的資料訊號Data會傳遞至第二電晶體T2的控制端，以使第二電晶體T2產生偵測電流。

第5圖為根據一些實施例的顯示裝置5的簡化後的功能方塊圖。顯示裝置5相似於第1圖的顯示裝置1，差別在於，在顯示裝置5無需設置多工器12_1~12_N。

在一些實施例中，第5圖的顯示裝置5包含多個畫素電路50_11~50_MN、補償電路54、掃描驅動電路56、顯示驅動電路57以及時序控制電路58。第5圖的掃描驅動電路56、顯示驅動電路57以及時序控制電路58分別相似於第1圖的掃描驅動電路16、顯示驅動電路17以及時序控制電路18，為了簡潔起見，在此不重複贅述其運作以及連接關係。

在第5圖中，畫素電路50_11~50_MN排列成M個列以及N個行的陣列，且補償電路54耦接至畫素電路50_11~50_MN中的對應一行。其中，M以及N為大於或等於1的整數。舉例而言，畫素電路50_11~50_M1會並聯耦接至補償電路54。其餘畫素電路50_12~50_MN與補償電路54的連接關係相似於前述的畫素電路50_11~50_M1與補償電路54的連接關係，為了簡潔起見，在此不重複贅述。

畫素電路50_11~50_MN彼此具有相似的元件、連接關係以及運作方式，為了簡潔起見，以下針對畫素電路50_11進行說明。

第6圖為根據一些實施例的畫素電路50_11的電路示意圖。在一些實施例中，畫素電路50_11包含發光元件EL2、第七電晶體T7、電容C2、第八電晶體T8、第九電晶體T9、第十電晶體T10以及顯示控制電路DC2。第七電晶體T7、第八電晶體T8、第九電晶體T9以及第十電晶體T10各自包含第一端、第二端與控制端。發光元件EL2以及電容C2各自包含第一端和第二端。

第七電晶體T7的第一端用於接收資料訊號Data，控制端用於接收接收第一掃描訊號Scan1，以根據第一掃描訊號Scan1選擇性導通。電容C2的第一端耦接至第七電晶體T7的第二端，第二端耦接至第八電晶體T8的第一端。第八電晶體T8的第一端耦接至電容C2的第二端，控制端用於透過第七電晶體T7來接收資料訊號Data。第九電晶體T9耦接至第八電晶體T8的第一端，控制端用於接收接收第二掃描訊號Scan2，以根據第二掃描訊號Scan2選擇性導通。第十電晶體T10耦接至第八電晶體T8的第二端，控制端用於接收接收第一掃描訊號Scan1，以根據第一掃描訊號Scan1選擇性導通。顯示控制電路DC2用於根據第一顯示控制訊號EM1選擇性將第八電晶體T8的第一端與發光元件EL2第一端互相導通，且用於根據第二顯示控制訊號EM2選擇性將第八電晶體T8的第二端與第一工作電源V1互相導通。

在一些實施例中，顯示控制電路DC2包含第十一電晶體T11以及第十二電晶體T12。第十一電晶體T11以及第十二電晶體T12各自包含第一端、第二端與控制端。第十一電晶體T11的第一端耦接至發光元件EL2的第一端，第二端耦接至第八電晶體T8的第一端，控制端用於接收接收第一顯示控制訊號EM1，以根據第一顯示控制訊號EM1選擇性導通。第十二電晶體T12的第一端耦接至第八電晶體T8的第二端，第二端耦接至第一工作電源V1，控制端用於接收接收第二顯示控制訊號EM2，以根據第二顯示控制訊號EM2選擇性導通。

在一些實施例中，發光元件EL2是以發光二極體（LED）來實現，且發光元件EL2以其第一端（例如陰極）耦接於第十一電晶體T11的第二端，且以其第二端（例如陽極）耦接於第二工作電源V2。

在一些實施例中，第七電晶體T7、第八電晶體T8、第九電晶體T9、第十電晶體T10、第十一電晶體T11以及第十二電晶體T12是以P型（P-type）電晶體來實現。

補償電路54用於在補償模式中輸出偵測電壓Vsen至第八電晶體T8的第二端，以使第八電晶體T8產生偵測電流，進而藉由偵測電流偵測第八電晶體T8的臨界電壓Vth。補償電路54用於在補償模式中偵測每個第八電晶體T8的臨界電壓Vth，並計算畫素電路50_11~50_MN每一者對應的資料訊號Data的調整量。時序控制電路58可以依據這些資料訊號Data的調整量，調整在普通模式中提供至畫素電路50_11~50_MN每一者的資料訊號Data。補償電路54的運作細節相似於前述配合的3圖描述的內容，為簡潔起見，在此不重複贅述。

在操作上，顯示裝置5與顯示裝置1相似，可以在每一幀中進入補償模式與普通模式；可以僅在開機時進入補償模式接著保持於普通模式；或可以在保持於普通模式每達固定時間時進入補償模式。顯示裝置5可以在普通模式根據視訊輸入提供顯示畫面，並依據補償模式中計算出的資料訊號Data的調整量，調整在普通模式中提供至畫素電路50_11~50_MN每一者的資料訊號Data的電壓準位。

第7A圖為根據一些實施例的畫素電路50_11在普通模式時接收到的訊號的時序圖。在時段P4中，畫素電路50_11處於資料訊號Data輸入的階段，此時第一掃描訊號Scan1會處於致能準位(例如低準位)，而第二掃描訊號Scan2、第一顯示控制訊號EM1以及第二顯示控制訊號EM2會處於禁能準位(例如高準位)。參照第6圖，此時第九電晶體T9、第十一電晶體T11以及第十二電晶體T12會斷開，而第七電晶體T7、第八電晶體T8以及第十電晶體T10會導通，因此畫素電路50_11會儲存資料 訊號Data。由於第十一電晶體T11以及第十二電晶體T12關斷，此時的發光元件EL2不會發光。

在時段P5中，第二掃描訊號Scan2會切換為致能準位，而第一掃描訊號Scan1會維持於致能準位，第一顯示控制訊號EM1以及第二顯示控制訊號EM2會維持於禁能準位。參照第6圖，此時第十一電晶體T11以及第十二電晶體T12會關斷，而第七電晶體T7、第八電晶體T8、第九電晶體T9以及第十電晶體T10會導通，因此第八電晶體T8的第一端會接收參考電壓Vref。由於第十一電晶體T11以及第十二電晶體T12關斷，此時的發光元件EL2不會發光。

在時段P6中，第一掃描訊號Scan1以及第二掃描訊號Scan2會切換為禁能準位，第一顯示控制訊號EM1以及第二顯示控制訊號EM2會在致能準位以及禁能準位之間交替切換，且第一顯示控制訊號EM1以及第二顯示控制訊號EM2具有相同相位。此時第七電晶體T7關斷、第九電晶體T9以及第十電晶體T10關斷。另一方面，第八電晶體T8會導通，而第十一電晶體T11以及第十二電晶體T12會同步在導通狀態與關斷狀態之間切換。換句話說，在時段P6中，發光元件EL2會根據第一顯示控制訊號EM1以及第二顯示控制訊號EM2以脈衝寬度調變的方式發光。此時第八電晶體T8會提供驅動電流至發光元件EL2，以使發光元件EL2產生對應的亮度，其中驅動電流的大小可以由上述的《公式1》表示。

根據《公式1》可以得知，驅動電流Id不會受到第八電晶體T8的臨界電壓Vth影響，因此驅動電流Id不會因為不同第八電晶體T8的製程變異而有所變動，進而維持亮度的穩定。

在一些實施例中，前述「保持於普通模式」是指顯示裝置5重複執行時段P4~P6中的運作。

第7B圖為根據一些實施例的畫素電路50_11在補償模式時接收到的訊號的時序圖。在時段P7中，此時第一掃描訊號Scan1會處於致能準位，而第二掃描訊號Scan2、第一顯示控制訊號EM1以及第二顯示控制訊號EM2會處於禁能準位。參照第6圖，此時第九電晶體T9、第十一電晶體T11以及第十二電晶體T12會關斷，而第七電晶體T7、第八電晶體T8以及第十電晶體T10會導通。換句話說，在時段P7中，補償電路54會將偵測電壓Vsen提供至第八電晶體T8的第二端，且具有一預設準位的資料訊號Data會傳遞至第八電晶體T8的控制端。

在時段P8中，第二掃描訊號Scan2會切換為致能準位，而第一掃描訊號Scan1會維持於致能準位，第一顯示控制訊號EM1以及第二顯示控制訊號EM2會維持於禁能準位。參照第6圖，此時第十一電晶體T11以及第十二電晶體T12會斷開，而第七電晶體T7、第八電晶體T8、第九電晶體T9以及第十電晶體T10會導通，因此第八電晶體T8的第一端會接收參考電壓Vref。此時第八電晶體T8會產生補償電流。

第5圖的顯示裝置5的偵測電壓Vsen不需大於第二工作電源V2的電壓準位，可以節省在補償模式中的功率消耗。第1圖的顯示裝置1的畫素電路10_11~10_MN中使用的電晶體較少，可以節省製造成本以及提升顯示裝置1的每英吋像素(PPI)。

本揭示文件提出的顯示裝置1以及顯示裝置5能利用外部補償之技術，根據電晶體的臨界電壓Vth的變異調整資料訊號Data，藉此克服由於電晶體的臨界電壓Vth的變異所導致的畫面亮度不均的問題。

以上僅為本揭示文件的較佳實施例，凡依本揭示文件請求項所做的均等變化與修飾，皆應屬本揭示文件的涵蓋範圍。

1:顯示裝置

10_11~10_MN:畫素電路

12_1~12_N:多工器

14:補償電路

16:掃描驅動電路

17:顯示驅動電路

18:時序控制電路

140:電壓產生器

141:開關陣列

142:參考電壓源

143:電流偵測器

144:邏輯計算電路

145:計算單元

146:儲存單元

5:顯示裝置

50_11~50_MN:畫素電路

54:補償電路

56:掃描驅動電路

57:顯示驅動電路

58:時序控制電路

C1,C2:電容

Data:資料訊號

DC1,DC2:顯示控制電路

DL[1]~DL[N]:資料線

EL1,EL2:發光元件

EM:顯示控制訊號

EM1:第一顯示控制訊號

EM2:第二顯示控制訊號

P1~P8:時段

Scan1:第一掃描訊號

Scan2:第二掃描訊號

SL[1]~SL[M]:掃描線

SW1:第一開關訊號

SW2:第二開關訊號

T1~T12:電晶體

V1:第一工作電源

V2:第二工作電源

Vsen:偵測電壓

Vref:參考電壓

為使本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下： 第1圖為根據一些實施例的顯示裝置的簡化後的功能方塊圖； 第2圖為根據一些實施例的畫素電路的電路示意圖； 第3圖為根據一些實施例的補償電路的功能方塊圖； 第4A圖為根據一些實施例的畫素電路在普通模式時接收到的訊號的時序圖； 第4B圖為根據一些實施例的畫素電路在補償模式時接收到的訊號的時序圖； 第5圖為根據一些實施例的顯示裝置的簡化後的功能方塊圖； 第6圖為根據一些實施例的畫素電路的電路示意圖； 第7A圖為根據一些實施例的畫素電路在普通模式時接收到的訊號的時序圖； 第7B圖為根據一些實施例的畫素電路在補償模式時接收到的訊號的時序圖。

5:顯示裝置

50_11~50_MN:畫素電路

54:補償電路

56:掃描驅動電路

57:顯示驅動電路

58:時序控制電路

DL[1]~DL[N]:資料線

SL[1]~SL[M]:掃描線

Vsen:偵測電壓

Claims (10)

1. 一種顯示裝置，包含：多個畫素電路，其中每個畫素電路包含：一發光元件；一第一電晶體，用於接收一資料訊號，由一第一掃描訊號控制；一電容，耦接於該第一電晶體以及該發光元件之間；一第二電晶體，其中該第二電晶體的一第一端耦接至該發光元件，該第二電晶體的一控制端透過該第一電晶體接收該資料訊號；一第三電晶體，耦接至該發光元件以及該電容，由一第二掃描訊號控制；以及一顯示控制電路，依據一顯示控制訊號選擇性將該第二電晶體的一第二端與一第一工作電源互相導通；多個多工器，其中每個多工器耦接至該多個畫素電路中的對應一行，用於在一補償模式與一普通模式分別輸出一偵測電壓與一參考電壓至該第三電晶體；以及一補償電路，耦接至該多個多工器，用於藉由該偵測電壓偵測每個畫素電路的該第二電晶體的一臨界電壓，其中該顯示裝置根據該臨界電壓調整傳遞至每個畫素電路的該資料訊號。
2. 如請求項1所述之顯示裝置，其中該發光元件為發光二極體。
3. 如請求項1所述之顯示裝置，其中該顯示控制電路包含一第四電晶體，耦接至該第二電晶體，並根據該顯示控制訊號選擇性導通。
4. 如請求項1所述之顯示裝置，其中每個多工器包含：一第五電晶體，耦接至該多個畫素電路中的對應一行的該第三電晶體，用於在該補償模式中根據一第一開關訊號輸出該偵測電壓至該第三電晶體；以及一第六電晶體，耦接至該多個畫素電路中的對應一行的該第三電晶體，用於在該普通模式中根據一第二開關訊號輸出該參考電壓至該第三電晶體。
5. 如請求項1所述之顯示裝置，其中該補償電路包含：一電壓產生器，該電壓產生器包含：一參考電壓源，用於產生該偵測電壓；以及一開關陣列，耦接於該多個多工器以及該參考電壓源之間，該參考電壓源透過該開關陣列傳遞該偵測電壓至該多個多工器；一電流偵測器，耦接至該開關陣列，用於在該補償模式中，透過該開關陣列偵測每個第二電晶體產生的一偵測電流的大小；以及 一邏輯計算電路，耦接至該電流偵測器，其中該邏輯計算電路包含：一計算單元，用於依據每個第二電晶體的該偵測電流的大小計算每個第二電晶體的該臨界電壓；以及一儲存單元，用於依據每個第二電晶體的該臨界電壓調整傳遞至每個畫素電路的該資料訊號。
6. 一種顯示裝置，包含：多個畫素電路，其中每個畫素電路包含：一發光元件；一第七電晶體，用於接收一資料訊號，由一第一掃描訊號控制；一電容，該電容的一第一端耦接至該第七電晶體；一第八電晶體，其中該第八電晶體的一第一端耦接至該電容的一第二端，該第八電晶體的一控制端耦接至該第七電晶體以及該電容的該第一端以透過該第七電晶體接收該資料訊號；一第九電晶體，耦接至該電容的該第二端，並由一第二掃描訊號控制以在一普通模式傳遞一參考電壓；一第十電晶體，耦接至該第八電晶體的一第二端，並根據該第一掃描訊號選擇性導通；以及一顯示控制電路，用於根據一第一顯示控制訊號選擇性將該第八電晶體的該第一端與該發光元件互相導通，且用於根據一第二顯示控制訊號選擇性將該第八電晶體 的該第二端與一第一工作電源互相導通；以及一補償電路，用於在一補償模式中提供一偵測電壓至該第八電晶體的該第二端以偵測每個畫素電路的該第八電晶體的一臨界電壓，其中該顯示裝置根據該臨界電壓調整傳遞至每個畫素電路的該資料訊號。
7. 如請求項6所述之顯示裝置，其中該發光元件為發光二極體。
8. 如請求項6所述之顯示裝置，其中，該顯示控制電路包含：一第十一電晶體，耦接於該發光元件以及該第八電晶體的該第一端之間，並根據該第一顯示控制訊號選擇性導通；以及一第十二電晶體，耦接至該第八電晶體的該第二端，並根據該第二顯示控制訊號選擇性導通。
9. 如請求項6所述之顯示裝置，其中該補償電路包含：一電壓產生器，該電壓產生器包含：一參考電壓源，用於產生該偵測電壓；以及一開關陣列，耦接於多個多工器以及該參考電壓源之間，該參考電壓源透過該開關陣列傳遞該偵測電壓至該多個多工器； 一電流偵測器，耦接至該開關陣列，用於在該補償模式中，透過該開關陣列偵測每個第二電晶體產生的一偵測電流的大小；以及一邏輯計算電路，耦接至該電流偵測器，其中該邏輯計算電路包含：一計算單元，用於依據每個第二電晶體的該偵測電流的大小計算每個第二電晶體的該臨界電壓；以及一儲存單元，用於依據每個第二電晶體的該臨界電壓調整傳遞至每個畫素電路的該資料訊號。
10. 如請求項6所述之顯示裝置，其中該補償模式包含：一偵測階段，在該偵測階段中，該第一掃描訊號處於一致能準位，且該第二掃描訊號、該第一顯示控制訊號以及該第二顯示控制訊號處於一禁能準位；以及一補償階段，位於該偵測階段之後，在該補償階段中，該第一掃描訊號以及該第二掃描訊號處於該致能準位，且該第一顯示控制訊號以及該第二顯示控制訊號處於該禁能準位。

Images