TWI809854B - 基板合成方向耦合器 - Google Patents
基板合成方向耦合器 Download PDFInfo
- Publication number
- TWI809854B TWI809854B TW111116710A TW111116710A TWI809854B TW I809854 B TWI809854 B TW I809854B TW 111116710 A TW111116710 A TW 111116710A TW 111116710 A TW111116710 A TW 111116710A TW I809854 B TWI809854 B TW I809854B
- Authority
- TW
- Taiwan
- Prior art keywords
- line
- parts
- feeder
- transmission line
- grounding
- Prior art date
Links
Images
Landscapes
- Waveguide Connection Structure (AREA)
- Non-Reversible Transmitting Devices (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Optical Integrated Circuits (AREA)
Abstract
一種基板合成方向耦合器,包含一基板、四埠、一第一傳輸線,及一第二傳輸線。該基板包括二沿一疊合方向間隔設置的電路層。該第一傳輸線的一第一耦合線部、二第一饋線部及二第一側片形成於其中一該電路層,且每一該第一側片鄰近於一接地區域而等效於接地電容。該第二傳輸線的一第二耦合線部、二第二饋線部及二第二側片形成於其中另一該電路層,且每一該第二側片鄰近於另一接地區域而等效於接地電容,該第二耦合線部與該第一耦合線部重疊設置。藉此,能藉由該等電路層本身的間距而提供該耦合器穩定的耦合效果。
Description
本發明是有關於一種方向耦合器,特別是指一種基板合成方向耦合器。
請參閱圖1,為習知一種方向耦合器,其具有四個埠(port)及兩條傳輸線11、12,該等埠分別為一輸入埠(input)P1、一直通埠(through)P2、一耦合埠(coupled)P3與一隔離埠(isolated)P4,該傳輸線11連接該輸入埠P1與該直通埠P2,該傳輸線12連接該耦合埠P3與該隔離埠P4。
方向耦合器之原理為,藉由將兩條傳輸線11、12的中央段設置地十分靠近而使該傳輸線11上的功率可以耦合到該傳輸線12上,並將兩條傳輸線11、12的兩端拉開(即四個埠P1~P4相互遠離)以利於訊號傳遞。然而,由於此種設計中,耦合的程度仰賴於兩條線的貼靠程度,即,其耦合係數對於該等傳輸線11、12的間距非常敏感。因此,在目前電路微型化的趨勢下,由於該等傳輸線11、12的間距很小卻又不能接觸,不僅導致製作不易,且微小的製程誤差就會造成不可忽視的電路表現差異,使產品的耦合效果無法維持穩定。
因此,本發明之目的,即在提供一種可解決上述問題的基板合成方向耦合器。
於是,本發明基板合成方向耦合器,包含一基板、四埠、一第一傳輸線,及一第二傳輸線。
該基板包括二沿一疊合方向間隔設置的電路層,及二接地區域。
該等埠分別為一輸入埠、一直通埠、一耦合埠與一隔離埠,並分隔設置於該基板。
該第一傳輸線包括形成於其中一該電路層的一第一耦合線部、二分別由該第一耦合線部兩端延伸的第一饋線部,及二分別電連接於該等第一饋線部的第一側片,該等第一饋線部相反於該第一耦合線部之一端分別連接至該輸入埠與該直通埠,每一該第一側片鄰近於其中一該接地區域而等效於接地電容。
該第二傳輸線包括形成於其中另一該電路層的一第二耦合線部、二分別由該第二耦合線部兩端延伸的第二饋線部,及二分別電連接於該等第二饋線部的第二側片,該第二耦合線部與該第一耦合線部沿該疊合方向重疊設置,該等第二饋線部相反於該第二耦合線部之一端分別連接至該耦合埠與該隔離埠,該等第二側片鄰近於其中另一該接地區域而等效於接地電容。
本發明之功效在於:藉由將該第一傳輸線與該第二傳輸線分別設置於該基板的二分隔的電路層上,能藉由該等電路層本身的間距而提供穩定的耦合效果,再者,藉由彼此重疊而增加貼近的面積,也有助於提升該第一耦合線部與該第二耦合線部的耦合效果。而藉由設置該等第一側片與該等第二側片,則能補償接線不連續性所導致的不良寄生電容和電感效果,以提升電路表現。
在本發明被詳細描述前,應當注意在以下的說明內容中,類似的元件是以相同的編號來表示。
參閱圖2~圖6,本發明基板合成方向耦合器之一第一實施例為以基板合成雙帶同軸線(substrate integrated dual-strip coaxial line,縮寫為SIDSCL)結構為基礎架構的3-dB方向耦合器電路,並包含一基板2、四埠P1~P4、一第一傳輸線3、一第二傳輸線4,及複數接地通孔5。其中,為了圖式清楚起見,該基板2之架構以假想線繪製,並以透視方式表示該基板2內部之電路架構,且於圖2中省略該等接地通孔5。圖式中所示之距離的單位為公厘(mm)。
該基板2包括二沿一疊合方向L間隔設置的電路層21、22、及二接地區域。於本實施例中,該基板2使用三層電路板架構實施,具有三個沿該疊合方向L疊置的絕緣層23,該等絕緣層23沿該疊合方向L上的長度由下而上例如為0.762mm、0.127mm、0.762mm。該等電路層21、22分別設置於中間的該絕緣層23之兩側面,該等接地區域則分別以設置於外側的該等絕緣層23之外側面的二接地層24、25實施。其中,該等接地區域也可以是形成於該等電路層21、22,僅需可鄰近於後述的複數第一側片33、複數第一副側片35、複數第二側片43與複數第二副側片45而形成等效之接地電容即可。
該等埠(port)分別為一輸入埠P1(input)、一直通埠P2(through)、一耦合埠P3(coupled)與一隔離埠P4(isolated),並分隔設置於該基板2。該等埠P1~P4可使用貫穿該等絕緣層23的通孔(via)實施,並可排列為四邊形,例如,排列為梯形或方形。
該第一傳輸線3包括形成於其中一該電路層22的一第一耦合線部31、二分別由該第一耦合線部31兩端延伸的第一饋線部32、二分別電連接於該等第一饋線部32的第一側片33、二形成於其中另一該電路層21的第一副線部34、二形成於該其中另一電路層21的第一副側片35、複數形成於該其中一電路層22的第一分流線部36,及複數形成於該其中一電路層22的第一偶模線部37。
該等第一饋線部32相反於該第一耦合線部31之一端分別連接至該輸入埠P1與該直通埠P2。每一該第一側片33鄰近於其中一該接地區域而等效於接地電容,於本實施例中,藉由圖2中鋪設於該等絕緣層23底面的該接地層25,而使該等第一側片33沿該疊合方向L與該接地層25重疊設置,藉此,以使該等第一側片33具有等效於接地電容之功效。
該等第一副線部34分別透過複數內通孔(via)38電連接於該等第一饋線部32,且該等第一副線部34與該等第一饋線部32沿該疊合方向L重疊設置。該等第一副側片35分別連接該等第一副線部34且鄰近於其中另一該接地區域而等效於接地電容,每一該第一副側片35同樣可藉由至少一該內通孔38連接對應之該第一側片33,且每一該第一副側片35可設計為與對應之該第一側片33沿該疊合方向L重疊設置。於本實施例中,藉由圖2中鋪設於該等絕緣層23頂面的該接地層24,而使該等第一副側片35與該接地層24重疊設置,藉此,以使該等第一副側片35具有等效於接地電容之效果。
每一該第一分流線部36由該第一耦合線部31向外延伸,例如,以90度角向外延伸。該等第一偶模線部37分別由該等第一分流線部36延伸,例如,以90度角彎折延伸。該等第一偶模線部37與該等第一分流線部36鄰近於該其中一接地區域(該接地層25)而等效於接地電容,此接地電容可視為等效於偶模電容Ce(even-mode capacitor)。
該第二傳輸線4包括形成於其中另一該電路層21的一第二耦合線部41、二分別由該第二耦合線部41兩端延伸的第二饋線部42、二分別電連接於該等第二饋線部42的第二側片43、二形成於該其中一電路層22的第二副線部44、二形成於該其中一電路層22的第二副側片45、複數形成於該其中另一電路層21的第二分流線部46,及複數形成於該其中另一電路層21的第二偶模線部47。
該第二耦合線部41與該第一耦合線部31沿該疊合方向L重疊設置。該等第二饋線部42相反於該第二耦合線部41之一端分別連接至該耦合埠P3與該隔離埠P4,且該等第二饋線部42與該等第一饋線部32沿該疊合方向L不重疊。該等第二側片43鄰近於該其中另一接地區域(該接地層24)而等效於接地電容。
該等第二副線部44分別透過複數內通孔(via)48電連接於該等第二饋線部42,該等第二副線部44沿該疊合方向L與該等第二饋線部42重疊設置。該等第二副側片45分別連接該等第二副線部44且鄰近於該其中一接地區域(該接地層25)而等效於接地電容,每一該第二副側片45同樣可藉由至少一該內通孔48連接對應之該第二側片43,且每一該第二副側片45可設計為與對應之該第二側片43沿該疊合方向L重疊設置。
每一該第二分流線部46由該第二耦合線部41向外延伸,例如,以90度角向外延伸。該等第二分流線部46與該等第一分流線部36沿該疊合方向L重疊設置,藉此,每一該第二分流線部46與對應的該第一分流線部36相配合而可視為等效於分流電容Cs(shunt capacitor)。
該等第二偶模線部47分別由該等第二分流線部46延伸,例如,以90度角彎折延伸,該等第二偶模線部47與該等第二分流線部46鄰近於該其中另一接地區域(該接地層24)而等效於接地電容,相同地,此接地電容可視為等效於偶模電容Ce。該等第二偶模線部47與該等第一偶模線部37沿該疊合方向L不重疊,藉此,以避免該等第二偶模線部47與該等第一偶模線部37因疊合而等效形成電容。
該等接地通孔5(via)圍繞該第一傳輸線3與該第二傳輸線4設置於該基板2。每一該接地通孔5連接該等接地層24、25。藉此,使該等接地通孔5與該等接地層24、25完整圍繞該第一傳輸線3與該第二傳輸線4,而形成類似於同軸電纜之金屬網層的架構,並達到良好的抗電磁干擾效果。
參閱圖2、圖5及圖6,將該第一實施例的功效歸納如下:
一、藉由將該第一傳輸線3與該第二傳輸線4分別設置於該基板2的二分隔的電路層21上,不僅避免了該第一傳輸線3與該第二傳輸線4因製程誤差而相互接觸的可能,且藉由該等電路層21本身的間距而能提供該第一耦合線部31與該第二耦合線部41間穩定的耦合效果,再者,藉由上下交疊(沿該疊合方向L重疊設置)而增加貼近的面積,也有助於該第一耦合線部31與該第二耦合線部41的耦合效果。
並且,藉由設置該等電連接於該等第一饋線部32的第一側片33、與該等電連接於該等第二饋線部42的第二側片43,並使該等第一側片33與該等第二側片43各自鄰近於對應的該接地區域,可提供該等第一饋線部32與該等第二饋線部42等效接地電容,而提高耦合器在阻抗匹配和隔離方面的性能,該等第一側片33與該等第二側片43可以分別補償因為該等第一饋線部32與該第一耦合線部31、該等第二饋線部42與該第二耦合線部41間接線的不連續性所導致的不良的寄生電容和電感效果。其中,由於該等第一側片33與該等第二側片43是用以提供接地電容,其設置的面積大小根據所需的接地電容大小而調整,其連接位置則例如是靠近該等第一饋線部32與該第一耦合線部31接線處、該等第二饋線部42與該第二耦合線部41間接線處,以提高對上述接線不連續性的補償效果。
二、藉由設置該等接地層24、25,可以提供該第一傳輸線3與該第二傳輸線4良好的抗電磁干擾效果。並且,搭配設置圍繞該第一傳輸線3與該第二傳輸線4的該等接地通孔5,可以形成類似於同軸電纜之金屬網層的架構,進一步達到更佳的抗電磁干擾效果。
三、藉由設置該等第一副線部34與該等第二副線部44,可以與該等第一饋線部32、該等第二饋線部42形成雙同軸(double strip)架構,而達到減少傳輸阻抗之效果。
四、藉由設置該等第一副側片35與該等第二副側片45,並使該等第一副側片35與該等第二副側片45各自鄰近於對應之該接地區域,可提供該等第一副線部34與該等第二副線部44等效接地電容,而提高耦合器在阻抗匹配和隔離方面的性能。
五、藉由設置交疊的該等第一分流線部36與該等第二分流線部46,可以提供等效於分流電容Cs之效果。而藉由設置該等第一偶模線部37與該等第二偶模線部47,可以分別配合該等第一分流線部36、該等第二分流線部46而提供等效於偶模電容Ce之效果。由於當分流電容Cs與偶模電容Ce之值增大時,可以縮減該第一耦合線部31、該第二耦合線部41之長度並維持相同的電路表現。因此,可依據所需縮減的長度而調整分流電容Cs與偶模電容Ce之值,並據以調整該等第一分流線部36與該等第二分流線部46交疊的面積,及調整該等第一偶模線部37與對應之該接地區域交疊的面積、該等第二偶模線部47與對應之該接地區域交疊的面積。
六、藉由上述整體設置,該第一實施例提供了具有縮小尺寸、大功率、抗電磁干擾及寬頻等優點的3-dB方向耦合器電路,中心頻率為3 GHz,頻寬1.89 GHz (百分比頻寬為63%),通帶損耗僅約0.5 dB。由於基板合成同軸線結構(substrate integrated coaxial line)是以印刷電路板(PCB)架構來合成具同軸線特性之平面電路。如同同軸線之特性,基板合成同軸線結構以TEM模態操作,無頻散現象,且該第一傳輸線3、該第二傳輸線4外圍的金屬包覆結構,使其抗電磁干擾能力極佳。是以,該第一實施例既具有同軸線與印刷電路板電路的優良特性,同時又能免除同軸線與印刷電路板電路的缺點,說明如下:
該第一實施例之優點為:因其結構為平面形式之印刷板電路結構,故適於大量生產製作,有效降低電路製作成本,同時它合成了同軸線的架構與功能,因此相較於一般印刷電路板結構之微帶線3-dB方向耦合器電路,還具有較大的頻寬、較高的功率與極優異的抗電磁干擾能力。
該第一實施例免除的缺點為:因其結構為平面形式之印刷板電路結構,故沒有同軸線的高成本與複雜立體機械結構,也免除了印刷電路板結構之微帶線電路的功率過低、窄頻現象與易受外在雜訊干擾等缺點。
並且,由於該第一實施例能藉由調整分流電容Cs與偶模電容Ce而縮小該第一饋線部32、該第二饋線部42之長度,因此,相較於微帶線結構之3-dB方向耦合器電路需要使用數個電容來縮短電路之電氣長度,該第一實施例無須使用額外之電容就能達成縮短電路之電氣長度的目標,故能大幅簡化與降低電路製作成本。
參閱圖7及圖8,為本發明基板合成方向耦合器的一第二實施例,該第二實施例是類似於該第一實施例,該第二實施例與該第一實施例的差異在於:
該等第一饋線部32是由該第一耦合線部31的兩端反向延伸,該等第二饋線部42是由該第二耦合線部41的兩端反向延伸。該第一傳輸線3與該第二傳輸線4沿該疊合方向L(見圖2)上的疊合形狀呈交叉狀,或者說,大致呈X形。
由於該第一傳輸線3與該第二傳輸線4之主要架構分別設置於不同的該電路層21、22,因此,可將該第一傳輸線3與該第二傳輸線4以交叉方式呈現而不會產生電連接。藉此,該第二實施例可以提供更靈活的佈線(layout)方式,並同樣能達到上述功效。
綜上所述,本發明基板合成方向耦合器確實能達成本發明的目的。
惟以上所述者,僅為本發明之實施例而已,當不能以此限定本發明實施之範圍,凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。
2:基板
21:電路層
22:電路層
23:絕緣層
24:接地層
25:接地層
3:第一傳輸線
31:第一耦合線部
32:第一饋線部
33:第一側片
34:第一副線部
35:第一副側片
36:第一分流線部
37:第一偶模線部
38:內通孔
4:第二傳輸線
41:第二耦合線部
42:第二饋線部
43:第二側片
44:第二副線部
45:第二副側片
46:第二分流線部
47:第二偶模線部
48:內通孔
5:接地通孔
P1:輸入埠
P2:直通埠
P3:耦合埠
P4:隔離埠
L:疊合方向
Cs:分流電容
Ce:偶模電容
本發明之其他的特徵及功效,將於參照圖式的實施方式中清楚地呈現,其中:
圖1是習知一種方向耦合器的示意圖;
圖2是本發明基板合成方向耦合器的一第一實施例的一立體示意圖;
圖3是該第一實施例的一俯視示意圖;
圖4是該第一實施例的第一層電路的示意圖;
圖5是該第一實施例的第二層電路的示意圖;
圖6是該第一實施例的第三層電路的示意圖;
圖7是本發明基板合成方向耦合器的一第二實施例的第二層電路的示意圖;及
圖8是該第二實施例的第三層電路的示意圖。
2:基板
21:電路層
22:電路層
23:絕緣層
24:接地層
25:接地層
3:第一傳輸線
32:第一饋線部
34:第一副線部
38:內通孔
4:第二傳輸線
42:第二饋線部
44:第二副線部
48:內通孔
P1:輸入埠
P2:直通埠
P3:耦合埠
P4:隔離埠
L:疊合方向
Claims (7)
- 一種基板合成方向耦合器,包含: 一基板,包括二沿一疊合方向間隔設置的電路層,及二接地區域; 四埠,分別為一輸入埠、一直通埠、一耦合埠與一隔離埠,並分隔設置於該基板; 一第一傳輸線,包括形成於其中一該電路層的一第一耦合線部、二分別由該第一耦合線部兩端延伸的第一饋線部,及二分別電連接於該等第一饋線部的第一側片,該等第一饋線部相反於該第一耦合線部之一端分別連接至該輸入埠與該直通埠,每一該第一側片鄰近於其中一該接地區域而等效於接地電容;及 一第二傳輸線,包括形成於其中另一該電路層的一第二耦合線部、二分別由該第二耦合線部兩端延伸的第二饋線部,及二分別電連接於該等第二饋線部的第二側片,該第二耦合線部與該第一耦合線部沿該疊合方向重疊設置,該等第二饋線部相反於該第二耦合線部之一端分別連接至該耦合埠與該隔離埠,該等第二側片鄰近於其中另一該接地區域而等效於接地電容。
- 如請求項1所述的基板合成方向耦合器,其中,該基板還包括三個沿該疊合方向疊置的絕緣層及二接地層,該等電路層分別設置於中間的該絕緣層之兩側面,該等接地層分別設置於外側的該等絕緣層之外側面,該等接地區域分別位於該等接地層。
- 如請求項1所述的基板合成方向耦合器,其中,該第一傳輸線還包括二形成於該其中另一電路層的第一副線部,該等第一副線部分別電連接於該等第一饋線部,且該等第一副線部與該等第一饋線部沿該疊合方向重疊設置,該第二傳輸線還包括二形成於該其中一電路層的第二副線部,該等第二副線部分別電連接於該等第二饋線部,該等第二副線部與該等第二饋線部沿該疊合方向重疊設置。
- 如請求項3所述的基板合成方向耦合器,其中,該第一傳輸線還包括二形成於該其中另一電路層的第一副側片,該等第一副側片分別連接該等第一副線部且鄰近於該其中另一接地區域而等效於接地電容,該第二傳輸線還包括二形成於該其中一電路層的第二副側片,該等第二副側片分別連接該等第二副線部且鄰近於該其中一接地區域而等效於接地電容。
- 如請求項1所述的基板合成方向耦合器,其中,該第一傳輸線還包括複數形成於該其中一電路層的第一分流線部,每一該第一分流線部由該第一耦合線部向外延伸,該第二傳輸線還包括複數形成於該其中另一電路層的第二分流線部,每一該第二分流線部由該第二耦合線部向外延伸,該等第二分流線部與該等第一分流線部沿該疊合方向重疊設置。
- 如請求項5所述的基板合成方向耦合器,其中,該第一傳輸線還包括複數形成於該其中一電路層的第一偶模線部,該等第一偶模線部分別由該等第一分流線部延伸,該等第一偶模線部與該等第一分流線部鄰近於該其中一接地區域而等效於接地電容,該第二傳輸線還包括複數形成於該其中另一電路層的第二偶模線部,該等第二偶模線部分別由該等第二分流線部延伸,該等第二偶模線部與該等第二分流線部鄰近於該其中另一接地區域而等效於接地電容,該等第二偶模線部與該等第一偶模線部沿該疊合方向不重疊。
- 如請求項1所述的基板合成方向耦合器,還包含複數接地通孔,該等接地通孔圍繞該第一傳輸線與該第二傳輸線設置於該基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111116710A TWI809854B (zh) | 2022-05-03 | 2022-05-03 | 基板合成方向耦合器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111116710A TWI809854B (zh) | 2022-05-03 | 2022-05-03 | 基板合成方向耦合器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI809854B true TWI809854B (zh) | 2023-07-21 |
TW202345450A TW202345450A (zh) | 2023-11-16 |
Family
ID=88149642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111116710A TWI809854B (zh) | 2022-05-03 | 2022-05-03 | 基板合成方向耦合器 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI809854B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW512979U (en) * | 2001-08-14 | 2002-12-01 | Walsin Technology Corp | Miniature multi-layer directional coupler |
CN105322268A (zh) * | 2014-07-23 | 2016-02-10 | 株式会社村田制作所 | 定向耦合器 |
TW201807880A (zh) * | 2016-08-31 | 2018-03-01 | 璟德電子工業股份有限公司 | 小型化方向耦合器 |
CN108964680A (zh) * | 2017-05-19 | 2018-12-07 | 株式会社村田制作所 | 方向性耦合器、高频前端模块以及通信设备 |
-
2022
- 2022-05-03 TW TW111116710A patent/TWI809854B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW512979U (en) * | 2001-08-14 | 2002-12-01 | Walsin Technology Corp | Miniature multi-layer directional coupler |
CN105322268A (zh) * | 2014-07-23 | 2016-02-10 | 株式会社村田制作所 | 定向耦合器 |
TW201807880A (zh) * | 2016-08-31 | 2018-03-01 | 璟德電子工業股份有限公司 | 小型化方向耦合器 |
CN108964680A (zh) * | 2017-05-19 | 2018-12-07 | 株式会社村田制作所 | 方向性耦合器、高频前端模块以及通信设备 |
Also Published As
Publication number | Publication date |
---|---|
TW202345450A (zh) | 2023-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200235450A1 (en) | Transmission line and electronic device | |
US6515556B1 (en) | Coupling line with an uncoupled middle portion | |
US9843085B2 (en) | Directional coupler | |
CN206619674U (zh) | 传输线路以及扁平线缆 | |
WO2016163436A1 (ja) | 複合伝送線路および電子機器 | |
WO2014045966A1 (ja) | 偏波共用アンテナ | |
JP4722614B2 (ja) | 方向性結合器及び180°ハイブリッドカプラ | |
WO2010150588A1 (ja) | 信号線路 | |
KR20140124155A (ko) | 광대역 특성을 가지는 평면형 rf 크로스오버 구조 | |
JP6447786B2 (ja) | 多層基板 | |
WO2023098172A1 (zh) | 一种信号传输结构、电子设备及pcb板 | |
JP2000252710A (ja) | 無線およびrf用途のための広帯域平衡不平衡変成器 | |
JP2023529627A (ja) | 3dB直交ハイブリッドカプラ、高周波フロントエンドモジュール及び通信端末 | |
US9184485B2 (en) | Directional coupler | |
TWI809854B (zh) | 基板合成方向耦合器 | |
TWI394507B (zh) | 互補式金屬耦合線 | |
US20130069736A1 (en) | Baluns with imaginary commond-mode impedance | |
US7119633B2 (en) | Compensated interdigitated coupler | |
JP5326931B2 (ja) | 薄膜バラン | |
US7525397B2 (en) | Stripline directional coupler having a wide coupling gap | |
JP4471281B2 (ja) | 積層型高周波回路基板 | |
JP6968986B2 (ja) | 無線周波数(rf)カプラー | |
KR100760193B1 (ko) | 분기 선로가 구비된 다층형 브로드사이드 커플러 | |
JP4629617B2 (ja) | 高周波結合線路及び高周波フィルタ | |
TWI726789B (zh) | 平衡不平衡轉換器 |