TWI808399B - 靜電防護電路 - Google Patents

Abstract

一種靜電防護電路，包括矽控整流元件以及電晶體。矽控整流元件包括第一端、第二端及第三端。矽控整流元件的第一端耦接至第一焊墊。矽控整流元件的第二端耦接至第二焊墊。電晶體包括第一端、第二端及控制端。電晶體的第一端耦接至第一焊墊。電晶體的第二端耦接至第二焊墊。電晶體的控制端耦接至矽控整流元件的第三端。

Description

靜電防護電路

本發明是有關於一種電子電路，且特別是有關於一種靜電防護電路（electrostatic discharge protection circuit）。

為了保護積體電路免於受到靜電放電現象的破壞，建構於晶片上的靜電防護電路成為晶片中必要的元件。在習知技術中，包括矽控整流元件的靜電防護電路通常需要觸發元件來觸發矽控整流元件的操作，以在靜電放電事件發生時提供靜電電荷宣洩的路徑，保護積體電路。在習知技術中，有很多種的佈局方式可以實現具有觸發元件與矽控整流元件的靜電防護電路的電路結構。然而，在這些電路結構中，作為觸發元件的電晶體通常沒有辦法做為靜電電荷宣洩的路徑，來提高靜電防護效果。

本發明提供一種靜電防護電路，可提供良好的靜電防護效果。

本發明的靜電防護電路包括矽控整流元件以及第一電晶體。矽控整流元件包括第一端、第二端及第三端。矽控整流元件的第一端耦接至第一焊墊。矽控整流元件的第二端耦接至第二焊墊。第一電晶體包括第一端、第二端及控制端。第一電晶體的第一端耦接至第一焊墊。第一電晶體的第二端耦接至第二焊墊。第一電晶體的控制端耦接至矽控整流元件的第三端。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1繪示本發明一實施例之靜電防護電路的概要電路圖。本實施例之靜電防護電路100包括矽控整流元件SCR、第一電晶體MN1及電阻器元件R。

第一電晶體MN1包括第一端、第二端及控制端。第一電晶體MN1的第一端耦接至第一焊墊300。第一電晶體MN1的第二端耦接至第二焊墊400。第一電晶體MN1的控制端耦接至矽控整流元件SCR。第一電晶體MN1的控制端的電壓在圖1中標示為VG。第一焊墊300可耦接至第一系統電壓VDD。第二焊墊400可耦接至第二系統電壓VSS。第一系統電壓VDD大於第二系統電壓VSS。在一實施例中，第二系統電壓VSS例如是接地電壓。

在本實施例中，第一電晶體MN1為N型金屬氧化物半導體場效電晶體（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET），其第一端、第二端及控制端分別是電晶體的汲極、源極及閘極。第一端與控制端之間存在寄生電容Cgd。

矽控整流元件SCR包括第一端、第二端及第三端。矽控整流元件SCR的第一端耦接至第一焊墊300。矽控整流元件SCR的第二端耦接至第二焊墊400。矽控整流元件SCR的第三端耦接至第一電晶體MN1的控制端。矽控整流元件SCR包括第二電晶體Q2及第三電晶體Q3。第二電晶體Q2包括第一端、第二端及控制端。第二電晶體Q2的第一端耦接至第一焊墊300。第二電晶體Q2的第二端耦接至第一電晶體MN1的控制端。第二電晶體Q2的控制端耦接至第三電晶體Q3。第三電晶體Q3包括第一端、第二端及控制端。第三電晶體Q3的第一端耦接至第二電晶體Q2的控制端。第三電晶體Q3的第二端耦接至第二焊墊400。第三電晶體Q3的控制端耦接至第一電晶體MN1的控制端。

在本實施例中，第二電晶體Q2的第一端作為矽控整流元件SCR的第一端。第三電晶體Q3的第二端作為矽控整流元件SCR的第二端。第三電晶體Q3的控制端作為矽控整流元件SCR的第三端。在本實施例中，第二電晶體Q2為PNP型雙極性接面型電晶體（Bipolar Junction Transistor，BJT），其第一端、第二端及控制端分別是電晶體的射極、集極及基極。第三電晶體Q3為NPN型雙極性接面型電晶體，其第一端、第二端及控制端分別是電晶體的集極、射極及基極。

電阻器元件R包括第一端及第二端。電阻器元件R的第一端耦接至第一電晶體MN1的控制端。電阻器元件R的第二端耦接至第二焊墊400。

在本實施例中，靜電防護電路100可操作在正常操作模式及靜電防護模式。在正常操作模式中，第一焊墊300耦接至第一系統電壓VDD，第二焊墊400耦接至第二系統電壓VSS，例如為接地電壓。第三電晶體Q3的集極及基極處於逆偏狀態，因此，第二電晶體Q2不導通。由於第二電晶體Q2不導通且第一電晶體MN1的控制端的電壓VG接地，因此，第三電晶體Q3及第一電晶體MN1不導通，沒有電流流過矽控整流元件SCR及第一電晶體MN1。

當靜電放電事件發生時，靜電防護電路100可操作在靜電防護模式。靜電放電事件包括靜電放電脈衝（ESD pulse）出現在第一焊墊300，因而有大量的靜電電荷累積在第一焊墊300上。在靜電防護模式中，當靜電放電事件發生時，根據電阻器元件R及寄生電容Cgd的響應，第一電晶體MN1的控制端的電壓VG上升，以觸發矽控整流元件SCR的操作。也就是說，根據電阻器元件R及寄生電容Cgd的響應，電阻器元件R的兩端會產生電位差。在第二系統電壓VSS為接地電壓時，電阻器元件R的兩端的電位差即第一電晶體MN1的控制端的電壓VG，其用以觸發矽控整流元件SCR的操作。

具體而言，當第一電晶體MN1的控制端的電壓VG上升時，在第三電晶體Q3的控制端產生第一電流I1。第一電流I1流入第三電晶體Q3的控制端，以導通第三電晶體Q3。當第三電晶體Q3導通時，在第二電晶體Q2的控制端產生第二電流I2。第二電流I2流出第二電晶體Q2的控制端，以導通第二電晶體Q2。當第二電晶體Q2及第三電晶體Q3導通時，矽控整流元件SCR導通，且靜電電荷從第一焊墊300通過矽控整流元件SCR傳遞至第二焊墊400。

另一方面，當靜電電荷從第一焊墊300通過矽控整流元件SCR傳遞至第二焊墊400時，第一電晶體MN1的控制端的電壓VG持續上升，以導通第一電晶體MN1。當第一電晶體MN1導通時，靜電電荷也可從第一焊墊300通過第一電晶體MN1傳遞至第二焊墊400。因此，在本實施例中，當靜電放電事件發生時，靜電防護電路100至少提供兩個靜電電荷的傳遞路徑，可提供良好的靜電防護效果。

圖2繪示本發明另一實施例之靜電防護電路的概要電路圖。本實施例之靜電防護電路200包括矽控整流元件SCR、第一電晶體MP1及電阻器元件R。

第一電晶體MP1包括第一端、第二端及控制端。第一電晶體MP1的第一端耦接至第一焊墊300。第一電晶體MP1的第二端耦接至第二焊墊400。第一電晶體MP1的控制端耦接至矽控整流元件SCR。在本實施例中，第一電晶體MP1為P型金屬氧化物半導體場效電晶體，其第一端、第二端及控制端分別是電晶體的源極、汲極及閘極。第二端與控制端之間存在寄生電容Cgd。

矽控整流元件SCR包括第一端、第二端及第三端。矽控整流元件SCR的第一端耦接至第一焊墊300。矽控整流元件SCR的第二端耦接至第二焊墊400。矽控整流元件SCR的第三端耦接至第一電晶體MP1的控制端。矽控整流元件SCR包括第二電晶體Q2及第三電晶體Q3。第二電晶體Q2包括第一端、第二端及控制端。第二電晶體Q2的第一端耦接至第一焊墊300。第二電晶體Q2的第二端耦接至第三電晶體Q3的控制端。第二電晶體Q2的控制端耦接至第一電晶體MP1的控制端。第三電晶體Q3包括第一端、第二端及控制端。第三電晶體Q3的第一端耦接至第二電晶體Q2的控制端。第三電晶體Q3的第二端耦接至第二焊墊400。第三電晶體Q3的控制端耦接至第二電晶體Q2的第二端。

在本實施例中，第二電晶體Q2的第一端作為矽控整流元件SCR的第一端。第三電晶體Q3的第二端作為矽控整流元件SCR的第二端。第二電晶體Q2的控制端作為矽控整流元件SCR的第三端。在本實施例中，第二電晶體Q2為PNP型雙極性接面型電晶體，其第一端、第二端及控制端分別是電晶體的射極、集極及基極。第三電晶體Q3為NPN型雙極性接面型電晶體，其第一端、第二端及控制端分別是電晶體的集極、射極及基極。

電阻器元件R包括第一端及第二端。電阻器元件R的第一端耦接至第一焊墊300。電阻器元件R的第二端耦接至第一電晶體MP1的控制端。

在靜電防護模式中，當靜電放電事件發生時，根據電阻器元件R及寄生電容Cgd的響應，第一電晶體MP1的控制端的電壓VG下降，以觸發矽控整流元件SCR的操作。也就是說，根據電阻器元件R及寄生電容Cgd的響應，電阻器元件R的兩端會產生電位差。電阻器元件R的兩端的電位差即第一系統電壓VDD與第一電晶體MP1的控制端的電壓VG的差值，其用以觸發矽控整流元件SCR的操作。

具體而言，當第一電晶體MP1的控制端的電壓VG下降時，在第二電晶體Q2的控制端產生第三電流I3。第三電流I3流出第二電晶體Q2的控制端，以導通第二電晶體Q2。當第二電晶體Q2導通時，在第三電晶體Q3的控制端產生第四電流I4。第四電流I4流入第三電晶體Q3的控制端，以導通第三電晶體Q3。當第二電晶體Q2及第三電晶體Q3導通時，矽控整流元件SCR導通，且靜電電荷從第一焊墊300通過矽控整流元件SCR傳遞至第二焊墊400。

另一方面，當靜電電荷從第一焊墊300通過矽控整流元件SCR傳遞至第二焊墊400時，第一電晶體MP1的控制端的電壓VG持續下降，以導通第一電晶體MP1。當第一電晶體MP1導通時，靜電電荷也可從第一焊墊300通過第一電晶體MP1傳遞至第二焊墊400。因此，在本實施例中，當靜電放電事件發生時，靜電防護電路100至少提供兩個靜電電荷的傳遞路徑，可提供良好的靜電防護效果。

綜上所述，在本發明的實施例中，當靜電放電事件發生時，靜電防護電路至少可提供兩個靜電電荷的傳遞路徑，其一為包括矽控整流元件的傳遞路徑，其二為包括觸發電晶體的傳遞路徑。矽控整流元件藉由寄生電容與電阻器元件的響應來導通。觸發電晶體藉由在矽控整流元件導通後所產生的大電流在電阻器元件兩端產生跨壓來導通。因此，在觸發電晶體的控制端的控制電壓可觸發矽控整流元件及其自身導通，提供兩個靜電電荷的傳遞路徑，來提高靜電防護的效果。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、200:靜電防護電路 300、400:焊墊 Cgd:寄生電容 I1、I2、I3、I4:電流 MN1、MP1、Q2、Q3:電晶體 R:電阻器元件 SCR:矽控整流元件 VDD、VSS:系統電壓 VG:電壓

圖1繪示本發明一實施例之靜電防護電路的概要電路圖。 圖2繪示本發明另一實施例之靜電防護電路的概要電路圖。

100:靜電防護電路

300、400:焊墊

Cgd:寄生電容

I1、I2:電流

MN1、Q2、Q3:電晶體

R:電阻器元件

SCR:矽控整流元件

VDD、VSS:系統電壓

VG:電壓

Claims (14)

1. 一種靜電防護電路，包括：一矽控整流元件，包括一第一端、一第二端及一第三端，其中該矽控整流元件的該第一端耦接至一第一焊墊，且該矽控整流元件的該第二端耦接至一第二焊墊；以及一第一電晶體，包括一第一端、一第二端及一控制端，其中該第一電晶體的該第一端耦接至該第一焊墊，該第一電晶體的該第二端耦接至該第二焊墊，且該第一電晶體的該控制端耦接至該矽控整流元件的該第三端，其中當該第一電晶體導通時，靜電電荷從該第一焊墊通過該第一電晶體傳遞至該第二焊墊。
2. 如請求項1所述的靜電防護電路，更包括：一電阻器元件，其兩端的電位差用以觸發該矽控整流元件的操作，其中該第一電晶體提供一寄生電容，當靜電放電事件發生時，根據該電阻器元件及該寄生電容的響應，該電阻器元件的兩端產生該電位差。
3. 如請求項2所述的靜電防護電路，其中該電阻器元件耦接在該矽控整流元件的該第二端及該第三端之間，且該矽控整流元件包括：一第二電晶體，包括一第一端、一第二端及一控制端，其中該第二電晶體的該第一端，作為該矽控整流元件的該第一端，耦接至該第一焊墊，且該第二電晶體的該第二端耦接至該第一電晶體的該控制端；以及 一第三電晶體，包括一第一端、一第二端及一控制端，其中該第三電晶體的該第一端耦接至該第二電晶體的該控制端，該第三電晶體的該第二端作為該矽控整流元件的該第二端，耦接至該第二焊墊，且該第三電晶體的該控制端作為該矽控整流元件的該第三端，耦接至該第一電晶體的該控制端。
4. 如請求項3所述的靜電防護電路，其中當靜電放電事件發生時，根據該電阻器元件及該寄生電容的響應，該第一電晶體的該控制端的電壓上升，以觸發該矽控整流元件的操作。
5. 如請求項4所述的靜電防護電路，其中當該第一電晶體的該控制端的電壓上升時，在該第三電晶體的該控制端產生一第一電流，流入該第三電晶體的該控制端，以導通該第三電晶體。
6. 如請求項5所述的靜電防護電路，其中當該第三電晶體導通時，在該第二電晶體的該控制端產生一第二電流，流出該第二電晶體的該控制端，以導通該第二電晶體，其中當該第二電晶體及該第三電晶體導通時，該矽控整流元件導通，以及靜電電荷從該第一焊墊通過該矽控整流元件傳遞至該第二焊墊。
7. 如請求項6所述的靜電防護電路，其中當靜電電荷從該第一焊墊通過該矽控整流元件傳遞至該第二焊墊時，該第一電晶體的該控制端的電壓上升，以導通該第一電晶體，其中當該第一電晶體導通時，靜電電荷從該第一焊墊通過該第一電晶體傳遞至該第二焊墊。
8. 如請求項3所述的靜電防護電路，其中該第一電晶體為N型金屬氧化物半導體場效電晶體，該第二電晶體為PNP型雙極性接面型電晶體，該第三電晶體為NPN型雙極性接面型電晶體。
9. 如請求項2所述的靜電防護電路，其中該電阻器元件耦接在該矽控整流元件的該第一端及該第三端之間，且該矽控整流元件包括：一第二電晶體，包括一第一端、一第二端及一控制端，其中該第二電晶體的該第一端，作為該矽控整流元件的該第一端，耦接至該第一焊墊，且該第二電晶體的該控制端作為該矽控整流元件的該第三端，耦接至該第一電晶體的該控制端；以及一第三電晶體，包括一第一端、一第二端及一控制端，其中該第三電晶體的該第一端耦接至該第二電晶體的該控制端，該第三電晶體的該第二端作為該矽控整流元件的該第二端，耦接至該第二焊墊，且該第三電晶體的該控制端耦接至該第二電晶體的該第二端。
10. 如請求項9所述的靜電防護電路，其中當靜電放電事件發生時，根據該電阻器元件及該寄生電容的響應，該第一電晶體的該控制端的電壓下降，以觸發該矽控整流元件的操作。
11. 如請求項10所述的靜電防護電路，其中當該第一電晶體的該控制端的電壓下降時，在該第二電晶體的該控制端產生一第三電流，流出該第二電晶體的該控制端，以導通該第二電晶體。
12. 如請求項11所述的靜電防護電路，其中當該第二電晶體導通時，在該第三電晶體的該控制端產生一第四電流，流入該第三電晶體的該控制端，以導通該第三電晶體，其中當該第二電晶體及該第三電晶體導通時，該矽控整流元件導通，以及靜電電荷從該第一焊墊通過該矽控整流元件傳遞至該第二焊墊。
13. 如請求項12所述的靜電防護電路，其中當靜電電荷從該第一焊墊通過該矽控整流元件傳遞至該第二焊墊時，該第一電晶體的該控制端的電壓下降，以導通該第一電晶體，其中當該第一電晶體導通時，靜電電荷從該第一焊墊通過該第一電晶體傳遞至該第二焊墊。
14. 如請求項9所述的靜電防護電路，其中該第一電晶體為P型金屬氧化物半導體場效電晶體，該第二電晶體為PNP型雙極性接面型電晶體，該第三電晶體為NPN型雙極性接面型電晶體。

Images