TWI804398B - 感測元件及其製作方法 - Google Patents

感測元件及其製作方法 Download PDF

Info

Publication number
TWI804398B
TWI804398B TW111127637A TW111127637A TWI804398B TW I804398 B TWI804398 B TW I804398B TW 111127637 A TW111127637 A TW 111127637A TW 111127637 A TW111127637 A TW 111127637A TW I804398 B TWI804398 B TW I804398B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
metal
layer
grid frame
forming
Prior art date
Application number
TW111127637A
Other languages
English (en)
Other versions
TW202405423A (zh
Inventor
陳維翰
許世華
黃勝國
陳敬文
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW111127637A priority Critical patent/TWI804398B/zh
Application granted granted Critical
Publication of TWI804398B publication Critical patent/TWI804398B/zh
Publication of TW202405423A publication Critical patent/TW202405423A/zh

Links

Images

Landscapes

  • Investigating Or Analyzing Materials By The Use Of Fluid Adsorption Or Reactions (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

感測元件包括薄膜電晶體、第一及第二介電層、下電極、第一及第二疏水層、上電極及電壓源。第一介電層設置於薄膜電晶體上。下電極設置於第一介電層上且包括具有複數個通孔的金屬網格框架及複數個金屬氧化物電極。金屬氧化物電極分別設置於通孔中或通孔上且與金屬網格框架電性連接。第二介電層覆蓋下電極。第一疏水層設置於第二介電層上。第二疏水層設置於第一疏水層上方,與第一疏水層間隔開來。上電極設置於第二疏水層上。電壓源連接至上電極與下電極。

Description

感測元件及其製作方法
本揭示內容是關於一種感測元件及其製作方法。
生物資訊技術利用應用數學、資訊學、統計學和計算機科學等方法來收集、篩選、處理及利用各種生物學的資料。在以感測元件檢測檢體的過程中,感測元件通常會接觸包含待測檢體的液滴,當感測元件的膜層存在缺陷,液滴可能滲入膜層而造成感測元件內部組件失效。鑑於上述,需要提供一種新的感測元件克服上述問題。
本揭示內容提供感測元件,其包括薄膜電晶體、第一介電層、下電極、第二介電層、第一疏水層、第二疏水層、上電極及電壓源。第一介電層設置於薄膜電晶體上。下電極設置於第一介電層上且電性連接薄膜電晶體,其中下電極包括具有複數個通孔的金屬網格框架及複數個金屬氧化物電極,這些金屬氧化物電極分別設置於金屬網格框架的這些通孔中或這些通孔上,且與金屬網格框架電性連接。第二介電層覆蓋下電極。第一疏水層設置於第二介電層上。第二疏水層設置於第一疏水層上方,與第一疏水層間隔開來。上電極設置於第二疏水層上。電壓源連接至上電極與下電極。
在一些實施方式中,這些金屬氧化物電極在俯視下彼此間隔開來。
在一些實施方式中,在俯視下,各金屬氧化物電極的每個邊緣被金屬網格框架環繞。
在一些實施方式中,在俯視下,這些通孔的總面積占下電極的面積的60%至90%。
在一些實施方式中,感測元件更包括第三介電層設置在第二介電層及第一疏水層之間。
在一些實施方式中,各金屬氧化物電極實質上保形地覆蓋金屬網格框架的第一上表面及通孔側壁,以及第一介電層的第二上表面。
在一些實施方式中,金屬網格框架部分嵌設於第一介電層中。
在一些實施方式中,金屬網格框架嵌設於第一介電層中,金屬網格框架的第一上表面與第一介電層的第二上表面實質上共平面。
在一些實施方式中,這些金屬氧化物電極分別設置於金屬網格框架的這些通孔上,這些金屬氧化物電極的複數個下表面與金屬網格框架的第一上表面實質上共平面。
在一些實施方式中,金屬網格框架部分嵌設於第一介電層中,這些金屬氧化物電極分別設置於金屬網格框架的這些通孔中,第一介電層具有複數個突起部分位於這些通孔中,各金屬氧化物電極覆蓋各突起部分的側壁及上表面。
在一些實施方式中,這些金屬氧化物電極包括氧化銦錫(Indium tin oxide, ITO)、氧化銦鋅(Indium zinc oxide, IZO)、氧化鎘錫 (Cadmium tin oxide, CTO)、氧化鋁鋅(Aluminum zinc oxide, AZO)或其組合。
在一些實施方式中,金屬網格框架包括鉬、鈦、鋁或其組合。
本揭示內容提供一種製作感測元件的方法,包括以下操作。(1)形成感測元件下板,包括:(1-a)接收薄膜電晶體基板,其中薄膜電晶體基板包括基板及薄膜電晶體,薄膜電晶體設置於基板上;(1-b)形成第一介電層覆蓋薄膜電晶體;(1-c)形成導電柱於第一介電層中且電性連接薄膜電晶體;(1-d)形成金屬網格框架於第一介電層上且電性連接導電柱,其中金屬網格框架具有複數個通孔;(1-e)形成複數個金屬氧化物電極分別設置於金屬網格框架的這些通孔中或這些通孔上且與金屬網格框架電性連接;(1-f)形成第二介電層覆蓋金屬網格框架與這些金屬氧化物電極;(1-g)形成第一疏水層於第二介電層上。(2)設置感測元件上板於感測元件下板上方,其中感測元件上板包括第二疏水層及上電極,上電極設置於第二疏水層上,第二疏水層與第一疏水層間隔開來。(3)將電壓源連接至上電極與下電極。
在一些實施方式中,方法更包括:在形成第一疏水層於第二介電層上前,形成第三介電層在第二介電層上。
在一些實施方式中,形成金屬網格框架及形成這些金屬氧化物電極包括以下操作。形成金屬層於第一介電層上。圖案化金屬層以形成金屬網格框架。形成金屬氧化物導電層於金屬網格框架上。圖案化金屬氧化物導電層形成這些金屬氧化物電極。
在一些實施方式中,方法更包括:在形成金屬層於第一介電層上前,形成凹陷於第一介電層中,其中金屬網格框架部分嵌設於凹陷中。
在一些實施方式中,金屬氧化物導電層實質上保形地覆蓋金屬網格框架。
在一些實施方式中,形成金屬網格框架及形成這些金屬氧化物電極包括以下操作。形成凹陷於第一介電層中。形成金屬網格框架於凹陷中,其中金屬網格框架的第一上表面與第一介電層的第二上表面實質上共平面。形成金屬氧化物導電層於金屬網格框架上。圖案化金屬氧化物導電層以形成這些金屬氧化物電極於金屬網格框架的這些通孔上。
在一些實施方式中,形成金屬網格框架包括以下操作。形成第一凹陷於第一介電層中,使第一介電層具有複數個突起部分。形成金屬層實質上保形地覆蓋第一介電層。形成複數個第一光阻保形地覆蓋位在這些突起部分上的金屬層。蝕刻相鄰的這些第一光阻之間的金屬層,以形成第二凹陷於金屬層中。移除這些第一光阻。形成第二光阻於第二凹陷中。蝕刻相鄰的第二光阻之間的金屬層,以暴露出第一介電層的這些突起部分,且形成金屬網格框架。移除第二光阻。
在一些實施方式中,形成這些金屬氧化物電極包括以下操作。形成金屬氧化物導電層覆蓋金屬網格框架與第一介電層。形成複數個第三光阻覆蓋位在這些突起部分上的金屬氧化物導電層。蝕刻相鄰的這些第三光阻之間的金屬氧化物導電層,以暴露出金屬網格框架,且形成這些金屬氧化物電極於金屬網格框架的這些通孔中。
在附圖中,為了清楚起見,放大了層、膜、面板、區域等的厚度。在整個說明書中,相同的附圖標記表示相同的元件。應當理解,當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時,其可以直接在另一元件上或與另一元件連接,或者中間元件可以也存在。相反,當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時,不存在中間元件。如本文所使用的,「連接」可以指物理及/或電性連接。再者,「電性連接」或「耦合」係可為二元件間存在其它元件。
除非另有定義,本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是,諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義,並且將不被解釋為理想化的或過度正式的意義,除非本文中明確地這樣定義。
雖然下文中利用一系列的操作或步驟來說明在此揭露之方法,但是這些操作或步驟所示的順序不應被解釋為本揭示內容的限制。例如,某些操作或步驟可以按不同順序進行及/或與其它步驟同時進行。此外,並非必須執行所有繪示的操作、步驟及/或特徵才能實現本揭示內容的實施方式。此外,在此所述的每一個操作或步驟可以包含數個子步驟或動作。
本揭示內容提供一種感測元件,其是以介電潤濕(Electrowetting-on-dielectric,  EWOD)的原理對含有待測檢體的液滴進行感測,且亦提供一種感測元件的製造方法。以EWOD方式進行測試的感測元件便於操作,檢測流程簡單,具有高精準度及高效率。舉例來說,本揭示內容的感測元件可作為微流體感測元件,應用於例如核酸檢測技術領域。一般而言,在以感測元件檢測檢體的過程中,感測元件通常會接觸包含待測檢體的液滴。當感測元件的膜層存在缺陷,液滴可能滲入膜層而造成感測元件內部組件失效,例如液滴可能在感測過程中被電解,離子會穿過膜層(例如介電層)成膜時的缺陷,進而與感測元件中的驅動電極(例如ITO電極)發生氧化還原反應,造成電極發生電腐蝕而失效。此外,電極電腐蝕亦可能造成其週邊的介電層剝離,而對感測元件的結構有不利影響。在本揭示內容中,感測元件的下電極(即驅動電極)包括不同材料的兩種導電結構:金屬網格框架及金屬氧化物電極,從而克服上述問題。接下來,請參照圖式及以下敘述,進一步說明本揭示內容的電極結構設計及功效。
第1圖是根據本揭示內容各種實施方式的以感測元件100感測液滴140的剖面示意圖。第2圖是根據本揭示內容各種實施方式的下電極LE的俯視示意圖。如第1圖所示,感測元件100包括感測元件下板110、感測元件上板120及電壓源130。感測元件下板110包括基板112、薄膜電晶體T、第一介電層IL1、導電柱114、下電極LE、第二介電層IL2及第一疏水層HB1。薄膜電晶體基板TS包括基板112及薄膜電晶體T。薄膜電晶體T設置於基板112上,包括設置於基板112上的閘極G、覆蓋閘極G的閘極介電層GI、位於閘極介電層GI上的主動層A及位於主動層A兩側的源極S及汲極D。源極S及汲極D例如為鈦/鋁/鈦的疊層。第一介電層IL1設置於薄膜電晶體T上。下電極LE設置於第一介電層IL1上且電性連接薄膜電晶體T,舉例來說,藉由位於第一介電層IL1內的導電柱114將下電極LE與薄膜電晶體T的汲極D電性連接。薄膜電晶體T用於控制下電極LE的開關,利用介電濕潤原理來驅動液滴140,以使液滴140進行移動、滾動、結合、分離等動作,再量測液滴140的電化學特性。由於可藉由上述具有半導體尺度的感測元件來對含待測物的液滴140進行運輸、試劑混合、分離和分散操作,故可以大幅減少試劑的用量與人工操作成本,同時提高檢驗的效能。液滴140例如為包含帶電粒子或離子的液滴。下電極LE又可稱為驅動電極。第二介電層IL2覆蓋下電極LE。第一疏水層HB1設置於第二介電層IL2上。如第2圖所示,下電極LE包括具有複數個通孔TH(以虛線示意通孔TH位置)的金屬網格框架MF及複數個金屬氧化物電極MO,金屬氧化物電極MO分別設置於金屬網格框架MF的通孔TH中或通孔TH上,且與金屬網格框架MF電性連接。後續將以第3E圖、第4F圖、第5C圖及第6G圖的剖面示意圖更清楚地描述下電極LE的各種態樣。
請繼續參照第1圖,感測元件上板120包括依序由下而上設置的第二疏水層HB2、第三介電層IL3、上電極UE及蓋板CP。感測元件上板120與感測元件下板110間隔開來,詳言之,第二疏水層HB2與第一疏水層HB1間隔開來,兩者彼此不接觸。在一些實施方式中,第一疏水層HB1及第二疏水層HB2的材料各自獨立包括聚四氟乙烯或全氟環狀聚合物(Cyclized perfluoro polymer, CYTOP )。電壓源130連接至感測元件上板120的上電極UE與感測元件下板110的下電極LE。
為簡化說明,在第1圖僅繪出一個薄膜電晶體T,然而,本揭示內容的感測元件100亦可包括複數個薄膜電晶體T及複數個相對應的下電極LE。感測元件100可為一種主動矩陣介電濕潤(Active Matrix Electrowetting-on-dielectric, AM-EWOD)裝置,其可具有數千、數十萬甚至數百萬個電極,由薄膜電晶體切換且液滴運動可程式化,使AM-EWOD裝置可控制多個液滴及執行同時分析程序。換言之,AM-EWOD裝置為一種數位微流體裝置(Digital microfluidic device),以電極推動、分裂及連接液滴,有利於執行大量化學或生物檢測。
如第2圖所示,在下電極LE中,金屬氧化物電極MO在俯視下彼此間隔開來。詳言之,相鄰的金屬氧化物電極MO彼此不實體接觸,但藉由金屬網格框架MF相互電性連接。在一些實施方式中,在俯視下,各金屬氧化物電極MO的每個邊緣被金屬網格框架MF環繞。在一些實施方式中,金屬氧化物電極MO包括透明導電氧化物(Transparent conductive oxide, TCO),例如氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎘錫 (CTO)、氧化鋁鋅(AZO)或其組合。在一些實施方式中,金屬氧化物電極MO可藉由以下製程形成:化學氣相沉積(Chemical vapor deposition, CVD)、金屬有機化學氣相沉積(Metal organic chemical vapor deposition, MOCVD)或物理氣相沉積(Physical vapor deposition, PVD)。在一些實施方式中,金屬網格框架MF包括鉬、鈦、鋁或其組合。金屬網格框架MF的活性比金屬氧化物電極MO低,不易發生電腐蝕。金屬網格框架MF是由單層金屬層所組成或是多層金屬層所組成。單層金屬層例如為鉬層或鈦層。多層金屬層例如為由下往上堆疊的鉬/鈦、鈦/鉬或鉬/鋁/鉬。在一些實施方式中,第一介電層IL1、第二介電層IL2及第三介電層IL3的材料各自獨立包括氮化矽、氧化矽、氮氧化矽、碳化矽、碳氧化矽或其組合。在第2圖中,通孔TH的形狀及數量僅為示意,通孔TH可以設計為任意形狀,例如正方形、長方形、菱形、三角形等,且通孔TH的數量可依設計需求任意調整。金屬氧化物電極MO的形狀及數量僅為示意,電極可以設計為任意形狀,例如正方形、長方形、菱形、三角形等,且金屬氧化物電極MO的數量可依設計需求任意調整。
值得注意的是,本揭示內容的下電極LE包括不同材料的兩種導電結構:金屬網格框架MF及金屬氧化物電極MO,若金屬氧化物電極MO中的一者因待測液體滲透第一疏水層HB1及第二介電層IL2的缺陷而發生電腐蝕,其他的金屬氧化物電極MO仍能夠藉由具有能夠抗電腐蝕的金屬網格框架MF相互電性連接,從而使下電極LE具有良好的電性表現。假設下電極LE是由單一材料金屬氧化物所組成,當一部分的金屬氧化物發生電腐蝕時,整塊電極會漸漸被電腐蝕而失效。然而,本揭示內容的下電極LE中的金屬氧化物電極MO彼此間隔開來,因此,若金屬氧化物電極MO中的一者發生電腐蝕,其他金屬氧化物電極MO並不會受到影響,下電極LE仍能夠具有良好的電性表現,整塊下電極LE不會失效。
在一些實施方式中,金屬網格框架MF的這些通孔TH的總面積占下電極LE的面積的60%以上,例如60%至90%。在一些實施方式中,通孔TH的總面積占下電極LE的面積的60、65、70、75、80、85或90%。這些通孔TH可使下電極LE保有良好的透光度,故仍能以例如感光耦合元件(Charge-coupled device, CCD)偵測液滴140的影像,以確認液滴140的位置。
本揭示內容提供了一種製作感測元件100的方法,請參照第1圖及第2圖,此方法包括以下操作。(1)形成感測元件下板110,包括:(1-a)接收薄膜電晶體基板TS,其中薄膜電晶體基板TS包括基板112及設置於基板112上的薄膜電晶體T。(1-b)形成第一介電層IL1覆蓋薄膜電晶體T。(1-c)形成導電柱114於第一介電層IL1中且電性連接薄膜電晶體T的汲極D。(1-d) 如第1圖及第2圖所示,形成金屬網格框架MF於第一介電層IL1上且電性連接導電柱114,如第2圖所示,金屬網格框架MF具有複數個通孔TH。(1-e)如第2圖所示,形成複數個金屬氧化物電極MO分別設置於金屬網格框架MF的這些通孔TH中或這些通孔TH上且與金屬網格框架MF電性連接,以形成下電極LE。(1-f)如第1圖所示,形成第二介電層IL2覆蓋金屬網格框架MF與金屬氧化物電極MO。例如可藉由CVD形成第二介電層IL2。(1-g)形成第一疏水層HB1於第二介電層IL2上。(2)設置感測元件上板120於感測元件下板110上方,第二疏水層HB2與第一疏水層HB1間隔開來。 (3)將電壓源130連接至上電極UE與下電極LE。
後續將在第3A圖至第3E圖、第4A圖至第4F圖、第5A圖至第5C圖及第6A圖至第6G圖中更清楚地描述操作(1-d)及操作(1-e)的各種實施方式,亦即形成金屬網格框架MF與金屬氧化物電極MO的各種實施方式。第3A圖至第3E圖、第4A圖至第4F圖、第5A圖至第5C圖及第6A圖至第6G圖分別是根據本揭示內容各種實施方式在形成感測元件下板110過程中的局部剖面示意圖。第3E圖、第4F圖、第5C圖及第6G圖可對應第1圖中虛線標示的區塊,第3E圖繪示金屬網格框架位於第一介電層上;第4F圖及第6G圖繪示金屬網格框架部分嵌設於第一介電層中;第5C圖繪示金屬網格框架完全嵌設於第一介電層中。第2圖的下電極LE沿線A-A’各種實施態樣的剖面圖請參第3E圖的下電極LE1、第4F圖的下電極LE2、第5C圖的下電極LE3及第6G圖的下電極LE4。接下來,請分別參照以下實施例1、2、3及4,進一步說明下電極的形成流程。
〈實施例1〉
如第3A圖,形成金屬層ML1在第一介電層IL1上,形成圖案化光阻層310在金屬層ML1上。如第3B圖,藉由第3A圖所示的圖案化光阻層310圖案化金屬層ML1,並移除圖案化光阻層310,形成具有多個通孔TH1的金屬網格框架MF1。在實施例1中,第一介電層IL1並未經過蝕刻,具有實質上平坦的上表面,而金屬網格框架MF1並未嵌設於第一介電層IL1中。
如第3C圖,形成金屬氧化物導電層MOL1於金屬網格框架MF1及第一介電層IL1上,且形成圖案化光阻層320於位於通孔TH1中的金屬氧化物導電層MOL1上。金屬氧化物導電層MOL1直接接觸金屬網格框架MF1。在一些實施方式中,金屬氧化物導電層MOL1實質上保形地覆蓋金屬網格框架MF1及第一介電層IL1,但本揭示內容並不限於此。
如第3D圖,藉由第3C圖所示的圖案化光阻層320圖案化金屬氧化物導電層MOL1,並移除圖案化光阻層320,形成複數個金屬氧化物電極MO1在通孔TH1中及金屬網格框架MF1上。在一些實施方式中,金屬氧化物電極MO1的俯視圖請參照第2圖的金屬氧化物電極MO。在一些實施方式中,各金屬氧化物電極MO1實質上保形地覆蓋金屬網格框架MF1的第一上表面S1及通孔側壁SW1,以及第一介電層IL1的第二上表面S2。在一些實施方式中,各金屬氧化物電極MO1直接接觸金屬網格框架MF1及第一介電層IL1。
如第3E圖,形成第二介電層IL2覆蓋金屬網格框架MF1與金屬氧化物電極MO1,換言之,形成第二介電層IL2覆蓋下電極LE1。形成第一疏水層HB1於第二介電層IL2上。在一些實施方式中,第二介電層IL2包括如第3E圖所示的介電層330及介電層340,介電層340設置在介電層330及第一疏水層HB1之間。形成第二介電層IL2包括形成介電層330覆蓋下電極LE1及形成介電層340覆蓋介電層330。由於第二介電層IL2為兩段式成膜,故能夠減少第二介電層IL2的成膜缺陷,避免待測液體滲透第一疏水層HB1及第二介電層IL2腐蝕下電極LE1。在另一些實施方式中,第二介電層IL2僅包括介電層330,省略介電層340,故第一疏水層HB1直接接觸介電層330。在一些實施方式中,介電層330及介電層340實質上保形地覆蓋下電極LE1(未繪示)。
〈實施例2〉
如第4A圖,形成圖案化光阻層410在第一介電層IL1上。如第4B圖,藉由第4A圖所示的圖案化光阻層410,形成凹陷R1於第一介電層IL1中,並移除圖案化光阻層410。此凹陷R1是用於容納後續將形成的金屬網格框架MF2,由前述第2圖可知,第4B圖所示的凹陷R1是連通的。在其他實施方式中,第4B圖所示的凹陷R1不連通(未示出)。
如第4C圖,形成金屬層ML2於具有凹陷R1的第一介電層IL1上,形成複數個圖案化光阻層420於位於凹陷R1中的金屬層ML2上。在一些實施方式中,金屬層ML2實質上保形地覆蓋第一介電層IL1。
如第4D圖,藉由第4C圖所示的圖案化光阻層420圖案化金屬層ML2,形成部分嵌設於凹陷R1中的金屬網格框架MF2,金屬網格框架MF2具有複數個通孔TH2。形成金屬氧化物導電層MOL2於金屬網格框架MF2上及通孔TH2中。形成複數個圖案化光阻層430在位於金屬網格框架MF2的通孔TH2中的金屬氧化物導電層MOL2上。在一些實施方式中,金屬氧化物導電層MOL2實質上保形地覆蓋金屬網格框架MF2及第一介電層IL1,但本揭示內容並不限於此。
如第4E圖,藉由第4D圖所示的圖案化光阻層430圖案化金屬氧化物導電層MOL2。移除圖案化光阻層430,形成複數個金屬氧化物電極MO2在通孔TH2中及金屬網格框架MF2上。在一些實施方式中,金屬氧化物電極MO2的俯視圖請參照第2圖的金屬氧化物電極MO。在一些實施方式中,各金屬氧化物電極MO2實質上保形地覆蓋金屬網格框架MF2的第一上表面S3及通孔側壁SW2,以及第一介電層IL1的第二上表面S4。在一些實施方式中,各金屬氧化物電極MO2直接接觸金屬網格框架MF2及第一介電層IL1。
如第4F圖,形成第二介電層IL2覆蓋金屬網格框架MF2與金屬氧化物電極MO2,換言之,形成第二介電層IL2覆蓋下電極LE2,形成第一疏水層HB1於第二介電層IL2上。在一些實施方式中,第二介電層IL2包括如第4F圖所示的介電層440及介電層450,介電層450設置在介電層440及第一疏水層HB1之間。介電層440及介電層450的實施方式和優點可參照實施例1的介電層330及介電層340,在此不再贅述。由於金屬網格框架MF2部分嵌設於第一介電層IL1中,可進一步提升下電極LE2的上表面的平坦度,從而提升後續覆蓋下電極LE2的第二介電層IL2的平坦度,藉此,感測元件下板110的上表面可具有良好的平坦性。
〈實施例3〉
如第5A圖,圖案化第一介電層IL1,形成凹陷R2於第一介電層IL1中,形成金屬網格框架MF3於凹陷R2中。參照第2圖及第5A圖可知,第5A圖所示的凹陷R2是連通的,如第5A圖,第一介電層IL1填滿金屬網格框架MF3的複數個通孔TH3。在其他實施方式中,第5A圖所示的凹陷R2不連通(未示出)。在一些實施方式中,金屬網格框架MF3嵌設於第一介電層IL1中,金屬網格框架MF3的第一上表面S5與第一介電層IL1的第二上表面S6實質上共平面。換言之,金屬網格框架MF3完全嵌設於第一介電層IL1中。在其他實施方式中,金屬網格框架MF3的第一上表面S5低於第一介電層IL1的第二上表面S6(未繪示)。
如第5B圖,形成金屬氧化物導電層MOL3於金屬網格框架MF3上,形成複數個圖案化光阻層510於金屬氧化物導電層MOL3上,且位於通孔TH3的上方。在一些實施方式中,圖案化光阻層510的寬度比通孔TH3的寬度大。
如第5C圖,藉由第5B圖所示的圖案化光阻層510圖案化金屬氧化物導電層MOL3,形成複數個金屬氧化物電極MO3於金屬網格框架MF3上及通孔TH3上。移除圖案化光阻層510。形成第二介電層IL2覆蓋金屬網格框架MF3與金屬氧化物電極MO3,換言之,形成第二介電層IL2覆蓋下電極LE3。形成第一疏水層HB1於第二介電層IL2上。在一些實施方式中,第二介電層IL2包括如第5C圖所示的介電層520及介電層530,介電層530設置在介電層520及第一疏水層HB1之間。介電層520及介電層530的實施方式和優點可參照實施例1的介電層330及介電層340,在此不再贅述。如第5C圖,金屬氧化物電極MO3分別設置於金屬網格框架MF3的通孔TH3上。在一些實施方式中,金屬氧化物電極MO3的寬度比通孔TH3的寬度大。在一些實施方式中,金屬氧化物電極MO3的下表面S7與金屬網格框架MF3的第一上表面S5實質上共平面,金屬氧化物電極MO3的下表面S7與第一介電層IL1的第二上表面S6實質上共平面。金屬氧化物電極MO3的下表面S7直接接觸金屬網格框架MF3的第一上表面S5。由於金屬網格框架MF3完全嵌設於第一介電層IL1中,可進一步提升下電極LE3的上表面的平坦度,從而提升後續覆蓋下電極LE3的第二介電層IL2的平坦度,藉此,感測元件下板110的上表面可具有良好的平坦性。
〈實施例4〉
如第6A圖,圖案化第一介電層IL1,形成第一凹陷R3於第一介電層IL1中,使第一介電層IL1具有複數個突起部分P,形成金屬層ML4實質上保形地覆蓋第一介電層IL1。在一些實施方式中,第一凹陷R3是用於容納後續將形成的金屬網格框架MF4,由前述第2圖可知,第6A圖所示的第一凹陷R3是連通的。在其他實施方式中,第6A圖所示的第一凹陷R3不連通(未示出)。
如第6B圖,形成複數個第一光阻610保形地覆蓋位在突起部分P上的金屬層ML4。如第6C圖,蝕刻相鄰的第一光阻610之間的金屬層ML4,以形成第二凹陷R4於金屬層ML4中,移除第一光阻610。如第6D圖,形成第二光阻620於金屬層ML4的第二凹陷R4中。如第6E圖,蝕刻相鄰的第二光阻620的部分之間的金屬層ML4,以暴露出第一介電層IL1的突起部分P的上表面及側壁,形成具有複數個通孔TH4的金屬網格框架MF4。在其他實施方式中,突起部分P的上表面及所有側壁皆暴露出來(未示出)。
如第6F圖,移除第6E圖的第二光阻620,形成金屬氧化物導電層MOL4覆蓋金屬網格框架MF4與第一介電層IL1,形成複數個第三光阻630於位在突起部分P上的金屬氧化物導電層MOL4上及通孔TH4的上方。在一些實施方式中,第三光阻630的寬度實質上與通孔TH4的寬度相同。
如第6G圖,藉由第6F圖的第三光阻630,蝕刻相鄰的第三光阻630之間的金屬氧化物導電層MOL4,以暴露出金屬網格框架MF4。形成複數個金屬氧化物電極MO4於金屬網格框架MF4的通孔TH4中。形成第二介電層IL2覆蓋金屬網格框架MF4與金屬氧化物電極MO4,換言之,形成第二介電層IL2覆蓋下電極LE4。形成第一疏水層HB1於第二介電層IL2上。在一些實施方式中,第二介電層IL2包括如第6G圖所示的介電層640及介電層650,介電層650設置在介電層640及第一疏水層HB1之間。介電層640及介電層650的實施方式和優點可參照實施例1的介電層330及介電層340,在此不再贅述。
如第6G圖,金屬網格框架MF4部分嵌設於第一介電層IL1中,這些金屬氧化物電極MO4分別設置於金屬網格框架MF4的這些通孔TH4中,第一介電層IL1具有複數個突起部分P位於通孔TH4中,各金屬氧化物電極MO4覆蓋各突起部分P的側壁SW3的一部份及上表面S8。在其他實施方式中,若在第6E圖所示的操作中,突起部分P所有側壁皆暴露出來,則後續形成的金屬氧化物電極MO4會覆蓋突起部分P的所有側壁SW3及上表面S8(未示出)。由於金屬網格框架MF4部分嵌設於第一介電層IL1中,可進一步提升下電極LE4的上表面的平坦度,從而提升後續覆蓋下電極LE4的第二介電層IL2的平坦度,藉此,感測元件下板110的上表面可具有良好的平坦性。在其他實施方式中,金屬氧化物電極MO4可進一步被平坦化,使其上表面與金屬網格框架MF4的上表面實質上共平面(未示出),進一步提升感測元件下板110的上表面的平坦性。
本揭示內容提供了一種感測元件及其製作方法。感測元件的下電極(即驅動電極)包括不同材料的兩種導電結構:具有複數個通孔的金屬網格框架及複數個金屬氧化物電極,金屬氧化物電極分別設置於金屬網格框架的通孔中或通孔上。若金屬氧化物電極中的一者發生電腐蝕,其他金屬氧化物電極仍能夠藉由金屬網格框架相互電性連接,從而使下電極仍能夠具有良好的電性表現。由於金屬氧化物電極彼此間隔開來,可避免發生電腐蝕的金屬氧化物電極影響其他電極造成整塊下電極失效。
儘管已經參考某些實施方式相當詳細地描述了本揭示內容,但是亦可能有其他實施方式。因此,所附申請專利範圍的精神和範圍不應限於此處包含的實施方式的描述。
對於所屬技術領域人員來說,顯而易見的是,在不脫離本揭示內容的範圍或精神的情況下,可以對本揭示內容的結構進行各種修改和變化。鑑於前述內容,本揭示內容意圖涵蓋落入所附權利要求範圍內的本揭示內容的修改和變化。
100:感測元件 110:感測元件下板 112:基板 114:導電柱 120:感測元件上板 130:電壓源 140:液滴 310、320、410、420、430、510:圖案化光阻層 330、340、440、450、520、530、640、650:介電層 610:第一光阻 620:第二光阻 630:第三光阻 A:主動層 A-A’:線 D :汲極 CP:蓋板 G:閘極 GI:閘極介電層 HB1:第一疏水層 HB2:第二疏水層 IL1:第一介電層 IL2:第二介電層 IL3:第三介電層 LE、LE1、LE2、LE3、LE4:下電極 ML1、ML2、ML4:金屬層 MF、MF1、MF2、MF3、MF4:金屬網格框架 MO、MO1、MO2、MO3、MO4:金屬氧化物電極 MOL1、MOL2、MOL3、MOL4:金屬氧化物導電層 R1、R2:凹陷 R3:第一凹陷 R4:第二凹陷 S:源極 S1、S3、S5:第一上表面 S2、S4、S6:第二上表面 S7:下表面 S8:上表面 SW1、SW2:通孔側壁 SW3:側壁 T:薄膜電晶體 TH、TH1、TH2、TH3、TH4:通孔 TS:薄膜電晶體基板 UE:上電極
參照以下附加圖式,可以藉由閱讀以下實施方式的詳細描述更充分理解本揭示內容: 第1圖是根據本揭示內容各種實施方式的以感測元件感測液滴的剖面示意圖。 第2圖是根據本揭示內容各種實施方式的下電極的俯視示意圖。 第3A圖至第3E圖、第4A圖至第4F圖、第5A圖至第5C圖及第6A圖至第6G圖分別是根據本揭示內容各種實施方式在形成感測元件下板過程中的局部剖面示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
A-A’:線
LE:下電極
MF:金屬網格框架
MO:金屬氧化物電極
TH:通孔

Claims (20)

  1. 一種感測元件,包括: 一薄膜電晶體; 一第一介電層,設置於該薄膜電晶體上; 一下電極,設置於該第一介電層上且電性連接該薄膜電晶體,其中該下電極包括: 一金屬網格框架,具有複數個通孔;以及 複數個金屬氧化物電極,分別設置於該金屬網格框架的該些通孔中或該些通孔上,且與該金屬網格框架電性連接; 一第二介電層,覆蓋該下電極; 一第一疏水層,設置於該第二介電層上; 一第二疏水層,設置於該第一疏水層上方,與該第一疏水層間隔開來; 一上電極,設置於該第二疏水層上;以及 一電壓源,連接至該上電極與該下電極。
  2. 如請求項1所述的感測元件,其中該些金屬氧化物電極在俯視下彼此間隔開來。
  3. 如請求項1所述的感測元件,其中在俯視下,各該金屬氧化物電極的每個邊緣被該金屬網格框架環繞。
  4. 如請求項1所述的感測元件,其中在俯視下,該些通孔的一總面積占該下電極的一面積的60%至90%。
  5. 如請求項1所述的感測元件,更包括一第三介電層設置在該第二介電層及該第一疏水層之間。
  6. 如請求項1所述的感測元件,其中各該金屬氧化物電極實質上保形地覆蓋該金屬網格框架的一第一上表面及一通孔側壁,以及該第一介電層的一第二上表面。
  7. 如請求項6所述的感測元件,其中該金屬網格框架部分嵌設於該第一介電層中。
  8. 如請求項1所述的感測元件,其中該金屬網格框架嵌設於該第一介電層中,該金屬網格框架的一第一上表面與該第一介電層的一第二上表面實質上共平面。
  9. 如請求項8所述的感測元件,其中該些金屬氧化物電極分別設置於該金屬網格框架的該些通孔上,該些金屬氧化物電極的複數個下表面與該金屬網格框架的該第一上表面實質上共平面。
  10. 如請求項1所述的感測元件,其中該金屬網格框架部分嵌設於該第一介電層中,該些金屬氧化物電極分別設置於該金屬網格框架的該些通孔中,該第一介電層具有複數個突起部分位於該些通孔中,各該金屬氧化物電極覆蓋各該突起部分的一側壁及一上表面。
  11. 如請求項1所述的感測元件,其中該些金屬氧化物電極包括氧化銦錫、氧化銦鋅、氧化鎘錫、氧化鋁鋅或其組合。
  12. 如請求項1至請求項11任一項所述的感測元件,其中該金屬網格框架包括鉬、鈦、鋁或其組合。
  13. 一種製作感測元件的方法,包括: 形成一感測元件下板; 接收一薄膜電晶體基板,其中該薄膜電晶體基板包括一基板及一薄膜電晶體,該薄膜電晶體設置於該基板上; 形成一第一介電層覆蓋該薄膜電晶體; 形成一導電柱於該第一介電層中且電性連接該薄膜電晶體; 形成一金屬網格框架於該第一介電層上且電性連接該導電柱,其中該金屬網格框架具有複數個通孔; 形成複數個金屬氧化物電極分別設置於該金屬網格框架的該些通孔中或該些通孔上且與該金屬網格框架電性連接; 形成一第二介電層覆蓋該金屬網格框架與該些金屬氧化物電極;以及 形成一第一疏水層於該第二介電層上; 設置一感測元件上板於該感測元件下板上方,其中該感測元件上板包括一第二疏水層及一上電極,該上電極設置於該第二疏水層上,該第二疏水層與該第一疏水層間隔開來;以及 將一電壓源連接至該上電極與該下電極。
  14. 如請求項13所述的方法,更包括:在形成該第一疏水層於該第二介電層上前,形成一第三介電層在該第二介電層上。
  15. 如請求項13所述的方法,其中形成該金屬網格框架及形成該些金屬氧化物電極包括: 形成一金屬層於該第一介電層上; 圖案化該金屬層以形成該金屬網格框架; 形成一金屬氧化物導電層於該金屬網格框架上;以及 圖案化該金屬氧化物導電層形成該些金屬氧化物電極。
  16. 如請求項15所述的方法,更包括:在形成該金屬層於該第一介電層上前,形成一凹陷於該第一介電層中,其中該金屬網格框架部分嵌設於該凹陷中。
  17. 如請求項15或請求項16所述的方法,其中該金屬氧化物導電層實質上保形地覆蓋該金屬網格框架。
  18. 如請求項13所述的方法,其中形成該金屬網格框架及形成該些金屬氧化物電極包括: 形成一凹陷於該第一介電層中; 形成該金屬網格框架於該凹陷中,其中該金屬網格框架的一第一上表面與該第一介電層的一第二上表面實質上共平面; 形成一金屬氧化物導電層於該金屬網格框架上;以及 圖案化該金屬氧化物導電層以形成該些金屬氧化物電極於該金屬網格框架的該些通孔上。
  19. 如請求項13所述的方法,其中形成該金屬網格框架包括: 形成一第一凹陷於該第一介電層中,使該第一介電層具有複數個突起部分; 形成一金屬層實質上保形地覆蓋該第一介電層; 形成複數個第一光阻保形地覆蓋位在該些突起部分上的該金屬層; 蝕刻相鄰的該些第一光阻之間的該金屬層,以形成一第二凹陷於該金屬層中; 移除該些第一光阻; 形成一第二光阻於該第二凹陷中; 蝕刻相鄰的該第二光阻之間的該金屬層,以暴露出該第一介電層的該些突起部分,且形成該金屬網格框架;以及 移除該第二光阻。
  20. 如請求項19所述的方法,其中形成該些金屬氧化物電極包括: 形成一金屬氧化物導電層覆蓋該金屬網格框架與該第一介電層; 形成複數個第三光阻覆蓋位在該些突起部分上的該金屬氧化物導電層;以及 蝕刻相鄰的該些第三光阻之間的該金屬氧化物導電層,以暴露出該金屬網格框架,且形成該些金屬氧化物電極於該金屬網格框架的該些通孔中。
TW111127637A 2022-07-22 2022-07-22 感測元件及其製作方法 TWI804398B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111127637A TWI804398B (zh) 2022-07-22 2022-07-22 感測元件及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111127637A TWI804398B (zh) 2022-07-22 2022-07-22 感測元件及其製作方法

Publications (2)

Publication Number Publication Date
TWI804398B true TWI804398B (zh) 2023-06-01
TW202405423A TW202405423A (zh) 2024-02-01

Family

ID=87803421

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111127637A TWI804398B (zh) 2022-07-22 2022-07-22 感測元件及其製作方法

Country Status (1)

Country Link
TW (1) TWI804398B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140166484A1 (en) * 2012-12-17 2014-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and Methods for an Integrated Bio-Entity Manipulation and Processing Semiconductor Device
US20180188230A1 (en) * 2015-04-03 2018-07-05 Abbott Laboratories Devices and methods for sample analysis
CN109414663A (zh) * 2016-06-29 2019-03-01 数字生物系统公司 在数字微流体装置中创建高分辨率温度谱线
US20190126279A1 (en) * 2017-10-31 2019-05-02 National Technology & Engineering Solutions of Sandia LLC Digital microfluidic systems and methods for droplet manipulation
TW202135910A (zh) * 2020-01-27 2021-10-01 英商核酸有限公司 在高溫下藉由電溼潤致動對液滴除氣的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140166484A1 (en) * 2012-12-17 2014-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and Methods for an Integrated Bio-Entity Manipulation and Processing Semiconductor Device
US20180188230A1 (en) * 2015-04-03 2018-07-05 Abbott Laboratories Devices and methods for sample analysis
CN109414663A (zh) * 2016-06-29 2019-03-01 数字生物系统公司 在数字微流体装置中创建高分辨率温度谱线
US20190126279A1 (en) * 2017-10-31 2019-05-02 National Technology & Engineering Solutions of Sandia LLC Digital microfluidic systems and methods for droplet manipulation
TW202135910A (zh) * 2020-01-27 2021-10-01 英商核酸有限公司 在高溫下藉由電溼潤致動對液滴除氣的方法

Also Published As

Publication number Publication date
TW202405423A (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
US20100149473A1 (en) Pixel array and manufacturing method thereof
JP5847061B2 (ja) アレイ基板及びその製造方法
US6642972B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof with insulating stack made from TFT layers between crossed conductors
US9810953B2 (en) LCD panel and method for manufacturing the same
CN102315254B (zh) 薄膜晶体管基板和采用该薄膜晶体管基板的液晶显示设备
EP2458577A1 (en) Method for manufacturing thin film transistor substrate
TW200809358A (en) Panel substrate, display apparatus and manufacturing method thereof
FR2849960A1 (fr) Dispositif electroluminescent organique et son procede de fabrication
KR20080001105A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
CN101762923A (zh) 电泳显示设备及其制造方法
WO2019134388A1 (en) Digital microfluidic device, microfluidic apparatus, lab-on-a-chip device, digital microfluidic method, and method of fabricating digital microfluidic device
US7928440B2 (en) Display substrate, method for manufacturing the display substrate and display apparatus having the display substrate
JP2001144298A (ja) 薄膜トランジスタ基板およびその製造方法
CN101566769A (zh) 液晶显示装置
US20110233547A1 (en) Display apparatus and method of manufacturing the same
JP2007005585A (ja) 電気光学表示装置およびその製造方法
JPS62265756A (ja) 薄膜トランジスタマトリクス
CN1763617A (zh) 金属线及制造方法、基板及制造方法和显示装置
US11691147B2 (en) Digital microfluidic chip and digital microfluidic system
TWI804398B (zh) 感測元件及其製作方法
CN110690171A (zh) 阵列基板的制作方法、阵列基板及显示面板
US10025129B2 (en) Array substrates and touch panels
CN112071891B (zh) 显示面板、显示面板制作方法及显示设备
US20090242883A1 (en) Thin film transistor, active array substrate and method for manufacturing the same
US20180247959A1 (en) Array substrate and manufacturing method thereof, and display device