TWI799216B - 測試半導體晶粒之方法及測試結構 - Google Patents

測試半導體晶粒之方法及測試結構 Download PDF

Info

Publication number
TWI799216B
TWI799216B TW111112047A TW111112047A TWI799216B TW I799216 B TWI799216 B TW I799216B TW 111112047 A TW111112047 A TW 111112047A TW 111112047 A TW111112047 A TW 111112047A TW I799216 B TWI799216 B TW I799216B
Authority
TW
Taiwan
Prior art keywords
connector
socket
semiconductor die
board
load board
Prior art date
Application number
TW111112047A
Other languages
English (en)
Other versions
TW202326163A (zh
Inventor
鄭哲宇
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI799216B publication Critical patent/TWI799216B/zh
Publication of TW202326163A publication Critical patent/TW202326163A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一種測試半導體晶粒之方法包括提供測試結構於測試板上，其中測試結構包括負載板、第一插座及第二插座。負載板包括第一連接器與第二連接器。第一插座電性連接負載板的第一連接器與第二連接器。第二插座電性隔離負載板的第一連接器且電性連接負載板的第二連接器。分別設置第一半導體晶粒與第二半導體晶粒於第一插座與第二插座上。使用測試板通過第二連接器向第一半導體晶粒與第二半導體晶粒同時施加測試信號。使用測試板通過第一連接器讀取第一半導體晶粒的第一信號。根據第一信號確定第一半導體晶粒是否受到第二半導體晶粒的干擾。

Description

測試半導體晶粒之方法及測試結構
本揭露是有關於一種測試半導體晶粒之方法及一種測試結構。
半導體工業中的技術發展已經在尺寸上變得更小，同時具有更大的功能與更大量的積體電路。由於半導體晶粒的微型化，執行不同功能的各種類型與尺寸的半導體晶粒被積體並封裝到單個模組中。此外，為了積體各種類型的半導體晶粒，實施許多製造操作。
本揭露之一技術態樣為一種測試半導體晶粒之方法。
根據本揭露之一些實施方式，一種測試半導體晶粒之方法包括提供測試結構於測試板上，其中測試結構包括負載板、第一插座及第二插座。負載板包括第一連接器與第二連接器。第一插座電性連接負載板的第一連接器與第二連接器。第二插座電性隔離負載板的第一連接器且電性連接負載板的第二連接器。分別設置第一半導體晶粒與第二半導體晶粒於第一插座與第二插座上。使用測試板通過負載板的第二連接器向第一半導體晶粒與第二半導體晶粒同時施加測試信號。使用測試板通過第一連接器讀取第一半導體晶粒的第一信號。根據第一信號確定第一半導體晶粒是否受到第二半導體晶粒的干擾。
在一些實施方式中，測試結構更包括第三連接器。第三連接器電性連接第二插座但電性隔離第一插座。測試半導體晶粒之方法更包括在讀取第一信號後，使用測試板通過第三連接器讀取第二半導體晶粒的第二信號。根據第二信號確定第二半導體晶粒是否受到第一半導體晶粒的干擾。
在一些實施方式中，第二連接器從測試板到第一插座的路徑長度實質相同於第二連接器從測試板到第二插座的路徑長度。
在一些實施方式中，第一半導體晶粒與第二半導體晶粒是動態隨機存取記憶體晶粒。
在一些實施方式中，第一插座固定在負載板的頂面上。
在一些實施方式中，測試結構更包括插入於負載板的中介板，且第一插座與第二插座固定在中介板上。
本揭露之另一技術態樣為一種測試結構。
根據本揭露之一些實施方式，一種測試結構包括負載板、第一插座以及第二插座。負載板包括複數個共用連接器與複數個獨立連接器。第一插座與第二插座位於負載板上。共用連接器包括第一連接器、第二連接器及第三連接器，且第一連接器、第二連接器及第三連接器電性連接第一插座與第二插座。
在一些實施方式中，獨立連接器包括第一獨立連接器。第一獨立連接器電性連接第一插座但電性隔離第二插座。
在一些實施方式中，獨立連接器更包括第二獨立連接器。第二獨立連接器電性連接第二插座但電性隔離第一插座。
在一些實施方式中，共用連接器的第一連接器從負載板的表面到第一插座的路徑長度實質相同於共用連接器的第一連接器從負載板的表面到第二插座的路徑長度。
在一些實施方式中，第一插座固定在負載板的頂面上。
在一些實施方式中，共用連接器的第一連接器從負載板的底面延伸至負載板的頂面，其中負載板的頂面接觸第一插座與第二插座。
在一些實施方式中，測試結構更包括中介板。中介板插入於負載板，且第一插座與第二插座固定在中介板上。
在一些實施方式中，中介板包括第一連接器。中介板的第一連接器電性連接負載板的共用連接器的第一連接器。
在一些實施方式中，中介板包括第二連接器。中介板的第二連接器電性連接負載板的獨立連接器的其中一者，且中介板的第二連接器電性連接第一插座但電性隔離第二插座。
根據本揭露上述實施方式，由於第一半導體晶粒的第一信號可以通過第一連接器被讀取，因此可以確定第一半導體晶粒是否受到第二半導體晶粒的干擾。第一半導體晶粒與第二半導體晶粒之間的干擾（例如，電場的干擾）或相容性問題可以被偵測。
應當瞭解前面的一般說明和以下的詳細說明都僅是示例，並且旨在提供對本揭露的進一步解釋。
以下將以圖式揭露本揭露之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本揭露。也就是說，在本揭露部分實施方式中，這些實務上的細節是非必要的，因此不應用以限制本揭露。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。另外，為了便於讀者觀看，圖式中各元件的尺寸並非依實際比例繪示。
如本揭露所用，「大約(around)」、「約(about)」、「近似(approximately)」或「實質(substantially)」通常表示在給定值或範圍的20%以內、或10%以內，或5%以內。本揭露給出的數值是近似的，意味著如果沒有明確說明，可以推斷出術語「大約」、「約」、「近似」或「實質」。
此外，為方便描述可在本揭露之一些實施方式中使用空間上相對之術語，諸如「在……之下」、「在……下方」、「下面的」、「在……上方」、「上面的」及其類似物來描述如在諸圖中所描述之一個元件或特徵與另外之（諸等）元件或（諸等）特徵的關係。該等空間上相對之術語意欲除在圖式中所描述之方位外，涵蓋處於使用或操作中之元件之不同方位。元件可另外定位（經90度旋轉或在其它方位）且據此解釋本揭露之一些實施方式所用之該等空間上相對之描述詞。
參閱第1圖，第1圖繪示根據本揭露之一些實施方式之測試複數個半導體晶粒之示例性方法M1。方法M1包含整個測試製程的相關部分。應理解可以在第1圖所示的操作之前、期間及之後提供額外的操作，並且對於此方法M1的額外實施方式，下面描述的一些操作可以被替換或減少。操作/製程的順序是可以互換的。方法M1包含用於多個半導體晶粒（例如，第一半導體晶粒140與第二半導體晶粒150）的測試方法。
第2圖是根據本揭露之一些實施方式之用於測試複數個半導體晶粒的測試結構T1的示意圖。參考第1圖與第2圖，在方法M1的步驟S102，提供測試結構T1於測試板110上。測試結構T1包含負載板120、第一插座130a與第二插座130b。負載板120包含第一連接器與第二連接器。在一些實施方式中，第一連接器為獨立連接器，且第二連接器為共用連接器。第一連接器包含第一獨立連接器123與第二獨立連接器124。第二連接器包含驅動連接器122、第一I/O(input/output；輸入/輸出)連接器125與第二I/O連接器126。第一插座130a電性連接負載板120的第一獨立連接器123、驅動連接器122、第一I/O連接器125及第二I/O連接器126。第二插座130b電性隔離負載板120的第一獨立連接器123，且電性連接負載板120的第二獨立連接器124、驅動連接器122、第一I/O連接器125及第二I/O連接器126。在方法M1的步驟S104，第一半導體晶粒140與第二半導體晶粒150分別設置於第一插座130a與第二插座130b上。在方法M1的步驟S106，使用測試板110通過負載板120的第二連接器向第一半導體晶粒140與第二半導體晶粒150同時施加測試信號。在一些實施方式中，使用測試板110通過負載板120的驅動連接器122向第一半導體晶粒140與第二半導體晶粒150同時施加測試信號。在一些其他的實施方式中，使用測試板110通過負載板120的第一I/O連接器125向第一半導體晶粒140與第二半導體晶粒150同時施加測試信號。或者，使用測試板110通過負載板120的第二I/O連接器126向第一半導體晶粒140與第二半導體晶粒150同時施加測試信號。在方法M1的步驟S108，使用測試板110通過負載板120的第一連接器（例如，第一獨立連接器123）讀取第一半導體晶粒140的第一信號。在方法M1的步驟S110，根據第一信號確定第一半導體晶粒140是否受到第二半導體晶粒150的干擾。詳細來說，將第一信號與第一預定信號進行比較。第一預定信號可以是新的第一半導體晶粒，或是電性隔離第二半導體晶粒150的第一半導體晶粒140（例如，當第一半導體晶粒140設置於第一插座130a上且第二半導體晶粒150未設置於第二插座130b上時）的信號。若第一信號實質相同於第一預定信號，則第一半導體晶粒140可以不受到第二半導體晶粒150的干擾；若第一信號不同於第一預定信號，則第一半導體晶粒140可能會受到第二半導體晶粒150的干擾。如此一來，方法M1有利於偵測半導體晶粒（例如，第一半導體晶粒140）的信號（例如，第一信號）。第一半導體晶粒140與第二半導體晶粒150之間的干擾（例如，電場的干擾）或相容性問題可以被偵測。
再者，測試結構T1包含第三連接器（例如，第二獨立連接器124），第三連接器電性連接第二插座130b但電性隔離第一插座130a。在方法M1的步驟S112，在讀取第一信號之後，使用測試板110通過第三連接器（例如，第二獨立連接器124）讀取第二半導體晶粒150的第二信號。在步驟S114，根據第二信號確定第二半導體晶粒150是否受到第一半導體晶粒140的干擾。詳細來說，將第二信號與第二預定信號進行比較。第二預定信號可以是新的第二半導體晶粒，或是電性隔離第一半導體晶粒140的第二半導體晶粒150（例如，當第二半導體晶粒150設置於第二插座130b上且第一半導體晶粒140未設置於第一插座130a上時）的信號。若第二信號實質相同於第二預定信號，則第二半導體晶粒150可以不受到第一半導體晶粒140的干擾；若第一信號不同於第二預定信號，則第二半導體晶粒150可能會受到第一半導體晶粒140的干擾，並且可能存在干擾或相容性問題。
在一些實施方式中，在步驟S104之前，通過各個連接器向第一插座130a及/或第二插座130b施加複數個具有時間差的信號，以進行校準負載板120。由於每個連接器（例如，第一獨立連接器123、第二獨立連接器124、驅動連接器122、第一I/O連接器125及第二I/O連接器126）到第一插座130a（或第二插座130b)的路徑長度不相同，則信號可能不會同時到達第一插座130a（或第二插座130b)。因此，通過施加具有時間差的信號，以校準負載板120，使得第一信號與第二信號可以同時到達第一插座130a（或第二插座130b)。舉例來說，由於驅動連接器122的路徑長度不同於（例如，大於或小於）第一I/O連接器125的路徑長度，故使用測試板110通過驅動連接器122施加的信號可較早或遲於使用測試板110通過第一I/O連接器125施加的信號。
測試板110配置以提供測試信號（例如，輸入信號）。第一插座130a與第二插座130b固定於負載板120的頂面121上，其中第一插座130a與第二插座130b分隔。在一些實施方式中，第一插座130a與第二插座130b之間的距離D1在約10毫米至約100毫米的範圍內。在此範圍內的距離D1可以提供良好的效果，例如第一半導體晶粒140與第二半導體晶粒150（若存在）之間的干擾接近實際的封裝設計。若距離D1大於約100毫米，則第一半導體晶粒140與第二半導體晶粒150之間的干擾可能太晚被偵測到，並且與實際的封裝設計不匹配。在一些實施方式中，第一插座130a包含基底部分B1以及位於基底部分B1下方的接觸墊131-134。第一插座130a配置以保持待測試的第一半導體晶粒140並且互連第一半導體晶粒140與負載板120中的連接器（例如，第一獨立連接器123、驅動連接器122、第一I/O連接器125及第二I/O連接器126）。第二插座130b包含基底部分B2以及位於基底部分B2下方的接觸墊135-138。第二插座130b配置以保持待測試的第二半導體晶粒150並且互連第二半導體晶粒150與負載板120中的連接器（例如，第二獨立連接器124、驅動連接器122、第一I/O連接器125及第二I/O連接器126）。
在一些實施方式中，第一半導體晶粒140通過接觸墊131電性連接負載板120的第一獨立連接器123，第二半導體晶粒150通過接觸墊135電性連接負載板120的第二獨立連接器124。在一些實施方式中，第一半導體晶粒140電性連接接觸墊131-134，且第二半導體晶粒150電性連接接觸墊135-138。第一半導體晶粒140下方的接觸墊134通過驅動連接器122電性連接第二半導體晶粒150下方的接觸墊138，使得來自測試板110的信號可以通過驅動連接器122與插座（即，第一插座130a與第二插座130b）同時到達第一半導體晶粒140與第二半導體晶粒150。此外，第一半導體晶粒140下方的接觸墊132通過第一I/O連接器125電性連接第二半導體晶粒150下方的接觸墊137，使得來自測試板110的信號可以通過第一I/O連接器125與插座（即，第一插座130a與第二插座130b）同時到達第一半導體晶粒140與第二半導體晶粒150。類似地，第一半導體晶粒140下方的接觸墊133電性連接第二半導體晶粒150下方的接觸墊136，使得來自測試板110的信號可以通過第二I/O連接器126與插座（即，第一插座130a與第二插座130b）同時到達第一半導體晶粒140與第二半導體晶粒150。
在一些實施方式中，驅動連接器122、第一I/O連接器125及第二I/O連接器126是共用連接器。第一半導體晶粒140（或第一插座130a）通過前述的共用連接器電性連接第二半導體晶粒150（或第二插座130b）。在一些實施方式中，第一獨立連接器123電性連接第一半導體晶粒140（或第一插座130a）但電性隔離第二半導體晶粒150（或第二插座130b）。類似地，第二獨立連接器124電性連接第二半導體晶粒150（或第二插座130b）但電性隔離第一半導體晶粒140（或第一插座130a）。
在一些實施方式中，第一I/O連接器125從測試板110到第一插座130a的路徑長度實質相同於第一I/O連接器125從測試板110到第二插座130b的路徑長度。如此一來，第一半導體晶粒140與第二半導體晶粒150可以同時接收來自測試板110的信號。在一些實施方式中，第二I/O連接器126從測試板110到第一插座130a的路徑長度實質相同於第二I/O連接器126從測試板110到第二插座130b的路徑長度。在一些實施方式中，驅動連接器122從測試板110到第一插座130a的路徑長度實質相同於第二I/O連接器126從測試板110到第二插座130b的路徑長度。在一些實施方式中，每個連接器（例如，第一獨立連接器123、第二獨立連接器124、驅動連接器122、第一I/O連接器125與第二I/O連接器126）從負載板120的底面127延伸至負載板120的頂面121，其中負載板120的頂面121接觸第一插座130a與第二插座130b。
在一些實施方式中，第一I/O連接器125及/或第二I/O連接器126可以作為輸入連接器或輸出連接器。在一些實施方式中，第一獨立連接器123與第二獨立連接器124配置以將信號從第一半導體晶粒140與第二半導體晶粒150分別傳送到測試板110。
在一些實施方式中，接觸墊131-138、驅動連接器122、第一獨立連接器123、第二獨立連接器124、第一I/O連接器125及第二I/O連接器126包含鋁、銅、金，或其他合適的導電材料。負載板120可以通過使用金屬沉積製程與圖案化製程形成。
在一些實施方式中，第一半導體晶粒140與第二半導體晶粒150包含動態隨機存取記憶體(DRAM)晶粒、靜態隨機存取記憶體(SRAM)晶粒、混合記憶立方體(HMC)模組等。在一些實施方式中，第一半導體晶粒140與第二半導體晶粒150可以是DRAM晶粒。
在一些實施方式中，測試結構T1更包含第三半導體晶粒與第四半導體晶粒（未示出），或是更多的半導體晶粒。測試板110可以向半導體晶粒（第一半導體晶粒140、第二半導體晶粒150、第三半導體晶粒及第四半導體晶粒）同時施加測試信號。
第3圖繪示根據本揭露之一些實施方式之測試複數個半導體晶粒之方法M2的流程圖、第4圖是根據本揭露另一實施方式的測試結構T2的透視圖、第5圖繪示第4圖的測試結構T2的正面202的側視圖，以及第6圖繪示第4圖的測試結構T2的背面204的側視圖。為了清楚起見，測試板210與負載板220繪示於側視圖中，但在透視圖中省略。
參閱第3圖至第6圖，在方法M2的步驟S202，提供測試結構T2於測試板210上。測試結構T2包含負載板220、中介板260、第一插座230a及第二插座230b。負載板220包含第一連接器與第二連接器。在一些實施方式中，第一連接器為獨立連接器，且第二連接器為共用連接器。第一連接器包含第一獨立連接器221與第二獨立連接器228。第二連接器包含驅動連接器222、第一I/O連接器223與第二I/O連接器224。中介板260包含第一獨立連接器263、第二獨立連接器264、驅動連接器262、第一I/O連接器265及第二I/O連接器266，其中第一獨立連接器263電性連接負載板220的第一獨立連接器221、第二獨立連接器264電性連接負載板220的第二獨立連接器228、驅動連接器262電性連接負載板220的驅動連接器222、第一I/O連接器265電性連接負載板220的第一I/O連接器223，以及第二I/O連接器266電性連接負載板220的第二I/O連接器224。第一插座230a通過中介板260的第一獨立連接器263電性連接負載板220的第一獨立連接器221、通過中介板260的驅動連接器262電性連接負載板220的驅動連接器222、通過中介板260的第一I/O連接器265電性連接負載板220的第一I/O連接器223，以及通過中介板260的第二I/O連接器266電性連接負載板120的第二I/O連接器224。第二插座230b電性隔離負載板220的第一獨立連接器221，並且通過中介板260的第二獨立連接器264電性連接負載板220的第二獨立連接器228、通過中介板260的驅動連接器262電性連接負載板220的驅動連接器222、通過中介板260的第一I/O連接器265電性連接負載板220的第一I/O連接器223，以及通過中介板260的第二I/O連接器266電性連接負載板220的第二I/O連接器224。
在方法M2的步驟S204，第一半導體晶粒240與第二半導體晶粒250分別設置於第一插座230a與第二插座230b上。在方法M2的步驟S206，使用測試板210通過負載板220的第二連接器向第一半導體晶粒240與第二半導體晶粒250同時施加測試信號。舉例來說，使用測試板210通過負載板220的驅動連接器262向第一半導體晶粒240與第二半導體晶粒250同時施加測試信號。在方法M2的步驟S208，使用測試板210通過負載板220的第一連接器（例如，第一獨立連接器221）讀取第一半導體晶粒240的第一信號。在方法M2的步驟S210，根據第一信號確定第一半導體晶粒240是否受到第二半導體晶粒250的干擾。詳細來說，將第一信號與第一預定信號進行比較。第一預定信號可以是新的第一半導體晶粒，或是電性隔離第二半導體晶粒250的第一半導體晶粒240（例如，當第一半導體晶粒240設置於第一插座230a上且第二半導體晶粒250未設置於第二插座230b上時）的信號。若第一信號實質相同於第一預定信號，則第一半導體晶粒240可以不受到第二半導體晶粒250的干擾；若第一信號不同於第一預定信號，則第一半導體晶粒240可能會受到第二半導體晶粒250的干擾。如此一來，方法M2有利於偵測半導體晶粒（例如，第一半導體晶粒240）的信號（例如，第一信號）。第一半導體晶粒240與第二半導體晶粒250之間的干擾（例如，電場的干擾）或相容性問題可以被偵測。
再者，測試結構T2包含第三連接器（例如，第二獨立連接器228），第二獨立連接器228電性連接第二插座230b但電性隔離第一插座230a。在方法M1的步驟S212，在讀取第一信號之後，使用測試板210通過第三連接器（例如，第二獨立連接器228）讀取第二半導體晶粒250的第二信號。在步驟S214，根據第二信號確定第二半導體晶粒250是否受到第一半導體晶粒240的干擾。應注意到，在第3圖的方法M2的步驟S204、步驟S206、步驟S208、步驟S210、步驟S212及步驟S214分別類似於在第1圖的方法M1的步驟S104、步驟S106、步驟S108、步驟S110、步驟S112及步驟S114，故以下不再重複描述。再者，應注意到第3圖至第6圖的測試板210、第一插座230a、第二插座230b、第一半導體晶粒240及第二半導體晶粒250的連接關係與材料分別類似於第1圖與第2圖的測試板110、第一插座130a、第二插座130b、第一半導體晶粒140及第二半導體晶粒150的連接關係與材料，故以下不再重複描述。
在一些實施方式中，中介板260插入於負載板220，且第一插座230a與第二插座230b固定於中介板260上，其中第一插座230a與第二插座230b分隔。第一插座230a配置以保持待測試的第一半導體晶粒240並且通過中介板260中的連接器（例如，第一獨立連接器263、驅動連接器262、第一I/O連接器265及第二I/O連接器266）互連第一半導體晶粒240與負載板220中的連接器（例如，第一獨立連接器221、驅動連接器222、第一I/O連接器223及第二I/O連接器224）。第二插座230b配置以保持待測試的第二半導體晶粒250並且通過中介板260中的連接器（例如，第二獨立連接器264、驅動連接器262、第一I/O連接器265及第二I/O連接器266）互連第二半導體晶粒250與連接器（例如，第二獨立連接器228、驅動連接器222、第一I/O連接器223及第二I/O連接器224）。
在一些實施方式中，中介板260包含接觸墊231-235。中介板260的第一獨立連接器263通過接觸墊231電性連接負載板220的第一獨立連接器221，並且中介板260的第二獨立連接器264通過接觸墊235電性連接負載板220的第二獨立連接器228。接觸墊231與接觸墊235分隔。在一些實施方式中，中介板260的第一獨立連接器263與負載板220的第一獨立連接器221電性連接第一插座230a（或第一半導體晶粒240）但電性隔離第二插座230b（或第二半導體晶粒250）。類似地，中介板260的第二獨立連接器264與負載板220的第二獨立連接器228電性連接第二插座230b（或第二半導體晶粒250）但電性隔離第一插座230a（或第一半導體晶粒240）。
在一些實施方式中，如第4圖所示，中介板260的一些接觸墊（例如，接觸墊236）電性隔離中介板260的任何連接器（例如，驅動連接器262、第一I/O連接器265及/或第二I/O連接器266）。
在一些實施方式中，中介板260的驅動連接器262通過接觸墊232電性連接負載板220的驅動連接器222、中介板260的第一I/O連接器265通過接觸墊233電性連接負載板220的第一I/O連接器223、中介板260的第二I/O連接器266通過接觸墊234電性連接負載板220的第二I/O連接器224。
在一些實施方式中，中介板260的驅動連接器262、第一I/O連接器265與第二I/O連接器266以及負載板220的驅動連接器222、第一I/O連接器223與第二I/O連接器224是共用連接器。第一半導體晶粒240（或第一插座230a）通過前述的共用連接器電性連接第二半導體晶粒250（或第二插座230b）。在一些實施方式中，中介板260的共用連接器（例如，驅動連接器262、第一I/O連接器265及第二I/O連接器266）的其中一者電性連接負載板220的共用連接器（例如，驅動連接器222、第一I/O連接器223及第二I/O連接器224）的其中一者。在一些實施方式中，中介板260的第一獨立連接器263電性連接負載板220的第一獨立連接器221，且中介板260的第一獨立連接器263電性連接第一插座230a但電性隔離第二插座230b。
在一些實施方式中，第一插座230a設置於中介板260的正面260F上，且第二插座230b設置於中介板260的背面260B上。在一些實施方式中，中介板260是印刷電路板(PCB)。
雖然本揭露已經將實施方式詳細地揭露如上，然而其他的實施方式也是可能的，並非用以限定本揭露。因此，所附之權利要求的精神及其範圍不應限於本揭露實施方式之說明。
本領域任何熟習此技藝者，在不脫離本揭露之精神和範圍內，當可作各種之改變或替換，因此所有的這些改變或替換都應涵蓋於本揭露所附權利要求的保護範圍之內。
110:測試板 120:負載板 121:頂面 122:驅動連接器 123:第一獨立連接器 124:第二獨立連接器 125:第一I/O連接器 126:第二I/O連接器 127:底面 130a:第一插座 130b:第二插座 131:接觸墊 132:接觸墊 133:接觸墊 134:接觸墊 135:接觸墊 136:接觸墊 137:接觸墊 138:接觸墊 140:第一半導體晶粒 150:第二半導體晶粒 202:正面 204:背面 210:測試板 220:負載板 221:第一獨立連接器 222:驅動連接器 223:第一I/O連接器 224:第二I/O連接器 228:第二獨立連接器 230a:第一插座 230b:第二插座 231:接觸墊 232:接觸墊 233:接觸墊 234:接觸墊 235:接觸墊 236:接觸墊 240:第一半導體晶粒 250:第二半導體晶粒 260:中介板 260B:背面 260F:正面 262:驅動連接器 263:第一獨立連接器 264:第二獨立連接器 265:第一I/O連接器 266:第二I/O連接器 B1:基底部分 B2:基底部分 D1:距離 M1:方法 M2:方法 S102:步驟 S104:步驟 S106:步驟 S108:步驟 S110:步驟 S112:步驟 S114:步驟 S202:步驟 S204:步驟 S206:步驟 S208:步驟 S210:步驟 S212:步驟 S214:步驟 T1:測試結構 T2:測試結構
本揭露之態樣可從以下實施方式的詳細說明及隨附的圖式理解。 第1圖繪示根據本揭露之一些實施方式之測試複數個半導體晶粒之方法的流程圖。 第2圖是根據本揭露之一些實施方式之用於測試複數個半導體晶粒的測試結構的示意圖。 第3圖繪示根據本揭露之一些實施方式之測試複數個半導體晶粒之方法的流程圖。 第4圖是根據本揭露另一實施方式的測試結構的透視圖。 第5圖繪示第4圖的測試結構的正面的側視圖。 第6圖繪示第4圖的測試結構的背面的側視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
110:測試板
120:負載板
121:頂面
122:驅動連接器
123:第一獨立連接器
124:第二獨立連接器
125:第一I/O連接器
126:第二I/O連接器
127:底面
130a:第一插座
130b:第二插座
131:接觸墊
132:接觸墊
133:接觸墊
134:接觸墊
135:接觸墊
136:接觸墊
137:接觸墊
138:接觸墊
140:第一半導體晶粒
150:第二半導體晶粒
B1:基底部分
B2:基底部分
D1:距離
T1:測試結構

Claims (15)

  1. 一種測試半導體晶粒之方法，包含： 提供一測試結構於一測試板上，其中該測試結構包含： 一負載板，包含一第一連接器與一第二連接器； 一第一插座，電性連接該負載板的該第一連接器與該第二連接器；以及 一第二插座，電性隔離該負載板的該第一連接器且電性連接該負載板的該第二連接器； 分別設置一第一半導體晶粒與一第二半導體晶粒於該第一插座與該第二插座上； 使用該測試板通過該負載板的該第二連接器向該第一半導體晶粒與該第二半導體晶粒同時施加一測試信號； 使用該測試板通過該第一連接器讀取該第一半導體晶粒的一第一信號；以及 根據該第一信號確定該第一半導體晶粒是否受到該第二半導體晶粒的干擾。
  2. 如請求項1所述之方法，其中該測試結構更包含一第三連接器，該第三連接器電性連接該第二插座但電性隔離該第一插座，且該方法更包含： 在讀取該第一信號後，使用該測試板通過該第三連接器讀取該第二半導體晶粒的一第二信號；以及 根據該第二信號確定該第二半導體晶粒是否受到該第一半導體晶粒的干擾。
  3. 如請求項1所述之方法，其中該第二連接器從該測試板到該第一插座的一路徑長度實質相同於該第二連接器從該測試板到該第二插座的一路徑長度。
  4. 如請求項1所述之方法，其中該第一半導體晶粒與該第二半導體晶粒是動態隨機存取記憶體晶粒。
  5. 如請求項1所述之方法，其中該第一插座固定在該負載板的一頂面上。
  6. 如請求項1所述之方法，其中該測試結構更包含插入於該負載板的一中介板，且該第一插座與該第二插座固定在該中介板上。
  7. 一種測試結構，包含： 一負載板，包含複數個共用連接器與複數個獨立連接器；以及 一第一插座與一第二插座，該第一插座與該第二插座位於該負載板上，其中該些共用連接器包含一第一連接器、一第二連接器及一第三連接器，且其中該第一連接器、該第二連接器及該第三連接器電性連接該第一插座與該第二插座。
  8. 如請求項7所述之測試結構，其中該些獨立連接器包含一第一獨立連接器，該第一獨立連接器電性連接該第一插座但電性隔離該第二插座。
  9. 如請求項8所述之測試結構，其中該些獨立連接器更包含一第二獨立連接器，該第二獨立連接器電性連接該第二插座但電性隔離該第一插座。
  10. 如請求項7所述之測試結構，其中該些共用連接器的該第一連接器從該負載板的一表面到該第一插座的一路徑長度實質相同於該些共用連接器的該第一連接器從該負載板的該表面到該第二插座的一路徑長度。
  11. 如請求項7所述之測試結構，其中該第一插座固定在該負載板的一頂面上。
  12. 如請求項7所述之測試結構，其中該些共用連接器的該第一連接器從該負載板的一底面延伸至該負載板的一頂面，其中該負載板的該頂面接觸該第一插座與該第二插座。
  13. 如請求項7所述之測試結構，更包含： 一中介板，插入於該負載板，且該第一插座與該第二插座固定在該中介板上。
  14. 如請求項13所述之測試結構，其中該中介板包含一第一連接器，該中介板的該第一連接器電性連接該負載板的該些共用連接器的該第一連接器。
  15. 如請求項13所述之測試結構，其中該中介板包含一第二連接器，該中介板的該第二連接器電性連接該負載板的該些獨立連接器的其中一者，且該中介板的該第二連接器電性連接該第一插座但電性隔離該第二插座。
TW111112047A 2021-12-21 2022-03-29 測試半導體晶粒之方法及測試結構 TWI799216B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/645,316 2021-12-21
US17/645,316 US11726138B2 (en) 2021-12-21 2021-12-21 Method for testing semiconductor dies and test structure

Publications (2)

Publication Number Publication Date
TWI799216B true TWI799216B (zh) 2023-04-11
TW202326163A TW202326163A (zh) 2023-07-01

Family

ID=86767772

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111112047A TWI799216B (zh) 2021-12-21 2022-03-29 測試半導體晶粒之方法及測試結構

Country Status (3)

Country Link
US (1) US11726138B2 (zh)
CN (1) CN116313862A (zh)
TW (1) TWI799216B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW484013B (en) * 1998-08-20 2002-04-21 Advantest Corp A method for testing electronic device and electronic testing device
TW200416396A (en) * 2002-10-31 2004-09-01 Advantest Corp Connection unit, carry board for a device to be tested, probe card and interface part
US20080007281A1 (en) * 2005-12-22 2008-01-10 Touchdown Technologies, Inc. Method of forming probe card assembly
TW200815778A (en) * 2006-09-22 2008-04-01 Advantest Corp Connector assembly, receptacle type connector, and interface apparatus
CN102539992A (zh) * 2010-09-30 2012-07-04 富士电机株式会社 半导体测试装置、测试电路连接装置和测试方法
TW201504640A (zh) * 2013-07-25 2015-02-01 Winway Technology Co Ltd 測試連接器及其電接觸件
CN108802519A (zh) * 2017-05-01 2018-11-13 爱德万测试公司 测试系统和方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100192575B1 (ko) * 1995-11-09 1999-06-15 윤종용 유니버셜 번-인 보오드
US7262615B2 (en) * 2005-10-31 2007-08-28 Freescale Semiconductor, Inc. Method and apparatus for testing a semiconductor structure having top-side and bottom-side connections
JPWO2009098770A1 (ja) * 2008-02-07 2011-05-26 株式会社アドバンテスト 品種交換ユニットおよび製造方法
JP2009204329A (ja) * 2008-02-26 2009-09-10 Nec Electronics Corp 回路ボード検査システム及び検査方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW484013B (en) * 1998-08-20 2002-04-21 Advantest Corp A method for testing electronic device and electronic testing device
TW200416396A (en) * 2002-10-31 2004-09-01 Advantest Corp Connection unit, carry board for a device to be tested, probe card and interface part
US20080007281A1 (en) * 2005-12-22 2008-01-10 Touchdown Technologies, Inc. Method of forming probe card assembly
TW200815778A (en) * 2006-09-22 2008-04-01 Advantest Corp Connector assembly, receptacle type connector, and interface apparatus
CN102539992A (zh) * 2010-09-30 2012-07-04 富士电机株式会社 半导体测试装置、测试电路连接装置和测试方法
TW201504640A (zh) * 2013-07-25 2015-02-01 Winway Technology Co Ltd 測試連接器及其電接觸件
CN108802519A (zh) * 2017-05-01 2018-11-13 爱德万测试公司 测试系统和方法

Also Published As

Publication number Publication date
US20230194596A1 (en) 2023-06-22
US11726138B2 (en) 2023-08-15
CN116313862A (zh) 2023-06-23
TW202326163A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
US8242794B2 (en) Socket, and test apparatus and method using the socket
US5400003A (en) Inherently impedance matched integrated circuit module
US6087676A (en) Multi-chip module system
US6774475B2 (en) Vertically stacked memory chips in FBGA packages
US8124456B2 (en) Methods for securing semiconductor devices using elongated fasteners
EP0157147A2 (en) Stacked double density memory module using industry standard memory chips, double density memory board and method of forming a stacked double density memory module
US20070115712A1 (en) Apparatus and method for mounting microelectronic devices on a mirrored board assembly
TWI799216B (zh) 測試半導體晶粒之方法及測試結構
US7484968B2 (en) Socket for an electrical tester
US20140312475A1 (en) Die reuse in electrical circuits
US4095867A (en) Component connection system
US6251695B1 (en) Multichip module packaging process for known good die burn-in
CN100474545C (zh) 用于高频系统级测试的测试板
US20230091395A1 (en) Integrated circuit packages with on package memory architectures
US20030202372A1 (en) Semiconductor memory module
US20060002208A1 (en) Housing for a semiconductor device and semiconductor device testing system for testing the contacting for semiconductor devices positioned one above the other
JPH0582610A (ja) 半導体装置並びにその試験方法及びその試験装置
JP2545263Y2 (ja) Ｉｃ装置のバーンインボード
TW502421B (en) Memory module having stacked chips and the manufacturing process
JPS62155545A (ja) マイクロコンピユ−タモジユ−ル
KR20000008345A (ko) 선택단자를 갖는 모듈기판
KR970030554A (ko) 포트파셜다이를 이용한 반도체 메모리 모듈장치 및 그 제조방법