TWI798830B - 薄膜電晶體 - Google Patents
薄膜電晶體 Download PDFInfo
- Publication number
- TWI798830B TWI798830B TW110134028A TW110134028A TWI798830B TW I798830 B TWI798830 B TW I798830B TW 110134028 A TW110134028 A TW 110134028A TW 110134028 A TW110134028 A TW 110134028A TW I798830 B TWI798830 B TW I798830B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- semiconductor layer
- thin film
- film transistor
- layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 109
- 239000000463 material Substances 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- -1 perylene imide Chemical class 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910005555 GaZnO Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910007717 ZnSnO Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 125000000623 heterocyclic group Chemical group 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- CSHWQDPOILHKBI-UHFFFAOYSA-N peryrene Natural products C1=CC(C2=CC=CC=3C2=C2C=CC=3)=C3C2=CC=CC3=C1 CSHWQDPOILHKBI-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000414 polyfuran Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H01L29/78645—
-
- H01L29/41733—
-
- H01L29/42356—
-
- H01L29/42384—
-
- H01L29/78603—
-
- H01L29/78648—
Landscapes
- Thin Film Transistor (AREA)
- Bipolar Transistors (AREA)
Abstract
一種薄膜電晶體，包括：半導體層、第一閘極、第一閘絕緣層、第二閘極、第三閘極、以及第二閘絕緣層。第一閘極位於半導體層的一側。第一閘絕緣層位於第一閘極與半導體層之間。第二閘極及第三閘極位於半導體層的另一側，且第二閘極與第三閘極分離。第二閘絕緣層位於第二閘極及第三閘極與半導體層之間。第一閘極於半導體層的正投影部分重疊第二閘極於半導體層的正投影，且第一閘極於半導體層的正投影部分重疊第三閘極於半導體層的正投影。
Description
本發明是有關於一種開關元件，且特別是有關於一種薄膜電晶體。
隨著薄膜電晶體的特徵尺寸持續縮小，汲極引發的能障降低（Drain-induced Barrier Lowering，DIBL）已不容忽視。DIBL會使薄膜電晶體的臨界電壓（Threshold voltage）改變，導致閘極的控制能力變差，而無法應用於先進的電路設計，例如主動矩陣有機發光二極體（AMOLED）的畫素補償、微型發光二極體（Micro-LED）的脈波寬度調變（PWM）畫素電路等。因此，如何抑制DIBL仍是相關業者尋求改進的目標之一。
本發明提供一種薄膜電晶體，能夠抑制汲極引發的能障降低（DIBL）。
本發明的一個實施例提出一種薄膜電晶體，包括：半導體層；第一閘極，位於半導體層的一側；第一閘絕緣層，位於第一閘極與半導體層之間；第二閘極及第三閘極，位於半導體層的另一側，且第二閘極與第三閘極分離；以及第二閘絕緣層，位於第二閘極及第三閘極與半導體層之間，其中，第一閘極於半導體層的正投影部分重疊第二閘極於半導體層的正投影，且第一閘極於半導體層的正投影部分重疊第三閘極於半導體層的正投影。
在本發明的一實施例中，上述的第二閘極重疊半導體層且重疊第一閘極的面積及第三閘極重疊半導體層且重疊第一閘極的面積之和與第一閘極重疊半導體層的面積之比介於40%至60%之間。
在本發明的一實施例中，上述的第一閘極、第二閘極及第三閘極電性連接。
在本發明的一實施例中，上述的第一閘極的中心線重疊第二閘極與第三閘極之間的中心線。
在本發明的一實施例中，上述的第二閘極與第三閘極的尺寸相同。
在本發明的一實施例中，上述的第二閘絕緣層覆蓋第二閘極及第三閘極。
在本發明的一實施例中，上述的第二閘絕緣層的厚度大於第一閘絕緣層的厚度。
在本發明的一實施例中，上述的薄膜電晶體還包括源極，電性連接半導體層的一端，且第二閘極於半導體層的正投影位於源極於半導體層的正投影與第一閘極於半導體層的正投影之間。
在本發明的一實施例中，上述的薄膜電晶體還包括汲極，電性連接半導體層的另一端，且第三閘極於半導體層的正投影位於汲極於半導體層的正投影與第一閘極於半導體層的正投影之間。
在本發明的一實施例中，上述的第二閘極與第三閘極之間的最小間距為1.2 μm。
在本發明的一實施例中，上述的半導體層的材質包括氧化物半導體材料、矽質半導體材料或有機半導體材料。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反地，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」或「耦合」可為二元件間存在其它元件。
應當理解，儘管術語「第一」、「第二」、「第三」等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、層及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的第一「元件」、「部件」、「區域」、「層」或「部分」可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式「一」、「一個」和「該」旨在包括複數形式，包括「至少一個」或表示「及/或」。如本文所使用的，術語「及/或」包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語「包含」及/或「包括」指定所述特徵、區域、整體、步驟、操作、元件及/或部件的存在，但不排除一個或多個其它特徵、區域、整體、步驟、操作、元件、部件及/或其組合的存在或添加。
此外，諸如「下」或「底部」和「上」或「頂部」的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其他元件的「下」側的元件將被定向在其他元件的「上」側。因此，示例性術語「下」可以包括「下」和「上」的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件「下」或「下方」的元件將被定向為在其它元件「上方」。因此，示例性術語「下」或「下方」可以包括上方和下方的取向。
考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制），本文使用的「約」、「近似」、或「實質上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值。例如，「約」可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的「約」、「近似」、或「實質上」可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。
圖1是依照本發明一實施例的薄膜電晶體10的剖面示意圖。薄膜電晶體10包括：半導體層CH；第一閘極G1，位於半導體層CH的一側；第一閘絕緣層I1，位於第一閘極G1與半導體層CH之間；第二閘極G2及第三閘極G3，位於半導體層CH的另一側，且第二閘極G2與第三閘極G3分離；以及第二閘絕緣層I2，位於第二閘極G2及第三閘極G3與半導體層CH之間，其中，第一閘極G1於半導體層CH的正投影部分重疊第二閘極G2於半導體層CH的正投影，且第一閘極G1於半導體層CH的正投影部分重疊第三閘極G3於半導體層CH的正投影。
在本發明的一實施例的薄膜電晶體10中，藉由在半導體層CH相對於第一閘極G1的另一側設置分離的第二閘極G2及第三閘極G3，能夠抑制汲極引發的能障降低（DIBL）。以下，配合圖式，繼續說明薄膜電晶體10的各個元件的實施方式，但本發明不以此為限。
在本實施例中，薄膜電晶體10可以位於基板SB上。基板SB的材質可以是玻璃。然而，在一些實施例中，基板SB的材質也可以是石英、有機聚合物、或是不透光/反射材料（例如：晶圓、陶瓷等）、或是其它可適用的材料。在一些實施例中，薄膜電晶體10與基板SB之間還可以設置緩衝層BF，以防止基板SB中的雜質影響後續形成的膜層。
薄膜電晶體10的半導體層CH位於基板SB上。半導體層CH的材質可以包括氧化物半導體材料、矽質半導體材料（例如多晶矽、非晶矽等）或有機半導體材料。舉例而言，氧化物半導體材料可以包括IGZO（InGaZnO）、IZO（InZnO）、IGO（InGaO）、ITO（InSnO）、IGZTO（InGaZnSnO）、GZTO（GaZnSnO）、GZO（GaZnO）、ZTO（ZnSnO）及ITZO（InSnZnO）中之至少一者，但不限於此。有機半導體材料例如可以包括各種稠合雜環（例如
苝醯亞胺和萘醯亞胺小分子或聚合物）、聚合物（例如聚吡咯、聚呋喃）、上述材料之衍生物、或其他合適材料、或上述材料之組合。
薄膜電晶體10的第一閘極G1、第二閘極G2以及第三閘極G3可以位於半導體層CH的相對兩側，且第二閘極G2與第三閘極G3可以位於半導體層CH的同一側，而第一閘極G1可以位於與第二閘極G2及第三閘極G3不同側。舉例而言，在本實施例中，第一閘極G1可以位於半導體層CH的上側，即遠離基板SB的一側，且第二閘極G2及第三閘極G3可以位於半導體層CH的下側，即靠近基板SB的一側，也就是說，第二閘極G2及第三閘極G3可以位於半導體層CH與基板SB之間，但不限於此。在一些實施例中，第一閘極G1可以位於半導體層CH的下側，且第二閘極G2及第三閘極G3可以位於半導體層CH的上側。此外，第一閘極G1、第二閘極G2及第三閘極G3於基板SB的正投影皆位於半導體層CH於基板SB的正投影內。
在本實施例中，第二閘極G2與第三閘極G3實體分離，且第二閘極G2與第三閘極G3電性連接。圖2是圖1所示的薄膜電晶體10的電路示意圖。舉例而言，在本實施例中，第一閘極G1、第二閘極G2以及第三閘極G3可以經由導線WR電性連接。當第一閘極G1、第二閘極G2以及第三閘極G3接收來自訊號線SL1的訊號而開啟薄膜電晶體10時，可使源極SE接收自訊號線SL2的訊號通過半導體層CH而傳遞至汲極DE。在其他實施例中，第一閘極G1、第二閘極G2以及第三閘極G3可以彼此電性分離。
在本實施例中，第一閘極G1、第二閘極G2以及第三閘極G3的材質可以包括導電性良好的金屬，例如銅（Cu）、鋁（Al）、鉬（Mo）、鈦（Ti）、銀（Ag）、鉻（Cr）、或釹（Nd）、或上述金屬的任意組合之合金。在一些實施例中，第一閘極G1、第二閘極G2以及第三閘極G3也可以使用其他導電材料，例如：金屬的氮化物、金屬的氧化物、金屬的氮氧化物、金屬與其它導電材料的堆疊層、或是其它具有導電性質之材料。
第一閘絕緣層I1將第一閘極G1與半導體層CH電性分離。在一些實施例中，第一閘絕緣層I1的厚度IH1可以小於第一閘極G1的厚度GH1。類似地，第二閘絕緣層I2將第二閘極G2及第三閘極G3與半導體層CH電性分離。在一些實施例中，第二閘絕緣層I2可以覆蓋第二閘極G2及第三閘極G3，也就是說，第二閘絕緣層I2的厚度IH2可以大於第二閘極G2的厚度GH2，且第二閘絕緣層I2的厚度IH2可以大於第三閘極G3的厚度GH3。另外，第二閘極G2的厚度GH2與第三閘極G3的厚度GH3可以相同或不同。在一些實施例中，第二閘絕緣層I2的厚度IH2可以大於第一閘絕緣層I1的厚度IH1。在一些實施例中，第一閘極G1的厚度GH1、第二閘極G2的厚度GH2以及第三閘極G3的厚度GH3可以相同。另外，第一閘絕緣層I1以及第二閘絕緣層I2的材質可以包括透明的絕緣材料，例如氧化矽、氮化矽、氮氧化矽、介電質聚合物或上述材料的疊層，但不限於此。
在本實施例中，薄膜電晶體10還可以包括平坦層I3，且平坦層I3可以覆蓋第一閘極G1、半導體層CH、第一閘絕緣層I1以及第二閘絕緣層I2。平坦層I3的材質可以包括透明的絕緣材料，例如壓克力（acrylic）、矽氧烷（siloxane）聚合物、聚醯亞胺（polyimide）、環氧樹脂（epoxy）等，但不限於此。
薄膜電晶體10還可以包括源極SE以及汲極DE，其中源極SE電性連接半導體層CH的第一端E1，且汲極DE電性連接半導體層CH的第二端E2。舉例而言，在本實施例中，源極SE可以通過平坦層I3中的通孔VS電性連接半導體層CH的第一端E1，且汲極DE可以通過平坦層I3中的通孔VD電性連接半導體層CH的第二端E2。在一些實施例中，半導體層CH與源極SE以及汲極DE連接的部分還可視需要包含摻雜物，例如氫（hydrogen）或硼（Boron）或磷（Phosphorus）。在一些實施例中，第二閘極G2於半導體層CH的正投影可以位於源極SE於半導體層CH的正投影與第一閘極G1於半導體層CH的正投影之間，且第三閘極G3於半導體層CH的正投影可以位於汲極DE於半導體層CH的正投影與第一閘極G1於半導體層CH的正投影之間。
圖3是圖1所示的薄膜電晶體10的上視示意圖。在本實施例中，第二閘極G2與第三閘極G3之間可以具有間距D1，且間距D1的最小值可以約為1.2 μm。在一些實施例中，當受限於微影製程的曝光極限時，可以藉由二次曝光來依序圖案化第二閘極G2及第三閘極G3。
在一些實施例中，第一閘極G1的長度L1可以介於4 μm至20 μm之間，例如6 μm或10 μm。在一些實施例中，第二閘極G2可以具有長度L2及寬度W2，第三閘極G3可以具有長度L3及寬度W3，且第二閘極G2的尺寸可與第三閘極G3的尺寸相同，也就是說，長度L2與長度L3可以相同，寬度W2與寬度W3可以相同。在某些實施例中，第一閘極G1的中心線CL可以實質上重疊第二閘極G2與第三閘極G3之間的中心線。當第二閘極G2與第三閘極G3具有相同的尺寸時，第二閘極G2與第三閘極G3之間的中心線即為第二閘極G2與第三閘極G3的對稱軸。
如圖3所示，在本實施例中，第一閘極G1的區域A1可以重疊半導體層CH，第二閘極G2的區域A2可以同時重疊半導體層CH及第一閘極G1，且第三閘極G3的區域A3可以同時重疊半導體層CH及第一閘極G1，其中，區域A1具有面積a1，區域A2具有面積a2，區域A3具有面積a3，且區域A2及區域A3的面積和與區域A1的面積之比為(a2+a3)/a1。
圖4是顯示薄膜電晶體10的DIBL及導通電流衰退（Ion decay）隨(a2+a3)/a1變化的曲線圖。從圖4可以看出，當(a2+a3)/a1從0%增加至100%時，DIBL可以從約15 mV/V降至低於2 mV/V，顯示增加第二閘極G2及第三閘極G3與第一閘極G1在半導體層CH範圍內的重疊面積可明顯抑制DIBL，但導通電流衰退的比例則從約1%增加至9%。因此，可使(a2+a3)/a1介於40%至60%，以平衡DIBL與導通電流衰退的表現，使得薄膜電晶體10的DIBL現象能夠受到抑制，同時還能夠防止薄膜電晶體劣化而影響可靠度。
綜上所述，本發明的薄膜電晶體藉由在半導體層相對於第一閘極的另一側設置分離的第二閘極及第三閘極，能夠抑制DIBL，同時避免影響薄膜電晶體的可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10：薄膜電晶體
A1、A2、A3：區域
BF：緩衝層
CH：半導體層
CL：中心線
D1：間距
DE：汲極
E1：第一端
E2：第二端
G1：第一閘極
G2：第二閘極
G3：第三閘極
GH1、GH2、GH3：厚度
I1：第一閘絕緣層
I2：第二閘絕緣層
I3：平坦層
IH1、IH2：厚度
L1、L2、L3：長度
SB：基板
SE：源極
SL1、SL2：訊號線
VD、VS：通孔
W2、W3：寬度
WR：導線
圖1是依照本發明一實施例的薄膜電晶體10的剖面示意圖。
圖2是圖1所示的薄膜電晶體10的電路示意圖。
圖3是圖1所示的薄膜電晶體10的上視示意圖。
圖4是顯示薄膜電晶體10的DIBL及導通電流衰退（Ion decay）隨(a2+a3)/a1變化的曲線圖。
10：薄膜電晶體
BF：緩衝層
CH：半導體層
DE：汲極
E1：第一端
E2：第二端
G1：第一閘極
G2：第二閘極
G3：第三閘極
GH1、GH2、GH3：厚度
I1：第一閘絕緣層
I2：第二閘絕緣層
I3：平坦層
IH1、IH2：厚度
SB：基板
SE：源極
VD、VS：通孔
Claims (12)
- 一種薄膜電晶體，包括：半導體層；第一閘極，位於所述半導體層的一側；第一閘絕緣層，位於所述第一閘極與所述半導體層之間；第二閘極及第三閘極，位於所述半導體層的另一側，且所述第二閘極與所述第三閘極分離；以及第二閘絕緣層，位於所述第二閘極及所述第三閘極與所述半導體層之間，其中，所述第一閘極於所述半導體層的正投影部分重疊所述第二閘極於所述半導體層的正投影，且所述第一閘極於所述半導體層的正投影部分重疊所述第三閘極於所述半導體層的正投影，且所述第一閘極、所述第二閘極及所述第三閘極電性連接。
- 如請求項1所述的薄膜電晶體，其中所述第二閘極重疊所述半導體層且重疊所述第一閘極的面積及所述第三閘極重疊所述半導體層且重疊所述第一閘極的面積之和與所述第一閘極重疊所述半導體層的面積之比介於40%至60%之間。
- 如請求項1所述的薄膜電晶體，其中所述第二閘極重疊所述半導體層且重疊所述第一閘極的面積及所述第三閘極重疊所述半導體層且重疊所述第一閘極的面積之和與所述第一閘極重疊所述半導體層的面積之比介於50%至60%之間。
- 如請求項1所述的薄膜電晶體，其中所述第一閘極的中心線重疊所述第二閘極與所述第三閘極之間的中心線。
- 如請求項1所述的薄膜電晶體，其中所述第二閘極與所述第三閘極的尺寸相同。
- 如請求項1所述的薄膜電晶體，其中所述第二閘絕緣層覆蓋所述第二閘極及所述第三閘極。
- 如請求項1所述的薄膜電晶體，其中所述第二閘絕緣層的厚度大於所述第一閘絕緣層的厚度。
- 如請求項1所述的薄膜電晶體，還包括源極，電性連接所述半導體層的一端，且所述第二閘極於所述半導體層的正投影位於所述源極於所述半導體層的正投影與所述第一閘極於所述半導體層的正投影之間。
- 如請求項8所述的薄膜電晶體，還包括汲極，電性連接所述半導體層的另一端，且所述第三閘極於所述半導體層的正投影位於所述汲極於所述半導體層的正投影與所述第一閘極於所述半導體層的正投影之間。
- 如請求項1所述的薄膜電晶體，其中所述第二閘極與所述第三閘極之間的最小間距為1.2μm。
- 如請求項1所述的薄膜電晶體，其中所述半導體層的材質包括氧化物半導體材料、矽質半導體材料或有機半導體材料。
- 如請求項1所述的薄膜電晶體，還包括平坦層，所述平坦層覆蓋所述第一閘極且直接接觸所述半導體層。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110134028A TWI798830B (zh) | 2021-09-13 | 2021-09-13 | 薄膜電晶體 |
| US17/510,417 US11764302B2 (en) | 2021-09-13 | 2021-10-26 | Thin film transistor |
| CN202210033671.2A CN114388627A (zh) | 2021-09-13 | 2022-01-12 | 薄膜晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110134028A TWI798830B (zh) | 2021-09-13 | 2021-09-13 | 薄膜電晶體 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202312501A TW202312501A (zh) | 2023-03-16 |
| TWI798830B true TWI798830B (zh) | 2023-04-11 |
Family
ID=81202389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110134028A TWI798830B (zh) | 2021-09-13 | 2021-09-13 | 薄膜電晶體 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11764302B2 (zh) |
| CN (1) | CN114388627A (zh) |
| TW (1) | TWI798830B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120153289A1 (en) * | 2009-09-01 | 2012-06-21 | Sharp Kabushiki Kaisha | Semiconductor device, active matrix substrate, and display device |
| CN104538458A (zh) * | 2014-12-22 | 2015-04-22 | 京东方科技集团股份有限公司 | 一种显示装置、阵列基板、薄膜晶体管及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3702096B2 (ja) | 1998-06-08 | 2005-10-05 | 三洋電機株式会社 | 薄膜トランジスタ及び表示装置 |
| CN107086227B (zh) | 2017-05-11 | 2020-02-21 | 京东方科技集团股份有限公司 | 发光电路、电子装置、薄膜晶体管及其制备方法 |
| KR102526352B1 (ko) | 2018-12-20 | 2023-04-28 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 이를 이용한 표시패널 |
-
2021
- 2021-09-13 TW TW110134028A patent/TWI798830B/zh active
- 2021-10-26 US US17/510,417 patent/US11764302B2/en active Active
-
2022
- 2022-01-12 CN CN202210033671.2A patent/CN114388627A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120153289A1 (en) * | 2009-09-01 | 2012-06-21 | Sharp Kabushiki Kaisha | Semiconductor device, active matrix substrate, and display device |
| CN104538458A (zh) * | 2014-12-22 | 2015-04-22 | 京东方科技集团股份有限公司 | 一种显示装置、阵列基板、薄膜晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230084510A1 (en) | 2023-03-16 |
| TW202312501A (zh) | 2023-03-16 |
| CN114388627A (zh) | 2022-04-22 |
| US11764302B2 (en) | 2023-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE48290E1 (en) | Thin film transistor array panel | |
| WO2019071725A1 (zh) | 顶栅自对准金属氧化物半导体tft及其制作方法 | |
| US9048163B2 (en) | Transistor, electronic device including transistor, and manufacturing methods thereof | |
| KR101942489B1 (ko) | 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치 | |
| US20170125452A1 (en) | Semiconductor device | |
| US9991287B2 (en) | Thin film transistor array panel | |
| US9142682B2 (en) | Thin film transistor and manufacturing method thereof | |
| US10461100B2 (en) | Display device having a different type of oxide semiconductor transistor | |
| KR102281848B1 (ko) | 박막 트랜지스터 제조 방법과 박막 트랜지스터 | |
| US9825058B2 (en) | Oxide semiconductor transistor used as pixel element of display device and manufacturing method therefor | |
| KR20220151580A (ko) | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 | |
| TWI497689B (zh) | 半導體元件及其製造方法 | |
| WO2017219412A1 (zh) | 顶栅型薄膜晶体管的制作方法 | |
| US10424672B2 (en) | Oxide semiconductor transistor | |
| WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| US20150108468A1 (en) | Thin film transistor and method of manufacturing the same | |
| TWI798830B (zh) | 薄膜電晶體 | |
| US10249763B2 (en) | Array substrate, and display device, and fabrication methods | |
| TW202324758A (zh) | 半導體裝置及其製造方法 | |
| KR20140144566A (ko) | 디스플레이 장치의 화소 소자로 사용되는 산화물 반도체 트랜지스터 및 이의 제조 방법 | |
| CN104716193A (zh) | 一种薄膜晶体管及其制备方法和应用 | |
| WO2023197363A1 (zh) | 阵列基板及其制作方法、显示面板 | |
| US20230187454A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR20140081413A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| TW202332068A (zh) | 感測裝置及其製造方法 |