TWI797379B - 表面改性處理 - Google Patents

表面改性處理 Download PDF

Info

Publication number
TWI797379B
TWI797379B TW108131489A TW108131489A TWI797379B TW I797379 B TWI797379 B TW I797379B TW 108131489 A TW108131489 A TW 108131489A TW 108131489 A TW108131489 A TW 108131489A TW I797379 B TWI797379 B TW I797379B
Authority
TW
Taiwan
Prior art keywords
device structure
side surfaces
etching
layer
portions
Prior art date
Application number
TW108131489A
Other languages
English (en)
Other versions
TW202020971A (zh
Inventor
塞德里克 湯瑪士
安德魯 諾蘭
艾洛克 蘭傑
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202020971A publication Critical patent/TW202020971A/zh
Application granted granted Critical
Publication of TWI797379B publication Critical patent/TWI797379B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Abstract

本發明係說明表面改性的方法及系統。在一實施例中提供一種蝕刻方法，其步驟包含提供具有裝置結構的基板，該裝置結構的複數部分被識別為要改性。該方法步驟亦包含在等於或大於100 mTorr的處理壓力下，藉由將該裝置結構暴露至一氣相組成物來鈍化該裝置結構之複數目標表面，以在該等目標表面上形成保護層。方法之其他實施例可以包含提供具有裝置結構的基板，該裝置結構的複數部分被識別為要移除。此等方法可進一步包含藉由將該裝置結構暴露至一氣相組成物而鈍化該裝置結構之複數目標表面，其中自由基含量對離子含量的比例超過10比1。

Description

表面改性處理
[相關申請案之交互參照]本申請案主張2018年9月5日申請之美國臨時專利申請案第62/727,167號的優先權，其全部揭露內容皆併於此作為參考。
本發明係關於一種蝕刻方法，尤其是關於表面改性的方法和系統，以減少側壁的蝕刻。
本發明係關於一種製造例如積體電路之半導體裝置的方法。積體電路可以包含電晶體和電晶體組件。在半導體裝置的製造中，係執行例如成膜沉積、蝕刻遮罩的建立、圖案化、材料蝕刻及移除、以及摻雜處理的諸多製造處理。此等製程的執行(有時重複地執行)係為了在基板上形成所希望的半導體裝置元件。從歷史上看，已利用微細加工在平面上形成電晶體，且在其上形成佈線/金屬化層，因此已將其表徵為二維(2D)電路或2D製造。在縮放上的努力已大幅增加了2D電路中每單位面積的電晶體數量，但是隨著縮放進入單位數奈米半導體裝置製造節點，對縮放的努力正面臨更大的挑戰。半導體裝置製造商已表達對其中電晶體彼此堆疊之三維(3D)半導體裝置的需求。
隨著裝置結構的緻密化和垂直發展，對精準之材料蝕刻的需求變得越來越迫切。對選擇性、輪廓、深寬比相依蝕刻(ARDE)以及在電漿蝕 刻處理中之均勻性的取捨變得難以管理。藉由平衡這些取捨來進行圖案及圖案轉移的當前方法是無法持續的。其根本原因是因為這些取捨是無法獨立地控制離子能量、離子通量、以及自由基通量。然而，運用不同製程方案之優點的調整後製程已顯示出達成了可接受的、甚至更好的蝕刻製程屬性。
本發明係描述了表面改性的方法和系統，以減少側壁蝕刻。在一實施例中，一種蝕刻方法包含提供具有裝置結構的基板，該基板的複數部分被識別為要移除。此方法還可以包含在等於或大於100mTorr的處理壓力下，將裝置結構暴露於氣相組合物來鈍化裝置結構的目標表面，以在該目標表面上形成保護層。
方法的其他實施例可以包含提供具有裝置結構的基板，該基板的複數部分被識別為要移除。此等方法可以進一步包含將裝置結構暴露於氣相組合物來鈍化裝置結構的目標表面，其中自由基含量與離子含量的比例超過10：1。
本發明亦提出了專門設計用於執行本文所述方法的相應系統。此等系統可以包含處理室、處理控制器以及其他部件，它們是專門為所述處理所設計者或者是專門配置以執行所述處理者。
當然，本文所述之不同步驟的討論順序係為了清楚起見。總體而言，這些步驟可以以任何合適的順序執行。另外，儘管可以在本揭露內容的不同地方討論本文中的每個不同特徵、技術、配置等，但是旨在每個概念可以 彼此獨立地或彼此結合地執行。因此，可以以許多不同的方式來體現和查看本發明。
吾人應注意，該發明內容的部分並未具體指定本揭露內容或所主張之發明的每個實施例和/或增加的新穎性方面。相反地，該發明內容僅提供了對不同實施例的初步討論以及相對於傳統技術之新穎性的相應要點。對於本發明及實施例的其他細節和/或可能的觀點，讀者會被導引至實施方式的部分及本揭露內容之相應附圖，如下面進一步所討論者。
100:系統
110:處理室
120:基板支架
122:電極
125:晶圓
126:背面氣體供應系統
128:靜電夾持系統
130:RF產生器
131:脈衝偏壓信號控制器
132:阻抗匹配網路
140:氣體分配系統
145:處理區域
150:真空泵系統
155:源控制器
170:上部電極
172:RF產生器
174:阻抗匹配網路
190:氣體供應部
302:塊狀基板
304:停止層
306:Si堆疊
308:裝置結構
310:硬遮罩層
312:特徵部
314:遮罩層
316:基腳
318:橫向變形
400:方法
402:步驟
404:步驟
502:裝置結構
504:閘極
506:側壁
508:保護層
600:方法
602:步驟
604:步驟
702:基板
704:保護層
706:N2電漿
708:自由基
710:離子
在附圖中：圖1為一示意性方塊圖，說明一蝕刻系統之一實施例，該系統係用以執行表面改性以減少側壁蝕刻的方法；圖2A為一示意圖，說明一蝕刻系統之一實施例，該系統係用以執行表面改性以減少側壁蝕刻的方法；圖2B為一示意圖，說明一蝕刻系統之一實施例，該系統係用以執行表面改性以減少側壁蝕刻的方法；圖2C為一示意圖，說明一蝕刻系統之一實施例，該系統係用以執行表面改性以減少側壁蝕刻的方法；圖2D為一示意圖，說明一蝕刻系統之一實施例，該系統係用以執行表面改性以減少側壁蝕刻的方法；圖3A為一示意性橫剖面圖，呈現蝕刻基板之一處理；圖3B為一示意性橫剖面圖，呈現蝕刻基板之一處理；圖3C為一示意性橫剖面圖，呈現蝕刻基板之一處理； 圖3D為一示意性橫剖面圖，呈現蝕刻基板之一處理；圖4為一流程圖，說明用於表面改性以減少側壁蝕刻之方法的一實施例；圖5A為一示意性橫剖面圖，說明用於表面改性以減少側壁蝕刻之處理的一實施例；圖5B為一示意性橫剖面圖，說明用於表面改性以減少側壁蝕刻之處理的一實施例；圖5C為一示意性橫剖面圖，說明用於表面改性以減少側壁蝕刻之處理的一實施例；圖5D為一示意性橫剖面圖，說明用於表面改性以減少側壁蝕刻之處理的一實施例；圖5E為一示意性橫剖面圖，說明用於表面改性以減少側壁蝕刻之處理的一實施例；圖5F為一示意性橫剖面圖，說明用於表面改性以減少側壁蝕刻之處理的一實施例；圖6為一流程圖，說明用於表面改性以減少側壁蝕刻之方法的另一實施例；圖7A顯示表面改性處理的一個實施例；圖7B顯示表面改性處理的一個實施例。
本文中的技術涉及使用精密蝕刻技術的裝置製造。多個實例顯示出從前段製程(FEOL，例如電晶體製造)到後段製程(BEOL，例如內連線 製造)兩者的半導體製造，其中氧化物膜及氮化物膜(典型上為含矽的本質)需要高度精確地蝕刻。
半導體製造中的許多製造順序都需要精密蝕刻技術。稍後將討論的範例包含：(1)2D(二維)和3D(三維)裝置結構的閘極間隔層蝕刻；(2)用於多重圖案化之側壁影像轉移(SIT)的間隔層蝕刻；(3)從間隔層蝕刻後的SIT結構中移除芯軸；以及(4)從凸起結構中進行襯墊蝕刻。
在半導體基板上及/或之中形成諸多特徵部期間需要諸多蝕刻步驟。可以使用包含濕式蝕刻和乾式反應離子蝕刻(DRIE)的各種蝕刻技術。濕式蝕刻製程通常包含使用腐蝕性化學物質來蝕刻掉基板表面上的某些材料。濕式蝕刻製程通常是各向同性的，其表示蝕刻會在各個方向上發生。DRIE製程或通常比濕式蝕刻製程更具各向異性的製程意味著DRIE蝕刻製程可以形成例如凸起或溝槽的特徵部，其壁基本垂直於基板表面或相對於基板主要表面垂直。各向異性蝕刻製程可以被稱之為「定向」蝕刻製程，因為其蝕刻主要在相對於基板表面的一個方向上發生。
並非所有的乾式蝕刻製程都是各向異性的。取決於要蝕刻的材料以及蝕刻電漿中氣體混合物的化學性質，某些乾式蝕刻製程可能會導致某些層或特徵部的「蝕刻不足」，這意味著所形成的壁並非完全垂直直立的相對於基板的主要表面。此種的例子可以在基板的表面上形成電晶體閘極特徵部期間發生。本實施例提供用於減少基板中之特徵部的側壁蝕刻的方法及系統，該側壁蝕刻係於特徵部形成處理期間由於各向同性蝕刻而發生。本實施例對於形成電晶體閘極特徵部特別有幫助。
圖1是用於表面改性以減少側壁蝕刻的系統100的實施例。在另一實施例中，系統100係配置用以執行低深寬比堆疊的圖案化，如圖2A至圖6D所述。蝕刻及電漿輔助沉積系統100係用以執行圖1所描繪之上述指出之製程條 件，其包含處理室110、上面固定有欲處理之晶圓125的基板支架120以及真空泵系統150。晶圓125可以是半導體基板、晶圓、平面顯示器或液晶顯示器。處理室110之配置係用以促進蝕刻晶圓125之表面附近的處理區域145。經由氣體分配系統140引入可離子化氣體或處理氣體的混合物。對於給定之處理氣體流，使用真空泵系統150來調節處理壓力。
晶圓125可以透過例如機械夾持系統或電夾持系統(例如靜電夾持系統)之類的夾持系統(未顯示)而固定至基板支架120。此外，基板支架120可包含加熱系統(未顯示)或冷卻系統(未顯示)，其配置係用以調節及/或控制基板支架120和晶圓125的溫度。加熱系統或冷卻系統可包含熱傳流體的再循環流，其在冷卻時從基板支架120接收熱能、並將熱能傳遞到熱交換器系統(未顯示)，或者在加熱時將熱能從熱交換器系統傳遞到基板支架120。在其他實施例中，例如電阻加熱元件或熱電加熱器/冷卻器的加熱/冷卻元件可以包含於基板支架120中以及處理室110的室壁和處理系統100內的任何其他部件中。
此外，熱傳氣體可經由背面氣體供應系統126輸送至晶圓125的背面，以改善晶圓125與基板支架120之間的氣隙熱導率(gas-gap thermal conductance)。在晶圓125的溫度需要升高或降低的溫度時可以使用此種系統。例如，背面氣體供應系統可以包含兩區域氣體分配系統，其中氦氣間隙壓力可以在晶圓125的中心和邊緣之間獨立地變化。
在圖1所示的實施例中，基板支架120可包含電極122，射頻(RF)功率係透過電極122而耦合至處理區域145。例如，RF產生器130透過可選的阻抗匹配網路132而將RF功率傳輸至基板支架120而將基板支架120以一RF電壓電偏壓。該RF電偏壓可用於加熱電子以形成並維持電漿。在這種配置中， 系統100可以用來當作RIE反應器，其中該處理室以及上部氣體注入電極用來當作接地表面。
此外，可使用脈衝偏壓信號控制器131對電極122在RF電壓下的電偏壓進行脈衝化。例如，可將RF產生器130輸出之RF功率在斷開狀態(off-state)和接通狀態(on-state)之間進行脈衝化。交替地，將射頻功率以複數個頻率施加到基板支架電極上。且，阻抗匹配網路132可以藉由降低反射功率來改善傳輸至電漿處理室110中之電漿的RF功率。匹配網路佈局(例如L型、π型、T型等)和自動控制方法是熟習本技藝者眾所皆知的。
氣體分配系統140可以包含用於引入處理氣體混合物的噴淋頭設計。或者，氣體分配系統140可以包含用於引入處理氣體之混合物並調節晶圓125上方之處理氣體混合物之分配的多區域噴淋頭設計。例如，相對於流向晶圓125上方之實質中心區域的處理氣體流量或成分，多區域噴淋頭的設計可配置成調節流向晶圓125上方之實質外圍區域的處理氣體流或成分。在此種實施例中，可以以合適的組合來分配氣體，以在處理室110中形成高度均勻的電漿。
真空泵系統150可以包含能夠以高達每秒8000公升(或更高)的速度泵送的渦輪分子真空泵(TMP)以及用於節流處理室壓力的閘閥。在使用乾式電漿蝕刻的傳統電漿處理裝置中，可以採用每秒800至3000公升的TMP。TMP可用於通常小於約50mTorr的低壓處理。對於高壓處理(即大於約80mTorr)，可以使用機械增壓泵及乾式粗抽泵。此外，用於監測腔室壓力的裝置(未顯示)可以連接至電漿處理室110。
在一實施例中，源控制器155可以包含微處理器、記憶體以及數位I/O埠，數位I/O埠能夠產生之控制電壓足以與處理系統100溝通並啟動對處理系統100的輸入以及監視來自電漿處理系統100的輸出。此外，源控制器155 可以耦合至RF產生器130、脈衝偏壓信號控制器131、阻抗匹配網路132、氣體分配系統140、氣體供應部190、真空泵系統150以及基板加熱/冷卻系統(未顯示)、背面氣體供應系統126及/或靜電夾持系統128並與之交換資訊。例如，儲存在記憶體中的程式可根據製程配方而用於啟動對處理系統100之上述組件的輸入，以在晶圓125上執行例如電漿蝕刻製程或後加熱處理製程的電漿輔助製程。
此外，處理系統100還可以包含上部電極170，透過可選的阻抗匹配網路174而將RF功率從RF產生器172耦合到上部電極170。在一實施例中，施加到上部電極之RF功率的頻率在大約0.1MHz至大約200MHz的範圍。或者，本實施例可以與配置為在GHz頻率範圍內操作的電感耦合電漿(ICP)源、電容耦合電漿(CCP)源、輻射線槽孔天線(RLSA)源以及配置為在低於1GHz至GHz的範圍內運行的電子迴旋共振(ECR)源以及其他者結合使用。此外，施加功率到下部電極的頻率可以在約0.1MHz至約80MHz的範圍內。此外，源控制器155耦合到RF產生器172及阻抗匹配網路174，以控制施加到上部電極170的RF功率。上部電極的設計及實施是熟習本技藝者眾所周知的。如圖所示，上部電極170和氣體分配系統140可設計在同一腔室組件內。或者，上部電極170可以包含用於調節耦合到晶圓125上方之電漿的RF功率分配的多區域電極設計。例如，上部電極170可以被分割成中心電極和邊緣電極。
取決於應用，例如感應器或計量裝置的額外裝置可以耦合至處理室110及源控制器155，以收集即時資料並使用該即時資料而在涉及下列製程的兩個或更多個步驟中同時控制兩個或更多個所選的整合操作變數，該等製程包含整合方案之沉積製程、RIE製程、拉除製程、輪廓重整製程、熱處理製程及/或圖案轉移製程。此外，可以使用相同的資料來確保整合的目標包含達成下列者：完成後熱處理、圖案化之均勻性(均勻性)、結構的下拉(下拉)、結 構的細化(細化)、結構的深寬比(深寬比)、線寬粗糙度、基板產出、持有成本等。
藉由調變所施加之功率(通常是透過脈衝頻率和負載比的變動)，可能獲得與連續波(CW)中產生之電漿特性明顯不同的電漿特性。因此，電極的RF功率調變可以提供對時間平均離子通量和離子能量的控制。
圖2A至2D提供可以用於促進處理氣體之電漿激發的幾個電漿產生系統。圖2A顯示電容耦合電漿(CCP)系統，其中電漿係形成於上板電極(UEL)和下板電極(LEL)之間的基板附近，該下板電極也用作為靜電卡盤(ESC)以支撐並保持基板。電漿是透過將射頻(RF)功率耦合到至少一個電極而形成。如圖2A所示，RF功率被耦合到上板電極及下板電極，且功率耦合可以包含不同的RF頻率。或者，多個RF功率源可以耦合到同一電極。且直流(DC)功率可以耦合到上板電極。
圖2B顯示感應耦合電漿(ICP)系統，其中電漿係形成於感應元件(例如平面的或螺線管形/螺旋狀線圈)與下板電極(LEL)之間的基板附近，該下板電極也用作為靜電吸盤(ESC)來支撐和保持基板。電漿是透過將射頻(RF)功率耦合到電感耦合元件來形成。如圖2B所示，RF功率係耦合到電感元件和下板電極兩者，且功率的耦合可以包含不同的RF頻率。
圖2C說明表面波電漿(SWP)系統，其中電漿係形成於開槽平面天線及下板電極(LEL)之間的基板附近，該下板電極也用作為靜電卡盤(ESC)，以支撐和保持基板。電漿是藉由將微波頻率的射頻(RF)功率通過波導及同軸線而耦合到開槽平面天線而形成的。如圖2C所示，RF功率係耦合到該開槽平面天線及下板電極兩者，而功率耦合可以包含不同的RF頻率。
圖2D顯示遠端電漿系統，其中電漿係形成在遠離基板的區域中，並藉由過濾器而與基板分離，該過濾器之配置係用以阻止帶電粒子從遠端 電漿源傳送到靠近基板的處理區域。基板由下板電極(LEL)支撐，該下板電極亦用來當作靜電吸盤(ESC)，以保持基板。電漿的形成係透過將射頻(RF)功率耦合到鄰近該遠端區域的電漿產生設備。如圖2D所示，RF功率耦合至鄰近於該遠端區域的電漿產生設備以及該下板電極兩者，並且功率耦合可包含不同的RF頻率。
圖2A至圖2D的電漿處理系統旨在說明實現所述之分段式離子/自由基處理的各種技術。正思考包含所述系統的組合及變化的其他實施例。
圖3A-3D顯示在基板中蝕刻特徵部的處理流程。在圖3A的處理中，包含工件的晶圓125可以被容納在圖1所示的處理室110中。在此實施例中，工件可以包含例如含矽的塊狀基板302。於其上可以形成停止層304。在一實施例中，停止層304可以是氧化物層，但是具一般通常知識者將認知到許多包含氮化物層等合適的停止層材料。另外，可以在停止層304上形成矽(Si)堆疊306，且可以在Si堆疊306中形成裝置結構308。在一實施例中，Si堆疊306可以包含非晶矽(aSi)層。在一實施例中，裝置結構308包含鰭式場效電晶體(FinFET)裝置的鰭式組件。在一實施例中，可以在Si堆疊306上形成硬遮罩層310。在一實施例中，可以使用圖案化光阻層(未顯示)等來對硬遮罩層310進行圖案化。在一實施例中，一或多個特徵部312可以以硬遮罩層310所限定的圖案而形成在Si堆疊306中。
如圖3B所示，可以蝕刻特徵部312直到到達裝置結構308的遮罩層314。如圖3C所示，特徵部312被向下蝕刻至停止層304。在一實施例中，一旦到達裝置結構308，就可以使用不同的蝕刻處理，從而保護裝置結構308的複數部分。在某些實施例中，經蝕刻的特徵部312在特徵部312與停止層304相遇的區域中仍包含基腳316。
圖3D顯示去基腳的步驟，其中基腳316從特徵部上被移除。不幸的是，傳統的製程在去基腳處理期間可能導致特徵部結構的劣化。例如，側壁蝕刻可在去基腳處理過程中引起特徵部之橫向變形318。尤其是此種處理可能導致在裝置結構308之頂部附近的特徵部312縮頸。
圖4顯示用於表面改性以減少側壁蝕刻之方法400的一個實施例。如步驟402所示，方法400可以包含提供具有裝置結構的基板，該裝置結構之複數部分被識別為要移除。此外，如步驟404所示，此方法400可以包含在等於或大於100mTorr的處理壓力下，藉由將裝置結構暴露於一氣相組成物而鈍化該裝置結構的目標表面，以在目標表面上形成一保護層。
圖5A-5F顯示實施圖4所述方法400的實施例的處理流程。在一實施例中，進入的工件包含具有與圖3A-3C所述之相同或相似結構的晶圓125。如上所述，可以將晶圓125容納在處理室中。晶圓125可以包含一工件，該工件包含裝置結構502，該裝置結構的複數部分被識別為要移除。例如，裝置結構502可以包含鰭式場效電晶體(FinFET)、環繞式閘極(GAA)場效電晶體(FET)、奈米線FET、奈米片FET或互補式FET。
如圖5B所示，裝置結構502可以包含FinFET裝置的鰭式組件的。此外，裝置結構502可以包含一或多個閘極504。在一實施例中，閘極504可以是非平面閘極。在一實施例中，所述處理之目標表面為該一或多個閘極504之側壁506，如圖5C所示。在圖5C的處理步驟中，特徵部312被向下蝕刻至停止層304。在一實施例中，一旦到達裝置結構308，就可以使用不同的蝕刻處理，從而保護裝置結構308的複數部分。在某些實施例中，經蝕刻的特徵部312在特徵部312與停止層304相遇的區域中仍包含基腳316。
在圖5D之處理步驟的實施例中，保護層508係形成於該工件的目標表面上。例如保護層508可以形成在閘極504之側壁506上。此外，保護層508 可以最初形成在停止層304表面的至少一部分上以及閘極504的基腳316上。在一實施例中，可以在等於或大於100mTorr的處理壓力下，藉由將裝置結構暴露於一氣相組成物而鈍化包含側壁506的目標表面來形成保護層508。在另一實施例中，該氣相組合物可以表現出自由基含量與離子含量的比例大於10：1。在一實施例中，該氣相組合物可以包含氮氣。因此，在一些實施例中，保護層508也可以包含氮。
如圖5E所示，可以移除保護層508的一部分510。在一實施例中，被移除的保護層508之該部分510係位於靠近閘極結構504之基底的水平表面上。如圖5F所示，該處理可以包含移除在閘極結構504之蝕刻期間所形成的閘極結構504的基腳316。如圖5E-5F中所示，保護層508可以在基腳移除處理期間保護閘極結構504之側壁506，從而減少或消除側壁表面中之蝕刻不足或其他變形，例如圖3D中所示的橫向變形318。如圖5F所示，可以在裝置結構的選定表面上移除保護層508的至少一部分。在一實施例中，該選定表面可包含閘極結構504的側壁506。
圖6顯示用於表面改性以減少側壁蝕刻的方法600的另一實施例。在一實施例中，如步驟602所示，方法600可以包含提供具有裝置結構的基板，該裝置結構之複數部分被識別為要移除。此外，如步驟604所示，此方法600可以藉由將裝置結構暴露於一氣相組成物而使該裝置結構之目標表面改性，該氣相組合物包含自由基含量及離子含量，其中自由基含量與離子含量之比例超過10：1。
圖7A顯示一高壓表面改性處理。在一實施例中，可以在大於或等於100mTorr的腔室壓力下執行高壓表面改性處理。在這樣的實施例中，可以用N2電漿706來執行該處理。具一般通常知識者將認知到所述處理可以應用於替代性的電漿化學物或與其結合使用。在一實施例中，可以藉由N2電漿706而 在基板702上形成保護層704。N2電漿706可產生自由基708而轟擊基板702以使基板702的一個表面改性，從而形成保護層704。在一實施例中，保護層704可以形成在FinFET裝置之閘極結構的側壁上。
如圖7B所示，N2電漿706可產生離子710及自由基708。高壓下的N2電漿706可產生比離子710更多的自由基708，如圖7A所示。在一此種實施例中，電漿中的自由基對離子的比例可以大於10：1。低壓的N2電漿706可產生更大數量的離子710，如圖7B所示。在一實施例中，以N2電漿706中之自由基708進行處理可以在目標表面上形成保護層。
在前面的描述中已經闡明了具體細節，例如處理系統的特定幾何形狀以及其中使用的各種組件及處理的描述。然而，吾人應當理解，本文的技術可以在背離這些具體細節的其他實施例中實踐，且本文此等細節是出於解說而非限制的目的。本文所揭露之實施例已參考附圖來描述。類似地，出於解說的目的，已提出特定的數字、材料和配置以便提供透徹的理解。然而，實施例可以在沒有此等特定細節的情況下實施。具有基本相同的功能結構的組件係由相同的附圖標記表示，因此可以省略冗餘的描述。
為了協助理解諸多實施例，已經將諸多技術描述為多個離散操作。描述的順序不應解釋為暗示這些操作必須與順序相關。實際上，這些操作不需要按照顯示順序執行。所述的操作可以以不同的順序來執行所述之實施例。在額外的實施例中，可以執行各種額外的操作以及/或可以省略所述的操作。
本文所使用之「基板」或「目標基板」通常是指根據本發明而被處理的物體。該基板可以包含裝置之材料部分或結構，尤其是半導體或其他電子裝置，且可以例如是一半導體晶圓、標線片、或者是基底基板上的層或其上覆層(例如薄膜)的基底基板結構。因此，基板並不限於任何特定的基底結 構、下伏層或上覆層、圖案化或未圖案化的，而是預期包含任何此類層或基底結構以及層和/或基底結構的任何組合。本描述可能參照特定類型的基板，但其僅出於說明之目的。
熟習本技藝者亦將理解，可以對上述技術之操作進行許多變化，同時仍然達成本發明之相同目的。此等變化旨在涵蓋於本揭露內容之範圍。因此本發明實施例之前述說明並不旨在限制性的。相反地，本發明實施例之任何限制均於所附申請專利範圍中提出。
400:方法
402:步驟
404:步驟

Claims (17)

  1. 一種蝕刻方法，其步驟包含：提供具有一裝置結構的一基板，該裝置結構的複數部分被識別為要移除，其中該裝置結構設置於一下伏層之上方；蝕刻該裝置結構的複數部分以暴露該裝置結構的複數側表面，並暴露該下伏層的複數部分，且其中在蝕刻該裝置結構的該等複數部分後，該裝置結構的基腳存在於該裝置結構與該下伏層相遇之區域；在等於或大於100mTorr的一處理壓力下，藉由將該裝置結構暴露至一氣相組成物來鈍化該裝置結構之該等側表面，以在該等側表面上形成一保護層，且其中在鈍化該等側表面的期間，該保護層形成於該下伏層的暴露部分以及該裝置結構的該等基腳上；將形成於該下伏層上以及該裝置結構的該等基腳上之該保護層移除，以暴露該下伏層以及該裝置結構的該等基腳，同時留下在該裝置結構的該等側表面上之部分的該保護層；並移除該裝置結構的該等基腳，同時藉由該保護層保護該裝置結構的該等側表面。
  2. 如請求項1之蝕刻方法，其中該氣相組成物包含氮。
  3. 如請求項2之蝕刻方法，其中形成電漿以促進在該等側表面上形成該保護層，其中該保護層含有氮。
  4. 如請求項1之蝕刻方法，其中該裝置結構包含一非平面閘極。
  5. 如請求項1之蝕刻方法，其中該裝置結構包含一鰭式場效電晶體(FinFET)、環繞式閘極(GAA)場效電晶體(FET)、奈米線FET、奈米片FET或互補式FET。
  6. 如請求項1之蝕刻方法，其中該裝置結構包含一鰭式結構及一閘極結構。
  7. 如請求項6之蝕刻方法，其中該等側表面包含該閘極結構之側壁。
  8. 如請求項1之蝕刻方法，其中該裝置結構包含複數閘極，且該等側表面為該等閘極的側表面，且其中該基板包含第一遮罩及第二遮罩，且其中該下伏層為一蝕刻停止層；且其中該蝕刻以暴露該等側表面的步驟包含蝕刻穿過該第一遮罩，以暴露該等閘極的該等側表面的複數上部分與暴露該第二遮罩，並接著繼續蝕刻穿過該第二遮罩以暴露該等閘極的該等側表面之複數下部分，且該蝕刻步驟停止而使該等閘極的基腳位在該等閘極與該蝕刻停止層的暴露部分之間的一介面處。
  9. 一種蝕刻方法，其步驟包含：提供具有一裝置結構的一基板，該裝置結構的複數部分被識別為要改性，其中該裝置結構設置於一下伏層之上方；蝕刻該裝置結構的複數部分以暴露該裝置結構的複數側表面，並暴露該下伏層的複數部分，且其中在蝕刻該裝置結構的該等複數部分後，該裝置結構的基腳存在於該裝置結構與該下伏層相遇之區域；藉由將該裝置結構暴露至一氣相組成物而使該裝置結構之該等複數側表面改性，該氣相組成物包含自由基含量以及離子含量，其中該自由基含量對該離 子含量的比例超過10比1，且其中在該改性步驟期間，一保護層形成於該裝置結構的該等側表面、該下伏層的暴露部分、及該裝置結構的該等基腳上；將形成於該下伏層上以及該裝置結構的該等基腳上之該保護層移除，以暴露該下伏層以及該裝置結構的該等基腳，同時留下在該裝置結構的該等側表面上之部分的該保護層；並移除該裝置結構的該等基腳，同時藉由該保護層保護該裝置結構的該等側表面。
  10. 如請求項9之蝕刻方法，其中該氣相組成物包含氮。
  11. 如請求項10之蝕刻方法，其中形成電漿以促進在該等側表面上形成該保護層，其中該保護層含有氮。
  12. 如請求項9之蝕刻方法，其中該裝置結構包含一非平面閘極。
  13. 如請求項9之蝕刻方法，其中該裝置結構包含一鰭式場效電晶體(FinFET)、環繞式閘極(GAA)場效電晶體(FET)、奈米線FET、奈米片FET或互補式FET。
  14. 如請求項9之蝕刻方法，其中該裝置結構包含一鰭式結構及一閘極結構。
  15. 如請求項14之蝕刻方法，其中該等側表面包含該閘極結構之側壁。
  16. 如請求項9之蝕刻方法，其中該裝置結構包含複數閘極，且該等側表面為該等閘極的側表面，且其中該基板包含第一遮罩及第二遮罩，且其中該下伏層為一蝕刻停止層；且 其中該蝕刻以暴露該等側表面的步驟包含蝕刻穿過該第一遮罩，以暴露該等閘極的該等側表面的複數上部分與暴露該第二遮罩，並接著繼續蝕刻穿過該第二遮罩以暴露該等閘極的該等側表面之複數下部分，且該蝕刻步驟停止而使該等閘極的基腳位在該等閘極與該蝕刻停止層的暴露部分之間的一介面處。
  17. 一種蝕刻方法，其步驟包含：提供在形成一裝置結構時欲蝕刻的一基板，該裝置結構為一鰭或一閘極之至少一者，該基板包含在該裝置結構下方的一蝕刻停止層、第一遮罩、及第二遮罩；蝕刻穿過該第一遮罩以暴露該裝置結構的上側表面並暴露該第二遮罩；蝕刻穿過該第二遮罩以暴露該裝置結構的下側表面並暴露該蝕刻停止層的複數部分，且其中在暴露該蝕刻停止層後，該裝置結構的基腳存在於該裝置結構與該蝕刻停止層之間的一介面處；至少在該裝置結構的該等下側表面上、該蝕刻停止層的暴露部分上、及該裝置結構的該等基腳上形成包含氮的一保護層，其中該形成該保護層的步驟係在至少100mTorr的一壓力下進行，且一自由基含量對一離子含量的比例超過10比1；由該蝕刻停止層及該裝置結構的該等基腳移除該保護層的複數部分，同時在該裝置結構的該等下側表面上留下該保護層的複數部分；且移除該裝置結構的該等基腳，同時藉由該保護層保護該裝置結構的該等下側表面。
TW108131489A 2018-09-05 2019-09-02 表面改性處理 TWI797379B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862727167P 2018-09-05 2018-09-05
US62/727,167 2018-09-05

Publications (2)

Publication Number Publication Date
TW202020971A TW202020971A (zh) 2020-06-01
TWI797379B true TWI797379B (zh) 2023-04-01

Family

ID=69641623

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108131489A TWI797379B (zh) 2018-09-05 2019-09-02 表面改性處理

Country Status (3)

Country Link
US (1) US10937664B2 (zh)
TW (1) TWI797379B (zh)
WO (2) WO2020051063A2 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201714873A (zh) * 2015-08-31 2017-05-01 液態空氣喬治斯克勞帝方法研究開發股份有限公司 用於蝕刻半導體結構的含氮化合物
US20170352559A1 (en) * 2016-06-01 2017-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Fluorine contamination control in semiconductor manufacturing process

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070202700A1 (en) * 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
KR20120063661A (ko) * 2010-12-08 2012-06-18 에스케이하이닉스 주식회사 반도체 장치의 제조방법
CN103348776B (zh) * 2011-02-15 2017-06-09 应用材料公司 多区等离子体生成的方法和设备
US9039909B2 (en) * 2011-02-28 2015-05-26 Tokyo Electron Limited Plasma etching method, semiconductor device manufacturing method and computer-readable storage medium
US8809194B2 (en) * 2012-03-07 2014-08-19 Tokyo Electron Limited Formation of SiOCl-containing layer on spacer sidewalls to prevent CD loss during spacer etch
US10170324B2 (en) * 2014-12-04 2019-01-01 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
US10008497B2 (en) * 2016-11-29 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201714873A (zh) * 2015-08-31 2017-05-01 液態空氣喬治斯克勞帝方法研究開發股份有限公司 用於蝕刻半導體結構的含氮化合物
US20170352559A1 (en) * 2016-06-01 2017-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Fluorine contamination control in semiconductor manufacturing process

Also Published As

Publication number Publication date
WO2020051119A1 (en) 2020-03-12
US20200075734A1 (en) 2020-03-05
WO2020051063A2 (en) 2020-03-12
US10937664B2 (en) 2021-03-02
TW202020971A (zh) 2020-06-01

Similar Documents

Publication Publication Date Title
US8389416B2 (en) Process for etching silicon with selectivity to silicon-germanium
TWI621155B (zh) 在自對準圖案化架構中不使用硬遮罩而增加圖案密度之方法
JP6175570B2 (ja) ガスパルスを用いる深掘りシリコンエッチングのための方法
US8932947B1 (en) Methods for forming a round bottom silicon trench recess for semiconductor applications
US7815814B2 (en) Method and system for dry etching a metal nitride
US9748110B2 (en) Method and system for selective spacer etch for multi-patterning schemes
KR102250213B1 (ko) 자가 정렬 다중 패터닝 방법들 및 시스템들에 대한 인시츄 스페이서 재성형
US8268184B2 (en) Etch process for reducing silicon recess
TW202004910A (zh) 用於低深寬比堆疊圖案化的方法和系統
KR20140021610A (ko) 풀 메탈 게이트 구조를 패터닝하는 방법
TW201923887A (zh) 氮化鉭層中之特徵部的圖案化系統及方法
US10790154B2 (en) Method of line cut by multi-color patterning technique
TWI797379B (zh) 表面改性處理
WO2018053487A1 (en) Method of in situ hard mask removal
US10170329B2 (en) Spacer formation for self-aligned multi-patterning technique
JP7426840B2 (ja) エッチング方法及びプラズマ処理装置
US9576812B2 (en) Partial etch memorization via flash addition