TWI793026B - 畫素陣列基板 - Google Patents

畫素陣列基板 Download PDF

Info

Publication number
TWI793026B
TWI793026B TW111119813A TW111119813A TWI793026B TW I793026 B TWI793026 B TW I793026B TW 111119813 A TW111119813 A TW 111119813A TW 111119813 A TW111119813 A TW 111119813A TW I793026 B TWI793026 B TW I793026B
Authority
TW
Taiwan
Prior art keywords
metal layer
adjustment
layer
array substrate
pixel array
Prior art date
Application number
TW111119813A
Other languages
English (en)
Other versions
TW202347704A (zh
Inventor
李文仁
來漢中
鍾承翰
洪濬成
郭漢浤
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW111119813A priority Critical patent/TWI793026B/zh
Priority to US17/899,606 priority patent/US20230402465A1/en
Priority to CN202211226840.0A priority patent/CN115440745A/zh
Application granted granted Critical
Publication of TWI793026B publication Critical patent/TWI793026B/zh
Publication of TW202347704A publication Critical patent/TW202347704A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種畫素陣列基板包括畫素驅動電路、第一絕緣層、接墊組及調節結構。第一絕緣層設置於畫素驅動電路上。接墊組電性連接至畫素驅動電路。調節結構設置於第一絕緣層上且電性連接至接墊組。調節結構位於接墊組與畫素驅動電路之間。調節結構包括第一調節部及第二調節部。第一調節部的至少一部分重疊於接墊組。第二調節部設置於第一調節部外，且與接墊組錯開。第一調節部對雷射的吸收率高於第二調節部對雷射的吸收率。

Description

畫素陣列基板
本發明是有關於一種畫素陣列基板。
隨著顯示技術的演進，具有高解析與薄型化的顯示裝置受到主流市場的喜愛。近幾年來，由於發光二極體(Light-Emitting Diode；LED)元件的製程技術的突破，已發展出可將發光二極體元件以陣列排列製作出的微型發光二極體顯示裝置(Micro-LED display)或毫米等級的發光二極體顯示裝置等，其不需要設置液晶層(Liquid crystal)及彩色濾光片(Color filter)，而能進一步減少顯示裝置的厚度。此外，相較於有機發光二極體顯示裝置，微型發光二極體顯示裝置具有更省電、壽命更長的優勢。
在目前微型發光二極體顯示裝置的製作過程中，需透過巨量轉移(Mass transfer)將大量的發光二極體元件轉置於畫素陣列基板上。然而，現今的顯示裝置通常具有動輒百萬計的畫素，且發光二極體元件尺寸微小而難以精準地與畫素陣列基板的接墊對位，容易因對位誤差而造成發光二極體元件無法精準地置 放於預定位置，進而造成發光二極體元件無法正常驅動的問題。特別是，利用雷射焊接工序接合發光二極體元件與畫素陣列基板的接墊時，因雷射照射而產生的熱能會導致畫素陣列基板的熱脹現象，使得發光二極體元件與畫素陣列基板的接合更加困難。
本發明提供一種畫素陣列基板，能提升與發光二極體元件的接合良率。
本發明的畫素陣列基板，包括基底、畫素驅動電路、第一絕緣層、接墊組及調節結構。畫素驅動電路設置於基底上。第一絕緣層設置於畫素驅動電路上。接墊組電性連接至畫素驅動電路。調節結構設置於第一絕緣層上且電性連接至接墊組。調節結構位於接墊組與畫素驅動電路之間。調節結構包括第一調節部及第二調節部。第一調節部的至少一部分重疊於接墊組。第二調節部設置於第一調節部外，且與接墊組錯開。第一調節部對雷射的吸收率高於第二調節部對雷射的吸收率。
在本發明的一實施例中，上述的第一調節部具有第一吸收區，第一吸收區重疊於接墊組，第一吸收區的面積大於接墊組的面積，且接墊組於基底上的垂直投影位於第一吸收區於基底上的垂直投影以內。
在本發明的一實施例中，上述的第一調節部更具有第二吸收區，第二吸收區位於第一吸收區周圍且與第一吸收區具有一 間距，且第一吸收區與第二吸收區連接。
在本發明的一實施例中，上述的畫素陣列基板更包括第二絕緣層。調節結構位於第二絕緣層與第一絕緣層之間。第一調節部具有第一金屬層，接觸於第二絕緣層。第一調節部及第二調節部分別具有第二金屬層的第一部分及第二部分。第一調節部的第一金屬層位於第二絕緣層與第二金屬層的第一部分之間。第二調節部的第二金屬層的第二部分接觸於第二絕緣層。第一金屬層對雷射的吸收率高於第二金屬層對雷射的吸收率。
在本發明的一實施例中，上述的第一調節部及第二調節部更分別具有第三金屬層的第一部分及第二部分，第一調節部的第三金屬層的第一部分、第一調節部的第二金屬層的第一部分及第一調節部的第一金屬層沿著遠離基底的方向依序堆疊。第二調節部的第三金屬層的第二部分及第二調節部的第二金屬層的第二部分沿著遠離基底的方向依序堆疊。
在本發明的一實施例中，上述的畫素陣列基板更包括第二絕緣層。調節結構位於第二絕緣層與第一絕緣層之間。第一調節部具有第一金屬層，接觸於第二絕緣層。第二調節部具有金屬氧化物層，接觸於第二絕緣層。第一金屬層對雷射的吸收率高於金屬氧化物層對雷射的吸收率。
在本發明的一實施例中，上述的第一調節部及第二調節部更分別具有第二金屬層的第一部分及第二部分，第一調節部的第一金屬層位於第二絕緣層與第一調節部的第二金屬層的第一部 分之間，第二調節部的金屬氧化物層位於第二絕緣層與第二調節部的第二金屬層的第二部分之間。
在本發明的一實施例中，上述的第一調節部及第二調節部更分別具有第三金屬層的第一部分及第二部分。第一調節部的第三金屬層的第一部分、第一調節部的第二金屬層的第一部分及第一調節部的第一金屬層沿著遠離基底的方向依序堆疊。第二調節部的第三金屬層的第二部分、第二調節部的第二金屬層的第二部分及第二調節部的金屬氧化物層沿著遠離基底的方向依序堆疊。
在本發明的一實施例中，上述的雷射的波長範圍包括915nm~1064nm。第一金屬層的材質選自鈦、錫或鎳。第二金屬層的材質選自鋁、銀或銅。
在本發明的一實施例中，上述的雷射的波長範圍包括400nm~550nm。第一金屬層的材質選自鈦、銅、錫或鎳。第二金屬層的材質選自銀。
10、10A:畫素陣列基板
10a、10r:區域
110:基底
120:緩衝層
130:半導體圖案
140:閘絕緣層
140a、140b、160a、160b、180a、190a、210a、220a、260a、260b:接觸窗
150:控制端
160:層間介電層
171:第一端
172:第二端
180、250:平坦層
190:第一保護層
200:導電圖案
210:第一絕緣層
220:第二保護層
231:第三金屬層
231-1、232-1:第一部分
231-2、232-2:第二部分
232:第二金屬層
233:第一金屬層
240:第二絕緣層
260:第三保護層
270:接墊組
271:第一接墊
272:第二接墊
280:金屬氧化物層
g:間距
M4:調節結構
M4a:第一調節部
M4a-1:第一吸收區
M4a-2:第二吸收區
M4r、M4rA:第二調節部
PC:畫素驅動電路
R1、R2、R3:局部
Sa:第一疊構
Sr、SrA:第二疊構
T:薄膜電晶體
z:方向
I-I’:剖線
圖1為本發明一實施例之畫素陣列基板10的上視示意圖。
圖2為本發明一實施例之畫素陣列基板10的剖面示意圖。
圖3為本發明一實施例之畫素陣列基板10的局部剖面的放大示意圖。
圖4為本發明一實施例之畫素陣列基板10的另一局部剖面的放大示意圖。
圖5示出設置於一玻璃上之本發明一實施例的第一疊構Sa及第二疊構Sr的吸收頻譜。
圖6示出各種材料的吸收頻譜。
圖7為本發明另一實施例之畫素陣列基板10A的剖面示意圖。
圖8為本發明另一實施例之畫素陣列基板10A的局部剖面的放大示意圖。
現將詳細地參考本發明的示範性實施例，示範性實施例的實例說明於附圖中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。
應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件“上”或“連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電性連接。再者，“電性連接”或“耦合”可以是二元件間存在其它元件。
本文使用的“約”、“近似”、或“實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均 值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30%、±20%、±10%、±5%內。再者，本文使用的“約”、“近似”或“實質上”可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。
除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
圖1為本發明一實施例之畫素陣列基板10的上視示意圖。圖2為本發明一實施例之畫素陣列基板10的剖面示意圖。圖2對應圖1的剖線I-I’。圖1繪出接墊組270、導電圖案200及調節結構M4，而省略畫素陣列基板10的其它構件。
請參照圖1及圖2，畫素陣列基板10包括基底110。舉例而言，在本實施例中，基底110的材質可以是玻璃、石英、有機聚合物、或不透光/反射材料(例如：晶圓、陶瓷等)、或是其它可適用的材料。
畫素陣列基板10還包括畫素驅動電路PC，設置於基底110上。舉例而言，在本實施例中，畫素驅動電路PC可包括薄 膜電晶體T。薄膜電晶體T包括半導體圖案130、閘絕緣層140、控制端150、第一端171及第二端172，其中閘絕緣層140設置於控制端150與半導體圖案130之間，且第一端171與第二端172分別電性連接至半導體圖案130的不同兩區。
在本實施例中，畫素陣列基板10還可選擇性包括緩衝層120，設置於基底110上。在本實施例中，薄膜電晶體T的半導體圖案130設置於緩衝層120上。閘絕緣層140設置於薄膜電晶體T的半導體圖案130及緩衝層120上。薄膜電晶體T的控制端150設置於閘絕緣層140上。畫素陣列基板10還包括層間介電層160，設置於控制端150及閘絕緣層140上。薄膜電晶體T的第一端171設置於層間介電層160上且透過層間介電層160的接觸窗160a及閘絕緣層140的接觸窗140a電性連接至半導體圖案130。薄膜電晶體T的第二端172設置於層間介電層160上且透過層間介電層160的另一接觸窗160b及閘絕緣層140的另一接觸窗140b電性連接至半導體圖案130。然而，本發明不以此為限，在其它實施例中，薄膜電晶體T也可以是其它構造。
在本實施例中，畫素陣列基板10還可包括平坦層180，設置於薄膜電晶體T的第一端171及第二端172上。畫素陣列基板10還包括第一保護層190，設置於平坦層180上。平坦層180可具有接觸窗180a，重疊於薄膜電晶體T的第一端171。第一保護層190可具有接觸窗190a，重疊於平坦層180的接觸窗180a。在本實施例中，畫素陣列基板10還可包括導電圖案200， 設置於第一保護層190上且透過第一保護層190的接觸窗190a電性連接至薄膜電晶體T的第一端171。
畫素陣列基板10還包括第一絕緣層210，設置於畫素驅動電路PC上。舉例而言，在本實施例中，第一絕緣層210可設置於導電圖案200及第一保護層190上，但本發明不以此為限。
畫素陣列基板10還包括調節結構M4，設置於第一絕緣層210上。舉例而言，在本實施例中，畫素陣列基板10還可包括設置於第一絕緣層210上的第二保護層220，調節結構M4可設置於第二保護層220上，但本發明不以此為限。
畫素陣列基板10還包括接墊組270，電性連接至畫素驅動電路PC。調節結構M4電性連接至接墊組270。調節結構M4位於接墊組270與畫素驅動電路PC之間。舉例而言，在本實施例中，畫素陣列基板10還包括第三保護層260，設置於調節結構M4上。第三保護層260可具有接觸窗260a、260b。接墊組270設置於第三保護層260上且透過接觸窗260a電性連接至調節結構M4。接墊組270可直接地接觸於調節結構M4。第一絕緣層210可具有接觸窗210a，重疊於導電圖案200。第二保護層220可具有接觸窗220a，重疊於第一絕緣層210的接觸窗210a。調節結構M4可透過第二保護層220的接觸窗220a電性連接至導電圖案200。接墊組270可經由調節結構M4及導電圖案200電性連接至畫素驅動電路PC，但本發明不以此為限。
調節結構M4包括第一調節部M4a及第二調節部M4r。 第一調節部M4a的至少一部分重疊於接墊組270。第二調節部M4r設置於第一調節部M4a外，且與接墊組270錯開。第一調節部M4a所在的區域包括需進行雷射焊接的區域10a。第二調節部M4r所在的區域包括不必要進行雷射焊接的區域10r。值得注意的是，第一調節部M4a對雷射的吸收率高於第二調節部M4r對所述雷射的吸收率。
接墊組270包括於結構上分離的第一接墊271及第二接墊272，第一接墊271及第二接墊272分別用以與發光二極體元件(未繪示)的多個電極電性連接。具體而言，在本實施例中，發光二極體元件(未繪示)的多個電極上分別設有多個導電凸塊(未繪示)，而畫素陣列基板10的第一接墊271及第二接墊272是用以在雷射焊接工序分別與發光二極體元件之多個電極上的多個導電凸塊共金接合。在進行所述雷射焊接工序時，雷射會同時傳遞至調節結構M4之第一調節部M4a及第二調節部M4r所在的區域10a、10r。由於與接墊組270重疊的第一調節部M4a對雷射的吸收率高於第二調節部M4r對所述雷射的吸收率，因此，調節結構M4的第一調節部M4a可吸收由較多之由雷射轉換而來的熱能，所述較多的熱能可透過第一調節部M4a可傳遞至接墊組270，進而使接墊組270與發光二極體元件良好地固接。
同時間，分佈於不需進行雷射焊接之區域10r的第二調節部M4r可反射較多的所述雷射，使得因雷射而生成的熱能不易累積在不需進行雷射焊接的區域10r上。藉此，在進行雷射焊接 工序時，畫素陣列基板10不易因雷射而產生的熱能發生過度的熱脹現象。熱脹現象較輕微的畫素陣列基板10可較精確地與發光二極體元件對位，進而提升畫素陣列基板10與發光二極體元件的接合良率。
在本實施例中，調節結構M4的第一調節部M4a具有第一吸收區M4a-1(標示於圖1)，第一吸收區M4a-1重疊於接墊組270，第一吸收區M4a-1的面積大於接墊組270的面積，且接墊組270於基底110上的垂直投影位於第一吸收區M4a-1於基底110上的垂直投影以內。
在本實施例中，調節結構M4的第一調節部M4a還可具有第二吸收區M4a-2(標示於圖1)，第二吸收區M4a-2位於第一吸收區M4a-1周圍且與第一吸收區M4a-1具有間距g，且第一吸收區M4a-1與第二吸收區M4a-2連接。第二吸收區M4a-2包括位於接墊組270周圍的輔助吸收區。第二吸收區M4a-2有助於將照射至接墊組270之鄰近區域的雷射轉換為熱能，並透過熱傳導將熱能傳遞至接墊組270所在的第一吸收區M4a-1，以利於接墊組270與發光二極體元件的接合。
圖3為本發明一實施例之畫素陣列基板10的局部剖面的放大示意圖。圖3對應圖2的局部R1，且示出調節結構M4的第一調節部M4a及第二調節部M4r的詳細構造。圖4為本發明一實施例之畫素陣列基板10的另一局部剖面的放大示意圖。圖4對應圖2的局部R2，且示出調節結構M4的第一調節部M4a的 詳細構造。
請參照圖2、圖3及圖4，在本實施例中，畫素陣列基板10更包括第二絕緣層240，其中調節結構M4位於第二絕緣層240與第一絕緣層210之間。在本實施例中，畫素陣列基板10更包括平坦層250，其中平坦層250設置於第二絕緣層240上，部分的第三保護層260設置於平坦層250上，另一部分的第三保護層260設置於部分的調節結構M4上。
第一調節部M4a具有第一金屬層233，接觸於第二絕緣層240。第一調節部M4a及第二調節部M4r分別具有第二金屬層232的第一部分232-1及第二部分232-2。第一調節部M4a的第一金屬層233位於第二絕緣層240與第二金屬層232的第一部分232-1之間。第二調節部M4r的第二金屬層232的第二部分232-2接觸於第二絕緣層240。
第一金屬層233對雷射的吸收率高於第二金屬層232對雷射的吸收率。也就是說，在進行雷射焊接工序時，第一調節部M4a最上方的膜層是第一調節部M4a中最先被雷射照射的膜層，第二調節部M4r最上方的膜層是第二調節部M4r中最先被雷射照射的膜層，而第一調節部M4a最上方的膜層(即第一金屬層233)對雷射的吸收率高於第二調節部M4r最上方的膜層(即第二金屬層232)對雷射的吸收率。
請參照圖2、圖3及圖4，在本實施例中，第一調節部M4a及第二調節部M4r更分別具有第三金屬層231的第一部分 231-1及第二部分231-2，第一調節部M4a的第三金屬層231的第一部分231-1、第一調節部M4a的第二金屬層232的第一部分232-1及第一調節部M4a的第一金屬層233沿著遠離基底110的方向z依序堆疊，且第二調節部M4r的第三金屬層231的第二部分231-2及第二調節部M4r的第二金屬層232的第二部分232-2沿著遠離基底110的方向z依序堆疊。
請參照圖3，第一調節部M4a的第三金屬層231的第一部分231-1、第一調節部M4a的第二金屬層232的第一部分232-1、第一調節部M4a的第一金屬層233、部分的平坦層250及部分的第三保護層260堆疊成第一疊構Sa；第二調節部M4r的第三金屬層231的第二部分231-2、第二調節部M4r的第二金屬層232的第二部分232-2、另一部分的平坦層250及另一部分的第三保護層260堆疊成第二疊構Sr。
圖5示出設置於一玻璃上之本發明一實施例的第一疊構Sa及第二疊構Sr的吸收頻譜。由圖5的數據可知，位於需進行雷射焊接區域10a的第一疊構Sa對雷射的吸收率確實高於位於不必需進行雷射焊接之區域10r的第二疊構Sr對雷射的吸收率。
圖6示出各種材料的吸收頻譜。請參照圖3、圖4及圖6，舉例而言，在本實施例中，於雷射焊接工序中所使用之雷射的波長範圍可包括915nm~1064nm，第一調節部M4a最上方的膜層(即第一金屬層233)的材質可選用對所述雷射吸收率高的鈦(Ti)，第二調節部M4r最上方的膜層(即第二金屬層232)的材質可 選用對所述雷射吸收率低的鋁(Al)。然而，本發明不限於此，在其它實施例中，第一調節部M4a最上方的膜層(即第一金屬層233)的材質也可選自對所述雷射吸收率高的其它材料，例如但不限於：錫(Sn)或鎳(Ni)，第二調節部M4r最上方的膜層(即第二金屬層232)的材質也可以選自對所述雷射吸收率低的其它材料，例如但不限於：銀(Ag)或銅(Cu)。
此外，在本實施例中，第一調節部M4a及第二調節部M4r最下方的膜層(即第三金屬層231)的材質可選擇性地是鈦。然而，本發明不限於此，在其它實施例，中第一調節部M4a及第二調節部M4r最下方的膜層(即第三金屬層231)的材質也可選自其它材料，例如但不限於：錫(Sn)或鎳(Ni)。
須說明的是，本發明並不限制於雷射焊接工序中所使用之雷射的波長範圍。在其它實施例中，於雷射焊接工序中所使用之雷射也可以包括其它波長範圍。舉例而言，在另一實施例中，雷射焊接工序中所使用之雷射的波長範圍可包括400nm~550nm；此時，第一調節部M4a最上方的膜層(即第一金屬層233)的材質及第二調節部M4r最上方的膜層(即第二金屬層232)的材質可做適當的變更；舉例而言，根據圖6之各種材料的吸收頻譜，當雷射的波長範圍包括400nm~550nm時，第一調節部M4a最上方的膜層(即第一金屬層233)的材質可選自對400nm~550nm之波段的吸收率較高的鈦(Ti)、銅(Cu)、錫(Sn)或鎳(Ni)，而第二調節部M4r最上方的膜層(即第二金屬層232)的材質可選自對 400nm~550nm之波段的吸收率較低的銀(Ag)。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重述。
圖7為本發明另一實施例之畫素陣列基板10A的剖面示意圖。圖8為本發明另一實施例之畫素陣列基板10A的局部剖面的放大示意圖。圖8對應圖7的局部R3，且示出調節結構M4的第一調節部M4a及第二調節部M4rA的詳細構造。
本實施例的畫素陣列基板10A與前述的畫素陣列基板10類似，兩者的差異在於：本實施例的畫素陣列基板10的第二調節部M4rA與前述的畫素陣列基板10的第二調節部M4r不同。請參照圖7及圖8，具體而言，在本實施例中，第二調節部M4r還具有金屬氧化物層280(標示於圖8)，接觸於第二絕緣層240。第一調節部M4a的第一金屬層233對雷射的吸收率高於第二調節部M4rA的金屬氧化物層280對雷射的吸收率。舉例而言，在本實施例中，金屬氧化物層280的材質可為氧化銦鋅(Indium-Zinc Oxide,IZO)，但本發明不以此為限。
第二調節部M4rA的第三金屬層231的第二部分231-2、第二調節部M4rA的第二金屬層232的第二部分232-2及第二調節部M4rA的金屬氧化物層280沿著遠離基底110的方向z依序堆疊。第二調節部M4rA的第三金屬層231的第二部分231- 2、第二調節部M4rA的第二金屬層232的第二部分232-2、第二調節部M4rA的金屬氧化物層280、部分的平坦層250及部分的第三保護層260堆疊成第二疊構SrA。
圖5更示出設置於一玻璃上之本發明另一實施例的第二疊構SrA的吸收頻譜。由圖5的數據可知，在進行雷射焊接工序時所使用的雷射波長範圍，位於需進行雷射焊接區域10a的第一疊構Sa對雷射的吸收率確實高於位於不必需進行雷射焊接之區域10r的第二疊構SrA對雷射的吸收率。此外，相較於圖3的第二疊構Sr，圖8的第二疊構SrA利用金屬氧化物層280的設置可進一步降低吸收率，而有助於更進一步地提升畫素陣列基板10A與發光二極體元件的接合良率。
10:畫素陣列基板
10a、10r:區域
110:基底
120:緩衝層
130:半導體圖案
140:閘絕緣層
140a、140b、160a、160b、180a、190a、210a、220a、260a、260b:接觸窗
150:控制端
160:層間介電層
171:第一端
172:第二端
180、250:平坦層
190:第一保護層
200:導電圖案
210:第一絕緣層
220:第二保護層
240:第二絕緣層
260:第三保護層
270:接墊組
271:第一接墊
272:第二接墊
M4:調節結構
M4a:第一調節部
M4r:第二調節部
PC:畫素驅動電路
R1、R2:局部
T:薄膜電晶體
z:方向
I-I’:剖線

Claims (12)

  1. 一種畫素陣列基板，包括： 一基底； 一畫素驅動電路，設置於該基底上； 一第一絕緣層，設置於該畫素驅動電路上； 一接墊組，電性連接至該畫素驅動電路；以及 一調節結構，設置於該第一絕緣層上且電性連接至該接墊組，其中該調節結構位於該接墊組與該畫素驅動電路之間，且該調節結構包括： 一第一調節部，其中該第一調節部的至少一部分重疊於該接墊組；以及 一第二調節部，設置於該第一調節部外，且與該接墊組錯開，其中該第一調節部對一雷射的吸收率高於該第二調節部對一雷射的吸收率。
  2. 如請求項1所述的畫素陣列基板，其中該第一調節部具有一第一吸收區，該第一吸收區重疊於該接墊組，該第一吸收區的面積大於該接墊組的面積，且該接墊組於該基底上的一垂直投影位於該第一吸收區於該基底上的一垂直投影以內。
  3. 如請求項2所述的畫素陣列基板，其中該第一調節部更具有一第二吸收區，該第二吸收區位於該第一吸收區周圍且與該第一吸收區具有一間距，且該第一吸收區與該第二吸收區連接。
  4. 如請求項1所述的畫素陣列基板，更包括： 一第二絕緣層，其中該調節結構位於該第二絕緣層與該第一絕緣層之間； 該第一調節部具有一第一金屬層，接觸於該第二絕緣層； 該第一調節部及該第二調節部分別具有一第二金屬層的一第一部分及一第二部分； 該第一調節部的該第一金屬層位於該第二絕緣層與該第二金屬層的該第一部分之間； 該第二調節部的該第二金屬層的該第二部分接觸於該第二絕緣層； 該第一金屬層對該雷射的吸收率高於該第二金屬層對該雷射的吸收率。
  5. 如請求項4所述的畫素陣列基板，其中該第一調節部及該第二調節部更分別具有一第三金屬層的一第一部分及一第二部分，該第一調節部的該第三金屬層的該第一部分、該第一調節部的該第二金屬層的該第一部分及該第一調節部的該第一金屬層沿著遠離該基底的一方向依序堆疊，且該第二調節部的該第三金屬層的該第二部分及該第二調節部的該第二金屬層的該第二部分沿著遠離該基底的該方向依序堆疊。
  6. 如請求項4所述的畫素陣列基板，其中該雷射的波長範圍包括915nm~1064nm；該第一金屬層的材質選自鈦、錫或鎳；該第二金屬層的材質選自鋁、銀或銅。
  7. 如請求項4所述的畫素陣列基板，其中該雷射的波長範圍包括400nm~550nm；該第一金屬層的材質選自鈦、銅、錫或鎳；該第二金屬層的材質選自銀。
  8. 如請求項1所述的畫素陣列基板，更包括： 一第二絕緣層，其中該調節結構位於該第二絕緣層與該第一絕緣層之間； 該第一調節部具有一第一金屬層，接觸於該第二絕緣層； 該第二調節部具有一金屬氧化物層，接觸於該第二絕緣層； 該第一金屬層對該雷射的吸收率高於該金屬氧化物層對該雷射的吸收率。
  9. 如請求項8所述的畫素陣列基板，其中該第一調節部及該第二調節部更分別具有一第二金屬層的一第一部分及一第二部分，該第一調節部的該第一金屬層位於該第二絕緣層與該第一調節部的該第二金屬層的該第一部分之間，該第二調節部的該金屬氧化物層位於該第二絕緣層與該第二調節部的該第二金屬層的該第二部分之間。
  10. 如請求項9所述的畫素陣列基板，其中該第一調節部及該第二調節部更分別具有一第三金屬層的一第一部分及一第二部分，該第一調節部的該第三金屬層的該第一部分、該第一調節部的該第二金屬層的該第一部分及該第一調節部的該第一金屬層沿著遠離該基底的一方向依序堆疊，且該第二調節部的該第三金屬層的該第二部分、該第二調節部的該第二金屬層的該第二部分及該第二調節部的該金屬氧化物層沿著遠離該基底的該方向依序堆疊。
  11. 如請求項9所述的畫素陣列基板，其中該雷射的波長範圍包括915nm~1064nm；該第一金屬層的材質選自鈦、錫或鎳；該第二金屬層的材質選自鋁、銀或銅。
  12. 如請求項9所述的畫素陣列基板，其中該雷射的波長範圍包括400nm~550nm；該第一金屬層的材質選自鈦、銅、錫或鎳；該第二金屬層的材質選自銀。
TW111119813A 2022-05-27 2022-05-27 畫素陣列基板 TWI793026B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111119813A TWI793026B (zh) 2022-05-27 2022-05-27 畫素陣列基板
US17/899,606 US20230402465A1 (en) 2022-05-27 2022-08-30 Pixel array substrate
CN202211226840.0A CN115440745A (zh) 2022-05-27 2022-10-09 像素阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111119813A TWI793026B (zh) 2022-05-27 2022-05-27 畫素陣列基板

Publications (2)

Publication Number Publication Date
TWI793026B true TWI793026B (zh) 2023-02-11
TW202347704A TW202347704A (zh) 2023-12-01

Family

ID=84250794

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111119813A TWI793026B (zh) 2022-05-27 2022-05-27 畫素陣列基板

Country Status (3)

Country Link
US (1) US20230402465A1 (zh)
CN (1) CN115440745A (zh)
TW (1) TWI793026B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140233797A1 (en) * 2008-11-14 2014-08-21 The Scripps Research Institute Image analysis platform for identifying artifacts in samples and laboratory consumables
TWI642044B (zh) * 2018-01-09 2018-11-21 友達光電股份有限公司 電子裝置及其製造方法
WO2019049940A1 (ja) * 2017-09-08 2019-03-14 株式会社ニコン パターン描画装置
WO2019176457A1 (ja) * 2018-03-14 2019-09-19 株式会社ジャパンディスプレイ 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140233797A1 (en) * 2008-11-14 2014-08-21 The Scripps Research Institute Image analysis platform for identifying artifacts in samples and laboratory consumables
WO2019049940A1 (ja) * 2017-09-08 2019-03-14 株式会社ニコン パターン描画装置
TWI642044B (zh) * 2018-01-09 2018-11-21 友達光電股份有限公司 電子裝置及其製造方法
WO2019176457A1 (ja) * 2018-03-14 2019-09-19 株式会社ジャパンディスプレイ 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法

Also Published As

Publication number Publication date
CN115440745A (zh) 2022-12-06
US20230402465A1 (en) 2023-12-14
TW202347704A (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
TWI668856B (zh) 發光二極體面板
JP3980918B2 (ja) アクティブマトリクス基板及びその製造方法、表示装置
US8436968B2 (en) Flat display device integrated with photovoltaic cell
TW201944128A (zh) 元件基板、顯示面板及拼接顯示器
CN113053978B (zh) 显示面板及显示装置
TWI725691B (zh) 微型發光元件顯示裝置
CN106653797A (zh) 有机发光显示装置
JP2010129598A (ja) 発光装置及びその製造方法
US20210376287A1 (en) Display device
US9911802B2 (en) Display device and method for manufacturing the same
KR101801343B1 (ko) 뉴턴 링 현상을 줄이기 위한 유기 발광표시소자
TWI793026B (zh) 畫素陣列基板
TWI709222B (zh) 微型發光元件顯示裝置
WO2021159590A1 (zh) 一种柔性显示模组和显示装置
KR100721955B1 (ko) 유기전계발광표시장치
TWI765617B (zh) 顯示裝置
KR101296652B1 (ko) 액정표시장치의 패드부 및 그의 제조방법
US20230163110A1 (en) Display apparatus
KR20230008016A (ko) 구동 기판, 구동 기판의 제작 방법 및 표시 장치
TWI822039B (zh) 電子裝置的製造方法
JP2007329321A (ja) 電子部品実装基板、表示パネル、表示装置及び表示装置の製造方法
TWI799285B (zh) 顯示裝置及其製造方法
TWI819863B (zh) 顯示面板
WO2023137714A1 (zh) 一种微型led芯片及其制备方法和包含其的共晶结构
KR100853539B1 (ko) 유기전계발광표시장치