TWI791289B - 包括光通孔的半導體裝置及其製造方法 - Google Patents

包括光通孔的半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI791289B
TWI791289B TW110134692A TW110134692A TWI791289B TW I791289 B TWI791289 B TW I791289B TW 110134692 A TW110134692 A TW 110134692A TW 110134692 A TW110134692 A TW 110134692A TW I791289 B TWI791289 B TW I791289B
Authority
TW
Taiwan
Prior art keywords
substrate
core
waveguide
cladding
beam deflector
Prior art date
Application number
TW110134692A
Other languages
English (en)
Other versions
TW202246820A (zh
Inventor
陳又豪
翁崇銘
于宗源
李惠宇
郭鴻毅
管瑞豐
吳建德
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202246820A publication Critical patent/TW202246820A/zh
Application granted granted Critical
Publication of TWI791289B publication Critical patent/TWI791289B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4206—Optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H01L2225/06534—Optical coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optical Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

根據本發明的一些實施例，一種半導體裝置包括一基板。該半導體裝置進一步包括在該基板之一第一側上之一波導。該半導體裝置進一步包括在該基板之與該基板之該第一側相對之一第二側上之一光電偵測器(PD)。該半導體裝置進一步包括光學地連接該PD與該波導之一光通孔(OTV)，其中該OTV自該基板之該第一側延伸穿過該基板至該基板之該第二側。

Description

包括光通孔的半導體裝置及其製造方法
本發明實施例係有關包括光通孔的半導體裝置及其製造方法。
三維積體電路(3DIC)用於在一裝置中垂直地堆疊組件。在一基板或中介層之相對側上之組件使用基板通孔(TSV)電連接。TSV係用於將電訊號自基板或中介層之一側傳送至相對側以實施3DIC之功能性之一導電元件。
光子裝置利用光波導以在一裝置之組件之間傳送訊號。電訊號被轉換為光學訊號。光學訊號沿著光波導傳播且接著藉由一光電偵測器被轉換回為一電訊號以用於裝置之另一組件中。
本發明的一實施例係關於一種半導體裝置，其包含：一基板；一波導，其在該基板之一第一側上；一光電偵測器(PD)，其在該基板之與該基板之該第一側相對之一第二側上；及一光通孔(OTV)，其將該PD與該波導光學連接，其中該OTV自該基板之該第一側延伸穿過該基板至該基板之該第二側。
本發明的一實施例係關於一種半導體裝置，其包含：一基板；一波導，其在該基板之一第一側上，其中該波導包含一核心及一包層；一光子元件，其在該基板之一第二側上，其中該基板之該第二側與該基板之該第一側相對；一光通孔(OTV)，其將該波導光學連接至該光子元件，其中該OTV自該基板之該第一側延伸至該基板之該第二側；及一光束偏轉器，其與該光子元件光通信，其中該光束偏轉器經組態以接收至少一個電壓訊號，該光束偏轉器經組態以回應於具有一第一電壓之該至少一個電壓訊號而沿著一第一路徑偏轉一光學訊號，且該光束偏轉器經組態以回應於具有不同於該第一電壓之一第二電壓之該至少一個電壓訊號而沿著不同於該第一路徑之一第二路徑偏轉該光學訊號。
本發明的一實施例係關於一種製造一半導體裝置之方法，該方法包含：界定自一基板之一第一側延伸至該基板之一第二側之一開口，其中該基板之該第一側與該基板之該第二側相對；將一介電材料沉積至該開口中，其中該介電材料具有一第一折射率；蝕刻該介電材料以界定自該基板之該第一側延伸至該基板之該第二側之一核心開口；將一核心材料沉積至該核心開口中，其中該核心材料具有不同於該第一折射率之一第二折射率，且該核心材料係光學透明的；及自該基板之一表面移除過量核心材料。
下列揭露內容提供用於實施所提供標的物之不同特徵之許多不同實施例或實例。下文描述組件、值、操作、材料、配置或類似者之特定實例以簡化本揭露。當然，此等僅為實例且不旨在限制。審慎考慮其他組件、值、操作、材料、配置或類似者。例如，在下列描述中之一第一構件形成於一第二構件上方或上可包括其中該第一構件及該第二構件經形成直接接觸之實施例，且亦可包括其中額外構件可形成在該第一構件與該第二構件之間，使得該第一構件及該第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複出於簡化及清楚之目的，且本身不指示所論述之各項實施例及/或組態之間之一關係。
此外，為便於描述，可在本文中使用諸如「在…下面」、「在…下方」、「下」、「在…上方」、「上」及類似者之空間相對術語來描述一個元件或構件與另一(些)元件或構件之關係，如圖中繪示。空間相對術語旨在涵蓋除在圖中描繪之定向以外之使用或操作中之裝置之不同定向。裝置可以其他方式定向(旋轉90度或按其他定向)且本文中使用之空間相對描述詞同樣可相應地解釋。
將光子組件隔離至一基板或中介層之一單一側上限制在三維積體電路(3DIC)結構中使用光子器件之能力。光學訊號將被轉換為一電訊號，接著使用一導電基板通孔(TSV)傳送至基板或中介層之相對側且接著重新轉換回為一光學訊號以傳送至一半導體裝置內之別處。光學訊號之此轉換及重新轉換將更多組件引入至3DIC中，此增加生產成本及裝置大小。轉換及重新轉換亦增加不正確訊號在裝置之間傳送之一風險。
為了幫助降低生產成本及裝置大小，一光通孔(OTV)用於將一光學訊號自一基板或中介層之一第一側傳送至該基板或中介層之一第二相對側。基板或中介層之相對側上之反射元件可用於將一波導內之光學訊號之一傳播方向自實質上平行於基板或中介層之一表面之一方向改變成實質上垂直於基板或中介層之表面之一方向。在一些實施例中，一第一反射器在基板或中介層之一第一側上；且一第二反射器在基板或中介層之一第二側上。在一些實施例中，反射器由包圍波導之一核心之一包層材料之曲率形成。
在一些實施例中，反射器可調諧以幫助控制光學訊號之一傳播方向。在一些實施例中，導電元件定位於反射器上或鄰近反射器定位。一電流接著經施加至導電元件且來自導電元件中之電阻之熱用於調諧反射器之一反射角。在一些實施例中，摻雜區域形成於包層中或鄰近包層形成。一電荷經施加至摻雜區域以調諧反射器之一折射率以便調諧反射角。
在一些實施例中，反射器係橢圓形、拋物線形或平坦的。在一些實施例中，反射器係凹形的。在一些實施例中，反射器係凸形的。在一些實施例中，反射器經控制使得光學訊號經引導至半導體裝置之標定組件。
圖1係根據一些實施例之一半導體裝置100之一剖面圖。半導體裝置100包括一第一波導110，其經組態以將一光學訊號傳送至一第二波導140。第二波導140在一基板120之一第一側上。一重佈層(RDL) 130亦在基板120之第一側上。RDL 130包括用於透過RDL 130傳送電訊號之複數個導電元件132。複數個導電凸塊134電連接至導電元件132。複數個導電凸塊134可用於(例如)透過一回銲製程將半導體裝置100接合至另一組件。與第二波導140光通信之一OTV 145延伸穿過基板120。半導體裝置100包括一單一OTV 145。在一些實施例中，多個OTV包括於半導體裝置100中。一第一光束偏轉器142a在基板之第一側上且可用於將第二波導140中之光學訊號引導至OTV 145中。一第二光束偏轉器142b在基板120之與第一側相對之一第二側上。第二光束偏轉器142b經組態以將光學訊號自OTV 145引導至一光電偵測器(PD) 146以便將光學訊號轉換為一電訊號。
來自PD 146之電訊號能夠經傳送至基板120之第二側上之若干RDL 140、150、160及170之任何者或全部。另外，RDL 140、150、160及170藉由導電基板通孔(TSV) 122電連接至基板120之第一側上之RDL 130。導電TSV 122允許電訊號在基板120之兩個側之間傳送。在一些實施例中，一第二PD在基板120之第一側上以將光學訊號轉換為一電訊號，該第二PD直接連接至RDL 130。
半導體裝置100進一步包括電連接至RDL 140之一記憶體堆疊180。半導體裝置100進一步包括電連接至RDL 150之一特定應用積體電路(ASIC) 190。半導體裝置100進一步包括電連接至RDL 160之一光子積體電路(PIC) 192。在一些實施例中，PIC 192透過OTV 145自第二波導140直接接收光學訊號。半導體裝置100進一步包括電連接至RDL 170 (其電連接至RDL 160)之一電子積體電路(EIC) 194。一散熱器196在EIC 194之與RDL 170相對之一表面上。一填充材料195在基板120之第二側上包圍半導體裝置100之組件。填充材料195為基板120之第二側上之組件提供結構支撐及電隔離。
上文提及之半導體裝置100之特定組件僅係實例。一般技術者將認知，本申請案審慎考慮組件之不同組合及組件之不同配置。此外，一般技術者將認知，功能電路(諸如記憶體裝置及積體電路)亦可形成於基板120之第一側上。
第一波導110包括一核心，該核心包括一光學透明材料且經組態以允許一光學訊號至半導體裝置100之傳播。在一些實施例中，第一波導110之核心包括矽。在一些實施例中，第一波導110之核心包括聚合物、玻璃、氮化矽或另一適合材料。一包層材料包圍核心。包層材料具有與核心不同之一折射率以便幫助減少在光學訊號沿著第一波導110傳播時之一訊號損耗量。在一些實施例中，包層具有低於核心之一折射率。在一些實施例中，包層材料係氧化矽、聚合物或另一適合材料。在一些實施例中，第一波導110具有一圓形剖面。在一些實施例中，第一波導110具有一矩形剖面、一三角形剖面或另一適合剖面形狀。在一些實施例中，第一波導110與第二波導140直接接觸。在一些實施例中，第一波導110與第二波導140整合。在一些實施例中，第一波導110與第二波導140間隔。
基板120為基板之第一及第二側上之結構提供機械支撐。在一些實施例中，基板120包括一半導體材料。在一些實施例中，基板120包括一介電材料。在一些實施例中，基板120用作一中介層。在一些實施例中，基板120用作一晶圓。在一些實施例中，基板包括一絕緣體上覆半導體(SOI)基板。在一些實施例中，基板120包括矽、聚合物、氮化矽、玻璃、氧化矽、碳化矽、金剛石、金屬、陶瓷或另一適合材料。
RDL 130在複數個導電凸塊134與導電TSV 122之間路由電訊號。在基板120之第一側上包括一PD之一些實施例中，RDL 130將電訊號自基板120之第一側上之PD路由至導電TSV 122或導電凸塊134。在一些實施例中，RDL 130係用於實施半導體裝置100之扇出之一整合式扇出(InFO)結構之部分。RDL 130包括由一介電材料包圍之導電元件132 (諸如導電線及/或導電通孔)。在一些實施例中，導電元件132包括一金屬，諸如銅、鋁、鎢、鈷、金或另一適合金屬。在一些實施例中，導電元件132包括另一導電材料，諸如一導電聚合物。在一些實施例中，導電元件132包括介電材料與導電元件132之導電材料之間之一阻障層。阻障層有助於防止導電材料擴散至周圍介電材料中。在一些實施例中，阻障層包括TaN或TiN。在一些實施例中，介電材料包括氧化矽、氮化矽、氮氧化矽或另一適合介電材料。在一些實施例中，介電材料包括與第一波導110或第二波導140之包層相同之一材料。在一些實施例中，介電材料包括與第一波導110及第二波導140兩者之包層不同之一材料。
複數個導電凸塊134提供RDL 130與一積體電路之另一組件之間之電連接。在一些實施例中，複數個導電凸塊134包括焊料凸塊。在一些實施例中，複數個導電凸塊134包括導電柱。在一些實施例中，導電柱包括銅、銅合金或另一適合材料。在一些實施例中，複數個導電凸塊134透過一回銲製程接合至另一組件。在一些實施例中，複數個導電凸塊134透過共晶接合或另一適合接合製程接合至另一組件。
第二波導140包括一核心，該核心包括一光學透明材料且經組態以允許一光學訊號在半導體裝置100內之傳播。在一些實施例中，第二波導140之核心包括矽。在一些實施例中，第二波導140之核心包括聚合物、玻璃、氮化矽或另一適合材料。在一些實施例中，第二波導140之一核心材料與第一波導110之一核心材料相同。在一些實施例中，第二波導140之核心材料與第一波導110之核心材料不同。一包層材料包圍核心。包層材料具有與核心不同之一折射率以便幫助減少在光學訊號沿著第二波導140傳播時之一訊號損耗量。在一些實施例中，包層具有低於核心之一折射率。在一些實施例中，包層材料係氧化矽、聚合物或另一適合材料。在一些實施例中，第二波導140之一包層材料與第一波導110之一包層材料相同。在一些實施例中，第二波導140之包層材料與第一波導110之包層材料不同。在一些實施例中，第二波導140具有一圓形剖面。在一些實施例中，第二波導140具有一矩形剖面、一三角形剖面或另一適合剖面形狀。在一些實施例中，第二波導140之一剖面形狀與第一波導110之一剖面形狀相同。在一些實施例中，第二波導140之剖面形狀與第一波導110之剖面形狀不同。
第一光束偏轉器142a在基板120之第一側上之第二波導140中。第二波導140延伸超出第一光束偏轉器142a。在一些實施例中，第一光束偏轉器142a在基板120之第一側上之第二波導140之一端處。第一光束偏轉器142a經組態以將光學訊號重導引至OTV 145中。在一些實施例中，入射光學訊號藉由第一光束偏轉器142a之一偏轉角度可調整。第一光束偏轉器142a藉由第二波導140之核心材料與包層材料之間之一反射實施。下文描述第一光束偏轉器142a之額外細節及選項。
第二光束偏轉器142b在基板120之第二側上之第二波導140中。OTV 145介於第一光束偏轉器142a與第二光束偏轉器142b之間。第二光束偏轉器142b在基板120之第二側上在垂直於基板120之第二表面之方向上之第二波導140之一端處。在一些實施例中，第二波導140在垂直於基板120之第二表面之一方向上延伸超出第二光束偏轉器142b。第二光束偏轉器142b經組態以將光學訊號自OTV 145朝向PD 146重導引。在一些實施例中，入射光學訊號藉由第二光束偏轉器142b之一偏轉角度可調整。第二光束偏轉器142b藉由第二波導140之核心材料與包層材料之間之一反射實施。下文描述第二光束偏轉器142b之額外細節及選項。在一些實施例中，第一光束偏轉器142a之一結構與第二光束偏轉器142b之一結構相同。在一些實施例中，第一光束偏轉器142a之結構與第二光束偏轉器142b之結構不同。
PD 146可用於將來自第二波導140之光學訊號轉換為可由半導體裝置100之電子元件使用之一電訊號。在一些實施例中，PD 146包括一光電二極體。在一些實施例中，PD 146包括經組態以在不同位置處接收光學訊號之複數個光電二極體。在一些實施例中，PD 146包括介於鄰近光電二極體之間以便減少鄰近光電二極體之間之串擾之隔離結構。
RDL 140、150、160及170之各者在半導體裝置之對應電子元件(諸如ASIC 190)與導電TSV 122及/或PD 146之間路由電訊號。在一些實施例中，RDL 140、150、160或170之至少一者係用於實施半導體裝置100之扇出之一InFO結構的部分。RDL 140、150、160及170之各者包括由一介電材料包圍之導電元件(未標記) (諸如導電線及/或導電通孔)。在一些實施例中，導電元件包括一金屬，諸如銅、鋁、鎢、鈷、金或另一適合金屬。在一些實施例中，導電元件包括另一導電材料，諸如一導電聚合物。在一些實施例中，RDL 140、150、160及170之各者包括用於導電元件之一相同材料。在一些實施例中，RDL 140、150、160及170之至少一者包括具有與RDL 140、150、160及170之另一者不同之一材料之一導電元件。在一些實施例中，導電元件包括在介電材料與導電元件之導電材料之間之一阻障層。阻障層有助於防止導電材料擴散至周圍介電材料中。在一些實施例中，阻障層包括TaN或TiN。在一些實施例中，介電材料包括氧化矽、氮化矽、氮氧化矽，或另一適合介電材料。在一些實施例中，介電材料包括與第一波導110或第二波導140之包層相同之一材料。在一些實施例中，介電材料包括與第一波導110及第二波導140兩者之包層不同之一材料。在一些實施例中，RDL 140、150、160及170之各者包括用於介電材料之一相同材料。在一些實施例中，RDL 140、150、160及170之至少一者包括具有與RDL 140、150、160及170之另一者不同之一材料之一介電材料。
記憶體堆疊180包括複數個記憶體裝置陣列作為一三維結構之部分。記憶體堆疊180中之記憶體裝置係可基於電訊號存取的，該等電訊號係基於在PD 146或半導體裝置100內之另一PD處接收的光學訊號而產生。訊號係透過記憶體裝置陣列使用導電結構182傳送。記憶體裝置陣列內之記憶體裝置的類型不受此描述所限制。在一些實施例中，記憶體堆疊180進一步包括用於存取記憶體堆疊180內之記憶體裝置之一驅動器。在一些實施例中，記憶體堆疊180內之記憶體裝置係由ASIC 190或半導體裝置100內之另一組件存取。
ASIC 190經組態以基於電訊號實施一經設計功能性，該等電訊號係基於在PD 146或半導體裝置100內之另一PD處接收的光學訊號而產生。在一些例項中，ASIC 190被稱為一積體電路裝置、一電路、一裝置、一電路裝置、一晶粒，或熟習此項技術者已知之其他術語。ASIC 190可用於處理由PD 146或半導體裝置100內之另一組件產生之數位或類比訊號。在一些實施例中，ASIC 190包括諸如主動裝置及被動裝置之數百萬個組件。在一些實施例中，ASIC包括用於將導電元件、主動裝置及被動裝置彼此隔離之一層間介電層(ILD)。在一些實施例中，ILD包括諸如硼磷矽酸鹽玻璃(BPSG)之一材料，但可使用任何適合介電質。在一些實施例中，ASIC 190進一步包括一金屬間介電質(IMD)層作為用於將各種裝置彼此連接之一互連結構的部分。
PIC 192可用於直接處理來自第二波導140之光學訊號。在一些實施例中，PIC 192可用於將來自半導體裝置100中之其他組件之電訊號轉換為待傳輸至第二波導140中之一光學訊號。在一些實施例中，PIC 192經組態以處理、接收及/或傳輸光學訊號。因此，在一些應用中，PIC 192亦被稱為一光學晶片。在一些實施例中，PIC 192包括經組態以處理、接收及/或傳輸電訊號(藉由一PD轉換為光學訊號/自光學訊號轉換)之一或多個主動及/或被動組件。在一些實施例中，PIC 192進一步包括光偵測裝置(諸如光電感測器)。在一些實施例中，來自RDL 160之電訊號行進穿過PIC 192至RDL 170以供EIC 194使用。
在一些實施例中，EIC 194係一驅動器IC，且包括一或多個主動組件及/或被動組件。被動組件之實例包括(但不限於)電阻器、電容器及電感器。主動組件之實例包括(但不限於)二極體、場效電晶體(FET)、金屬氧化物半導體FET (MOSFET)、互補式金屬氧化物半導體(CMOS)電晶體及雙極電晶體。在一些實施例中，一雷射晶粒經接合至RDL 170以電連接至EIC 194且與PIC 192光學連接。
散熱器196經組態以消散在半導體裝置100之操作期間產生之熱。散熱器196與EIC 194直接接觸。在一些實施例中，散熱器196透過導熱元件熱連接至EIC 194及/或半導體裝置100之其他組件。以此方式，藉由半導體裝置100之各種組件產生之熱被傳送至散熱器196以便使熱消散至一周圍環境。在一些實施例中，散熱器196包括複數個鰭片。在一些實施例中，散熱器196經流體冷卻。
填充材料195提供基板120之第二側上之晶粒之間之機械支撐及電絕緣。在一些實施例中，一填充材料亦存在於基板120之第一側上。在一些例項中，填充材料被稱為一模塑料。填充材料195在記憶體堆疊180之頂表面上方延伸。在一些實施例中，填充材料195具有與記憶體堆疊180之頂表面共面之一頂表面。ASIC 190及散熱器196在填充材料195之頂表面上方延伸。在一些實施例中，填充材料195之頂表面與ASIC 190或散熱器196之一頂表面共面或在ASIC 190或散熱器196之一頂表面上方。在一些實施例中，導電柱(未標記)延伸穿過填充材料195以將TSV 122與RDL 140、150及160電連接。
圖2係根據一些實施例之半導體裝置100之一部分之一剖面圖。相較於圖1，圖2提供與第二波導140以及第一光束偏轉器142a及第二光束偏轉器142b相關之額外細節。為了簡潔起見，在圖2中未包括填充材料195 (圖1)。第二波導140包括一核心140a及包圍核心140a之一包層140b。包層140b完全包圍核心140a。包層140b之一折射率不同於核心140a之折射率以便促進全內反射(TIR)以維持第二波導140內之光學訊號。第一光束偏轉器142a及第二光束偏轉器142b經界定於包層140b中。下文在圖4中更詳細論述包層內之一光束偏轉器之一結構之細節。核心140a自基板120之第一側在OTV 145及基板120之第二側中連續。連續核心140a有助於最小化反向散射及傳播穿過第二波導140之光學訊號之其他色散效應。包層140b亦沿著第二波導140連續以最小化透過第二波導140之側壁損耗之光學訊號之一量。
圖3A至圖3C係根據一些實施例之一波導之剖面圖。圖3A至圖3C包括第二波導140。然而，一般技術者將認知，關於剖面形狀之論述適用於此描述中之任何波導。在圖3A中，包括第二波導140之一圓形剖面形狀。核心140a及包層140b兩者具有圓形形狀，其中核心140a與包層140b同心。在圖3B中，包括第二波導140’之一矩形剖面形狀。核心140a’及包層140b’兩者具有矩形形狀，其中包層140b’完全包圍核心140a’。在圖3C中，包括第二波導140”之一三角形剖面形狀。核心140a”及包層140b”兩者具有三角形形狀，其中包層140b”完全包圍核心140a”。
圖3D係根據一些實施例之一波導之一剖面圖。圖3D中之波導之剖面圖係垂直於圖3A至圖3C中之剖面圖獲取之一剖面。第二波導140之一直徑D1在自約2微米(μm)至約100 μm之範圍中。在一些例項中，在第二波導140之直徑D1變得太大時，半導體裝置100之一整體大小增加，此影響一最終產品之一大小。在第二波導140之直徑D1變得太小時，關於用於將光學訊號耦合進出第二波導140之不同組件之對準之可靠性問題增加。
圖4係根據一些實施例之一波導之一光束偏轉部分400之一剖面圖。光束偏轉部分400可用作第一光束偏轉器142a (圖1)及/或第二光束偏轉器142b (圖1)。光束偏轉器部分400包括一核心442a及一包層442b。在一些實施例中，核心442a類似於核心140a (圖2)。在一些實施例中，包層442b類似於包層140b (圖2)。
在一光學訊號沿著一波導(例如，第二波導140 (圖1))傳播時，歸因於核心442a與包層442b之間之折射率差異，光學訊號由包層442b反射。核心442a與包層442b之間之介面處之反射不完美，意謂一些光學訊號經透射穿過介面。一額外反射發生在包層442b之一外邊界處。額外反射將光學訊號之一部分反射回至核心442a中。在核心442a與包層442b之間之介面處反射之光學訊號之部分自在包層442b之外邊界處反射之光學訊號之部分偏移達一偏移距離Δx。歸因於折射率差異及偏移之此反射被稱為古斯-漢欣(Goos-Hänchen)效應。藉由控制核心442a與包層442b之間之折射率差異，可控制光學訊號之一傳播方向。包層442b之一折射率可基於包層442b之溫度及/或導電率控制。
圖5A至圖5D係根據一些實施例之一波導之一光束偏轉配置之剖面圖。光束偏轉配置500A至500D可用於第一光束偏轉器142a (圖1)及/或第二光束偏轉器142b (圖1)。為了簡潔起見，僅一包層及一控制元件包括於光束偏轉配置500A至500D之各者中。一般技術者將理解，包括額外組件，諸如一核心及用於控制控制元件之一控制器。
圖5A係根據一些實施例之一波導之一光束偏轉配置500A之一剖面圖。光束偏轉配置500A包括一包層510及一控制元件520。控制元件520包括經組態以用作一電阻器之一導電材料。在一電流行進通過控制元件520時，由於一經施加電壓，熱歸因於控制元件520中之電阻而產生。熱經傳送至包層510，此更改包層510之一折射率。包層510之折射率之變化改變光學訊號之一反射角，如上文論述。在一些實施例中，控制元件520包括銅。在一些實施例中，控制元件520包括一銅合金、鋁、鎢、鈷或另一適合材料。在一些實施例中，控制元件520包括與一半導體裝置(例如，半導體裝置100 (圖1))內之其他導電元件相同之一材料。在一些實施例中，控制元件520包括與半導體裝置內之至少一個其他導電元件不同之一材料。
施加至控制元件520之電壓之一量由一控制器(未展示)控制。在電壓增加時，由控制元件520產生之熱增加。經增加熱進一步調整包層510之折射率。光束偏轉配置500A包括在一光束偏轉位置處跨包層510之整個外邊界延伸之控制元件520。亦即，控制元件520定位於光束偏轉位置處，但不沿著整個波導延伸。
圖5B係根據一些實施例之一波導之一光束偏轉配置500B之一剖面圖。光束偏轉配置500B包括一包層510以及控制元件530a及530b。相較於光束偏轉配置500A (圖5A)，光束偏轉配置500B包括在包層510之周邊區域上之控制元件530a及530b，在包層510之一中心區域中在控制元件530a與530b之間具有一空間。在一些實施例中，控制元件530a及530b連接至一相同電壓供應元件且經組態以接收一相同電壓。在一些實施例中，控制元件530a及530b連接至不同電壓供應元件，但仍經組態以接收一相同電壓。在一些實施例中，控制元件530a及530b連接至不同電壓供應元件且經組態以能夠接收不同電壓。在一些實施例中，控制元件530a及530b之一材料類似於控制元件520 (圖5A)之一材料。在一些實施例中，控制元件530a之一材料與控制元件530b之一材料相同。在一些實施例中，控制元件530a之材料與控制元件530b之材料不同。
圖5C係根據一些實施例之一波導之一光束偏轉配置500C之一剖面圖。光束偏轉配置500C包括一包層510及一控制元件540。相較於光束偏轉配置500A (圖5A)，光束偏轉配置500C包括在包層510之一中心區域中之控制元件540且包層510之周邊區域由控制元件540曝光。在一些實施例中，控制元件540之一材料類似於控制元件520 (圖5A)之一材料。
圖5D係根據一些實施例之一波導之一光束偏轉配置500D之一剖面圖。光束偏轉配置包括一包層510’及一控制元件520’。相較於光束偏轉配置500A (圖5A)，光束偏轉配置500D包括一平坦形狀。在一些實施例中，包層510’之一材料類似於包層510 (圖5A)之材料。在一些實施例中，控制元件520’之一材料類似於控制元件520 (圖5A)之材料。
一般技術者將理解，具有類似於光束偏轉配置500B (圖5B)及/或光束偏轉配置500C (圖5C)之控制元件位置之一平坦配置亦在此描述之範疇內。
圖6A係根據一些實施例之一波導之一光束偏轉配置600A之一剖面圖。光束偏轉配置600A可用於第一光束偏轉器142a (圖1)及/或第二光束偏轉器142b (圖1)。為了簡潔起見，僅一包層及一控制元件包括於光束偏轉配置600A中。一般技術者將理解，包括額外組件，諸如一核心及用於控制控制元件之一控制器。
光束偏轉配置600A包括一包層610及一控制元件620。相較於光束偏轉配置500A (圖5A)，光束偏轉配置600A包括一控制元件620，該控制元件620包括一重度摻雜區域。在一些實施例中，包層610類似於包層510 (圖5A)。在一電壓經施加至控制元件620時，來自控制元件620之摻雜物驅動至包層610中以改變包層610之折射率且控制入射於包層610上之光學訊號之反射角。在一些實施例中，摻雜物係p型摻雜物。在一些實施例中，摻雜物係n型摻雜物。在一些實施例中，控制元件620中之摻雜物之一濃度在自約1x10 16cm -3至約1x10 20cm -3之範圍中。在一些例項中，若摻雜物濃度太低，則可用於驅動至包層610中以有效地操縱光學訊號之反射方向之摻雜物不足。在一些例項中，若摻雜物濃度太高，則電流洩漏之一風險增加。在一些實施例中，控制元件620內之摻雜物之一濃度實質上均勻。在一些實施例中，控制元件620具有摻雜物之一梯度濃度。例如，在一些實施例中，在控制元件620之一第一周邊端處之摻雜物之一濃度比控制元件620之與第一周邊端相對之一第二周邊端處之一摻雜物濃度大約200%至約10000%。在一些實施例中，在控制元件620之第一周邊端處之摻雜物之濃度比在控制元件620之第二周邊端處之摻雜物濃度大在自約200摻雜物/cm 3至約1,000摻雜物/cm 3之範圍中之一值。一般技術者將認知，0%之一梯度意謂均勻濃度。若濃度梯度太高，則低濃度區域中之導電率可不足以操縱光學訊號之反射方向。在一些實施例中，一單一電壓藉由一控制器(未展示)施加至控制元件620且摻雜物至包層610中之驅動係均勻的。在一些實施例中，多個電壓經施加在控制元件620之不同位置處以在不同位置處將不同量之摻雜物驅動至包層610中以進一步控制光學訊號之操縱。
一般技術者將理解，具有類似於光束偏轉配置500B (圖5B)及/或光束偏轉配置500C (圖5C)之控制元件位置之經摻雜控制元件配置亦在此描述之範疇內。
圖6B係根據一些實施例之一半導體裝置600B之一部分之一剖面圖。如在光束偏轉器配置600A (圖6A)中論述，半導體裝置600B包括包層610及控制元件620。半導體裝置600B進一步包括一基板602。在一些實施例中，基板602類似於基板120 (圖1)。半導體裝置600B進一步包括一核心605。在一些實施例中，核心605類似於核心140a (圖2)。半導體裝置600B進一步包括包層610內之一經驅動摻雜區域615。經驅動摻雜區域615係其中來自控制元件620之摻雜物已藉由自電壓供應元件630施加之一電壓驅動至包層610中之包層之一部分。電壓供應元件630係用於將一電壓攜載至控制元件620之一導電元件。在一些實施例中，電壓供應元件630係一互連結構之部分。在一些實施例中，一控制器(未展示)可用於控制透過電壓供應元件630施加至控制元件620之電壓之一量。
圖7A及圖7B係根據一些實施例之包括一光束偏轉配置之一波導之剖面圖。波導700A及700B可用作第二波導140 (圖1)。取決於光學訊號之一傳播方向，波導700A及700B能夠用作一多工器(MUX)或一解多工器(DMUX)。
圖7A係包括一第一核心部分710及複數個第二核心部分740a至740c之一波導700A之一剖面圖。波導700A進一步包括一偏轉區核心部分715。一包層720包圍第一核心部分710、偏轉區核心部分715及複數個第二核心部分740a至740c之各者。一控制元件730經組態以控制光學訊號藉由控制元件730與偏轉區核心部分715之間之包層720之反射之一方向。偏轉區核心部分715形成一凹形反射形狀。在一些實施例中，第一核心部分710、偏轉區核心部分715及複數個第二核心部分740a至740c之各者之各者類似於核心140a (圖2)。在一些實施例中，包層720類似於包層140b (圖2)。在一些實施例中，控制元件730類似於控制元件520 (圖5A)。在一些實施例中，控制元件730類似於控制元件620 (圖6A)。一般技術者將理解，具有類似於光束偏轉配置500B (圖5B)及/或光束偏轉配置500C (圖5C)之控制元件位置之控制元件配置亦在此描述之範疇內。
藉由控制施加至控制元件730之電壓，一控制器(未展示)能夠控制光學訊號之反射角以沿著一所要路徑選擇性傳播光學訊號。在其中光學訊號自第一核心部分710傳播至第二核心部分740a至740c之一者之情境中，波導700A用作一DMUX。在DMUX功能性中，在偏轉區核心部分715處自第一核心部分710接收光學訊號。藉由控制施加至控制元件730之電壓，控制元件730與偏轉區核心部分715之間之包層720沿著複數個第二核心部分740a至740c之一者選擇性地偏轉光學訊號。
在其中光學訊號自複數個第二核心部分740a至740c傳播至第一核心部分之情境中，波導700A用作一MUX。在MUX功能性中，在偏轉區核心部分715處自複數個第二核心部分740a至740c之一者接收光學訊號。藉由控制施加至控制元件730之電壓，控制元件730與偏轉區核心部分715之間之包層沿著第一核心部分710偏轉光學訊號。一般技術者將認知，若反射角不滿足第一核心部分710之一接收錐，則光學訊號損耗或反向散射增加之一風險增加。控制施加至控制元件730之電壓及因此施加至包層720之熱有助於最大化沿著第一核心部分710引導之光學訊號之一量。
圖7B係包括一第一核心部分710及複數個第二核心部分740a至740b之一波導700B之一剖面圖。相較於波導700A (圖7A)，波導700B包括在偏轉區核心部分715’與控制元件730’之間之包層720處之一凸形反射表面。在一些實施例中，控制元件730’類似於控制元件520 (圖5A)。在一些實施例中，控制元件730’類似於控制元件620 (圖6A)。一般技術者將理解，具有類似於光束偏轉配置500B (圖5B)及/或光束偏轉配置500C (圖5C)之控制元件位置之控制元件配置亦在此描述之範疇內。波導700B能夠以與上文關於波導700A (圖7A)描述之方式類似之一方式用作一DMUX及一MUX。
圖7C係根據一些實施例之一半導體裝置700C之一部分之一剖面圖。半導體裝置700C包括在一基板702上方之一核心710。一包層720包圍核心710。一控制元件730經組態以透過一導電線740及一導電通孔745自一控制器(未展示)接收一電壓。包層720介於核心710與控制元件730之間。控制元件730經組態以產生熱以調整核心710與控制元件730之間之包層720之一溫度，以便調整入射於核心710與控制元件730之間之包層720上之一光學訊號之一反射角。在一些實施例中，基板702類似於基板120 (圖1)。在一些實施例中，核心710類似於核心140a (圖2)。在一些實施例中，包層720類似於包層140b (圖2)。在一些實施例中，導電線740及導電通孔745類似於電壓供應元件630 (圖6B)。
圖7D及圖7E係根據一些實施例之在操作期間之包括一光束偏轉配置之一波導的剖面圖。相較於上文論述之其他光束偏轉配置，圖7D及圖7E中之光束偏轉配置清楚地包括用於將一電壓提供至控制元件730’之不同位置的多個導電通孔745a及745b。多導電通孔配置係可與上文論述之其他光束偏轉配置(包括包括經摻雜區域之光束偏轉配置及包括一凹形控制元件之光束偏轉配置)一起使用。
圖7D係根據一些實施例之在操作期間之包括一光束偏轉配置之一波導700D之一剖面圖。波導700D類似於波導700B。相較於波導700B，波導700D被展示為包括一第一導電通孔745a及一第二導電通孔745b。雖然兩個導電通孔係包括於波導700D中，但一般技術者將理解，本揭露亦審慎考慮其他數目個導電通孔。波導700D包括在第一導電通孔745a處施加至控制元件730’之一較高電壓。藉由第一導電通孔745a供應之較高電壓來產生一溫度梯度770D。溫度梯度770D並非一實體元件，但表示核心710與控制元件730’之間之包層的溫度。接近第一導電通孔745a之包層的溫度高於接近第二導電通孔745b之包層的溫度。因此，控制元件730’之一反射角接近第一導電通孔745a增加且沿著第二核心部分740a操縱光學訊號。
圖7E係根據一些實施例之在操作期間之包括一光束偏轉配置之一波導700E之一剖面圖。相較於波導700D，波導700E包括藉由第二導電通孔745b供應之一較高電壓。因此，包層之一溫度梯度770E指示接近第二導電通孔745b之高於接近第一導電通孔745a之一溫度。調整光學訊號之反射角以便沿著第二核心部分740b操縱光學訊號。
藉由調整施加至第一導電通孔745a及第二導電通孔745b之電壓，能夠沿著不同第二核心部分740a及740b操縱不同光學訊號以便將光學訊號引導至所要位置以轉換至可藉由一裝置之電子組件使用之電訊號。波導700D及700E之上文描述係一DMUX功能性。一般技術者將理解，改變光學訊號之傳播方向將允許波導700D及700E具有一MUX功能性。
圖8A係根據一些實施例之一OTV 800A之一剖面圖。OTV 800A可用於OTV 145 (圖1)處。OTV 800A包括由一包層840b包圍之一核心840a。包層840b由一控制元件850a包圍。控制元件850a具有與上文描述之其他控制元件(例如，控制元件520 (圖5A)或控制元件620 (圖6A))類似之一功能性。藉由包括控制元件850a，光學訊號透過OTV 800A之傳播可控制以便在光學訊號離開OTV 800A之後輔助將光學訊號引導至一指定組件。在一些實施例中，核心840a類似於核心140a (圖2)。在一些實施例中，包層840b類似於包層140b (圖2)。
在一些實施例中，核心840a之一直徑D2在自約2 µm至約20 µm之範圍中。若核心840a之一直徑太小，則在一些例項中，在光學訊號經引導至OTV 800A中時，核心840a之一接受角增加光學訊號之一部分之一損耗之一風險。在一些例項中，若核心840a之直徑太大，則一裝置之一整體大小增加而無效能之一顯著改良。在一些實施例中，包層840b之一直徑D3在自約5 µm至約50 µm之範圍中。在一些實施例中，若包層840b之一直徑太小，則光學訊號透過包層840b之外壁之損耗之一風險增加。在一些例項中，若包層840b之直徑太大，則在核心840a及包層840b之介面處反射之光學訊號與在包層840b之外壁處反射之光學訊號之間之偏移距離變大使得訊號相干性顯著減少。在一些實施例中，控制元件850a之一直徑D4在自約2 µm至約20 µm之範圍中。在一些例項中，若控制元件850a之直徑太小，則控制元件850a之一電阻顯著增加且對包層840b之損害之一風險歸因於過熱而增加。在一些例項中，若控制元件850a之直徑太大，則一裝置之一整體大小增加而無效能之顯著改良。
圖8B係根據一些實施例之一OTV 800B之一剖面圖。OTV 800B可用於OTV 145 (圖1)處。相較於OTV 800A (圖8A)，OTV 800B包括在OTV 800B之一中心部分處之控制元件850b且曝光OTV 800B之周邊區域處之包層840b。控制元件850b之大小及形狀在OTV 800B中之包層840b之兩側上相同。在一些實施例中，控制元件850b之大小或形狀在包層840b之不同部分上不同。
圖8C係根據一些實施例之一OTV 800C之一剖面圖。OTV 800C可用於OTV 145 (圖1)處。相較於OTV 800A (圖8A)，OTV 800C包括在OTV 800C之周邊部分處之控制元件850c且曝光OTV 800C之一中心區域處之包層840b。控制元件850c之大小及形狀在OTV 800C中之包層840b之兩側上相同。在一些實施例中，控制元件850c之大小或形狀在包層840b之不同部分上不同。
圖9係根據一些實施例之形成一OTV之一方法900之一流程圖。方法900可用於形成OTV 145 (圖1)。在操作905中，在一基板中形成一開口。在一些實施例中，基板類似於基板120 (圖1)。在一些實施例中，使用光微影及蝕刻製程之一組合形成開口。在一些實施例中，蝕刻製程係一乾式蝕刻製程。在一些實施例中，蝕刻製程係一濕式蝕刻製程。
圖10A係根據一些實施例之在製造之一中間階段之一OTV 1000A之一剖面圖。在一些實施例中，OTV 1000A係操作905 (圖9)之一結果。OTV 1000A包括一基板1010及兩個開口1020。在一些實施例中，基板1010類似於基板120 (圖1)。與半導體裝置100 (圖1)相比，OTV 1000A包括用於OTV之多個開口1020。一般技術者將理解，任何數目個OTV在本揭露之範疇內。
返回至圖9，在操作910中，將一介電材料沉積至開口中。介電材料具有一第一折射率。在一些實施例中，介電材料類似於包層140b (圖2)。在一些實施例中，使用化學氣相沉積(CVD)、熱氧化、原子層沉積(ALD)、旋塗或另一適合沉積製程沉積介電材料。沉積製程包括使用介電材料填充開口。沉積製程導致介電材料之一部分經沉積於開口外部之基板之一表面上。
圖10B係根據一些實施例之在製造之一中間階段之一OTV 1000B之一剖面圖。在一些實施例中，OTV 1000B係操作910 (圖9)之一結果。一介電材料1030填充開口1020 (圖10A)之各者且介電材料之一部分1030a自開口突出以覆蓋基板1010之一表面之一部分。
返回至圖9，在操作915中，自基板之表面移除過量介電材料。移除覆蓋基板之表面之介電材料之部分。在一些實施例中，移除製程包括一蝕刻製程，諸如濕式蝕刻或乾式蝕刻。在一些實施例中，移除製程包括化學機械拋光(CMP)。在一些實施例中，移除製程包括研磨。在移除過量介電材料之後，基板之表面及開口中之介電材料之表面實質上平坦。
圖10C係根據一些實施例之在製造之一中間階段之一OTV 1000C之一剖面圖。在一些實施例中，OTV 1000C係操作915 (圖9)之一結果。介電材料之部分1030a (圖10B)已自基板1010之表面移除且基板1010之表面與開口中之介電材料1030實質上共面。
返回至圖9，在操作920中，蝕刻介電材料以界定穿過開口中之介電材料之一核心開口。在一些實施例中，使用光微影及蝕刻製程之一組合形成核心開口。在一些實施例中，蝕刻製程係一乾式蝕刻製程。在一些實施例中，蝕刻製程係一濕式蝕刻製程。在一些實施例中，蝕刻製程係用於最小化在形成核心開口期間對基板之損害之一選擇性蝕刻製程。
圖10D係根據一些實施例之在製造之一中間階段之一OTV 1000D之一剖面圖。在一些實施例中，OTV 1000D係操作920 (圖9)之一結果。一核心開口1040形成於各開口中之介電材料1030內。核心開口1040延伸穿過整個開口且介電材料1030保留在核心開口1040之一外周邊與基板1010之間。
返回至圖9，在操作925中，將一核心材料沉積至核心開口中。核心材料具有不同於第一折射率之一第二折射率。在一些實施例中，第二折射率大於第一折射率。在一些實施例中，核心材料類似於核心140a (圖2)。在一些實施例中，使用CVD、ALD、旋塗或另一適合沉積製程沉積核心材料。在一些實施例中，操作925中之一沉積製程與操作910中之一沉積製程相同。在一些實施例中，操作925中之沉積製程與操作910中之沉積製程不同。沉積製程包括使用核心材料填充核心開口。沉積製程導致核心材料之一部分經沉積於核心開口外部之基板之一表面上。
圖10E係根據一些實施例之在製造之一中間階段之一OTV 1000E之一剖面圖。在一些實施例中，OTV 1000E係操作925 (圖9)之一結果。一核心材料1050填充核心開口1040 (圖10D)之各者且核心材料之一部分1050a自核心開口突出以覆蓋基板1010之一表面之一部分。
返回至圖9，在操作930中，自基板之表面移除過量核心材料。移除覆蓋基板之表面之核心材料之部分。在一些實施例中，移除製程包括一蝕刻製程，諸如濕式蝕刻或乾式蝕刻。在一些實施例中，移除製程包括CMP。在一些實施例中，移除製程包括研磨。在一些實施例中，操作930中之一移除製程與操作915之一移除製程相同。在一些實施例中，操作930中之移除製程與操作915中之移除製程不同。在移除過量核心材料之後，基板之表面及核心開口中之核心材料之表面實質上平坦。
圖10F係根據一些實施例之在製造之一中間階段之一OTV 1000F之一剖面圖。在一些實施例中，OTV 1000F係操作930 (圖9)之一結果。核心材料之部分1050a (圖10E)已自基板1010之表面移除且基板1010之表面與開口中之核心材料1050實質上共面。
在一些實施例中，調整方法900之一操作順序。例如，在一些實施例中，在操作915之前執行操作920。在一些實施例中，方法900中包括額外操作。例如，在一些實施例中，在操作910之前沉積用於一控制元件(圖8A至圖8C)之一材料層。在一些實施例中，省略方法900之一操作。例如，在一些實施例中，省略操作915且在操作930期間移除過量介電材料。
圖11係根據一些實施例之一控制系統1100之一方塊圖。控制系統1100可用於控制施加至控制元件(諸如控制元件520 (圖5A)或控制元件620 (圖6A))之電壓。系統1100包括一硬體處理器1102及使用電腦程式碼1106 (即，一組可執行指令)編碼(即，儲存電腦程式碼1106)之一非暫時性電腦可讀儲存媒體1104。電腦可讀儲存媒體1104亦使用用於與外部組件介接之指令1107編碼。處理器1102經由一匯流排1108電耦合至電腦可讀儲存媒體1104。處理器1102亦藉由匯流排1108電耦合至一I/O介面1110。一網路介面1112亦經由匯流排1108電連接至處理器1102。網路介面1112經連接至一網路1114，使得處理器1102及電腦可讀儲存媒體1104能夠經由網路1114連接至外部元件。處理器1102經組態以執行在電腦可讀儲存媒體1104中編碼之電腦程式碼1106以便引起系統1100可用於執行如上文關於控制控制元件描述之操作之一部分或全部。
在一些實施例中，處理器1102係一中央處理單元(CPU)、一多處理器、一分佈式處理系統、一特定應用積體電路(ASIC)及/或一適合處理單元。
在一些實施例中，電腦可讀儲存媒體1104係一電子、磁性、光學、電磁、紅外及/或一半導體系統(或設備或裝置)。例如，電腦可讀儲存媒體1104包括一半導體或固態記憶體、一磁帶、一可抽換式電腦磁片、一隨機存取記憶體(RAM)、一唯讀記憶體(ROM)、一硬磁碟及/或一光碟。在使用光碟之一些實施例中，電腦可讀儲存媒體1104包括一光碟-唯讀記憶體(CD-ROM)、一光碟-讀取/寫入(CD-R/W)及/或一數位視訊光磁(DVD)。
在一些實施例中，儲存媒體1104儲存經組態以引起系統1100執行上文關於控制控制元件描述之功能之電腦程式碼1106。在一些實施例中，儲存媒體1104亦儲存執行上文關於控制控制元件描述之功能所需之資訊以及在執行上文關於控制控制元件描述之功能期間產生之資訊(諸如一電壓表參數1116及/或用於執行上文關於控制控制元件描述之功能之一組可執行指令)。在一些實施例中，電壓表參數1116包括與電壓應施加至電連接至一控制元件之各導電通孔之時間及量相關之資訊。
在一些實施例中，儲存媒體1104儲存用於與外部組件介接之指令1107。指令1107使處理器1102能夠產生可由外部組件讀取之指令以有效地實施上文關於控制控制元件描述之功能。
系統1100包括I/O介面1110。I/O介面1110耦合至外部電路。在一些實施例中，I/O介面1110包括用於將資訊及命令傳達至處理器1102之一鍵盤、鍵台、滑鼠、軌跡球、軌跡墊及/或遊標方向鍵。
系統1100亦包括耦合至處理器1102之網路介面1112。網路介面1112容許系統1100與網路1114通信，一或多個其他電腦系統連接至網路1114。網路介面1112包括無線網路介面(諸如BLUETOOTH、WIFI、WIMAX、GPRS或WCDMA)；或有線網路介面(諸如ETHERNET、USB或IEEE-1394)。在一些實施例中，上文關於控制控制元件描述之功能實施於兩個或更多個系統1100中，且資訊經由網路1114在不同系統1100之間交換。
此描述之一態樣係關於一種半導體裝置。該半導體裝置包括一基板。該半導體裝置進一步包括在該基板之一第一側上之一波導。該半導體裝置進一步包括在該基板之與該基板之該第一側相對之一第二側上之一光電偵測器(PD)。該半導體裝置進一步包括將該PD與該波導光學連接之一光通孔(OTV)，其中該OTV自該基板之該第一側延伸穿過該基板至該基板之該第二側。在一些實施例中，該半導體裝置進一步包括：一第一光束偏轉器，其在該基板之該第一側上之該波導中；及一第二光束偏轉器，其在該基板之該第二側上，其中該第一光束偏轉器透過該OTV與該第二光束偏轉器光學通信。在一些實施例中，該PD藉由該第二光束偏轉器與該第一光束偏轉器光學通信。在一些實施例中，該第一光束偏轉器包括一第一控制元件，該波導包含一核心及一包層，且該包層介於該核心與該第一控制元件之間。在一些實施例中，該第一控制元件包括一導電材料。在一些實施例中，該第一控制元件包括一重度摻雜區域。在一些實施例中，該第一控制元件沿著整個包層鄰近該核心之一光束偏轉器區域延伸。在一些實施例中，該等第一控制元件沿著該包層之一中心部分鄰近該核心之一光束偏轉器區域延伸，且鄰近該核心之該光束偏轉器區域之該包層之周邊部分無該控制元件。在一些實施例中，該等第一控制元件沿著該包層之周邊部分鄰近該核心之一光束偏轉器區域延伸，且鄰近該核心之該光束偏轉器區域之該包層之一中心部分無該控制元件。在一些實施例中，該半導體裝置進一步包括電連接至該第一控制元件之多個導電通孔。在一些實施例中，該第二光束偏轉器包括一第二控制元件，且該包層介於該核心與該第二控制元件之間。在一些實施例中，該OTV包括一核心及一包層。在一些實施例中，該半導體裝置進一步包括介於該包層與該基板之間之一控制元件。
此描述之一態樣係關於一種半導體裝置。該半導體裝置包括一基板。該半導體裝置進一步包括在該基板之一第一側上之一波導，其中該波導包含一核心及一包層。該半導體裝置進一步包括在該基板之一第二側上之一光子元件，其中該基板之該第二側與該基板之該第一側相對。該半導體裝置進一步包括將該波導光學連接至該光子元件之一光通孔(OTV)，其中該OTV自該基板之該第一側延伸至該基板之該第二側。該半導體裝置進一步包括與該光子元件光學通信之一光束偏轉器，其中該光束偏轉器經組態以接收至少一個電壓訊號，該光束偏轉器經組態以回應於具有一第一電壓之該至少一個電壓訊號而沿著一第一路徑偏轉一光學訊號，且該光束偏轉器經組態以回應於具有不同於該第一電壓之一第二電壓之該至少一個電壓訊號而沿著不同於該第一路徑之一第二路徑偏轉該光學訊號。在一些實施例中，該光束偏轉器包括一導電元件。在一些實施例中，該光束偏轉器經組態以回應於該至少一個電壓訊號而改變鄰近該核心之一光束偏轉器區域之該包層之一溫度。在一些實施例中，該光束偏轉器包括一重度摻雜區域。在一些實施例中，該光束偏轉器經組態以回應於該至少一個電壓訊號而改變鄰近該核心之一光束偏轉器區域之該包層中之一摻雜物濃度。
此描述之一態樣係關於一種製造一半導體裝置之方法。該方法包括界定自一基板之一第一側延伸至該基板之一第二側之一開口，其中該基板之該第一側與該基板之該第二側相對。該方法進一步包括將一介電材料沉積至該開口中，其中該介電材料具有一第一折射率。該方法進一步包括蝕刻該介電材料以界定自該基板之該第一側延伸至該基板之該第二側之一核心開口。該方法進一步包括將一核心材料沉積至該核心開口中，其中該核心材料具有不同於該第一折射率之一第二折射率，且該核心材料光學透明。該方法進一步包括自該基板之一表面移除過量核心材料。在一些實施例中，該方法進一步包括將該核心材料與該基板之該第一側上之一波導及該基板之該第二側上之一光子元件光學連接。
上文概述若干實施例之特徵，使得熟習此項技術者可較佳理解本揭露之態樣。熟習此項技術者應瞭解，其等可容易使用本揭露作為用於設計或修改用於實行相同目的及/或達成本文中介紹之實施例之相同優點之其他製程及結構之一基礎。熟習此項技術者亦應意識到此等等效構造不脫離本揭露之精神及範疇且其等可在本文中做出各種改變、替代及更改而不脫離本揭露之精神及範疇。
100: 半導體裝置 110: 第一波導 120: 基板 122: 導電基板通孔(TSV) 130: 重佈層(RDL) 132: 導電元件 134: 導電凸塊 140: 第二波導/重佈層(RDL) 140’: 第二波導 140”: 第二波導 140a: 核心 140a’: 核心 140a”: 核心 140b: 包層 140b’: 包層 140b”: 包層 142a: 第一光束偏轉器 142b: 第二光束偏轉器 145: 光通孔(OTV) 146: 光電偵測器(PD) 150: 重佈層(RDL) 160: 重佈層(RDL) 170: 重佈層(RDL) 180: 記憶體堆疊 182: 導電結構 190: 特定應用積體電路(ASIC) 192: 光子積體電路(PIC) 194: 電子積體電路(EIC) 195: 填充材料 196: 散熱器 400: 光束偏轉部分/光束偏轉器部分 442a: 核心 442b: 包層 500A至500D: 光束偏轉配置 510: 包層 510’: 包層 520: 控制元件 520’: 控制元件 530a: 控制元件 530b: 控制元件 540: 控制元件 600A: 光束偏轉配置 600B: 半導體裝置 602: 基板 605: 核心 610: 包層 615: 經驅動摻雜區域 620: 控制元件 630: 電壓供應元件 700A: 波導 700B: 波導 700C: 半導體裝置 700D: 波導 700E: 波導 702: 基板 710: 核心 715: 偏轉區核心部分 715’: 偏轉區核心部分 720: 包層 730: 控制元件 730’: 控制元件 740: 導電線 740a: 第二核心部分 740b: 第二核心部分 740c: 第二核心部分 745: 導電通孔 745a: 第一導電通孔 745b: 第二導電通孔 770D: 溫度梯度 770E: 溫度梯度 800A: 光通孔(OTV) 800B: 光通孔(OTV) 800C: 光通孔(OTV) 840a: 核心 840b: 包層 850a: 控制元件 850b: 控制元件 850c: 控制元件 900: 方法 905: 操作 910: 操作 915: 操作 920: 操作 925: 操作 930: 操作 1000A: 光通孔(OTV) 1000B: 光通孔(OTV) 1000C: 光通孔(OTV) 1000D: 光通孔(OTV) 1000E: 光通孔(OTV) 1000F: 光通孔(OTV) 1010: 基板 1020: 開口 1030: 介電材料 1030a: 介電材料之部分 1040: 核心開口 1050: 核心材料 1050a: 核心材料之部分 1100: 控制系統 1102: 硬體處理器 1104: 非暫時性電腦可讀儲存媒體 1106: 電腦程式碼 1107: 指令 1108: 匯流排 1110: I/O介面 1112: 網路介面 1114: 網路 1116: 電壓表參數 D1: 直徑 D2: 直徑 D3: 直徑 D4: 直徑 Δx: 偏移距離
當結合附圖閱讀時自以下詳細描述最佳理解本揭露之態樣。應注意，根據業界中之標準實踐，各種構件未按比例繪製。事實上，為了清楚論述起見，可任意增大或減小各種構件之尺寸。
圖1係根據一些實施例之一半導體裝置之一剖面圖。
圖2係根據一些實施例之一半導體裝置之一部分之一剖面圖。
圖3A至圖3C係根據一些實施例之沿著一第一方向獲取之一波導之剖面圖。
圖3D係根據一些實施例之沿著一第二方向獲取之一波導之一剖面圖。
圖4係根據一些實施例之一波導之一光束偏轉部分之一剖面圖。
圖5A至圖5D係根據一些實施例之一波導之一光束偏轉配置之剖面圖。
圖6A係根據一些實施例之一波導之一光束偏轉配置之一剖面圖。
圖6B係根據一些實施例之一半導體裝置之一部分之一剖面圖。
圖7A及圖7B係根據一些實施例之包括一光束偏轉配置之一波導之剖面圖。
圖7C係根據一些實施例之一半導體裝置之一部分之一剖面圖。
圖7D及圖7E係根據一些實施例之在操作期間之包括一光束偏轉配置之一波導之剖面圖。
圖8A至圖8C係根據一些實施例之一光通孔之剖面圖。
圖9係根據一些實施例之形成一光通孔之一方法之一流程圖。
圖10A至圖10F係根據一些實施例之在各個製造階段之一光通孔之剖面圖。
圖11係根據一些實施例之一控制系統之一方塊圖。
100: 半導體裝置 110: 第一波導 120: 基板 122: 導電基板通孔(TSV) 130: 重佈層(RDL) 132: 導電元件 134: 導電凸塊 140: 第二波導/重佈層(RDL) 142a: 第一光束偏轉器 142b: 第二光束偏轉器 145: 光通孔(OTV) 146: 光電偵測器(PD) 150: 重佈層(RDL) 160: 重佈層(RDL) 170: 重佈層(RDL) 180: 記憶體堆疊 182: 導電結構 190: 特定應用積體電路(ASIC) 192: 光子積體電路(PIC) 194: 電子積體電路(EIC) 195: 填充材料 196: 散熱器

Claims (10)

  1. 一種半導體裝置，其包含：一基板；一波導，其在該基板之一第一側上，該波導包含一核心及一包層；一光電偵測器(PD)，其在該基板之與該基板之該第一側相對之一第二側上；一光通孔(OTV)，其光學地連接該PD與該波導，其中該OTV自該基板之該第一側延伸穿過該基板至該基板之該第二側；及一第一光束偏轉器，其在該波導中，該第一光束偏轉器包含一第一控制元件沿著整個該包層鄰近該核心之一光束偏轉器區域延伸。
  2. 如請求項1之半導體裝置，進一步包含：一第二光束偏轉器，其在該基板之該第二側上，其中該第一光束偏轉器係透過該OTV與該第二光束偏轉器光通信。
  3. 如請求項1之半導體裝置，其中該包層介於該核心與該第一控制元件之間。
  4. 如請求項1之半導體裝置，其中該該第一控制元件包含一摻雜區域。
  5. 一種半導體裝置，其包含：一基板； 一波導，其在該基板之一第一側上，其中該波導包含一核心及一包層；一光子元件，其在該基板之一第二側上，其中該基板之該第二側係與該基板之該第一側相對；一光通孔(OTV)，其將該波導光學連接至該光子元件，其中該OTV自該基板之該第一側延伸至該基板之該第二側；及一光束偏轉器，其與該光子元件光通信，其中該光束偏轉器經組態以接收至少一個電壓訊號，該光束偏轉器經組態以回應於具有一第一電壓之該至少一個電壓訊號而沿著一第一路徑偏轉一光學訊號，且該光束偏轉器經組態以回應於具有不同於該第一電壓之一第二電壓之該至少一個電壓訊號而沿著不同於該第一路徑之一第二路徑偏轉該光學訊號。
  6. 如請求項5之半導體裝置，其中該光束偏轉器經組態以回應於該至少一個電壓訊號而改變鄰近該核心之一光束偏轉器區域之該包層之一溫度。
  7. 如請求項5之半導體裝置，其中該光束偏轉器包含一重度摻雜區域。
  8. 如請求項7之半導體裝置，其中該光束偏轉器經組態以回應於該至少一個電壓訊號而改變鄰近該核心之一光束偏轉器區域之該包層中之一摻雜物濃度。
  9. 一種製造一半導體裝置之方法，該方法包含：界定自一基板之一第一側延伸至該基板之一第二側之一開口，其中 該基板之該第一側係與該基板之該第二側相對；將一介電材料沉積至該開口中，其中該介電材料具有一第一折射率；蝕刻該介電材料以界定自該基板之該第一側延伸至該基板之該第二側之一核心開口；將一核心材料沉積至該核心開口中，其中該核心材料具有不同於該第一折射率之一第二折射率，且該核心材料係光學透明的；及自該基板之一表面上移除部分該核心材料，使該基板之該表面露出。
  10. 如請求項9之方法，進一步包含將該核心材料與該基板之該第一側上之一波導及該基板之該第二側上之一光子元件光學連接。
TW110134692A 2021-05-25 2021-09-16 包括光通孔的半導體裝置及其製造方法 TWI791289B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163192701P 2021-05-25 2021-05-25
US63/192,701 2021-05-25
US17/377,576 US11754794B2 (en) 2021-05-25 2021-07-16 Semiconductor device including optical through via and method of making
US17/377,576 2021-07-16

Publications (2)

Publication Number Publication Date
TW202246820A TW202246820A (zh) 2022-12-01
TWI791289B true TWI791289B (zh) 2023-02-01

Family

ID=83997107

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110134692A TWI791289B (zh) 2021-05-25 2021-09-16 包括光通孔的半導體裝置及其製造方法

Country Status (5)

Country Link
US (2) US11754794B2 (zh)
KR (1) KR20220159258A (zh)
CN (1) CN115390197A (zh)
DE (1) DE102021118637A1 (zh)
TW (1) TWI791289B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7991248B2 (en) * 2006-09-21 2011-08-02 Hitachi Chemical Co., Ltd. Optical waveguide substrate and substrate mounting photoelectric hybrid circuit
TW201227019A (en) * 2010-10-01 2012-07-01 Sumitomo Bakelite Co Optical waveguide module, method for preparing an optical waveguide module, and electronic device
TW201229592A (en) * 2010-10-01 2012-07-16 Sumitomo Bakelite Co Optical waveguide module, method for producing optical waveguide module, and electronic device
CN102597827A (zh) * 2009-10-13 2012-07-18 日立化成工业株式会社 光波导基板及其制造方法
CN102656495A (zh) * 2009-10-21 2012-09-05 日立化成工业株式会社 具有定位结构体的光波导基板及其制造方法、以及光电混合基板的制造方法
CN103163600A (zh) * 2011-12-15 2013-06-19 鸿富锦精密工业（深圳）有限公司 光耦合模块及其制备方法
JP5399671B2 (ja) * 2008-09-19 2014-01-29 パナソニック株式会社 光電複合基板及びその製造方法
TWI522668B (zh) * 2009-02-25 2016-02-21 Hitachi Chemical Co Ltd Optical waveguide and optical waveguide module
US9746608B1 (en) * 2014-12-11 2017-08-29 Partow Technologies, Llc. Integrated optical assembly apparatus and integrated fabrication method for coupling optical energy

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5399671U (zh) 1976-12-29 1978-08-12
JP3715425B2 (ja) * 1998-03-06 2005-11-09 ブラザー工業株式会社 光導波路付基板の製造方法
US6587605B2 (en) * 1999-01-06 2003-07-01 Intel Corporation Method and apparatus for providing optical interconnection
JP4374648B2 (ja) 1999-04-13 2009-12-02 凸版印刷株式会社 光・電気配線基板及び製造方法並びに実装基板
US6865310B2 (en) * 2002-08-09 2005-03-08 Fujitsu Limited Multi-layer thin film optical waveguide switch
US8867868B2 (en) * 2006-10-03 2014-10-21 Kabushiki Kaisha Toshiba Semiconductor integrated circuit
KR101251028B1 (ko) * 2008-04-26 2013-04-04 광주과학기술원 광배선 구조물 및 그 제조방법
DE102009047872B4 (de) * 2009-09-30 2015-03-12 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit einem vergrabenen Wellenleiter für die bauteilinterne optische Kommunikation
US8267583B2 (en) 2009-10-19 2012-09-18 Oracle America, Inc. Three-dimensional macro-chip including optical interconnects
KR101433856B1 (ko) 2010-07-21 2014-08-27 한국전자통신연구원 광 스위치 소자 및 그의 제조방법
KR101371832B1 (ko) 2012-09-25 2014-03-12 한국과학기술원 반도체를 이용한 광소자
CN104051286B (zh) * 2013-03-12 2018-01-05 台湾积体电路制造股份有限公司 封装结构及其形成方法
CN106094125A (zh) * 2015-04-29 2016-11-09 台湾积体电路制造股份有限公司 衬底上的光具座及其制造方法
US10197730B1 (en) 2017-11-08 2019-02-05 Globalfoundries Inc. Optical through silicon via
US10866373B2 (en) * 2018-06-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Optical transceiver and manufacturing method thereof
US10746923B2 (en) * 2018-06-27 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7991248B2 (en) * 2006-09-21 2011-08-02 Hitachi Chemical Co., Ltd. Optical waveguide substrate and substrate mounting photoelectric hybrid circuit
JP5399671B2 (ja) * 2008-09-19 2014-01-29 パナソニック株式会社 光電複合基板及びその製造方法
TWI522668B (zh) * 2009-02-25 2016-02-21 Hitachi Chemical Co Ltd Optical waveguide and optical waveguide module
CN102597827A (zh) * 2009-10-13 2012-07-18 日立化成工业株式会社 光波导基板及其制造方法
CN102656495A (zh) * 2009-10-21 2012-09-05 日立化成工业株式会社 具有定位结构体的光波导基板及其制造方法、以及光电混合基板的制造方法
TW201227019A (en) * 2010-10-01 2012-07-01 Sumitomo Bakelite Co Optical waveguide module, method for preparing an optical waveguide module, and electronic device
TW201229592A (en) * 2010-10-01 2012-07-16 Sumitomo Bakelite Co Optical waveguide module, method for producing optical waveguide module, and electronic device
CN103163600A (zh) * 2011-12-15 2013-06-19 鸿富锦精密工业（深圳）有限公司 光耦合模块及其制备方法
US9746608B1 (en) * 2014-12-11 2017-08-29 Partow Technologies, Llc. Integrated optical assembly apparatus and integrated fabrication method for coupling optical energy

Also Published As

Publication number Publication date
US11754794B2 (en) 2023-09-12
DE102021118637A1 (de) 2022-12-01
KR20220159258A (ko) 2022-12-02
US20230384537A1 (en) 2023-11-30
TW202246820A (zh) 2022-12-01
CN115390197A (zh) 2022-11-25
US20220381999A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
US10481326B2 (en) Photonic chip with an evanescent coupling interface
US10229898B2 (en) Packaging optoelectronic components and CMOS circuitry using silicon-on-insulator substrates for photonics applications
KR102080881B1 (ko) 하이브리드 상호연결 디바이스 및 방법
US10818650B2 (en) Semiconductor module and method of manufacturing the same, and method of communication using the same
JP2021527320A (ja) 埋設型レーザ光源を備えた光チップ
TWI791289B (zh) 包括光通孔的半導體裝置及其製造方法
US11417596B2 (en) Optical routing structure on backside of substrate for photonic devices
TWI822265B (zh) 半導體封裝件及其形成方法
EP3523685A1 (en) Frontend integration of electronics and photonics
TWI767751B (zh) 半導體結構及其製造方法
US11740415B2 (en) Structures and process flow for integrated photonic-electric IC package by using polymer waveguide
US11756875B2 (en) Optical routing structure on backside of substrate for photonic devices
TWI813229B (zh) 封裝及其製造方法
US20230418002A1 (en) Light deflection structure to increase optical coupling
US11822120B2 (en) Optical components with enhanced heat dissipation
CN116893475A (zh) 半导体器件、半导体封装件和形成半导体结构的方法
CN115132708A (zh) 半导体器件及其形成方法
TW202349594A (zh) 具有電子裝置及光子裝置的整合封裝及其製造方法
TW202243119A (zh) 積體電路元件