TWI789238B

TWI789238B - 測試系統以及測試方法

Info

Publication number: TWI789238B
Application number: TW111105136A
Authority: TW
Inventors: 劉博偉; 陳俊任
Original assignee: 瑞昱半導體股份有限公司
Priority date: 2022-02-11
Filing date: 2022-02-11
Publication date: 2023-01-01
Also published as: TW202332925A

Abstract

一種測試系統包含具有測試端點的測試機及驅動電路。驅動電路具有與測試端點耦接的輸出端，並分別操作於第一電流模式及第二電流模式時在測試端點產生第一測試電壓及第二測試電壓。測試機根據第一測試電壓與第二測試電壓之間的電壓差值計算驅動電路的輸出路徑的寄生電阻值，以及根據寄生電阻值計算補償電壓。測試機更根據補償電壓校正測試端點的測試電壓，並將測試電壓與標準驅動電壓比較以產生與驅動電路相關的測試結果。

Description

測試系統以及測試方法

本案中是有關於一種測試技術。特別關於一種量測驅動電路之驅動能力的測試系統以及測試方法。

在一些驅動電路之驅動能力的測試中，測試系統內元件之間的寄生電阻所形成的壓降造成測試電壓失真，無法正確代表驅動電路的輸出，也因此引起測試過程的誤判，形成良率損失。

本案之一些實施方式是關於一種測試系統。測試系統包含具有測試端點的測試機及驅動電路。驅動電路具有與測試端點耦接的輸出端，並分別操作於第一電流模式及第二電流模式時在測試端點產生第一測試電壓及第二測試電壓。測試機根據第一測試電壓與第二測試電壓之間的電壓差值計算驅動電路的輸出路徑的寄生電阻值，以及根據寄生電阻值計算補償電壓。測試機更根據補償電壓校正測試端點的測試電壓，並將測試電壓與標準驅動電壓比較以產生與驅動電路相關的測試結果。

本案之一些實施方式是關於一種測試方法，包含以下操作：致能待測裝置中的上拉電路以分別於待測裝置的多個電流模式下在測試機的測試端點產生相應的多個第一測試電壓；根據第一測試電壓之間的第一電壓差值計算對應於上拉電路的第一輸出路徑的第一壓降；在上拉電路禁能時，致能待測裝置中的下拉電路以分別於多個電流模式下在測試端點產生相應的多個第二測試電壓；根據第二測試電壓之間的第二電壓差值計算對應於下拉電路的第二輸出路徑的第二壓降；分別根據第一壓降及第二壓降校正測試端點的測試電壓以產生與上拉電路相關的第一測試結果和與下拉電路相關的第二測試結果；以及當第一測試結果與第二測試結果皆為合格時，透過測試機產生指示待測裝置為合格的測試結果。

在本文中所使用的用詞『耦接』亦可指『電性耦接』，且用詞『連接』亦可指『電性連接』。『耦接』及『連接』亦可指二個或多個元件相互配合或相互互動。

請參照第1圖。第1圖是依照本案一些實施例所繪示的測試系統10的示意圖。如第1圖所示，測試系統10包含測試機110、測試載板120以及待測裝置200。在一些實施例中，待測裝置200透過測試載板120（例如探針儀（probe card）、插座（socket））電性耦接於測試機110。測試機110包含自動測試裝備（automatic test equipment，ATE）以根據測試樣式（test pattern）測試由測試載板120乘載之待測裝置200上的積體電路（IC）。

請參照第2圖。第2圖是依照本案一些實施例所繪示的第1圖中的測試系統10的示意圖。如第2圖所示，待測裝置200包含需測試之驅動電路201。驅動電路201透過端點n1、n3耦接在提供供應電壓VDDIO的供應電壓端點202與接地端之間，並具有與測試機110之測試端點n4耦接的輸出端n2。

如第2圖中的實施例所示，驅動電路201包含上拉電路210以及下拉電路220。在一些實施例中，上拉電路210包含P型電晶體P1，其源極耦接端點n1、汲極耦接輸出端n2以及閘極耦接端點n5以接收輸入訊號IN。另一面，下拉電路220包含N型電晶體N1，其源極耦接端點n3、汲極耦接輸出端n2以及閘極透過端點n5耦接電晶體P1的閘極並用以接收輸入訊號IN。

第2圖的組態係為了說明性目的而給出。第2圖的各種實施在本案的一實施例的預料範疇內。舉例而言，在一些實施例中，電晶體P1包含複數個P型電晶體並聯，且根據一致能訊號導通上述多個P型電晶體中一數目的電晶體以產生對應驅動電路201的驅動能力（driving ability）的電流。相似地，電晶體N1包含複數個N型電晶體並聯，且根據致能訊號導通上述多個N型電晶體中一數目的電晶體。為了簡潔之故，第2圖僅繪示單個P型電晶體與N型電晶體以說明本案的一實施例。

舉例而言，在一些實施例中，驅動電路201具有兩種電流模式，例如3mA(毫安培)、6mA等。驅動電路201工作在對應6mA的電流模式時所致能（導通）之電晶體P1數量多於驅動電路201工作在對應3mA的電流模式時致能的數量，以輸出較大的電流。

在一些實施例中，驅動電路201用以響應於輸入訊號IN根據供應電壓VDDIO透過輸出端n2在測試端點n4產生輸出電壓，即測試電壓Vtest。接著，測試機110將測試電壓Vtest與所預定的標準驅動電壓比較，並根據比較結果判斷驅動電路201是否合格。舉例而言，對於驅動電路201中的上拉電路210及下拉電路220而言，標準驅動電壓可以分別是供應電壓VDDIO的90%及10%。例如，當供應電壓VDDIO為大約3.3伏特，標準驅動電壓分別為大約2.97伏特及0.33伏特。

在操作上，當輸入訊號IN具有低邏輯值（例如邏輯0）時，上拉電路210中的電晶體P1導通並根據供應電壓VDDIO透過輸出路徑130產生具高邏輯值（例如邏輯1）測試電壓Vtest。同時，測試機110中的電流設定裝置111（例如電流源）設定流經測試端點n4的輸出電流具有一預設電流值（例如6mA(毫安培)），上拉電路210透過輸出路徑130輸出電流至電流設定裝置111。承上述實施例，當測試電壓Vtest（例如3.0伏特）大於或等於標準驅動電壓2.97伏特時，上拉電路210的測試結果為合格。若測試電壓Vtest（例如2.9伏特）小於標準驅動電壓2.97伏特時，上拉電路210的測試結果為不合格。

相似地，請參照第4圖中的實施例，第4圖是依照本案一些實施例所繪示的第1圖中的測試系統10的示意圖。如第4圖中的實施例，當輸入訊號IN具有高邏輯值（例如邏輯1）時，下拉電路220中的電晶體N1導通並根據透過輸出路徑140產生具低邏輯值（例如邏輯0）測試電壓Vtest。同時，測試機110透過電流設定裝置112（例如電流源）提供電流至驅動電路201的下拉電路220。承上述實施例，當測試電壓Vtest（例如0.30伏特）小於或等於標準驅動電壓0.33伏特時，下拉電路220的測試結果為合格；反之測試結果為不合格。

需注意的是，以上為了說明本案的一實施例所提供的數值為舉例說明，不用以限制本案。舉例而言，在一些實施例中，對上拉電路210而言，標準驅動電壓大約可以是供應電壓VDDIO的85%；對下拉電路220而言，標準驅動電壓大約可以是供應電壓VDDIO的15%。

在一些相關技術中，當待測裝置中的驅動電路透過測試載板輸出電壓至測試機時，測試載板與待測裝置之間的傳輸路徑中的寄生電阻（例如第2圖中寄生電阻RP2以及第4圖中寄生電阻RP3）以及測試載板與測試機之間的傳輸路徑中的寄生電阻（例如第2圖、第4圖中的寄生電阻RP1）引起不預期的壓降，使得測試電壓Vtest無法反應待測裝置中的驅動電路之真實輸出能力，造成測試過程中對原本應為合格的驅動電路的誤判。舉例而言，以標準驅動電壓為大約2.97伏特為例，經量測的測試電壓Vtest為2.95伏特，因此判定該驅動電路不合格。然而其傳輸路徑中的寄生電阻整體引起的壓降為0.04伏特，若根據該壓降校正測試電壓Vtest，其值應為2.99伏特，即該驅動電路實際的測試結果是合格。

接著將根據如本案第2圖以及第4圖的一些實施例參照第3圖的測試方法30說明取得對待測裝置200之正確測試結果的操作。第3圖是依照本案一些實施例所繪示的測試方法30的流程圖。測試方法30包含操作301至307。

在操作301中，如第2圖所示，致能待測裝置200（即驅動電路201）中的上拉電路210以分別於待測裝置200的多個電流模式下在測試機110的測試端點n4產生相應的多個測試電壓。舉例而言，驅動電路201操作在6mA的電流模式，而其中的上拉電路210導通並透過輸出路徑130在測試端點n4產生測試電壓Vout1以及電流Iout1，其中電流Iout1具有等於6mA的電流值。測試電壓Vout1可由公式(1)表示，如下：

…公式(1) 其中|Vds|為上拉電路210中電晶體P1之汲極與源極間的跨壓。

接續上述實施例，驅動電路201切換電流模式以操作在3mA的電流模式，而其中的上拉電路210導通並透過輸出路徑130在測試端點n4產生測試電壓Vout2以及電流Iout2，其中電流Iout2具有等於3mA的電流值。測試電壓Vout2可由公式(2)表示，如下：

…公式(2) 在一些實施例中，由於輸出之電流具有不同電流值，3mA、6mA兩電流模式下在測試端點n4產生的測試電壓Vout1、Vout2彼此不同。

在操作302中，根據測試電壓Vout1、Vout2之間的電壓差計算對應於上拉電路210的輸出路徑130的壓降。在一些實施例中，測試機110將測試電壓Vout2減去測試電壓Vout1，得到壓降ΔV，如下公式(3)

…公式(3) 其中在上述實施例中(Iout1-Iout2)為3mA。

在操作303中，透過測試機110根據壓降ΔV校正測試端點n4的測試電壓Vtest以產生與上拉電路210相關的測試結果。具體而言，透過測試機110藉由量測得知的ΔV以及電流Iout1、Iout2之間的電流差值計算出對應輸出路徑130之寄生電阻RP1、PR2的寄生電阻值，如下公式(4)：

…公式(4) 接著，根據寄生電阻值在指定之驅動電路201的電流模式下計算對應的補償電壓Vcomp，如下公式(5)：

公式(5) 其中電流Itest為在驅動電路201的一電流模式對應流過測試端點n4的電流。例如，當測試是在3mA電流模式下進行時，電流Itest的電流值為3mA。接著，測試機110根據補償電壓Vcomp校正測試電壓Vtest以產生經校正測試電壓Vcal，如下公式(6)：

公式(6) 在一些實施例中，經過以上步驟，經校正測試電壓Vcal可反應驅動電路201真實的驅動能力。

接續上述實施例，測試機110將經校正測試電壓Vcal與標準驅動電壓比較以產生與驅動電路201中的上拉電路210相關的測試資料。在一些實施例中，對於上拉電路210而言，當經校正測試電壓Vcal大於或等於標準驅動電壓時，測試結果為合格；反之，當經校正測試電壓Vcal小於標準驅動電壓時，測試結果為不合格。

在完成對驅動電路201中之上拉電路210的測試後，於操作304中禁能上拉電路210以致能下拉電路220在多個電流模式下進行測試，如第4圖所示。相似於對上拉電路210的測試，下拉電路220分別操作在6mA及3mA電流模式以自測試機110接收電流Iout1’、Iout2’以及輸出測試電壓Vout1’、Vout2’，如公式(7)、(8)表示，如下：

…公式(7)

…公式(8) 其中|Vds|’為下拉電路220中電晶體N1之汲極與源極間的跨壓。

在操作305中，測試機110根據測試電壓Vout1’、Vout2’之間的電壓差計算對應於下拉電路220的輸出路徑140的壓降ΔV’，如下公式(9)：

…公式(9)

在操作306中，透過測試機110根據壓降ΔV’校正測試端點n4的測試電壓Vtest以產生與下拉電路220相關的測試結果。產生與下拉電路220相關的測試結果的配置關係類似於產生與上拉電路210相關的測試結果之間的關係。因此，此處省略重複描述。對應輸出路徑140之寄生電阻RP1、PR3的寄生電阻值，如下公式(10)：

…公式(10) 補償電壓Vcomp，如下公式(11)：

公式(11) 經校正測試電壓Vcal，如下公式(12)：

公式(12)

接續上述實施例，測試機110將經校正測試電壓Vcal與標準驅動電壓比較以產生與驅動電路201中的下拉電路220相關的測試資料。在一些實施例中，對於下拉電路220而言，當經校正測試電壓Vcal小於或等於標準驅動電壓時，測試結果為合格；反之，當經校正測試電壓Vcal大於標準驅動電壓時，測試結果為不合格。

在操作307中，當與上拉電路210及下拉電路220有關的兩個測試結果皆為合格時，測試機110產生指示待測裝置200，即驅動電路201，為合格的測試結果。反之，只要其中一個測試結果是不合格，該驅動電路201之測試結果即為不合格。

透過本案的一實施例提供的測試方法30，可以校正由輸出路徑上之寄生電阻造成測試電壓失真的情形，進一步提升測試的準確性並避免影響良率。

請參照第5圖。第5圖是依照本案一些實施例所繪示的第1圖中的待測裝置200的示意圖。

在一些實施例中，測試方法30更包含根據測試結果產生並儲存校正資料至記憶體（例如非暫態儲存媒體）240中，使得待測裝置200可根據校正資料致能一數量的冗餘電晶體以調整在輸出端n2的輸出電壓，該數量與經校正的測量電壓有關。具體而言，如第5圖所示，驅動電路201更包含被視為冗餘電晶體的一組電晶體211與另一組電晶體221，其耦接在供應電壓端點202與接地端之間並與輸出端n2耦接。在一些實施例中，當測試結果顯示上拉電路210之輸出電壓過低、不合格時，測試機110產生並儲存指示須導通一數量之冗餘上拉P型電晶體的校正資料至記憶體230。接著，控制電路240從記憶體230讀取校正資料以產生控制訊號CS至驅動電路201以導通電晶體211中的至少一者，進而調整輸出電壓Vout。相似地，亦可導通一數量之冗餘下拉N型電晶體以調整輸出電壓Vout。

綜上所述，本案透過在不同驅動電流模式根據測試電壓計算輸出路徑的寄生電阻以產生對應的補償電壓，進一步校正測試機量測的測試電壓，提升測試準確度，降低因誤判引起的損失。另一面，藉由精準量測驅動電路的輸出電壓，本案可進一步透過啟用冗餘電晶體調整輸出電壓，使原本不合格的驅動電路經調整後成為良品，如此提升整體良率、降低成本。

雖然本案已以實施方式揭示如上，然其並非用以限定本案，任何本領域具通常知識者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

10:測試系統 110:測試機 111,112:電流設定裝置 120:測試載板 130、140:輸出路徑 200:待測裝置 201:驅動電路 202:供應電壓端點 210:上拉電路 220:下拉電路 230:記憶體 240:控制電路 30:方法 301-307:操作 CS:控制訊號 IN:輸入訊號 n1,n3,n5:端點 n2:輸出端 n4:測試端點 RP1-RP3:寄生電阻 P1,N1,211,221:電晶體 |Vds|,|Vds’|:跨壓 Vtest:測試電壓 VDDIO:供應電壓

為讓本案之上述和其他目的、特徵、優點與實施例能夠更明顯易懂，所附圖式之說明如下：第1圖是依照本案一些實施例所繪示的測試系統的示意圖；第2圖是依照本案一些實施例所繪示的第1圖中的測試系統的示意圖；第3圖是依照本案一些實施例所繪示的測試方法的流程圖；第4圖是依照本案一些實施例所繪示的第1圖中的測試系統的示意圖；以及第5圖是依照本案一些實施例所繪示的第1圖中的待測裝置的示意圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

30:方法

301-307:操作

Claims

一種測試系統，包含：一測試機，具有一測試端點；以及一驅動電路，具有與該測試端點耦接的一輸出端，並用以操作於一第一電流模式以在該測試端點產生一第一測試電壓，並操作於一第二電流模式以在該測試端點產生不同於該第一測試電壓的一第二測試電壓；其中該測試機用以根據該第一測試電壓與該第二測試電壓之間的一電壓差值計算該驅動電路的一輸出路徑的一寄生電阻值，以及根據該寄生電阻值計算一補償電壓，該測試機更用以根據該補償電壓校正該測試端點的一測試電壓，並將該測試電壓與一標準驅動電壓比較以產生與該驅動電路相關的一測試結果。
如請求項1所述的測試系統，其中該驅動電路包含：一上拉電路，耦接在一供應電壓端點與該輸出端之間，並用以導通並透過該輸出路徑在該第一電流模式輸出具一第一電流值的一電流至該測試機，以及在該第二電流模式輸出具與該第一電流值不同的一第二電流值的該電流至該測試機，其中該輸出路徑對應該供應電壓端點至該測試端點的一路徑。
如請求項1所述的測試系統，其中該驅動電路包含：一下拉電路，耦接在一接地端點與該輸出端之間，並用以導通並透過該輸出路徑在該第一電流模式自該測試機接收具一第一電流值的一輸出電流，以及在該第二電流模式自該測試機接收具比該第一電流值小的一第二電流值的該輸出電流，其中該輸出路徑對應該接地端點至該測試端點的一電流路徑。
如請求項1所述的測試系統，其中該驅動電路包含：一第一組電晶體，彼此並聯耦接於一第一供應電壓端點與該輸出端之間；以及一第二組電晶體，彼此並聯耦接於不同於該第一供應電壓端點的一第二供應電壓端點與該輸出端之間，其中該驅動電路更用以致能該第一組電晶體中或該第二組電晶體中的一數量的至少一冗餘電晶體以調整在該輸出端的一輸出電壓，其中該數量與經校正的該測試電壓有關。
如請求項1所述的測試系統，其中該測試機更用以設定流經該測試端點的一輸出電流在該第一電流模式具有一第一電流值，以及在該第二電流模式具有不同於該第一電流值的一第二電流值。
一種測試方法，包含：致能一待測裝置中的一上拉電路，以分別於該待測裝置的複數個電流模式下在一測試機的一測試端點產生相應的複數個第一測試電壓；根據該些第一測試電壓之間的一第一電壓差值計算對應於該上拉電路的一第一輸出路徑的一第一壓降；在該上拉電路禁能時，致能該待測裝置中的一下拉電路，以分別於該些電流模式下在該測試端點產生相應的複數個第二測試電壓；根據該些第二測試電壓之間的一第二電壓差值計算對應於該下拉電路的一第二輸出路徑的一第二壓降；分別根據該第一壓降及該第二壓降校正該測試端點的一測試電壓，以產生與該上拉電路相關的一第一測試結果和與該下拉電路相關的一第二測試結果；以及當該第一測試結果與該第二測試結果皆為合格時，透過該測試機產生指示該待測裝置為合格的一測試結果。
如請求項6所述的測試方法，其中致能該上拉電路以產生相應的該些第一測試電壓包含：在該些電流模式下的一第一模式透過該上拉電路產生該些第一測試電壓中的一第一電壓並輸出具有一第一電流值的一電流至該測試端點；以及在該些電流模式下的一第二模式透過該上拉電路產生該些第一測試電壓中的一第二電壓並輸出具有一第二電流值的該電流至該測試端點；其中根據該第一壓降校正該測試端點的該測試電壓以產生該第一測試結果包含：根據該第一電流值與該第二電流值之間的一電流差值與該第一壓降計算與該第一輸出路徑相關的一寄生電阻值；根據該寄生電阻值計算一補償電壓；根據該補償電壓校正該測試電壓以產生一經校正測試電壓；以及將該經校正測試電壓與一標準驅動電壓比較以產生該第一測試結果。
如請求項7所述的測試方法，其中該第一電流值不同於該第二電流值；其中該測試方法更包含：當該經校正測試電壓大於該標準驅動電壓時，產生指示為合格的該第一測試結果。
如請求項6所述的測試方法，其中根據該第二壓降校正該測試端點的該測試電壓以產生該第二測試結果包含：根據該第二壓降計算與該第二輸出路徑相關的一寄生電阻值；根據該寄生電阻值計算一補償電壓；根據該補償電壓校正該測試電壓以產生一經校正測試電壓；以及當該經校正測試電壓小於或等於一標準驅動電壓時，產生指示為合格的該第二測試結果。
如請求項6所述的測試方法，更包含：根據該測試結果產生並儲存一校正資料至一記憶體中，其中該待測裝置用以根據該校正資料致能該上拉電路中的一第一組電晶體中或該下拉電路中的一第二組電晶體中的一數量的至少一冗餘電晶體以調整該測試電壓。